JP2014229763A - 電子装置、および電子装置の製造方法 - Google Patents

電子装置、および電子装置の製造方法 Download PDF

Info

Publication number
JP2014229763A
JP2014229763A JP2013108804A JP2013108804A JP2014229763A JP 2014229763 A JP2014229763 A JP 2014229763A JP 2013108804 A JP2013108804 A JP 2013108804A JP 2013108804 A JP2013108804 A JP 2013108804A JP 2014229763 A JP2014229763 A JP 2014229763A
Authority
JP
Japan
Prior art keywords
terminal
joint
terminals
electronic device
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013108804A
Other languages
English (en)
Other versions
JP5799974B2 (ja
Inventor
永谷　利博
Toshihiro Nagatani
利博 永谷
岡田　伸彦
Nobuhiko Okada
岡田　　伸彦
敬昌 林
Hiromasa Hayashi
敬昌 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013108804A priority Critical patent/JP5799974B2/ja
Priority to US14/283,446 priority patent/US9922906B2/en
Publication of JP2014229763A publication Critical patent/JP2014229763A/ja
Application granted granted Critical
Publication of JP5799974B2 publication Critical patent/JP5799974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０のそれぞれの間を確実に接続する。【解決手段】半導体装置１では、クリップ８０は、半導体スイッチ素子６０の出力端子６２に対応する接合部８１と、半導体スイッチ素子７０の入力端子７１に対応する接合部８２と、アイランド３０に対応する接合部８３とを備える。クリップ８０には、接合部８１、８２、８３のそれぞれの間を接続するブリッジ部８４、８５が設けられている。接合部８３が凹部３４内で導電性接合材料を介してアイランド３０に接合される。半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０における高さ方向の位置バラツキを導電性接合材料の変形によって吸収する。【選択図】図１

Description

本発明は、電子装置、および電子装置の製造方法に関するものである。
従来の電子装置において、基板上に設けられた３つの端子のそれぞれに対応する３つの接合部と、３つの接合部を接続するブリッジ部とを備えるクリップを備えるものがある（例えば、特許文献１参照）。
このものにおいて、クリップの３つの接合部を３つの端子のうち対応する端子の上側に配置した状態で接合部毎に接合部および端子の間がハンダによって接合される。このことにより、クリップを用いて３つの端子のそれぞれの間が電気的に接続されることになる。
特開２０１２−２３５０１０号公報
上記特許文献１の電子装置では、クリップの３つの接合部を３つの端子のうち対応する端子の上側に配置した状態で接合部毎に接合部および端子の間がハンダによって接合することができる。しかし、３つの端子の高さのバラツキが生じている場合には、３つの接合部のうちいずれかの接合部とこの接合部に対応する端子との間に空隙が生じて、接合部および端子の間が未接続になる可能性がある。
本発明は上記点に鑑みて、３つの端子のそれぞれの間を確実に接続するようにした電子装置、および電子装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１、第２、第３の端子（６２、７１、３０）と、第１、第２、第３の端子に対応するように設けられている第１、第２、第３の接合部（８１、８２、８３）と、第１、第２、第３の接合部を連結する連結部（８４、８５）とを有し、第１、第２、第３の接合部がそれぞれ第１、第２、第３の端子のうち対応する端子に接合されるクリップ（８０）と、を備え、第１、第２、第３の端子のうち少なくとも１つの端子には、所定方向の一方側に凹んで導電性接合材料を貯留する凹部（３４）が設けられており、第１、第２、第３の接合部のうち１つの端子に対応する接合部が凹部内の導電性接合材料を介して１つの端子に接合されることにより、第１、第２、第３の端子のうち１つの端子以外の２つの端子における所定方向の位置バラツキを導電性接合材料の変形によって吸収するようになっていることを特徴とする。
請求項１に記載の発明によれば、第１、第２、第３の接合部のうち１つの端子に対応する接合部が凹部内で導電性接合材料を介して１つの端子に接合されることにより、第１、第２、第３の端子における所定方向の位置バラツキを導電性接合材料の変形によって吸収する。このため、クリップを用いて、第１、第２、第３の端子のそれぞれの間を確実に接続することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の上面図である。 第１実施形態における半導体装置の断面構成を示す図である。 図１のクリップ単体を示す側面図である。 第１実施形態における半導体装置の回路構成を示す図である。 第１実施形態における半導体装置の製造工程を示すフローチャートである。 図１のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の比較例における半導体装置の断面構成を示す図である。 第１実施形態の第１変形例のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の第２変形例のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の第３変形例のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の第３変形例のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の第３変形例のクリップの接合部およびアイランド単体を示す拡大図である。 第１実施形態の第３変形例のクリップの接合部およびアイランドの寸法を示す拡大図である。 本発明の第２実施形態における半導体装置の断面構成を示す図である。 第２実施形態における半導体装置の上面図である。 本発明に係る第３実施形態における半導体装置の電気回路図である。 第３実施形態における半導体装置の上面図である。 第３実施形態の第１変形例における半導体装置の上面図である。 第３実施形態の第２変形例における半導体装置の上面図である。 第３実施形態の第３変形例における半導体装置の上面図である。 本発明に係る第４実施形態における半導体装置の電気回路図である。 第４実施形態における半導体装置の上面図である。 本発明に係る第５実施形態における半導体装置の電気回路図である。 第５実施形態における半導体装置の上面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１〜図３に本発明に係る電子装置が適用されている半導体装置１の第１実施形態を示す。
半導体装置１は、図１および図２に示すように、アイランド１０、２０、３０、ターミナル４０、５０、半導体スイッチ素子６０、７０、クリップ８０、および封止樹脂部材９０を備える。図１は、半導体装置１の封止樹脂部材９０の外形線の内部を上側から視た上面図である。図２では、図示の明確化のために、断面を示すハッチングを省略している。
アイランド１０は、板状に形成されているアイランド本体１１およびターミナル部１２から構成されている。アイランド本体１１は板状に形成されている。アイランド本体１１はその下面が封止樹脂部材９０の外側に露出している。アイランド本体１１は、半導体スイッチ素子６０から発生する熱を封止樹脂部材９０の外側に放出するヒートシンクを構成する。ターミナル部１２は、アイランド本体１１から突起するように形成されている。ターミナル部１２の先端側は封止樹脂部材９０の外側に露出している。アイランド本体１１は、ターミナル部１２を介して電源に接続される。
アイランド２０は、アイランド１０と同様に、アイランド本体２１およびターミナル部２２から構成されている。アイランド２０のアイランド本体２１は、アイランド１０のアイランド本体１１に対応し、アイランド２０のターミナル部２２は、アイランド１０のターミナル部１２に対応している。アイランド本体２１は半導体スイッチ素子７０から発生する熱を封止樹脂部材９０の外側に放出するヒートシンクを構成する。アイランド本体２１は、ターミナル部２２を介してグランドに接続される。
アイランド３０は、アイランド本体３１、およびターミナル部３２、３３を備える。アイランド本体３１は薄板状に形成されてその上面には、高さ方向（天地方向）下側に凹む凹部３４が設けられている。凹部３４は、その側壁が高さ方向に平行になるように形成されているもので、後述するように、導電性接合材料を貯留する役割を果たす。
ターミナル部３２は、アイランド本体３１から突起するように形成されている。
ターミナル部３２は、ターミナル部２２に対して平行に配置されている。ターミナル部３３は、アイランド本体３１に対してターミナル部３２の反対側に配置されている。ターミナル部３３は、ターミナル部３２に対して逆方向にアイランド本体３１から突起するように形成されている。
本実施形態のアイランド１０、２０、３０は、水平方向に一列に並べられている。ターミナル部１２、２２が突起する方向は、アイランド１０、２０、３０が並ぶ方向に直交し、かつ高さ方向に直交する方向に設定されている。アイランド１０、２０、３０は、銅、アルミ等の導電性金属から形成されている。
ターミナル４０は、アイランド１０のアイランド本体１１に対してターミナル部１２の反対側に配置されている。ターミナル４０は、その先端部がターミナル部１２の先端側に対して反対側に突起するように形成されている。
ターミナル５０は、アイランド２０のアイランド本体２１に対してターミナル部２２の反対側に配置されている。ターミナル５０は、その先端部がターミナル部１２の反対側に突起するように形成されている。
半導体スイッチ素子６０は、アイランド本体１１の高さ方向上側に配置されている。半導体スイッチ素子６０は、薄板状に形成に形成されている。半導体スイッチ素子６０の下面は入力端子６１を構成している。半導体スイッチ素子６０の入力端子６１は、導電性接合材料によってアイランド本体１１に接合されている。本実施形態の導電性接合材料としては、はんだペースト、導電性接着剤などが用いられている。
半導体スイッチ素子６０の上面側には、出力端子６２および制御端子６３が設けられている。制御端子６３には、入力端子６１および出力端子６２の間の抵抗値を制御するための制御信号が入力される。制御端子６３およびターミナル４０の間にはワイヤ１００が接続されている。
半導体スイッチ素子７０は、アイランド本体２１の高さ方向上側に配置されている。半導体スイッチ素子７０は、薄板状に形成に形成されている。半導体スイッチ素子７０の下面は出力端子７２を構成している。半導体スイッチ素子７０の出力端子７２は、導電性接合材料によってアイランド本体２１に接合されている。半導体スイッチ素子７０の上面側には、入力端子７１および制御端子７３が設けられている。制御端子７３には、入力端子７１および出力端子７２の間の抵抗値を制御するための制御信号が入力される。制御端子７３およびターミナル５０の間にはワイヤ１００が接続されている。
本実施形態の半導体スイッチ素子６０、７０としては、例えば、絶縁ゲートバイポーラトランジスタ、電界効果トランジスタ等のトランジスタなどが用いられている。
クリップ８０は、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０のそれぞれを接続する接続部材である。クリップ８０は、図３に示すように、接合部８１、８２、８３、およびブリッジ部８４、８５から構成されている。接合部８１は、接合部８２に対して水平方向一方側に配置されている。接合部８３は、接合部８２に対して水平方向他方側に配置されている。水平方向は、高さ方向に直交する方向である。接合部８３は、接合部８１、８２に対して高さ方向下側に位置する。本実施形態の接合部８１は、半導体スイッチ素子６０の出力端子６２に対応し、接合部８２は、半導体スイッチ素子７０の入力端子７１に対応する。接合部８３は、アイランド３０に対応する。
ブリッジ部８４は、接合部８１、８２の間を連結する。具体的には、ブリッジ部８４は、水平部８４ａ、傾斜部８４ｂ、８４ｃを備える。水平部８４ａは、接合部８１、８２の間に配置されて水平方向に延びるように形成されている。傾斜部８４ｂは、接合部８１および水平部８４ａの間に配置されて水平部８４ａに対して傾斜するように形成されている。傾斜部８４ｃは、接合部８２および水平部８４ａの間に配置されて水平部８４ａに対して傾斜するように形成されている。
ブリッジ部８５は、接合部８２、８３の間を連結する。具体的には、ブリッジ部８５は、水平部８５ａ、傾斜部８５ｂ、８５ｃを備える。水平部８５ａは、接合部８２、８３の間に配置されて水平方向に延びるように形成されている。傾斜部８５ｂは、接合部８２および水平部８５ａの間に配置されて水平部８５ａに対して傾斜するように形成されている。傾斜部８５ｃは、接合部８３および水平部８５ａの間に配置されて水平部８５ａに対して傾斜するように形成されている。
本実施形態のクリップ８０は、接合部８２に対して接合部８１側に重心が位置するように形成されている（図３参照）。クリップ８０は、アルミニウム、銅等の導電性金属から構成されている。
本実施形態のアイランド１０、２０、３０、ターミナル４０、５０、半導体スイッチ素子６０、７０、およびクリップ８０は、ハーフブリッジ２００（図４参照）を構成している。ハーフブリッジ２００は、電源とグランドとの間で半導体スイッチ素子６０、７０を直列接続したものである。
封止樹脂部材９０は、電気絶縁性の封止樹脂から構成されて、アイランド１０、２０、３０、ターミナル４０、５０、半導体スイッチ素子６０、７０、クリップ８０を封止するように形成されている。
次に、本実施形態の半導体装置１の製造方法について図５を用いて説明する。
まず、最初の工程では、リフロー方式でアイランド本体１１および半導体スイッチ素子６０の間を接合する。具体的には、アイランド１０のアイランド本体１１の上面側に導電性接合材料を塗布する。この塗布された導電性接合材料の上側に半導体スイッチ素子６０を搭載する。次いで、導電性接合材料を加熱して導電性接合材料を加熱して溶かして、その後、導電性接合材料を冷却されて固化させる。これにより、アイランド本体１１および半導体スイッチ素子６０が導電性接合材料によって接合される（ステップ１００）。
次に工程では、上記第１の工程と同様に、リフロー方式で、アイランド本体２１および半導体スイッチ素子７０を導電性接合材料によって接合する（ステップ１１０）。
このようにアイランド１０および半導体スイッチ素子６０が接合されて、アイランド２０および半導体スイッチ素子７０が接合されることになる。
次の工程では、半導体スイッチ素子６０、半導体スイッチ素子７０、およびアイランド３０をクリップ８０によって接合する。
具体的には、半導体スイッチ素子６０、半導体スイッチ素子７０、およびアイランド３０を一列に並べる。このとき、アイランド３０の凹部３４を上側に向ける。次に、半導体スイッチ素子６０の出力端子６２および半導体スイッチ素子７０の入力端子７１のそれぞれに導電性接合材料を塗布する。アイランド３０の凹部３４内に導電性接合材料を塗布して凹部３４内に導電性接合材料を貯留する（ステップ１２０）。
この状態で、半導体スイッチ素子６０の出力端子６２に塗布された導電性接合材料の上側にクリップ８０の接合部８１を搭載する。半導体スイッチ素子７０の入力端子７１に塗布された導電性接合材料の上側にクリップ８０の接合部８２を搭載する。アイランド３０の凹部３４内の導電性接合材料の上側にクリップ８０の接合部８３を配置する。このとき、クリップ８０の接合部８３をアイランド３０のうち凹部３４を形成する凹部形成部３４ａから離れるように配置する。
次に、半導体スイッチ素子６０の出力端子６２に塗布された導電性接合材料、半導体スイッチ素子７０の入力端子７１に塗布された導電性接合材料、およびアイランド３０の凹部３４内の導電性接合材料をそれぞれ加熱して溶かす。
これに伴い、アイランド３０の凹部３４内の導電性接合材料がクリップ８０の重さで変形して、クリップ８０の接合部８３の高さが調整される。その後、クリップ８０の接合部８３をアイランド３０の凹部形成部３４ａから離れた状態に維持する（図６参照）。つまり、クリップ８０の接合部８３をアイランド３０の凹部３４を構成する側部、および底部から離れた状態に維持する。
以上により、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０のそれぞれ高さ方向の位置バラツキが吸収される。その後、クリップ８０の接合部８３がアイランド３０の凹部形成部３４ａから離れた状態で、上述したそれぞれの導電性接合材料が冷却されてそれぞれの導電性接合材料が固化される。
これにより、半導体スイッチ素子６０の出力端子６２およびクリップ８０の接合部８１が接合される。半導体スイッチ素子７０の入力端子７１およびクリップ８０の接合部８２が接合される。クリップ８０の接合部８３およびアイランド３０が接合される。
その後、トタンスファモールド法などを用いて、アイランド１０、２０、３０、ターミナル４０、５０、半導体スイッチ素子６０、７０、およびクリップ８０を封止樹脂によって封止する。このことにより、封止樹脂部材９０が成形されることになる。以上により、半導体装置１が完成することになる。
以上説明した本実施形態によれば、半導体装置１は、半導体スイッチ素子６０、７０、アイランド３０、およびクリップ８０を備える。クリップ８０は、半導体スイッチ素子６０の出力端子６２に対応する接合部８１と、半導体スイッチ素子７０の入力端子７１に対応する接合部８２と、アイランド３０に対応する接合部８３とを備える。クリップ８０には、接合部８１、８２、８３のそれぞれの間を連結するブリッジ部８４、８５が設けられている。そして、アイランド３０には、高さ方向下側に凹んで導電性接合材料を貯留する凹部３４が設けられている。アイランド３０に対応する接合部８３が凹部３４内で導電性接合材料を介してアイランド３０に接合される。これにより、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０における高さ方向の位置バラツキを凹部３４内の導電性接合材料の変形によって吸収するようになっていることを特徴とする。このため、クリップ８０を用いて、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０のそれぞれの間を確実に接続することができる。
本実施形態では、クリップ８０では、上述の如く、接合部８２に対して接合部８１側に重心が位置する。
例えば、クリップ８０は、接合部８２に対して接合部８３側に重心が位置する場合には、次の問題が生じる恐れがある。すなわち、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０に対応してクリップ８０の接合部８１、８２、８３を配置した場合に、クリップ８０の重さによって、クリップ８０の接合部８３がアイランド３０の凹部３４の底部に接触して、かつクリップ８０の接合部８１と半導体スイッチ素子６０の出力端子６２との間が離れた状態になり易くなる。そして、クリップ８０の接合部８１と半導体スイッチ素子６０の出力端子６２との間が離れると、クリップ８０の接合部８１と半導体スイッチ素子６０の出力端子６２との間が未接続になる恐れがある。
そこで、クリップ８０では、上述の如く、接合部８２に対して接合部８１側に重心が位置する。このため、クリップ８０の重さによって、クリップ８０の接合部８１と半導体スイッチ素子６０の出力端子６２との間を近づけることができる。これに伴い、クリップ８０の接合部８１と半導体スイッチ素子６０の出力端子６２との間を確実に接続することができる。
本実施形態では、製造工程において、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０の高さのバラツキを吸収する際に、クリップ８０の接合部８３が、凹部形成部３４ａから離れた状態が維持される（図６参照）。
ここで、クリップ８０の接合部８３が、図７に示すように、アイランド３０の凹部３４の底部に接触した状態である場合には、例えば、クリップ８０の接合部８２、および半導体スイッチ素子７０の入力端子７１の間が離れて、クリップ８０の接合部８２、および半導体スイッチ素子７０の入力端子７１の間が未接続になる場合がある。
これに対して、本実施形態では、クリップ８０の接合部８３が、上述の如く、アイランド３０のうち凹部形成部３４ａから離れた状態が維持されている。このため、クリップ８０の接合部８２、および半導体スイッチ素子７０の入力端子７１の間を近づけることができる。これにより、クリップ８０の接合部８２、および半導体スイッチ素子７０の入力端子７１の間を導電性接合材料によって確実に接続することができる。
本実施形態では、第１〜第３の端子（すなわち、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０）のそれぞれの間を接続するためにクリップ８０が用いられている。
これに対し、第１〜第３の端子のそれぞれの間を接続するために、ワイヤボンディングを用いることが考えられる。しかし、実際には、使用できるワイヤの本数は制限されるため、ワイヤおよび端子の間の接触面積が制限される。このため、ワイヤおよび端子の間の抵抗値が増加して、第１〜第３の端子のそれぞれの間を伝達される電力の損失が大きくなる。
例えば、第１、第２の端子の間を第１のクリップで接続し、かつ第２、第３の端子の間を第２のクリップで接続することも考えられる。この場合、部品点数が増加するだけでなく、第２の端子において第１、第２のクリップを接続するための大きな接続面積を確保することが必要になる。このため、半導体装置１の大型化を招く恐れがある。
これに対して、本実施形態では、１つのクリップ８０で、第１〜第３の端子のそれぞれの間を接続する。このために、上記した電力損失の増大、および半導体装置１の大型化を避けることができる。
上記第１実施形態では、凹部３４の側壁が高さ方向に平行に形成されている例について説明したが、これに代えて、次の（１）、（２）、（３）、（４）のようにしてもよい。
（１）図８に示すように、凹部３４の開口面積が高さ方向下側から高さ方向上側に向かうほど大きくなるように凹部３４を構成する４つの側壁３４ｂが高さ方向に対して斜めになっている。これにより、クリップ８０の接合部８３をアイランド３０のうち凹部内３４に配置する際に、接合部８３が凹部形成部３４ａから離れているか否かを作業者が容易に確認することができる。
（２）図９に示すように、凹部３４を構成する４つの側壁３４ｂがそれぞれ階段状に形成されている。高さ方向上側の凹部３４の開口面積が高さ方向下側の凹部３４の開口面積に比べて、大きくなっている。このため、上記（１）と同様に、接合部８３が凹部形成部３４ａから離れているか否かを作業者が容易に確認することができる。
（３）図１０に示すように、アイランド３０の凹部３４を構成する４つの側壁のうちブリッジ部８５側の側壁３４ｃ以外の３つの側壁３４ｂがそれぞれ階段状に形成されている。このため、上記（１）と同様、接合部８３が凹部形成部３４ａから離れている状態（図１１、図１２参照）を作業者が容易に確認することができる。
ここで、図１０のアイランド３０の凹部３４、およびクリップ８０の接合部８３の寸法関係を図１３に示す。アイランド３０の高さ方向の寸法をＨとし、凹部３４の深さ（高さ方向の寸法）をｈとし、接合部８３の厚み方向の寸法をｔとすると、Ｈ、ｈ、およびｔの大小関係は、ｔ≦ｈ≦３Ｈを満たす。
（第２実施形態）
上記第１実施形態では、クリップ８０の接合部８３とアイランド３０とを接合した例について説明したが、これに代えて、本第３の実施形態では、図１４、図１５に示すように、クリップ８０の接合部８２とアイランド３０とを接合してもよい。この場合、クリップ８０の接合部８３を半導体スイッチ素子７０の入力端子７１に接続することになる。図１５は本実施形態における半導体装置１において封止樹脂部材９０の外形線の内側を上側から視た上面図である。図１４は図１５中のXIV−XIV断面面であって、図示の明確化のために、断面を示すハッチングを省略している。
（第３実施形態）
上記第１実施形態では、半導体装置１において半導体スイッチ素子６０、７０の間をクリップ８０によって接続した例について説明したが、これに代えて、半導体装置１において、４つの半導体スイッチ素子からなるＨブリッジ２１０（図１６参照）を２つのクリップ８０によって構成する例について説明する。
Ｈブリッジ２１０は、図１６、図１７に示すように、直流モータ３００を制御するためのもので、ハーフブリッジ２００ａ、２００ｂから構成されている。図１７は、半導体装置の封止樹脂部材９０の外形線の内部を上側から視た上面図である。
ハーフブリッジ２００ａ、２００ｂは、それぞれ、上記第１実施形態のハーフブリッジ２００と同様に構成されている。本実施形態のアイランド１０には、２つのターミナル部１２が設けられている。２つのターミナル部１２の間には、ターミナル４０が配置されている。ハーフブリッジ２００ａ、２００ｂにおいて、クリップ８０がターミナル４０よりも幅方向（紙面の横方向）の中央側に配置されている。
上記第３実施形態では、ハーフブリッジ２００ａ、２００ｂにおいて、クリップ８０をターミナル４０よりも幅方向中央側に配置した例について説明したが、これに代えて、図１８に示すように、クリップ８０をターミナル４０よりも幅方向外側に配置してもよい。図１８中符号４００は、高さ方向に貫通する穴部を示している。
上記第３実施形態では、ハーフブリッジ２００ａ、２００ｂにおいて、クリップ８０のブリッジ部８４、８５が幅方向に直交する直交方向に延びるように形成した例について説明したが、これに代えて、次の（１）、（２）のようにしてもよい。
（１）図１９に示すように、ハーフブリッジ２００ａにおいて、クリップ８０に代えてクリップ８０Ａが用いられている。クリップ８０Ａでは、ブリッジ部８４が幅方向に傾斜する方向に延びるように形成されている。ハーフブリッジ２００ｂにおいて、クリップ８０に代えてクリップ８０Ｂが用いられている。クリップ８０Ｂでは、ブリッジ部８４が幅方向に傾斜する方向に延びるように形成されている。
（２）図２０に示すように、ハーフブリッジ２００ａにおいて、クリップ８０に代えてクリップ８０Ｃが用いられている。クリップ８０Ｃでは、ブリッジ部８４、８５が幅方向に傾斜する方向に延びるように形成されている。ハーフブリッジ２００ｂにおいて、クリップ８０に代えてクリップ８０Ｄが用いられている。クリップ８０Ｂでは、ブリッジ部８４、８５が幅方向に傾斜する方向に延びるように形成されている。
（第４実施形態）
本第４実施形態では、半導体装置１において、インバータ回路３００Ａ（図２１参照）を３つのクリップを用いて構成する例について説明する。
インバータ回路３００Ａは、図２１、図２２に示すように、三相交流モータ３００Ａを制御するためのもので、ハーフブリッジ２００ａ、２００ｂ、２００ｃから構成されている。ハーフブリッジ２００ａ、２００ｂ、２００ｃは、それぞれ、上記第１実施形態のハーフブリッジ２００と同様に構成されている。以上により、クリップ８０、８０Ａ、８０Ｂを用いて半導体装置１が構成されることになる。なお、本実施形態の半導体装置１には、２つの穴部４００が設けられている。
（第５実施形態）
本第５実施形態では、半導体装置１において、１つのハーフブリッジおよびインバータ回路を４つのクリップを用いて構成する例について説明する。
本実施形態の半導体装置１は、図２３、図２４に示すように、１つのハーフブリッジ２００ｂおよびインバータ回路２１０Ｂから構成されている。インバータ回路２１０Ｂは、１つのハーフブリッジ２００ｂと２つのハーフブリッジ２００ｃとから構成されている。本実施形態のハーフブリッジ２００ｂは、上記第４実施形態のハーフブリッジ２００ｂと同様である。本実施形態のハーフブリッジ２００ｃは、上記第４実施形態のハーフブリッジ２００ｃと同様である。以上により、２つのクリップ８０Ａと２つのクリップ８０Ｂとを用いて半導体装置１が構成されることになる。なお、本実施形態の半導体装置１には、２つの穴部４００が設けられている。
（他の実施形態）
上記第１〜第５実施形態では、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０といった３つの端子をクリップ８０（８０Ａ、８０Ｂ、８０Ｃ）で接続した例について説明したが、これに代えて、４つ以上の端子をクリップ（８０、８０Ａ、８０Ｂ、８０Ｃ）で接続してもよい。この場合、クリップには、４つ以上の接合部が設けられていることになる。
上記第１〜第５実施形態では、本発明に係る端子を半導体スイッチ素子６０、７０の入力端子、出力端子で構成した例について説明したが、これに限らず、本発明に係る端子を半導体スイッチ素子以外のもので構成してもよい。
上記第１〜第５実施形態では、半導体スイッチ素子６０の出力端子６２、半導体スイッチ素子７０の入力端子７１、およびアイランド３０のうちアイランド３０だけに凹部３４を設けた例について説明したが、これに代えて、半導体スイッチ素子６０の出力端子６２、および半導体スイッチ素子７０の入力端子７１のうち一方に、導電性接合材料を貯留する凹部を設けてもよい。この場合、３つの端子のうち２つの端子の凹部内の導電性接合材料の変形によって３つの端子の高さ方向の位置バラツキを吸収することになる。
上記第１〜第５実施形態では、本発明に係る電子装置を半導体装置１に適用した例について説明したが、これに代えて、本発明に係る電子装置を半導体装置１以外の機器に適用してもよい。
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記第１〜第５の実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。
１ 半導体装置（電子装置）
３０ アイランド（第１〜第３の端子）
３４ 凹部
４０、５０ ターミナル
６０、７０ 半導体スイッチ素子
６１ 入力端子（第１〜第３の端子）
７２ 出力端子（第１〜第３の端子）
６３、７３ 制御端子
８０ クリップ
８１、８２、８３ 接合部
８４、８５ ブリッジ部（連結部）
９０ 封止樹脂部材

Claims (13)

  1. 第１、第２、第３の端子（６２、７１、３０）と、
    前記第１、第２、第３の端子に対応するように設けられている第１、第２、第３の接合部（８１、８２、８３）と、前記第１、第２、第３の接合部のそれぞれの間を連結する連結部（８４、８５）とを有し、前記第１、第２、第３の接合部がそれぞれ前記第１、第２、第３の端子のうち対応する端子に接合されるクリップ（８０）と、を備え、
    前記第１、第２、第３の端子のうち少なくとも１つの端子には、所定方向の一方側に凹んで導電性接合材料を貯留する凹部（３４）が設けられており、
    前記第１、第２、第３の接合部のうち前記１つの端子に対応する接合部が前記凹部内の前記導電性接合材料を介して前記１つの端子に接合されることにより、
    前記第１、第２、第３の端子における前記所定方向の位置バラツキを前記導電性接合材料の変形によって吸収するようになっていることを特徴とする電子装置。
  2. 前記１つの端子のうち前記凹部を形成する凹部形成部（３４ａ）から前記１つの端子に対応する接合部が離れた状態で、前記１つの端子に対応する接合部が前記導電性接合材料を介して前記１つの端子に接合されていることを特徴とする請求項１に記載の電子装置。
  3. 前記連結部は、前記第１、第２の接合部の間を連結する第１の連結部（８４）と、前記第２、第３の接合部の間を連結する第２の連結部（８５）とを備えていること特徴とする請求項１または２に記載の電子装置。
  4. 前記１つの端子に対応する１つの接合部は、前記第１、第２、第３の接合部のうち当該１つの接合部以外の２つの接合部よりも前記所定方向の一方側に位置することを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。
  5. 前記第１の接合部は、前記第２の接合部に対して前記所定方向に対する直交方向の一方側に配置されており、
    前記第３の接合部は、前記第２の接合部に対して前記直交方向の他方側に配置されていることを特徴とする請求項４に記載の電子装置。
  6. 前記第１、第３の接合部のうちいずれか一方の接合部は、前記凹部を有する前記１つの端子に対応する接合部であり、
    前記クリップの重心は、前記第１、第３の接合部のうち前記一方の接合部以外の他方の接合部側に位置することを特徴とする請求項５に記載の電子装置。
  7. 前記凹部形成部は、その側壁が階段状に形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の電子装置。
  8. 前記凹部形成部は、前記所定方向に対する直交方向の開口面積が前記所定方向の一方側から前記所定方向の他方側に向かうほど大きくなるように形成されていることを特徴とする請求項１ないし７のいずれか１つに記載の電子装置。
  9. 入力端子（６１、７１）、出力端子（６２、７２）、および前記入力端子および前記出力端子の間の抵抗値を制御するための制御端子（６３、７３）をそれぞれ備える第１、第２の半導体スイッチ素子（６０、７０）を備え、
    前記第１の半導体スイッチ素子の出力端子が前記第１、第２、第３の端子のうちいずれか１つの端子を構成し、
    前記第２の半導体スイッチ素子の入力端子が前記第１、第２、第３の端子のうち当該１つの端子以外の他の端子を構成することを特徴とする請求項１ないし８のいずれか１つに記載の電子装置。
  10. 前記第３の端子が電動モータにそれぞれ接続されていることを特徴とする請求項９に記載の電子装置。
  11. 前記第１、第２、第３の端子および前記クリップを封止樹脂によって封止する樹脂封止部材（９０）を備えることを特徴とする請求項９または１０に記載の電子装置。
  12. 第１、第２、第３の接合部（８１、８２、８３）と、前記第１、第２、第３の接合部のそれぞれの間を連結する連結部（８４、８５）とを有するクリップ（８０）の前記第１、第２、第３の接合部と第１、第２、第３の端子（６０、７０、３０）のうち対応する端子とをそれぞれ接合する接合工程（Ｓ１２０、Ｓ１３０）を備え、
    前記接合工程は、
    前記第１、第２、第３の端子のうち少なくとも１つに端子にて所定方向の一方側に凹むように設けられた凹部（３４）に導電性接合材料を貯留する第１の工程（Ｓ１２０）と、
    前記１つの端子の凹部内に前記第１、第２、第３の接合部のうち前記１つの端子に対応する接合部を配置して、前記第１、第２、第３の端子における前記所定方向の位置バラツキを前記導電性接合材料の変形によって吸収する第２の工程（Ｓ１３０）と、を備えることを特徴とする電子装置の製造方法。
  13. 前記第３の工程では、前記１つの端子のうち前記凹部を形成する凹部形成部（３４ａ）から前記１つの端子に対応する接合部を離した状態で、前記第１、第２、第３の端子における前記所定方向の位置バラツキを吸収することを特徴とする請求項１２に記載の電子装置の製造方法。
JP2013108804A 2013-05-23 2013-05-23 電子装置 Expired - Fee Related JP5799974B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013108804A JP5799974B2 (ja) 2013-05-23 2013-05-23 電子装置
US14/283,446 US9922906B2 (en) 2013-05-23 2014-05-21 Electronic device and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013108804A JP5799974B2 (ja) 2013-05-23 2013-05-23 電子装置

Publications (2)

Publication Number Publication Date
JP2014229763A true JP2014229763A (ja) 2014-12-08
JP5799974B2 JP5799974B2 (ja) 2015-10-28

Family

ID=51935271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013108804A Expired - Fee Related JP5799974B2 (ja) 2013-05-23 2013-05-23 電子装置

Country Status (2)

Country Link
US (1) US9922906B2 (ja)
JP (1) JP5799974B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6364556B1 (ja) * 2017-02-20 2018-07-25 新電元工業株式会社 電子装置
JP2018160604A (ja) * 2017-03-23 2018-10-11 株式会社デンソー 半導体装置
JP2019161174A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10985092B2 (en) 2017-09-05 2021-04-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688714B2 (en) * 2017-09-05 2023-06-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor package with three leads
DE102020131810A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Eine elektrische verbindungsstruktur und ein elektronisches bauelement mit dieser struktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
JP2008205100A (ja) * 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置
JP2010199362A (ja) * 2009-02-26 2010-09-09 Denso Corp 半導体チップの組付け方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313402B1 (en) * 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
US6593527B1 (en) * 2002-04-17 2003-07-15 Delphi Technologies, Inc. Integrated circuit assembly with bar bond attachment
KR100499289B1 (ko) * 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US7274092B2 (en) * 2005-09-13 2007-09-25 Infineon Technologies, Ag Semiconductor component and method of assembling the same
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP4974943B2 (ja) 2008-03-26 2012-07-11 新電元工業株式会社 樹脂封止半導体装置
JP5589950B2 (ja) 2011-05-06 2014-09-17 株式会社デンソー 電子装置
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP5477669B2 (ja) * 2012-02-28 2014-04-23 株式会社デンソー 半導体モジュール
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
JP5569555B2 (ja) * 2012-05-17 2014-08-13 株式会社デンソー 配線部材、および、これを用いた半導体モジュール
TWI493680B (zh) * 2012-05-23 2015-07-21 尼克森微電子股份有限公司 功率半導體封裝體及其製造方法
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
JP2008205100A (ja) * 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置
JP2010199362A (ja) * 2009-02-26 2010-09-09 Denso Corp 半導体チップの組付け方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6364556B1 (ja) * 2017-02-20 2018-07-25 新電元工業株式会社 電子装置
WO2018150553A1 (ja) * 2017-02-20 2018-08-23 新電元工業株式会社 電子装置
US10600712B2 (en) 2017-02-20 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Electronic device
JP2018160604A (ja) * 2017-03-23 2018-10-11 株式会社デンソー 半導体装置
US10985092B2 (en) 2017-09-05 2021-04-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2019161174A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7214966B2 (ja) 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9922906B2 (en) 2018-03-20
JP5799974B2 (ja) 2015-10-28
US20140347838A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP5799974B2 (ja) 電子装置
JP4438489B2 (ja) 半導体装置
JP4924411B2 (ja) 電力半導体装置
JP6559093B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
CN103370788A (zh) 半导体装置及其制造方法
WO2018131276A1 (ja) 半導体装置
JP2018170520A (ja) 電子部品搭載用放熱基板
JP2012034566A (ja) バスバーモジュール
WO2019187679A1 (ja) パワー半導体装置
JP6226068B2 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JP2015050340A (ja) 半導体装置
WO2019003718A1 (ja) パワー半導体装置及びそれを用いた電力変換装置
US11315850B2 (en) Semiconductor device
JP6460266B2 (ja) 半導体装置
JP2007329428A (ja) 半導体装置
JP2016184992A (ja) 回路構成体
JP2013101993A (ja) 半導体装置
JP2018006697A (ja) 半導体モジュール
JP4942629B2 (ja) 電力用半導体モジュール
JP6380561B2 (ja) 半導体モジュール
WO2020039986A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2017168590A (ja) 半導体装置
JP2015119048A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R151 Written notification of patent or utility model registration

Ref document number: 5799974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees