JP2015119048A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置の端子を配線基板に接合する際に、半導体素子に割れが発生するのを抑制または防止できる構造を有する半導体装置を提供する。【解決手段】パワーモジュール３は、上下方向に間隔をおいて対向配置された第１のスイッチング素子Ｔｒ１および第２のスイッチング素子Ｔｒ２を内蔵している。両スイッチング素子Ｔｒ１，Ｔｒ２は、平面視において、互いに重なり合うように配置されている。上部絶縁膜１７には、第１の電源端子Ｐ１、第２の電源端子Ｎ１、出力端子ＯＵＴ１、第１のゲート端子、第２のゲート端子が設けられている。これらの端子は、上部絶縁膜１７を貫通している。各端子は、平面視において、パワーモジュール３上面における、第２のスイッチング素子Ｔｒ２が配置されている領域よりも外側の領域に配置されている。【選択図】図３

Description

この発明は、パワーモジュール等の半導体装置に関する。

パワーモジュールは、電源と接地（ＧＮＤ）との間に一対のスイッチング素子を直列に接続し、その一対のスイッチング素子の間から出力を得る装置である。このようなパワーモジュールは、たとえば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられる。

特開２０１２−８００３０号公報 特開２０１２−９６０２号公報

本出願人等は、パワーモジュールを製造する新しい製造方法を開発した。具体的には、所定の加工が予め施された複数のシート状部材を用意する。各シート状部材は、熱可塑性樹脂フィルムを含んでいる。所定の加工には、回路を形成するためのエッチング加工、孔を形成するための孔加工、ビア等の接続導電部材を形成するための導電ペースト充填等がある。なお、所定のシート状部材には、電子部品を収納するための部品孔が形成されている。

これらの複数のシート状部材を積み重ねる。この過程において、直列接続される２つのスイッチング素子のそれぞれを所定の部品孔に収納する。これらの２つのスイッチング素子は、積層方向に間隔をおいて対向配置される。そして、全てのシート状部材が重ね合わされた状態で、熱プレスする。これにより、直列接続された２つのスイッチング素子が内蔵され、その表面（上面または下面）に、第１の電源端子、第２の電源端子、出力端子、第１のゲート端子および第２のゲート端子が設けられたパワーモジュールが得られる。

このようなパワーモジュールをインバータ回路等の電子回路として機能させるために、予め配線が形成されたプリント配線板等の配線基板に複数のパワーモジュールを実装する。配線基板へのパワーモジュールの実装は、パワーモジュールの各端子を、熱圧着によって配線基板に接合することによって行われる。パワーモジュールの各端子を配線基板に熱圧着する際、各スイッチング素子には、端子およびビアを介して大きな応力がかかる。このため、スイッチング素子に割れが発生するおそれがある。

この発明の目的は、半導体装置の端子を配線基板に接合する際に、半導体素子に割れが発生するのを抑制または防止できる構造を有する半導体装置を提供することである。

請求項１記載の発明は、半導体素子（Ｔｒ２）が内蔵された素子内蔵膜（１５）と、前記素子内蔵膜上に形成された配線層（１６）と、前記配線層上に形成された絶縁膜（１７）と、前記絶縁膜を貫通した状態で前記絶縁膜に設けられ、前記半導体素子の電極に電気的に接続される複数の端子（Ｎ１，ＯＵＴ１，Ｇ２）とを含み、平面視において、前記半導体素子が配置されている領域よりも外側の領域に、前記各端子（Ｎ１，ＯＵＴ１，Ｇ２）が配置されている、半導体装置（３）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。

この発明では、半導体素子の電極に電気的に接続される各端子は、平面視において、前記半導体素子が配置されている領域よりも外側の領域に配置されている。このため、半導体装置の端子を熱圧着によって配線基板に接合する際、半導体装置内の半導体素子と配線基板との間には絶縁膜が存在するが端子は存在しないので、半導体素子に係る応力を低減することができる。これにより、半導体装置の端子を配線基板に接合する際に、半導体素子に割れが発生するのを抑制または防止できる。

請求項２記載の発明は、第１配線層（１２）と、前記第１配線層上に形成された第１層間膜（１３）と、前記第１層間膜に内蔵された第１の半導体素子（Ｔｒ１）と、前記第１層間膜上に形成された第２配線層（１４）と、前記第２配線層上に形成された第２層間膜（１５）と、前記第２層間膜に内蔵され、前記第１の半導体素子と対向配置されるとともに前記第１の半導体素子に直列接続された第２の半導体素子（Ｔｒ２）と、前記第２層間膜上に形成された第３配線層（１６）と、前記第３配線層上に形成された絶縁膜（１７）と、前記絶縁膜を貫通した状態で前記絶縁膜に設けられた、第１の電源端子（Ｐ１）、第２の電源端子（Ｎ１）、出力端子（ＯＵＴ１）、第１のゲート端子（Ｇ１）および第２のゲート端子（Ｇ２）とを含み、平面視において、前記第２の半導体素子が配置されている領域よりも外側の領域に、前記各端子が配置されている、半導体装置（３）である。

この発明では、第１の電源端子、第２の電源端子、出力端子、第１のゲート端子および第２のゲート端子は、平面視において、第２の半導体素子が配置されている領域よりも外側の領域に配置されている。このため、半導体装置の端子を熱圧着によって配線基板に接合する際、半導体装置内の各半導体素子と配線基板との間には絶縁膜が存在するが端子は存在しないので、各半導体素子に係る応力を低減することができる。これにより、半導体装置の端子を配線基板に接合する際に、各半導体素子に割れが発生するのを抑制または防止できる。

請求項３記載の発明は、前記第１の半導体素子および前記第２の半導体素子がＭＯＳＦＥＴである、請求項２に記載の半導体装置（３）である。

図１は、本発明の一実施形態に係るパワーモジュールが適用されたＨブリッジインバータ回路を示す電気回路図である。 図２は、第１のパワーモジュールを示す平面図である。 図３は、図２のIII-III線に沿う断面図である。 図４は、第１のパワーモジュールの製造方法を説明するための説明図である。 図５は、図１のインバータユニットの構成を示す図解的な側面図である。 図６は、図１のインバータユニットの構成を示す図解的な平面図である。

以下、図面を参照して、この発明をパワーモジュールに適用した場合の実施形態について説明する。
図１は、本発明の一実施形態に係るパワーモジュールが適用されたＨブリッジインバータ回路を示す電気回路図である。
Ｈブリッジインバータ回路１は、インバータユニット２を含む。インバータユニット２は、第１のパワーモジュール３と第２のパワーモジュール４とを含む。第１のパワーモジュール３は、第１の電源端子（正極側電源端子）Ｐ１と、第２の電源端子（負極側電源端子）Ｎ１と、第１のゲート端子Ｇ１と、第２のゲート端子Ｇ２と、出力端子ＯＵＴ１とを備えている。第２のパワーモジュール４は、第１の電源端子Ｐ２と、第２の電源端子Ｎ２と、第３のゲート端子Ｇ３と、第４のゲート端子Ｇ４と、出力端子ＯＵＴ２とを備えている。各パワーモジュール３，４の第１の電源端子Ｐ１，Ｐ２は、電源６の正極端子に接続されている。各パワーモジュール３，４の出力端子ＯＵＴ１，ＯＵＴ２の間には、電動モータ７が接続されている。各パワーモジュール３，４の第２の電源端子Ｎ１，Ｎ２は、電源６の負極端子に接続されている。各パワーモジュール３，４のゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４は、制御ユニット８（図６参照）に接続される。

第１のパワーモジュール３は、ハイサイドの第１のスイッチング素子Ｔｒ１と、それに直列に接続されたローサイドの第２のスイッチング素子Ｔｒ２とを含む。各スイッチング素子Ｔｒ１，Ｔｒ２は、Ｎチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されている。各スイッチング素子Ｔｒ１，Ｔｒ２は、ドレイン（ドレイン電極）Ｄとソース（ソース電極）Ｓとゲート（ゲート電極）Ｇを有している。第１のスイッチング素子Ｔｒ１および第２のスイッチング素子Ｔｒ２には、それぞれ第１のダイオードＤｉ１および第２のダイオードＤｉ２が内蔵されている。これらのダイオードＤｉ１，Ｄｉ２は、寄生ダイオードまたはボディダイオードと呼ばれている。

第１のスイッチング素子Ｔｒ１と第１のダイオードＤｉ１とは、ハイサイド回路５１を形成している。第２のスイッチング素子Ｔｒ２と第２のダイオードＤｉ２とは、ローサイド回路５２を形成している。ハイサイド回路５１とローサイド回路５２とは、第１の電源端子Ｐ１と第２の電源端子Ｎ１との間に直列に接続されており、ハイサイド回路５１とローサイド回路５２との接続点５３に出力端子ＯＵＴ１が接続されている。

第１のダイオードＤｉ１は、第１のスイッチング素子Ｔｒ１に並列に接続されている。具体的には、第１のダイオードＤｉ１のアノードが第１のスイッチング素子Ｔｒ１のソースＳに接続され、第１のダイオードＤｉ１のカソードが第１のスイッチング素子Ｔｒ１のドレインＤに接続されている。第２のダイオードＤｉ２は、第２のスイッチング素子Ｔｒ２に並列に接続されている。具体的には、第２のダイオードＤｉ２のアノードが第２のスイッチング素子Ｔｒ２のソースＳに接続され、第２のダイオードＤｉ２のカソードが第２のスイッチング素子Ｔｒ２のドレインＤに接続されている。

第１のスイッチング素子Ｔｒ１のドレインＤは、第１の電源端子Ｐ１に接続されている。第１のスイッチング素子Ｔｒ１のソースＳは、第２のスイッチング素子Ｔｒ２のドレインＤに接続されている。第２のスイッチング素子Ｔｒ２のソースＳは、第２の電源端子Ｎ１に接続されている。第１のスイッチング素子Ｔｒ１のソースＳと、第２のスイッチング素子Ｔｒ２のドレインＤとの接続点５３は、出力端子ＯＵＴ１に接続されている。第１のスイッチング素子Ｔｒ１のゲートＧは、第１のゲート端子Ｇ１に接続されている。第２のスイッチング素子Ｔｒ２のゲートＧは、第２のゲート端子Ｇ２に接続されている。

第２のパワーモジュール４は、ハイサイドの第３のスイッチング素子Ｔｒ３と、それに直列に接続されたローサイドの第４のスイッチング素子Ｔｒ４とを含む。各スイッチング素子Ｔｒ３，Ｔｒ４は、Ｎチャンネル型ＭＯＳＦＥＴで構成されている。各スイッチング素子Ｔｒ３，Ｔｒ４は、ドレイン（ドレイン電極）Ｄとソース（ソース電極）Ｓとゲート（ゲート電極）Ｇを有している。第３のスイッチング素子Ｔｒ３および第４のスイッチング素子Ｔｒ３には、それぞれ第３のダイオードＤｉ３および第４のダイオードＤｉ４が内蔵されている。これらのダイオードＤｉ３，Ｄｉ４は、寄生ダイオードまたはボディダイオードと呼ばれている。

第３のスイッチング素子Ｔｒ３と第３のダイオードＤｉ３とは、ハイサイド回路５４を形成している。第４のスイッチング素子Ｔｒ４と第４のダイオードＤｉ４とは、ローサイド回路５５を形成している。ハイサイド回路５４とローサイド回路５５とは、第１の電源端子Ｐ２と第２の電源端子Ｎ２との間に直列に接続されており、ハイサイド回路５４とローサイド回路５５との接続点５６に出力端子ＯＵＴ２が接続されている。

第３のダイオードＤｉ３は、第３のスイッチング素子Ｔｒ３に並列に接続されている。具体的には、第３のダイオードＤｉ３のアノードが第３のスイッチング素子Ｔｒ３のソースＳに接続され、第３のダイオードＤｉ３のカソードが第３のスイッチング素子Ｔｒ３のドレインＤに接続されている。第４のダイオードＤｉ４は、第４のスイッチング素子Ｔｒ４に並列に接続されている。具体的には、第４のダイオードＤｉ４のアノードが第４のスイッチング素子Ｔｒ４のソースＳに接続され、第４のダイオードＤｉ４のカソードが第４のスイッチング素子Ｔｒ４のドレインＤに接続されている。

第３のスイッチング素子Ｔｒ３のドレインＤは、第１の電源端子Ｐ２に接続されている。第３のスイッチング素子Ｔｒ３のソースＳは、第４のスイッチング素子Ｔｒ４のドレインＤに接続されている。第４のスイッチング素子Ｔｒ４のソースＳは、第２の電源端子Ｎ２に接続されている。第３のスイッチング素子Ｔｒ３のソースＳと、第４のスイッチング素子Ｔｒ４のドレインＤとの接続点５６は、出力端子ＯＵＴ２に接続されている。第３のスイッチング素子Ｔｒ３のゲートＧは、第３のゲート端子Ｇ３に接続されている。第４のスイッチング素子Ｔｒ４のゲートＧは、第４のゲート端子Ｇ４に接続されている。

このようなＨブリッジインバータ回路１では、第１〜第４のスイッチング素子Ｔｒ１〜Ｔｒ４のうち、第１のスイッチング素子Ｔｒ１と第４のスイッチング素子Ｔｒ４とがオンされると、電動モータ７が所定の第１方向に回転駆動される。また、第１〜第４のスイッチング素子Ｔｒ１〜Ｔｒ４のうち、第２のスイッチング素子Ｔｒ２と第３のスイッチング素子Ｔｒ３とがオンされると、電動モータ７が第１方向とは反対の第２方向に回転駆動される。

図２は、第１のパワーモジュール３を示す平面図である。図３は、図２のIII-III線に沿う断面図である。
パワーモジュール３は、平面視において略長方形に形成されている。説明の便宜上、以下において、図２または図３に示した＋ｘ方向、−ｘ方向、＋ｙ方向、−ｙ方向、＋ｚ方向および−ｚ方向を用いることがある。＋ｘ方向および−ｘ方向は、平面視において、パワーモジュール３の長辺に沿う２つの方向であり、これらを総称するときには単に「ｘ方向」という。＋ｙ方向および−ｙ方向は、平面視において、パワーモジュール３の短辺に沿う２つの方向であり、これらを総称するときには単に「ｙ方向」という。＋ｚ方向および−ｚ方向は、パワーモジュール３の表面に垂直な２つの方向であり、これらを総称するときには単に「ｚ方向」という。

図２および図３に示すように、パワーモジュール３は、上下方向（ｚ方向）に間隔をおいて対向配置された第１のスイッチング素子Ｔｒ１および第２のスイッチング素子Ｔｒ２を内蔵している。平面視において、各スイッチング素子Ｔｒ１，Ｔｒ２は四角形状である。両スイッチング素子Ｔｒ１，Ｔｒ２は、平面視において、その４辺がパワーモジュール３の４辺と平行となる姿勢で、かつ互いに重なり合うように配置されている。各スイッチング素子Ｔｒ１，Ｔｒ２は、下側の表面（−ｚ方向側表面）にドレイン電極Ｄを有している。各スイッチング素子Ｔｒ１，Ｔｒ２は、上側の表面（＋ｚ方向側表面）にソース電極Ｓおよびゲート電極Ｇを有している。

図２に示すように、パワーモジュール３の＋ｚ側表面（上面）には、第１の電源端子Ｐ１、第２の電源端子Ｎ１、出力端子ＯＵＴ１、第１のゲート端子Ｇ１および第２のゲート端子Ｇ２が形成されている。第１の電源端子Ｐ１および第２の電源端子Ｎ１は、平面視において、ｙ方向に長い略長方形である。平面視において、出力端子ＯＵＴ１は、ｘ方向に長い略長方形である。平面視において、第１のゲート端子Ｇ１および第２のゲート端子Ｇ２は、略正方形である。第２の電源端子Ｎ１は、第１の電源端子Ｐ１とほぼ同形同大である。出力端子ＯＵＴ１のｙ方向長さは第１の電源端子Ｐ１のｙ方向長さより短く、出力端子ＯＵＴ１のｘ方向長さは第１の電源端子Ｐ１のｘ方向長さより長い。

各端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２は、平面視で、パワーモジュール３上面における、第２のスイッチング素子Ｔｒ２（第１のスイッチング素子Ｔｒ１）が配置されている領域よりも外側の領域に配置されている。第１の電源端子Ｐ１および第２の電源端子Ｎ１は、平面視において、パワーモジュール３上面における−ｘ方向側の辺と第２のスイッチング素子Ｔｒ２の−ｘ方向側の辺との間の領域に、ｘ方向に並んで配置されている。第１の電源端子Ｐ１は、パワーモジュール３上面の−ｘ方向側の辺寄りの位置に配置されている。第２の電源端子Ｎ１は、第１の電源端子Ｐ１の＋ｘ方向側に配置されている。

出力端子ＯＵＴ１は、平面視において、パワーモジュール３上面における＋ｘ方向側の辺と第２のスイッチング素子Ｔｒ２の＋ｘ方向側の辺との間の領域に配置されている。第１のゲート端子Ｇ１および第２のゲート端子Ｇ２は、パワーモジュール３上面における−ｙ方向側の辺と出力端子ＯＵＴ１との間の領域に、ｘ方向に並んで配置されている。第２のゲート端子Ｇ２は、パワーモジュール３上面の＋ｘ方向側の辺寄りの位置に配置されている。第１のゲート端子Ｇ１は、第２のゲート端子Ｇ２の−ｘ方向側に配置されている。

なお、第１の電源端子Ｐ１および第２の電源端子Ｎ１の配置は、入れ替わっていてもよい。
図３に示すように、下部絶縁膜１１上に第１配線１２Ａを有する第１配線層１２が形成されている。第１配線層１２上には、第１層間膜１３が形成されている。第１層間膜１３上には、第２配線１４Ａを有する第２配線層１４が形成されている。第２配線１４Ａ間の間隙には、絶縁性樹脂１４Ｂが充填されている。第２配線層１４上には、第２層間膜１５が形成されている。第２層間膜１５上には、第３配線１６Ａを有する第３配線層１６が形成されている。第３配線１６Ａ間の間隙には、絶縁性樹脂１６Ｂが充填されている。第３配線層１６上には、上部絶縁膜１７が形成されている。

第１層間膜１３は、第１配線層１２の側から順に、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３が積層された構造を有している。第２層間膜１５は、第２配線層１４の側から順に、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６が積層された構造を有している。
この実施形態では、下部絶縁膜１１、第１絶縁膜２１、第２絶縁膜２２、第３絶縁膜２３、第４絶縁膜２４、第５絶縁膜２５、第６絶縁膜２６および上部絶縁膜１７は、絶縁性を有する熱可塑性樹脂から構成されている。第１配線１２Ａ、第２配線１４Ａおよび第３配線１６Ａは、銅によって構成されている。

第１のスイッチング素子Ｔｒ１は、第１層間膜１３内に内蔵されている。具体的には、第１層間膜１３内の第２絶縁膜２２には、それを貫通する部品孔２２ａが形成されており、この部品孔２２ａに第１のスイッチング素子Ｔｒ１が配置されている。
第２のスイッチング素子Ｔｒ２は、第１のスイッチング素子Ｔｒ１の真上位置に配置されている。具体的には、第２のスイッチング素子Ｔｒ２は、第２層間膜１５内に内蔵されている。より具体的には、第２層間膜１５内の第５絶縁膜２５には、それを貫通する部品孔２５ａが形成されており、この部品孔２５ａに第２のスイッチング素子Ｔｒ２が配置されている。

第１のスイッチング素子Ｔｒ１のドレイン電極Ｄと第１配線１２Ａとの間は、第１絶縁膜２１を貫通する第１ビア３１によって電気的に接続されている。第１ビア３１は、平面視で略長方形である。第１のスイッチング素子Ｔｒ１のソース電極Ｓと第２配線１４Ａとの間は、第３絶縁膜２３を貫通する第２ビア３２によって電気的に接続されている。第２ビア３２は、平面視で略長方形である。第１のスイッチング素子Ｔｒ１のゲート電極Ｇと第２配線１４Ａとの間は、第３絶縁膜２３を貫通する第３ビア３３によって電気的に接続されている。第３ビア３３は、平面視が円形の円錐台形である。

第１のスイッチング素子Ｔｒ１のソース電極Ｓが接続されている第２配線１４Ａと第２スイッチング素子Ｔｒ２のドレイン電極Ｄとの間は、第４絶縁膜２４を貫通する第４ビア３４によって電気的に接続されている。これにより、第１のスイッチング素子Ｔｒ１のソース電極Ｓと第２のスイッチング素子Ｔｒ２のドレイン電極Ｄとが電気的に接続されている。第４ビア３４は、平面視で略長方形である。

第２のスイッチング素子Ｔｒ２のソース電極Ｓと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第５ビア３５によって電気的に接続されている。第５ビア３５は、平面視で略長方形である。第２のスイッチング素子Ｔｒ２のゲート電極Ｇと第３配線１６Ａとの間は、第６絶縁膜２６を貫通する第６ビア３６によって電気的に接続されている。第６ビア３６は、平面視が円形の円錐台形である。

第１配線１２Ａと第２配線１４Ａとの間は、第１層間膜１３を貫通する第７ビア３７によって電気的に接続されている。第７ビア３７は、第１絶縁膜２１、第２絶縁膜２２および第３絶縁膜２３をそれぞれ貫通する３つの部分から構成されている。第７ビア３７を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。
第７ビア３７が接続された第２配線１４Ａと第３配線１６Ａとの間は、第２層間膜１５を貫通する第８ビア３８によって電気的に接続されている。第８ビア３８は、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６をそれぞれ貫通する３つの部分から構成されている。第８ビア３８を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。

第３ビア３３および第４ビア３４が接続された第２配線１４Ａと第３配線１６Ａとの間は、第２層間膜１５を貫通する第９ビア３９によって電気的に接続されている。第９ビア３９は、第４絶縁膜２４、第５絶縁膜２５および第６絶縁膜２６をそれぞれ貫通する３つの部分から構成されている。第９ビア３９を構成する３つの部分は、それぞれ平面視が円形の円錐台形である。各ビア３１〜３９は、たとえば、Ｓｎ／Ａｇから構成されている。

上部絶縁膜１７には、第１の電源端子Ｐ１、第２の電源端子Ｎ１、出力端子ＯＵＴ１、第１のゲート端子Ｇ１、第２のゲート端子Ｇ２が設けられている。これらの端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２は、上部絶縁膜１７を貫通している。これらの端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２は、たとえば、Ｓｎ／Ａｇから構成されている。
第１のスイッチング素子Ｔｒ１のドレイン電極Ｄは、第１ビア３１、第１配線１２Ａ、第７ビア３７、第２配線１４Ａ、第８ビア３８および第３配線１６Ａを介して、第１電源端子Ｐ１に接続されている。第１のスイッチング素子Ｔｒ１のソース電極Ｓは、第２ビア３２、第２配線１４Ａおよび第４ビア３４を介して、第２のスイッチング素子Ｔｒ２のドレイン電極Ｄに接続されている。

第１のスイッチング素子Ｔｒ１のソース電極Ｓおよび第２のスイッチング素子Ｔｒ２のドレイン電極Ｄが接続されている第２配線１４Ａは、第９ビア３９および第３配線１６Ａを介して出力端子ＯＵＴ１に接続されている。つまり、第１のスイッチング素子Ｔｒ１のソース電極Ｓと、第２のスイッチング素子Ｔｒ２のドレイン電極Ｄとは、出力端子ＯＵＴ１に接続されている。

第１のスイッチング素子Ｔｒ１のゲート電極Ｇは、第３ビア３３、第２配線１４Ａ（図２に鎖線１４Ａで示す第２配線）、この第２配線１４Ａに接続されかつ第２層間膜１５を貫通する図示されていないビアおよびこのビアに接続された図示されていない第３配線１６Ａを介して、第１ゲート端子Ｇ１に接続されている。
第２のスイッチング素子Ｔｒ２のソース電極Ｓは、第５ビア３５および第３配線１６Ａを介して、第２の電源端子Ｎ１に接続されている。第２のスイッチング素子Ｔｒ２のゲート電極Ｇは、第６ビア３６および第３配線１６Ａ（図２に鎖線１６Ａで示す第３配線）を介して、第２ゲート端子Ｇ２に接続されている。以下の説明において、第１のパワーモジュール３の表面のうち、端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２が形成されている側の表面を「端子形成側表面」という場合がある。

図４は、第１のパワーモジュール３の製造方法を説明するための説明図である。
まず、図４に示されるように、所定の加工が施された複数のシート状部材Ｓ１〜Ｓ８（第１のシート状部材Ｓ１〜第８のシート状部材Ｓ８）を予め用意する。各シート状部材Ｓ１〜Ｓ８は、次のようにして作成される。
第１のシート状部材Ｓ１は、下部絶縁膜１１および第１配線１２Ａを形成するためのものである。第１のシート状部材Ｓ１は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、下部絶縁膜１１としての可塑性樹脂フィルム上に第１配線１２Ａを形成する。これにより、第１のシート状部材Ｓ１が作成される。

第２のシート状部材Ｓ２は、第１絶縁膜２１を形成するためのものである。第２のシート状部材Ｓ２は、可塑性樹脂フィルムを基材としている。この基材に、第１ビア３１および第７ビア３７の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔にＳｎ／Ａｇの導電ペースト４０を充填する。これにより、第２のシート状部材Ｓ２が作成される。

第３のシート状部材Ｓ３は、第２絶縁膜２２を形成するためのものである。第３のシート状部材Ｓ３は、可塑性樹脂フィルムを基材としている。この基材に、第１のスイッチング素子Ｔｒ１を収納するための部品孔２２ａを形成する。また、この基材に、第７ビア３７の一部分を形成するためのビア孔を含む少なくとも１つのビア孔を形成する。そして、各ビア孔に導電ペースト４０を充填する。これにより、第３のシート状部材Ｓ３が作成される。

第４のシート状部材Ｓ４は、第３絶縁膜２３および第２配線１４Ａを形成するためのものである。第４のシート状部材Ｓ４は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第３絶縁膜２３としての可塑性樹脂フィルム上に第２配線１４Ａを形成する。また、第３絶縁膜２３としての可塑性樹脂フィルムに、第１のスイッチング素子Ｔｒ１のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成する。さらに、第３絶縁膜２３としての可塑性樹脂フィルムに、第２ビア３２、第３ビア３３および第７ビア３７の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に導電ペースト４０を充填する。これにより、第４のシート状部材Ｓ４が作成される。

第５のシート状部材Ｓ５は、第４絶縁膜２４を形成するためのものである。第５のシート状部材Ｓ５は、可塑性樹脂フィルムを基材としている。この基材に、第４ビア３４、第８ビア３８の一部分および第９ビア３９の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビアに導電ペースト４０を充填する。これにより、第５のシート状部材Ｓ５が作成される。

第６のシート状部材Ｓ６は、第５絶縁膜２５を形成するためのものである。第６のシート状部材Ｓ６は、可塑性樹脂フィルムを基材としている。この基材に、第２のスイッチング素子Ｔｒ２を収納するための部品孔２５ａを形成する。また、この基材に、第８ビア３８の一部分および第９ビア３９の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に導電ペースト４０を充填する。これにより、第６のシート状部材Ｓ６が作成される。

第７のシート状部材Ｓ７は、第６絶縁膜２６および第３配線１６Ａを形成するためのものである。第７のシート状部材Ｓ７は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第６絶縁膜２６としての可塑性樹脂フィルム上に第３配線１６Ａを形成する。また、第６絶縁膜２６としての可塑性樹脂フィルムに、第２のスイッチング素子Ｔｒ２のソース電極Ｓおよびゲート電極Ｇをそれぞれ収納するための孔を形成する。さらに、第６絶縁膜２６としての可塑性樹脂フィルムに、第５ビア３５、第６ビア３６、第８ビア３８の一部分および第９ビア３９の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に導電ペースト４０を充填する。これにより、第７のシート状部材Ｓ７が作成される。

第８のシート状部材Ｓ８は、上部絶縁膜１７を形成するためのものである。第８のシート状部材Ｓ８は、可塑性樹脂フィルムを基材としている。この基材に、第１の電源端子Ｐ１、第２の電源端子Ｎ１、出力端子ＯＵＴ１、第１のゲート端子Ｇ１および第２のゲート端子Ｇ２をそれぞれ形成するための端子形成用孔を含む複数の端子形成用孔を形成する。そして、各端子形成用孔に導電ペースト４０を充填する。これにより、第８のシート状部材Ｓ８が作成される。

次に、第１〜第３のシート状部材Ｓ１〜Ｓ３を積み重ねる。そして、第３のシート状部材Ｓ３の部品孔２２ａに第１のスイッチング素子Ｔｒ１を収納する。この後、その上に、第４〜第６のシート状部材Ｓ４〜Ｓ６を積み重ねる。そして、第６のシート状部材Ｓ６の部品孔２５ａに第２のスイッチング素子Ｔｒ２を収納する。この後、その上に、第７および第８のシート状部材Ｓ７，Ｓ８を積み重ねる。最後に、これらの積層体に対して熱プレスを行う。

これにより、導電ペースト４０が焼結する。これにより、各ビア３１〜３９等および各端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２が形成され、シート状部材間の電気的接合と、スイッチング素子Ｔｒ１，Ｔｒ２の電極とビアとの電気的接合とが行われる。また、熱可塑性樹脂の流動により、熱可塑性樹脂（絶縁性樹脂）が間隙に充填されるとともに、スイッチング素子Ｔｒ１，Ｔｒ２が樹脂封止される。これにより、第２配線１４Ａ間の間隙に絶縁性樹脂１４Ｂが充填されるとともに、第３配線１６Ａ間の間隙に絶縁性樹脂１６Ｂが充填される。このようにして、図２および図３に示すような第１のパワーモジュール３が得られる。

第２のパワーモジュール４の構造および製造方法は、第１のパワーモジュール３の構造および製造方法と同様であるので、その説明を省略する。
図５は、図１のインバータユニット２の構成を示す図解的な側面図である。図６は、図１のインバータユニット２の構成を示す図解的な平面図である。図６においては、説明の便宜上、各パワーモジュール３，４における端子以外の部分は省略している。

インバータユニット２は、配線基板６０と、配線基板６０上に固定された第１のパワーモジュール３および第２のパワーモジュール４とを含む。この実施形態では、配線基板６０は、プリント配線板である。配線基板６０は、平面視において略長方形に形成されている。配線基板６０の表面には、導体パターンが形成されている。導体パターンは銅、アルミニウム等の導電体で構成されている。第１のパワーモジュール３と第２のパワーモジュール４は、配線基板６０の表面（上面）に、端子形成側表面が下方を向いた姿勢で、配線基板６０の長手方向に沿って並べて配置されている。

説明の便宜上、以下において、図５または図６に示した＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向、＋Ｚ方向および−Ｚ方向を用いることがある。＋Ｘ方向および−Ｘ方向は、配線基板６０の長辺に沿う２つの方向であり、これらを総称するときには単に「Ｘ方向」という。＋Ｙ方向および−Ｙ方向は、配線基板６０の短辺に沿う２つの方向であり、これらを総称するときには単に「Ｙ方向」という。＋Ｚ方向および−Ｚ方向は、配線基板６０の法線に沿う２つの方向であり、これらを総称するときには単に「Ｚ方向」という。配線基板６０を水平面においたとき、Ｘ方向およびＹ方向は互いに直交する２つの水平な直線（Ｘ軸およびＹ軸）に沿う２つの水平方向となり、Ｚ方向は鉛直な直線（Ｚ軸）に沿う鉛直方向（高さ方向）となる。

配線基板６０の上面（＋Ｚ方向側表面）には、第１のパワーモジュール３と第２のパワーモジュール４とが、その順番で＋Ｘ方向に並べて配置されている。各パワーモジュール３，４は、平面視において、その長辺が配線基板６０の長辺と平行となり、その短辺が配線基板６０の短辺と平行となり、第２の電源端子Ｎ１，Ｎ２に対して出力端子ＯＵＴ１，ＯＵＴ２が＋Ｘ方向側に配置されるような姿勢で、配線基板６０上に固定されている。

配線基板６０の上面（＋Ｚ方向側表面）に形成された導体パターンは、複数の端子接合用ランド６１〜７０と、複数の端子形成用ランド７１〜７８と、ランド間を接続するための複数の配線８１〜９０とを含んでいる。以下において、各端子接合用ランド６１〜７０を、それぞれ第１〜第１０の端子接合用ランド６１〜７０という場合がある。以下において、各端子形成用ランド７１〜７８、それぞれ第１〜第８の端子形成用ランド７１〜７８という場合がある。

第１〜第５の端子接合用ランド６１〜６５は、配線基板６０上面において、第１のパワーモジュール３の端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２が固定されるべき位置にそれぞれ形成されている。第１〜第５の端子接合用ランド６１〜６５には、それぞれ端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２の表面（−Ｚ方向側表面）が接合されている。端子接合用ランド６１〜６５への端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２の接合は、たとえば、熱圧着により行われる。

第６〜第１０の端子接合用ランド６６〜７０は、配線基板６０上面において、第２のパワーモジュール４の端子Ｐ２，Ｎ２，ＯＵＴ２，Ｇ３，Ｇ４が固定されるべき位置にそれぞれ形成されている。第６〜第１０の端子接合用ランド６６〜７０には、それぞれ端子Ｐ２，Ｎ２，ＯＵＴ２，Ｇ３，Ｇ４の表面（−Ｚ方向側表面）が接合されている。端子接合用ランド６６〜７０への端子Ｐ２，Ｎ２，ＯＵＴ２，Ｇ３，Ｇ４の接合は、たとえば、熱圧着により行われる。

第１の端子形成用ランド７１は、両パワーモジュール３，４の第１の電源端子Ｐ１，Ｐ２を、外部配線を介して電源６の正極端子に接続させるための接続端子である。第１の端子形成用ランド７１は、配線基板６０上面の−Ｙ方向側縁部における第１の電源端子Ｐ１（第１の端子接合用ランド６１）に近い位置に形成されている。第１の端子形成用ランド７１は、第１の電源用配線８１によって、第１および第６の端子接合用ランド６１，６６に接続されている。

第１の電源用配線８１は、第１および第２のパワーモジュール３，４の第１の電源端子Ｐ１，Ｐ２を互いに接続して外部に引き出すための配線である。第１の電源用配線８１は、第１の端子接合用ランド６１と第１の端子形成用ランド７１とを接続するＹ方向にのびた第１部分８１ａと、第１部分８１ａの中間部と第６の端子接合用ランド６６とを接続する第２部分８１ｂとから構成されている。

第１部分８１ａの一端は第１の端子接合用ランド６１の−Ｙ方向側端部に接続され、他端は第１の端子形成用ランド７１に接続されている。第２部分８１ｂは、第１部分８１ａの中間部から＋Ｘ方向にのびた第１直線部分と、第１直線部分の＋Ｘ方向側端から＋Ｙ方向にのびて先端部が第６の端子接合用ランド６６の−Ｙ方向側端部に接続された第２直線部分とから構成されている。

第２の端子形成用ランド７２は、両パワーモジュール３，４の第２の電源端子Ｎ１，Ｎ２を、外部配線を介して電源６の負極端子に接続させるための接続端子である。第２の端子形成用ランド７２は、配線基板６０上面の−Ｙ方向側縁部における第２の電源端子Ｎ１（第２の端子接合用ランド６２）に近い位置に形成されている。第２の端子形成用ランド７２は、第２の電源用配線８２によって、第７および第２の端子接合用ランド６７，６２に接続されている。

第２の電源用配線８２は、第１および第２のパワーモジュール３，４の第２の電源端子Ｎ１，Ｎ２を互いに接続して外部に引き出すための配線である。第２の電源用配線８２は、第２の端子接合用ランド６２と第７の端子接合用ランド６７とを接続する第１部分８２ａと、第７の端子接合用ランド６７と第２の端子形成用ランド７２とを接続する第２部分８２ｂとを含んでいる。

第１部分８２ａは、第２の端子接合用ランド６２の−Ｙ方向側端から−Ｙ方向にのびた第１直線部分と、第１直線部分の−Ｙ方向側端から＋Ｘ方向にのびた第２直線部分と、第２直線部分の＋Ｘ方向側端から＋Ｙ方向にのびた第３直線部分とを含んでいる。第１部分８２ａは、さらに、第３直線部分の＋Ｙ方向側端から＋Ｘ方向にのびた第４直線部分と、第４直線部分の＋Ｘ方向側端から−Ｙ方向にのびて先端部が第７の端子接合用ランド６７の＋Ｙ方向側端に接続された第５直線部分とを含んでいる。第２部分８２ｂは、第７の端子接合用ランド６７の−Ｙ方向側端から−Ｙ方向にのびた第１直線部分と、第１直線部分の−Ｙ方向側端から−Ｘ方向にのびた第２直線部分と、第２直線部分の−Ｘ方向側端から−Ｙ方向にのびて先端部が第２の端子形成用ランド７２に接続された第３直線部分とを含んでいる。

第３の端子形成用ランド７３は、第１のパワーモジュール３の出力端子ＯＵＴ１を、外部配線を介して電動モータ７の一方の端子に接続させるための接続端子である。第３の端子形成用ランド７３は、配線基板６０上面の＋Ｙ方向側縁部における、出力端子ＯＵＴ１（第３の端子接合用ランド６３）と第１の電源端子Ｐ２（第６の端子接合用ランド６６）との間に対応する位置に形成されている。

第３の端子形成用ランド７３は、第１のパワーモジュール３の出力端子ＯＵＴ１を外部に引き出すための第１の出力用配線８３によって、第３の端子接合用ランド６３に接続されている。第１の出力用配線８３は、第３の端子接合用ランド６３の＋Ｘ方向側縁部の長さ中央部から＋Ｘ方向にのびた第１直線部分と、第１直線部分の＋Ｘ方向側端から＋Ｙ方向にのびて先端部が第３の端子形成用ランド７３に接続された第２直線部分とから構成されている。

第４の端子形成用ランド７４は、第２のパワーモジュール４の出力端子ＯＵＴ２を、外部配線を介して電動モータ７の他方の端子に接続させるための接続端子である。第４の端子形成用ランド７４は、配線基板６０上面の＋Ｙ方向側縁部における、第２の電源端子Ｎ２（第７の端子接合用ランド６７）と出力端子ＯＵＴ２（第８の端子接合用ランド６８）との間に対応する位置に形成されている。

第４の端子形成用ランド７４は、第２のパワーモジュール４の出力端子ＯＵＴ２を外部に引き出すための第２の出力用配線８４によって、第８の端子接合用ランド６８に接続されている。第２の出力用配線８４は、第８の端子接合用ランド６８の−Ｘ方向側縁部の長さ中央部から−Ｘ方向にのびた第１直線部分と、第１直線部分の−Ｘ方向側端から＋Ｙ方向にのびて先端部が第４の端子形成用ランド７４に接続された第２直線部分とから構成されている。

第５の端子形成用ランド７５は、第１のパワーモジュール３の第１のゲート端子Ｇ１を、外部配線を介して制御ユニット８に接続させるための接続端子である。第５の端子形成用ランド７５は、配線基板６０上面の＋Ｙ方向側縁部における第１のゲート端子Ｇ１（第４の端子接合用ランド６４）に近い位置に形成されている。第５の端子形成用ランド７５は、第１のゲート端子Ｇ１を外部に引き出すためのＹ方向にのびた第１のゲート用配線８５によって、第４の端子接合用ランド６４に接続されている。

第６の端子形成用ランド７６は、第１のパワーモジュール３の第２のゲート端子Ｇ２を、外部配線を介して制御ユニット８に接続させるための接続端子である。第６の端子形成用ランド７６は、配線基板６０上面の＋Ｙ方向側縁部における第２のゲート端子Ｇ２（第５の端子接合用ランド６５）に近い位置に形成されている。第６の端子形成用ランド７６は、第２のゲート端子Ｇ２を外部に引き出すためのＹ方向にのびた第２のゲート用配線８６によって、第５の端子接合用ランド６５に接続されている。

第７の端子形成用ランド７７は、第２のパワーモジュール４の第３のゲート端子Ｇ３を、外部配線を介して制御ユニット８に接続させるための接続端子である。第７の端子形成用ランド７７は、配線基板６０上面の＋Ｙ方向側縁部における第３のゲート端子Ｇ３（第９の端子接合用ランド６９）に近い位置に形成されている。第７の端子形成用ランド７７は、第３のゲート端子Ｇ３を外部に引き出すためのＹ方向にのびた第３のゲート用配線８７によって、第９の端子接合用ランド６９に接続されている。

第８の端子形成用ランド７８は、第２のパワーモジュール４の第４のゲート端子Ｇ４を、外部配線を介して制御ユニット８に接続させるための接続端子である。第８の端子形成用ランド７８は、配線基板６０上面の＋Ｙ方向側縁部における第４のゲート端子Ｇ４（第１０の端子接合用ランド７０）に近い位置に形成されている。第８の端子形成用ランド７８は、第４のゲート端子Ｇ４を外部に引き出すためのＹ方向にのびた第４のゲート用配線８８によって、第１０の端子接合用ランド７０に接続されている。

第１のパワーモジュール３の第１の電源端子Ｐ１、第２の電源端子Ｎ１、出力端子ＯＵＴ１、第１のゲート端子Ｇ１および第２のゲート端子Ｇ２は、平面視において、第２のスイッチング素子Ｔｒ２（第１のスイッチング素子Ｔｒ１）が配置されている領域よりも外側の領域に配置されている。このため、第１のパワーモジュール３の端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２を熱圧着によって配線基板６０に接合する際、第１のパワーモジュール３内の各スイッチング素子Ｔｒ１，Ｔｒ２と配線基板６０との間には上部絶縁膜１７が存在するが端子は存在しないので、各スイッチング素子Ｔｒ１，Ｔｒ２に係る応力を低減することができる。これにより、第１のパワーモジュール３の端子Ｐ１，Ｎ１，ＯＵＴ１，Ｇ１，Ｇ２を配線基板６０に接合する際に、各スイッチング素子Ｔｒ１，Ｔｒ２に割れが発生するのを抑制または防止できる。

第２のパワーモジュール４の構造も第１のパワーモジュール３の構造と同様なので、第２のパワーモジュール４の端子Ｐ２，Ｎ２，ＯＵＴ２，Ｇ３，Ｇ４を配線基板６０に接合する際に、各スイッチング素子Ｔｒ３，Ｔｒ４に割れが発生するのを抑制または防止できる。
また、前述のインバータユニット２では、配線基板６０に形成される各配線８１〜８８を交差させることなく配置することができるので、配線基板６０における配線を効率的に行うことができる。たとえば、配線基板６０として単層配線基板を用いることができる。

以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、スイッチング素子Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は、ＭＯＳＦＥＴから構成されているが、他の半導体素子であってもよい。たとえば、スイッチング素子Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。この場合には、ＩＧＢＴのコレクタ電極およびエミッタ電極が主電極となり、ＩＧＢＴのゲート電極が制御電極となる。

また、前述の実施形態では、２つの半導体素子（スイッチング素子）が内蔵されたパワーモジュールに本発明を適用した場合について説明したが、本発明は１つの半導体素子（スイッチング素子）が内蔵されたモジュールにも適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１…Ｈブリッジインバータ回路、２…インバータユニット、３，４…パワーモジュール（半導体装置）、６０…配線基板、Ｔｒ１〜Ｔｒ４…スイッチング素子、Ｐ１，Ｐ２…第１の電源端子、Ｎ１，Ｎ２…第２の電源端子、ＯＵＴ１，ＯＵＴ２…出力端子、Ｇ１〜Ｇ４…ゲート端子

Claims (3)

1. 半導体素子が内蔵された素子内蔵膜と、
   前記素子内蔵膜上に形成された配線層と、
   前記配線層上に形成された絶縁膜と、
   前記絶縁膜を貫通した状態で前記絶縁膜に設けられ、前記半導体素子の電極に電気的に接続される複数の端子とを含み、
   平面視において、前記半導体素子が配置されている領域よりも外側の領域に、前記各端子が配置されている、半導体装置。
2. 第１配線層と、
   前記第１配線層上に形成された第１層間膜と、
   前記第１層間膜に内蔵された第１の半導体素子と、
   前記第１層間膜上に形成された第２配線層と、
   前記第２配線層上に形成された第２層間膜と、
   前記第２層間膜に内蔵され、前記第１の半導体素子と対向配置されるとともに前記第１の半導体素子に直列接続された第２の半導体素子と、
   前記第２層間膜上に形成された第３配線層と、
   前記第３配線層上に形成された絶縁膜と、
   前記絶縁膜を貫通した状態で前記絶縁膜に設けられた、第１の電源端子、第２の電源端子、出力端子、第１のゲート端子および第２のゲート端子とを含み、
   平面視において、前記第２の半導体素子が配置されている領域よりも外側の領域に、前記各端子が配置されている、半導体装置。
3. 前記第１の半導体素子および前記第２の半導体素子がＭＯＳＦＥＴである、請求項２に記載の半導体装置。

Images