JP2015015351A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015015351A JP2015015351A JP2013140749A JP2013140749A JP2015015351A JP 2015015351 A JP2015015351 A JP 2015015351A JP 2013140749 A JP2013140749 A JP 2013140749A JP 2013140749 A JP2013140749 A JP 2013140749A JP 2015015351 A JP2015015351 A JP 2015015351A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- wiring
- thermistor
- insulating film
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】1つの温度センサによって2つの半導体素子の温度を正確に測定すること可能となる半導体装置を提供する。
【解決手段】第1スイッチング素子Tr1と第2スイッチング素子Tr2とは、素子間接続第2配線14AAを挟んで対向配置されている。第1スイッチング素子Tr1のソース電極Sと、第2スイッチング素子Tr2のドレイン電極Dとは、素子間接続第2配線14AAに電気的に接続されている。サーミスタThは、第2スイッチング素子Tr2の側方に配置されている。サーミスタThの周囲には、複数の熱伝導部材51が配置されている。各熱伝導部材51の下端は、素子間接続第2配線14AAに接続されている。
【選択図】図1
【解決手段】第1スイッチング素子Tr1と第2スイッチング素子Tr2とは、素子間接続第2配線14AAを挟んで対向配置されている。第1スイッチング素子Tr1のソース電極Sと、第2スイッチング素子Tr2のドレイン電極Dとは、素子間接続第2配線14AAに電気的に接続されている。サーミスタThは、第2スイッチング素子Tr2の側方に配置されている。サーミスタThの周囲には、複数の熱伝導部材51が配置されている。各熱伝導部材51の下端は、素子間接続第2配線14AAに接続されている。
【選択図】図1
Description
この発明は、パワーモジュール等の半導体装置に関する。
パワーモジュールは、電源に一対のスイッチング素子を直列に接続し、その一対のスイッチング素子の間から出力を得る装置である。このようなパワーモジュールは、たとえば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられる。
本出願人は、一対のスイッチング素子が上下方向に間隔をおいて対向配置されたパワーモジュールを開発している。このようなパワーモジュールでは、両スイッチング素子が対向配置されるため、両スイッチング素子の温度上昇が課題となる。温度上昇によるスイッチング素子の破損を防止するためには、両スイッチング素子の温度をできるだけ正確に計測する必要がある。
この発明の目的は、1つの温度センサによって2つの半導体素子の温度を正確に測定することが可能となる半導体装置を提供することである。
請求項1記載の発明は、導体層(14AA)と、前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第1半導体素子(Tr1)および第2半導体素子(Tr2)と、前記第1半導体素子または第2半導体素子の側方に配置され、前記両半導体素子の温度を検出するための温度センサ(Th)と、前記温度センサの周囲に配され、前記導体層に熱的に接続された熱伝導部材(51)とを含む、半導体装置(1)である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、むろん、この発明の範囲は当該実施形態に限定されない。以下、この項において同じ。
この発明では、両半導体素子の熱は、両半導体素子が電気的に接続された導体層および導体層に熱的に接続された熱伝導部材を介して温度センサに伝達される。したがって、両半導体素子の熱を、効率よく温度センサに伝達することができる。これにより、1つの温度センサによって、両半導体素子の温度を正確に測定すること可能となる。
請求項2記載の発明は、前記熱伝導部材は、前記温度センサを取り囲むように配置されている、請求項1に記載の半導体装置である。この構成によれば、両半導体素子の熱を、より効果的に温度センサに伝達することができる。
請求項2記載の発明は、前記熱伝導部材は、前記温度センサを取り囲むように配置されている、請求項1に記載の半導体装置である。この構成によれば、両半導体素子の熱を、より効果的に温度センサに伝達することができる。
請求項3記載の発明は、前記熱伝導部材は、前記温度センサを取り囲むように配置された複数の熱伝導部材を含む、請求項2に記載の半導体装置である。この構成によれば、両半導体素子の熱を、より効果的に温度センサに伝達することができる。
請求項4記載の発明は、前記温度センサの周囲の領域のうち、前記半導体素子に近い領域に設けられる熱伝導部材の数が、前記半導体素子から遠い領域に設けられる熱伝導部材の数より多い、請求項3に記載の半導体装置である。この構成によれば、両半導体素子の熱を、さらに効果的に温度センサに伝達することができる。
請求項4記載の発明は、前記温度センサの周囲の領域のうち、前記半導体素子に近い領域に設けられる熱伝導部材の数が、前記半導体素子から遠い領域に設けられる熱伝導部材の数より多い、請求項3に記載の半導体装置である。この構成によれば、両半導体素子の熱を、さらに効果的に温度センサに伝達することができる。
請求項5記載の発明は、前記温度センサが、サーミスタである請求項1〜4のいずれか一項に記載の半導体装置である。
以下、図面を参照して、この発明を、パワーモジュールに適用した場合の実施形態について説明する。
図1は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。図2は、図1の一部切欠き平面図である。図3は、図1のIII-III線に沿う部分断面図である。図3では、説明の便宜上、図1に示されている第6絶縁膜26を省略している。
図1は、本発明の一実施形態に係るパワーモジュールの構成を示す断面図である。図2は、図1の一部切欠き平面図である。図3は、図1のIII-III線に沿う部分断面図である。図3では、説明の便宜上、図1に示されている第6絶縁膜26を省略している。
パワーモジュール1は、平面視略正方形に形成されている。パワーモジュール1は、上下方向に間隔をおいて対向配置された第1スイッチング素子Tr1および第2スイッチング素子Tr2と、第2スイッチング素子Tr2の側方に配置され、両スイッチング素子Tr1,Tr2の温度を検出するための温度センサとしてのサーミスタThとを含んでいる。
各スイッチング素子Tr1,Tr2は平面視で四角形状である。この実施形態では、各スイッチング素子Tr1,Tr2は、Nチャンネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成されている。各スイッチング素子Tr1,Tr2は、下側の表面にドレイン電極Dを有している。各スイッチング素子Tr1,Tr2は、上側の表面にソース電極Sおよびゲート電極Gを有している。サーミスタThは、平面視で四角形状である。サーミスタThは、上側の表面に第1電極Qと第2電極Rとを有している。
下部絶縁膜11上に第1配線12Aを有する第1配線層12が形成されている。第1配線層12上には、第1層間膜13が形成されている。第1層間膜13上には、第2配線層14が形成されている。第2配線層14は、第2配線14AAを含む第2配線14Aを有している。第2配線14A間の間隙には、絶縁性樹脂14Bが充填されている。第2配線層14上には、第2層間膜15が形成されている。第2層間膜15上には、第3配線16Aを有する第3配線層16が形成されている。第3配線16A間の間隙には、絶縁性樹脂16Bが充填されている。第3配線層16上には、上部絶縁膜17が形成されている。
第1層間膜13は、第1配線層12の側から順に、第1絶縁膜21、第2絶縁膜22および第3絶縁膜23が積層された構造を有している。第2層間膜15は、第2配線層14の側から順に、第4絶縁膜24、第5絶縁膜25および第6絶縁膜26が積層された構造を有している。
この実施形態では、下部絶縁膜11、第1絶縁膜21、第2絶縁膜22、第3絶縁膜23、第4絶縁膜24、第5絶縁膜25、第6絶縁膜26および上部絶縁膜17は、絶縁性を有する熱可塑性樹脂から構成されている。第1配線12A、第2配線14Aおよび第3配線16Aは、銅によって構成されている。
この実施形態では、下部絶縁膜11、第1絶縁膜21、第2絶縁膜22、第3絶縁膜23、第4絶縁膜24、第5絶縁膜25、第6絶縁膜26および上部絶縁膜17は、絶縁性を有する熱可塑性樹脂から構成されている。第1配線12A、第2配線14Aおよび第3配線16Aは、銅によって構成されている。
第1スイッチング素子Tr1は、第1層間膜13内に内蔵されている。具体的には、第1層間膜13内の第2絶縁膜22には、それを貫通する部品孔22aが形成されている。この部品孔22aに第1スイッチング素子Tr1が配置されている。
第2スイッチング素子Tr2は、第1スイッチング素子Tr1の真上位置に配置されている。サーミスタThは、第2スイッチング素子Tr2に隣接して配置されている。具体的には、第2スイッチング素子Tr2およびサーミスタThは、第2層間膜15内に内蔵されている。より具体的には、第2層間膜15内の第5絶縁膜25には、それを貫通する2つの部品孔25a,25bが形成されている。一方の部品孔25aに第2スイッチング素子Tr2が配置されており、他方の部品孔25bにサーミスタThが配置されている。
第2スイッチング素子Tr2は、第1スイッチング素子Tr1の真上位置に配置されている。サーミスタThは、第2スイッチング素子Tr2に隣接して配置されている。具体的には、第2スイッチング素子Tr2およびサーミスタThは、第2層間膜15内に内蔵されている。より具体的には、第2層間膜15内の第5絶縁膜25には、それを貫通する2つの部品孔25a,25bが形成されている。一方の部品孔25aに第2スイッチング素子Tr2が配置されており、他方の部品孔25bにサーミスタThが配置されている。
第1スイッチング素子Tr1のドレイン電極Dと第1配線12Aとの間は、第1絶縁膜21を貫通する第1ビア31によって電気的に接続されている。第1ビア31は、平面視において、第1スイッチング素子2が配置されている領域内に配置されている。第1ビア31は、平面視で略長方形である。第1ビア31における第1スイッチング素子Tr1のドレイン電極Dとの接触面積は、第1スイッチング素子Tr1の下側の表面の面積の50%以上の大きさに形成されている。
第1スイッチング素子Tr1のソース電極Sと第2配線14AAとの間は、第3絶縁膜23を貫通する第2ビア32によって電気的に接続されている。第2ビア32は、平面視において、第1スイッチング素子Tr1が配置されている領域内に配置されている。第2ビア32は、平面視で略長方形である。第2ビア32における第1スイッチング素子Tr1のソース電極Sとの接触面積は、第1スイッチング素子Tr1の上側の表面の面積の50%以上の大きさに形成されている。
第1スイッチング素子Tr1のゲート電極Gと第2配線14Aとの間は、第3絶縁膜23を貫通する第3ビア33によって電気的に接続されている。第3ビア32は、平面視において、第1スイッチング素子Tr1が配置されている領域内に配置されている。第3ビア33は、平面視が円形の円錐台形である。
第1スイッチング素子Tr1のソース電極Sが接続されている第2配線14AAと第2スイッチング素子Tr2のドレイン電極Dとの間は、第4絶縁膜24を貫通する第4ビア34によって電気的に接続されている。これにより、第1スイッチング素子Tr1のソース電極Sと第2スイッチング素子Tr2のドレイン電極Dとが電気的に接続されている。第4ビア34は、平面視において、第2スイッチング素子Tr2が配置されている領域内に配置されている。第4ビア34は、平面視で略長方形である。第4ビア34における第2スイッチング素子Tr2のドレイン電極Dとの接触面積は、第2スイッチング素子Tr2の下側の表面の面積の50%以上の大きさに形成されている。
第1スイッチング素子Tr1のソース電極Sが接続されている第2配線14AAと第2スイッチング素子Tr2のドレイン電極Dとの間は、第4絶縁膜24を貫通する第4ビア34によって電気的に接続されている。これにより、第1スイッチング素子Tr1のソース電極Sと第2スイッチング素子Tr2のドレイン電極Dとが電気的に接続されている。第4ビア34は、平面視において、第2スイッチング素子Tr2が配置されている領域内に配置されている。第4ビア34は、平面視で略長方形である。第4ビア34における第2スイッチング素子Tr2のドレイン電極Dとの接触面積は、第2スイッチング素子Tr2の下側の表面の面積の50%以上の大きさに形成されている。
第1スイッチング素子Tr1のソース電極Sおよび第2スイッチング素子Tr2のドレイン電極Dが接続されている第2配線(導体層)14AAを、他の第2配線14Aと区別するために「素子間接続第2配線14AA」という場合がある。第1スイッチング素子Tr1と第2スイッチング素子Tr2とは、素子間接続第2配線14AAを挟んで対向配置されている。
第2スイッチング素子Tr2のソース電極Sと第3配線16Aとの間は、第6絶縁膜26を貫通する第5ビア35によって電気的に接続されている。第5ビア35は、平面視において、第2スイッチング素子Tr2が配置されている領域内に配置されている。第5ビア35は、平面視で略長方形である。第5ビア35における第2スイッチング素子Tr2のソース電極Sとの接触面積は、第2スイッチング素子Tr2の上側の表面の面積の50%以上の大きさに形成されている。
第2スイッチング素子Tr2のゲート電極Gと第3配線16Aとの間は、第6絶縁膜26を貫通する第6ビア36によって電気的に接続されている。第6ビア36は、平面視において、第2スイッチング素子Tr2が配置されている領域内に配置されている。第6ビア36は、平面視が円形の円錐台形である。
第1配線12Aと第2配線14Aとの間は、第1層間膜13を貫通する第7ビア37によって電気的に接続されている。第7ビア37は、平面視において、第1スイッチング素子Tr2が配置されている領域よりも外側の領域に配置されている。第7ビア37は、第1絶縁膜21、第2絶縁膜22および第3絶縁膜23をそれぞれ貫通する3つの部分から構成されている。第7ビア37を構成する3つの部分は、それぞれ平面視が円形の円錐台形である。
第1配線12Aと第2配線14Aとの間は、第1層間膜13を貫通する第7ビア37によって電気的に接続されている。第7ビア37は、平面視において、第1スイッチング素子Tr2が配置されている領域よりも外側の領域に配置されている。第7ビア37は、第1絶縁膜21、第2絶縁膜22および第3絶縁膜23をそれぞれ貫通する3つの部分から構成されている。第7ビア37を構成する3つの部分は、それぞれ平面視が円形の円錐台形である。
第2配線14Aと第3配線16Aとの間は、第2層間膜15を貫通する第8ビア38によって電気的に接続されている。第8ビア38は、平面視において、第2スイッチング素子Tr2が配置されている領域よりも外側の領域に配置されている。第8ビア38は、第4絶縁膜24、第5絶縁膜25および第6絶縁膜26をそれぞれ貫通する3つの部分から構成されている。第8ビア38を構成する3つの部分は、それぞれ平面視が円形の円錐台形である。
サーミスタThの第1電極Qと第3配線16Aとの間は、第6絶縁膜26を貫通する第9ビア39によって電気的に接続されている。サーミスタThの第2電極Rと第3配線16Aとの間は、第6絶縁膜26を貫通する第10ビア40によって電気的に接続されている。第9ビア39および第10ビア40は、それぞれ平面視が円形の円錐台形である。各ビア31〜40は、たとえば、Sn/Agから構成されている。
図1および図3に示すように、平面視において、サーミスタThの周囲には、サーミスタThを取り囲むように、複数の熱伝導部材51が配置されている。各熱伝導部材51は、上下方向に延びた円柱状であり、第4絶縁膜24および第5絶縁膜25を貫通している。各熱伝導部材51の下端は、両スイッチング素子Tr1,Tr2が接続された素子間接続第2配線14AAに接合されている(熱的に接続されている)。各熱伝導部材51の上端は、第6絶縁膜26に接合されている。熱伝導部材51は、熱伝導性の材料からなる。熱伝導部材51は、たとえば、Sn/Agから構成されている。
平面視において、サーミスタThの4つの辺のうち、第2トランジスタTr2と対向する辺を第1の辺、第1の辺に平行な辺を第2の辺、残りの2つの辺のうちの一方の辺を第3の辺、他方の辺を第4の辺ということにする。この実施形態では、サーミスタThの周囲における第1の辺の近傍の領域に、第1の辺に沿って3つの熱伝導部材51が配置されている。サーミスタThの周囲における第2の辺の近傍の領域に、第2の辺に沿って3つの熱伝導部材51が配置されている。サーミスタThの周囲における第3の辺の近傍の領域および第4の辺の近傍の領域には、それぞれ熱伝導部材51が1つずつ配置されている。
上部絶縁膜17には、複数の端子が設けられている。各端子は上部絶縁膜17を貫通している。これらの端子には、第1電源端子41、第1ゲート端子42、第2電源端子43、第2ゲート端子44、出力端子45(図2参照)およびサーミスタ用端子46(図2参照)が含まれる。各電極41〜46は、たとえば、Sn/Agから構成されている。
第1スイッチング素子Tr1のドレイン電極Dは、第1ビア31、第1配線12A、第7ビア37、第2配線14A、第8ビア38および第3配線16Aを介して、第1電源端子41に接続されている。第1スイッチング素子Tr1のソース電極Sは、第2ビア32、素子間接続第2配線14AAおよび第4ビア34を介して、第2スイッチング素子Tr2のドレイン電極Dに接続されている。
第1スイッチング素子Tr1のドレイン電極Dは、第1ビア31、第1配線12A、第7ビア37、第2配線14A、第8ビア38および第3配線16Aを介して、第1電源端子41に接続されている。第1スイッチング素子Tr1のソース電極Sは、第2ビア32、素子間接続第2配線14AAおよび第4ビア34を介して、第2スイッチング素子Tr2のドレイン電極Dに接続されている。
第1スイッチング素子Tr1のゲート電極Gは、第3ビア33、第2配線14Aおよび第2層間膜15を貫通する図示されていないビアを介して、第1ゲート端子42が接続されている第3配線16Aに接続されている。つまり、第1スイッチング素子Tr1のゲート電極Gは、第1ゲート端子42に接続されている。
第2スイッチング素子Tr2のソース電極Sは、第5ビア35および第3配線16Aを介して、第2電源端子43に接続されている。第2スイッチング素子Tr2のゲート電極Sは、第6ビア36および第3配線16Aを介して、第2ゲート端子44に接続されている。
第2スイッチング素子Tr2のソース電極Sは、第5ビア35および第3配線16Aを介して、第2電源端子43に接続されている。第2スイッチング素子Tr2のゲート電極Sは、第6ビア36および第3配線16Aを介して、第2ゲート端子44に接続されている。
第1スイッチング素子2のソース電極Sおよび第2スイッチング素子3のドレイン電極Dが接続されている素子間接続第2配線14AAは、第2層間膜15を貫通する図示しないビアを介して、サーミスタThの第1電極Qが接続されている第3配線16Aに接続されている。この第3配線16Aは、出力端子45に接続されている。つまり、第1スイッチング素子2のソース電極Sと、第2スイッチング素子3のドレイン電極Dと、サーミスタThの第1電極Qとは、出力端子45に接続されている。サーミスタThの第2電極Rが接続されている第3配線16Aは、サーミスタ用端子46に接続されている。
図4は、パワーモジュール1の電気的構成を説明するための電気回路図である。
第1スイッチング素子Tr1および第2スイッチング素子Tr2には、それぞれ第1ダイオードDi1および第2ダイオードDi2が内蔵されている。これらのダイオードDi1,Di2は、寄生ダイオードまたはボディダイオードと呼ばれている。
第1スイッチング素子Tr1と第1ダイオードDi1とは、ハイサイド回路51を形成している。第2スイッチング素子Tr2と第2ダイオードDi2とは、ローサイド回路52を形成している。ハイサイド回路51とローサイド回路52とは、第1電源端子(正極側電源端子)41と第2電源端子(負極側電源端子)43との間に直列に接続されており、ハイサイド回路51とローサイド回路52との接続点53に出力端子45が接続されている。サーミスタThの第1電極Qは出力端子45に接続され、サーミスタThの第2電極Rはサーミスタ用端子46に接続されている。
第1スイッチング素子Tr1および第2スイッチング素子Tr2には、それぞれ第1ダイオードDi1および第2ダイオードDi2が内蔵されている。これらのダイオードDi1,Di2は、寄生ダイオードまたはボディダイオードと呼ばれている。
第1スイッチング素子Tr1と第1ダイオードDi1とは、ハイサイド回路51を形成している。第2スイッチング素子Tr2と第2ダイオードDi2とは、ローサイド回路52を形成している。ハイサイド回路51とローサイド回路52とは、第1電源端子(正極側電源端子)41と第2電源端子(負極側電源端子)43との間に直列に接続されており、ハイサイド回路51とローサイド回路52との接続点53に出力端子45が接続されている。サーミスタThの第1電極Qは出力端子45に接続され、サーミスタThの第2電極Rはサーミスタ用端子46に接続されている。
第1ダイオードDi1は、第1スイッチング素子Tr1に並列に接続されている。具体的には、第1ダイオードDi1のアノードが第1スイッチング素子Tr1のソースSに接続され、第1ダイオードDi1のカソードが第1スイッチング素子Tr1のドレインDに接続されている。第2ダイオードDi2は、第2スイッチング素子Tr2に並列に接続されている。具体的には、第2ダイオードDi2のアノードが第2スイッチング素子Tr2のソースSに接続され、第2ダイオードDi2のカソードが第2スイッチング素子Tr2のドレインDに接続されている。
第1スイッチング素子Tr1のドレインDは、第1電源端子41に接続されている。第1スイッチング素子Tr1のソースSは、第2スイッチング素子Tr2のドレインDに接続されている。第2スイッチング素子Tr2のソースSは、第2電源端子43接続されている。第1スイッチング素子Tr1のソースSと、第2スイッチング素子Tr2のドレインDとの接続点53は、出力端子45に接続されている。第1スイッチング素子Tr1のゲートGは、第1ゲート端子42に接続されている。第2スイッチング素子Tr2のゲートGは、第2ゲート端子44に接続されている。
図5は、パワーモジュール1の製造方法を説明するための説明図である。
まず、図5に示されるように、所定の加工が施された複数のシート状部材S1〜S8(第1のシート状部材S1〜第8のシート状部材S8)を予め用意する。各シート状部材S1〜S8は、次のようにして作成される。
第1のシート状部材S1は、下部絶縁膜11および第1配線12Aを形成するためのものである。第1のシート状部材S1は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、下部絶縁膜11としての可塑性樹脂フィルム上に第1配線12Aを形成する。これにより、第1のシート状部材S1が作成される。
まず、図5に示されるように、所定の加工が施された複数のシート状部材S1〜S8(第1のシート状部材S1〜第8のシート状部材S8)を予め用意する。各シート状部材S1〜S8は、次のようにして作成される。
第1のシート状部材S1は、下部絶縁膜11および第1配線12Aを形成するためのものである。第1のシート状部材S1は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、下部絶縁膜11としての可塑性樹脂フィルム上に第1配線12Aを形成する。これにより、第1のシート状部材S1が作成される。
第2のシート状部材S2は、第1絶縁膜21を形成するためのものである。第2のシート状部材S2は、可塑性樹脂フィルムを基材としている。この基材に、第1ビア31および第7ビア37の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔にSn/Agの金属ペースト60を充填する。これにより、第2のシート状部材S2が作成される。
第3のシート状部材S3は、第2絶縁膜22を形成するためのものである。第3のシート状部材S3は、可塑性樹脂フィルムを基材としている。この基材に、第1スイッチング素子Tr1を収納するための部品孔22aを形成する。また、この基材に、第7ビア37の一部分を形成するためのビア孔を含む少なくとも1つのビア孔を形成する。そして、各ビア孔に金属ペースト60を充填する。これにより、第3のシート状部材S3が作成される。
第4のシート状部材S4は、第3絶縁膜23および素子間接続第2配線14AAを含む第2配線14Aを形成するためのものである。第4のシート状部材S4は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第3絶縁膜23としての可塑性樹脂フィルム上に第2配線14Aを形成する。また、第3絶縁膜23としての可塑性樹脂フィルムに、第1スイッチング素子Tr1のソース電極Sおよびゲート電極Gをそれぞれ収納するための孔を形成する。さらに、第3絶縁膜23としての可塑性樹脂フィルムに、第2ビア32、第3ビア33および第7ビア37の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト60を充填する。これにより、第4のシート状部材S4が作成される。
第5のシート状部材S5は、第4絶縁膜24を形成するためのものである。第5のシート状部材S5は、可塑性樹脂フィルムを基材としている。この基材に、第4ビア34、第8ビア38の一部分および各熱伝導部材51の一部分をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト60を充填する。これにより、第5のシート状部材S5が作成される。この明細書では、熱伝導部材51はビアと同様な方法で形成されるので、熱伝導部材51を形成するための孔もビア孔ということにする。
第6のシート状部材S6は、第5絶縁膜25を形成するためのものである。第6のシート状部材S6は、可塑性樹脂フィルムを基材としている。この基材に、第2スイッチング素子Tr2を収納するための部品孔25aとサーミスタThを収納するための部品孔25bとを形成する。また、この基材に、第8ビア38の一部分および各熱伝導部材51の一部分を形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト60を充填する。これにより、第6のシート状部材S6が作成される。
第7のシート状部材S7は、第6絶縁膜26および第3配線16Aを形成するためのものである。第7のシート状部材S7は、片面に銅箔が接合された熱可塑性樹脂フィルムを基材としている。この基材の銅箔をエッチング加工することにより、第6絶縁膜26としての可塑性樹脂フィルム上に第3配線16Aを形成する。また、第6絶縁膜26としての可塑性樹脂フィルムに、第2スイッチング素子Tr2のソース電極Sおよびゲート電極Gをそれぞれ収納するための孔を形成するとともに、サーミスタThの第1電極Qおよび第1電極Rをそれぞれ収納するための孔を形成する。さらに、第6絶縁膜26としての可塑性樹脂フィルムに、第5ビア35、第6ビア36、第8ビア38の一部分、第9ビア39および第10ビア40をそれぞれ形成するためのビア孔を含む複数のビア孔を形成する。そして、各ビア孔に金属ペースト60を充填する。これにより、第7のシート状部材S7が作成される。
第8のシート状部材S8は、上部絶縁膜17を形成するためのものである。第8のシート状部材S8は、可塑性樹脂フィルムを基材としている。この基材に、第1電源端子41、第1ゲート端子42、第2電源端子43、第2ゲート端子44、出力端子45およびサーミスタ用端子46をそれぞれ形成するための端子形成用孔を含む複数の端子形成用孔を形成する。そして、各端子形成用孔に金属ペースト60を充填する。これにより、第8のシート状部材S8が作成される。
次に、第1〜第3のシート状部材S1〜S3を積み重ねる。そして、第3のシート状部材S3の部品孔22aに第1スイッチング素子Tr1を収納する。この後、その上に、第4〜第6のシート状部材S4〜S6を積み重ねる。そして、第6のシート状部材S6の部品孔25aおよび部品孔25bに、それぞれ第2スイッチング素子Tr2およびサーミスタThを収納する。この後、その上に、第7および第8のシート状部材S7,S8を積み重ねる。最後に、これらの積層体に対して熱プレスを行う。
これにより、金属ペースト60が焼結する。これにより、各ビア31〜40等、各熱伝導部材51および各端子41〜46が形成され、シート状部材間の電気的接合と、スイッチング素子Tr1,Tr2およびサーミスタThの電極とビアとの電気的接合とが行われる。また、熱可塑性樹脂の流動により、熱可塑性樹脂(絶縁性樹脂)が間隙に充填されるとともに、スイッチング素子Tr1,Tr2およびサーミスタThが樹脂封止される。これにより、第2配線14A間の間隙に絶縁性樹脂14Bが充填されるとともに、第3配線16A間の間隙に絶縁性樹脂16Bが充填される。このようにして、図1〜図3に示すパワーモジュールが得られる。
前記実施形態では、両スイッチング素子Tr1,Tr2の熱は、第2ビア32、第4ビア34および素子間接続第2配線14AAを介して、サーミスタThの周囲に配された複数の熱伝導部材51に伝達される。したがって、両スイッチング素子Tr1,Tr2の熱を、サーミスタThに効率よく伝達できる。これにより、1つのサーミスタThによって、両スイッチング素子Tr1,Tr2の温度(素子間接続第2配線14AAの温度)を正確に測定すること可能となる。
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、サーミスタThは、上側に配置されている第2スイッチング素子Tr2の側方に配置されているが、下側に配置されている第2スイッチング素子Tr1の側方に配置されていてもよい。
また、図3に対応する図6に示すように、サーミスタThの周囲の領域のうち、スイッチング素子Tr1,Tr2に近い領域に設けられる熱伝導部材の数(または密度)が、スイッチング素子Tr1,Tr2から遠い領域に設けられる熱伝導部材の数(または密度)より多い(高い)ことが好ましい。図6の例では、サーミスタThの周囲における前記第1辺の近傍の領域(スイッチング素子Tr1,Tr2に近い領域)には4つの熱伝導部材が配置され、サーミスタThの周囲における前記第2辺の近傍の領域(スイッチング素子Tr1,Tr2から遠い領域)には2つの熱伝導部材が配置されている。
また、図3に対応する図6に示すように、サーミスタThの周囲の領域のうち、スイッチング素子Tr1,Tr2に近い領域に設けられる熱伝導部材の数(または密度)が、スイッチング素子Tr1,Tr2から遠い領域に設けられる熱伝導部材の数(または密度)より多い(高い)ことが好ましい。図6の例では、サーミスタThの周囲における前記第1辺の近傍の領域(スイッチング素子Tr1,Tr2に近い領域)には4つの熱伝導部材が配置され、サーミスタThの周囲における前記第2辺の近傍の領域(スイッチング素子Tr1,Tr2から遠い領域)には2つの熱伝導部材が配置されている。
また、サーミスタThの周囲に配置される熱伝導部材51は、サーミスタThの周囲を取り囲む筒状であってもよい。
また、スイッチング素子Tr1,Tr2は、MOSFETから構成されているが、他の半導体素子であってもよい。たとえば、スイッチング素子Tr1,Tr2は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
また、スイッチング素子Tr1,Tr2は、MOSFETから構成されているが、他の半導体素子であってもよい。たとえば、スイッチング素子Tr1,Tr2は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
次に、図7を参照して、図1のパワーモジュールを使用したモータ制御回路について説明する。
モータ制御回路100は、三相インバータ回路101と、ゲート駆動回路102と、制御部103とを含む。三相インバータ回路101は、三相ブラシレスモータ104(以下、「電動モータ」という)を駆動するための回路である。電動モータ104は、U相界磁コイル104Uと、V相界磁コイル104Vと、W相界磁コイル104Wとを有するステータと、永久磁石が固定されたロータとを備えている。
モータ制御回路100は、三相インバータ回路101と、ゲート駆動回路102と、制御部103とを含む。三相インバータ回路101は、三相ブラシレスモータ104(以下、「電動モータ」という)を駆動するための回路である。電動モータ104は、U相界磁コイル104Uと、V相界磁コイル104Vと、W相界磁コイル104Wとを有するステータと、永久磁石が固定されたロータとを備えている。
三相インバータ回路101は、U相用の第1パワーモジュール1Aと、V相用の第2パワーモジュール1Bと、W相用の第3パワーモジュール1Cを含んでいる。各パワーモジュール1A,1B,1Cは、図1〜図3に示すパワーモジュール1と同じ構造を有するパワーモジュールである。
各パワーモジュール1A,1B,1Cの第1電源端子41は、外部配線を介して電源(直流電源)105の正極端子に接続されている。各パワーモジュール1A,1B,1Cの第2電源端子43は、外部配線を介して電源105の負極端子に接続されている。
各パワーモジュール1A,1B,1Cの第1電源端子41は、外部配線を介して電源(直流電源)105の正極端子に接続されている。各パワーモジュール1A,1B,1Cの第2電源端子43は、外部配線を介して電源105の負極端子に接続されている。
第1パワーモジュール1Aの出力端子45、第2パワーモジュール1Bの出力端子45および第3パワーモジュール1Cの出力端子45は、それぞれ外部配線を介して電動モータ104のU相界磁コイル104U、V相界磁コイル104VおよびW相界磁コイル104Wに接続されている。各パワーモジュール1A,1B,1Cの出力端子45は、外部配線を介してゲート駆動回路102にも接続されている。各パワーモジュール1A,1B,1Cの第1ゲート端子42、第2ゲート端子44およびサーミスタ用端子46は、それぞれ外部配線を介してゲート駆動回路102に接続されている。
制御部103は、CPUとそのプラグラム等を記憶したメモリ(ROM、RAM等)を含むマイクロコンピュータからなる。制御部103は、三相インバータ回路101に含まれている各トランジスタ素子Tr1,Tr2に対するゲート制御信号(PWM(Pulse Width Modulation)信号)を生成して、ゲート駆動回路102に与える。
ゲート駆動回路102は、制御部103からの各ゲート制御信号に基づいて、各トランジスタ素子Tr1,Tr2に対するゲート駆動信号を生成して出力する。これにより、各トランジスタ素子Tr1,Tr2がオンオフ制御され、電動モータ104が制御される。
ゲート駆動回路102は、制御部103からの各ゲート制御信号に基づいて、各トランジスタ素子Tr1,Tr2に対するゲート駆動信号を生成して出力する。これにより、各トランジスタ素子Tr1,Tr2がオンオフ制御され、電動モータ104が制御される。
ゲート駆動回路102は、温度上昇によるスイッチング素子Tr1,Tr2の破損を防止するための過熱保護回路110を含んでいる。過熱保護回路110は、各パワーモジュール1A,1B,1CのサーミスタThが接続される複数の温度測定回路111,112,113を含んでいる。各パワーモジュール1A,1B,1Cの出力端子45およびサーミスタ用端子46は、過熱保護回路110内の対応する温度測定回路111,112,113に接続されている。各温度測定回路111,112,113は、所定のタイミングで、サーミスタThの抵抗値変化に基づく温度測定を行うことにより、対応するパワーモジュール内の両トランジスタ素子Tr1,Tr2の温度を測定する。過熱保護回路110は、いずれかの温度測定回路111,112,113によって測定された温度が所定の閾値を超えている場合には、たとえば、全てのパワーモジュール1A,1B,1C内のトランジスタ素子Tr1,Tr2のゲートを接地させる。これにより、トランジスタ素子Tr1,Tr2の温度上昇が防止され、温度上昇によるスイッチング素子Tr1,Tr2の破損が防止される。
各温度測定回路111,112,113による温度測定タイミングについて説明する。各パワーモジュール1A,1B,1Cにおいて、そのパワーモジュール内のトランジスタ素子Tr1,Tr2がオンからオフまたはオフからオンに切替えられるときには、ノイズが発生しやすい。そこで、この実施形態では、各パワーモジュール1A,1B,1Cの温度測定回路111,112,113は、そのパワーモジュール内のトランジスタ素子Tr1,Tr2のオンオフ切替タイミング以外のタイミングで温度測定を行うようにしている。これにより、トランジスタ素子Tr1,Tr2の温度をより正確に測定できるようになる。
なお、パワーモジュール1A,1B,1C毎に、第1トランジスタTr1と第2トランジスタTr2とが共にオフとなる温度測定用期間を間欠的に設け、この温度測定用期間において、そのパワーモジュールに対応する温度測定回路に温度測定を行わせるようにしてもよい。
1,1A,1B,1C…パワーモジュール、14AA…素子間接続第2配線(導体層)、51…熱伝導部材、S1〜S10…シート状部材、Tr1,Tr2…スイッチング素子(半導体素子)、Th…サーミスタ
Claims (5)
- 導体層と、
前記導体層を挟んで対向配置され、かつ前記導体層にそれぞれが電気的に接続された第1半導体素子および第2半導体素子と、
前記第1半導体素子または第2半導体素子の側方に配置され、前記両半導体素子の温度を検出するための温度センサと、
前記温度センサの周囲に配され、前記導体層に熱的に接続された熱伝導部材とを含む、半導体装置。 - 前記熱伝導部材は、前記温度センサを取り囲むように配置されている、請求項1に記載の半導体装置。
- 前記熱伝導部材は、前記温度センサを取り囲むように配置された複数の熱伝導部材を含む、請求項2に記載の半導体装置。
- 前記温度センサの周囲の領域のうち、前記半導体素子に近い領域に設けられる熱伝導部材の数が、前記半導体素子から遠い領域に設けられる熱伝導部材の数より多い、請求項3に記載の半導体装置。
- 前記温度センサが、サーミスタである請求項1〜4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140749A JP2015015351A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140749A JP2015015351A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015015351A true JP2015015351A (ja) | 2015-01-22 |
Family
ID=52436884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013140749A Pending JP2015015351A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015015351A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016226126A (ja) * | 2015-05-28 | 2016-12-28 | 株式会社ジェイテクト | 端子の接続構造及びモータユニット |
US11540426B2 (en) | 2018-06-12 | 2022-12-27 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Semiconductor device having a switching element and a diode connected in antiparallel |
-
2013
- 2013-07-04 JP JP2013140749A patent/JP2015015351A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016226126A (ja) * | 2015-05-28 | 2016-12-28 | 株式会社ジェイテクト | 端子の接続構造及びモータユニット |
US11540426B2 (en) | 2018-06-12 | 2022-12-27 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Semiconductor device having a switching element and a diode connected in antiparallel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5924164B2 (ja) | 半導体装置 | |
JP6318064B2 (ja) | 半導体装置およびその製造方法 | |
WO2013065849A1 (ja) | インバータ装置 | |
WO2020008874A1 (ja) | パワーモジュール | |
JP2017229134A (ja) | 機電一体型モータユニット | |
JP2015099846A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4798170B2 (ja) | 半導体装置 | |
US20170201083A1 (en) | Power Converter Provided with Dual Function Bus Bars | |
EP2822032B1 (en) | Method of manufacturing a semiconductor device | |
JP2012195374A (ja) | 半導体装置 | |
JP6490027B2 (ja) | 半導体装置 | |
JP2015015349A (ja) | 半導体装置 | |
JP2007012685A (ja) | 半導体素子の冷却構造および半導体素子のモジュール構造 | |
JP2009219273A (ja) | パワーモジュール | |
JP2015015351A (ja) | 半導体装置 | |
JP2020184810A (ja) | 電力変換装置 | |
JP5909396B2 (ja) | 回路装置 | |
JP2013157346A (ja) | 半導体装置 | |
JP2013099211A (ja) | インバータ回路の制御装置 | |
JP2015015348A (ja) | 半導体装置および電気回路 | |
JP6156131B2 (ja) | 半導体装置 | |
JP2015119048A (ja) | 半導体装置 | |
JP2019096771A (ja) | 電子装置および半導体装置 | |
EP3098846A1 (en) | Semiconductor device | |
CN112582386B (zh) | 功率模块及其制备方法、电器设备 |