JP5661052B2 - パワー半導体モジュールおよびその製造方法 - Google Patents

パワー半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP5661052B2
JP5661052B2 JP2012008083A JP2012008083A JP5661052B2 JP 5661052 B2 JP5661052 B2 JP 5661052B2 JP 2012008083 A JP2012008083 A JP 2012008083A JP 2012008083 A JP2012008083 A JP 2012008083A JP 5661052 B2 JP5661052 B2 JP 5661052B2
Authority
JP
Japan
Prior art keywords
electrodes
power semiconductor
semiconductor module
electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012008083A
Other languages
English (en)
Other versions
JP2013149730A (ja
JP2013149730A5 (ja
Inventor
修 碓井
修 碓井
吉松　直樹
直樹 吉松
菊池　正雄
正雄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012008083A priority Critical patent/JP5661052B2/ja
Priority to US13/617,048 priority patent/US9059334B2/en
Priority to CN201210385725.8A priority patent/CN103219301B/zh
Priority to DE102012222879.9A priority patent/DE102012222879B4/de
Publication of JP2013149730A publication Critical patent/JP2013149730A/ja
Publication of JP2013149730A5 publication Critical patent/JP2013149730A5/ja
Application granted granted Critical
Publication of JP5661052B2 publication Critical patent/JP5661052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/3755—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、樹脂封止型のパワー半導体モジュールおよびその製造方法に関する。
近年、パワー半導体モジュールの大容量化、コンパクト化、高周波化等が進んでいる。これに伴い半導体素子の発熱密度が大きくなってきており、このため高い冷却性能が求められている。
従来の冷却構造では、パワー半導体モジュールの一つ外面上に冷却器が搭載され、モジュール内部の半導体素子で発生した熱は当該冷却器に伝達され放熱される。この場合、半導体素子から冷却器に至る伝熱経路を構成する部材について熱抵抗を低減すれば、冷却性能を向上させることが可能である。しかし、そのような熱抵抗低減対策も、上記のモジュールの大容量化等に鑑みれば、限界がある。
そのような問題の一つの解決策として、下記特許文献１の技術が挙げられる。特許文献１の半導体モジュールによれば、半導体素子の両主面に放熱板が熱的に接触配置されており、各放熱板は半導体素子の電極に電気的に接続されている。また、放熱板はモールド樹脂によって半導体素子と共に一体的にモールドされている。
特開２００９−２１２３０２号公報
上記特許文献１の半導体モジュールでは、半導体素子の一方の面に放熱板を接合し、当該半導体素子の他方の面にスペーサを介してもう一つの放熱板を接合する。なお、各要素の接合には、はんだが用いられる。
この構造によれば、複数の半導体子を内蔵した半導体モジュールの場合、スペーサや放熱板が複数個必要になる。その結果、コストが増大する。また、部品点数の増加は製造の煩雑化をもたらし、この点においてもコストの増大を招く。
つまり、上記特許文献１の構造は、複数の半導体素子を内蔵した半導体モジュールに対しては不向きと考えられる。
本発明は、高い冷却性能を有するパワー半導体モジュールの低コスト化を実現するための技術を提供することを目的とする。
本発明の一態様に係るパワー半導体モジュールは、樹脂封止型のパワー半導体モジュールであって、複数の単位構造体と、絶縁部材と、複数の電極と、絶縁基板と、モールド樹脂とを含む。前記各単位構造体は、それぞれが第１チップ主面および第２チップ主面を有する複数の半導体チップと、前記複数の半導体チップの前記第１チップ主面が第１接合部材によって接合された導電性を有するヒートスプレッダと、を含む。前記絶縁部材は、前記ヒートスプレッダから見て前記複数の半導体チップとは反対側に位置している。前記複数の電極は、それぞれが第２接合部材によって所定箇所に接合された複数の主電極を含む。前記複数の主電極は、それぞれが前記複数の半導体チップのうちの所定のチップの前記第２チップ主面に前記第２接合部材によって接合された複数の第１電極と、前記ヒートスプレッダのチップ搭載面に前記第２接合部材によって接合された第２電極とを含む。前記絶縁基板は、前記複数の第１電極から見て前記複数の半導体チップとは反対側に位置する絶縁層と、前記絶縁層と前記複数の第１電極との間に位置し前記複数の第１電極に第３接合部材によって接合された第１導電層とを含む。前記モールド樹脂は、前記絶縁部材のうちで前記複数の半導体チップから遠い側の面と、前記絶縁基板のうちで前記複数の半導体チップから遠い側の面と、前記複数の電極の外部端子部分とが露出する状態で、前記複数の単位構造体と前記複数の電極を封止している。前記複数の電極は、当該複数の電極が予め形成されたリードフレームによって供給される。前記複数の第１電極は、一の単位構造体において前記第２チップ主面に接合されていると共に他の単位構造体において前記ヒートスプレッダのチップ搭載面に接合されている直列接続型の第１電極を含む。前記直列接続型の第１電極は、前記リードフレームから切り出された単一部材で構成されている。
上記の一態様によれば、第１チップ主面側の絶縁部材からの放熱と、第２チップ主面側の絶縁基板からの放熱とによって、高い冷却性能が得られる。また、絶縁部材と絶縁基板が内蔵されているので、更なる絶縁部材を介在させなくても、金属製の冷却器を利用可能である。
また、リードフレームを利用することにより、第１電極を含む所定の電極群を同時に接合することができる。すなわち、既に分離している電極を順次、接合する製造方法に比べて、電気的な配線を容易に形成することができる。また、リードフレームによれば、内部接続部分（半導体チップ等に接続される部分）と外部端子部分とが一体化している。このため、外部端子を別途、設ける必要がない。したがって、製造工程数、部品点数等を削減して、製造コストを低減することができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係るパワー半導体モジュールの平面図（上面図）である。 図１中の矢印２の方向から見た場合のパワー半導体モジュールの側面図である。 図１中の矢印３の方向から見た場合のパワー半導体モジュールの側面図である。 図２および図３中の４−４線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 図２および図３中の５−５線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 実施の形態１に係るパワー半導体モジュールの回路図である。 実施の形態１に係るリードフレームの平面図である。 実施の形態１に係る他のパワー半導体モジュールの平面図（上面図）である。 実施の形態２に係るパワー半導体モジュールの平面図（上面図）である。 図９中の矢印１０の方向から見た場合のパワー半導体モジュールの側面図である。 図１０中の１１−１１線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 図１０中の１２−１２線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 実施の形態２に係るパワー半導体モジュールの回路図である。 実施の形態２に係るリードフレームの平面図である。 実施の形態２に係る他のパワー半導体モジュールの平面図（上面図）である。 実施の形態３に係るパワー半導体モジュールの平面図（上面図）である。 図１６中の矢印１７の方向から見た場合のパワー半導体モジュールの側面図である。 図１７中の１８−１８線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 図１７中の１９−１９線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 実施の形態３に係るパワー半導体モジュールの回路図である。 実施の形態３に係るリードフレームの平面図である。 実施の形態４に係るパワー半導体モジュールの平面図（上面図）である。 図２２中の矢印２３の方向から見た場合のパワー半導体モジュールの側面図である。 図２２中の２４−２４線の位置において矢印の方向から見た場合のパワー半導体モジュールの平面図である。 実施の形態５に係るパワー半導体モジュールの側面図である。 実施の形態６に係るパワー半導体モジュールの側面図である。 実施の形態７に係るパワー半導体モジュールの側面図である。
＜実施の形態１＞
図１〜図５に、実施の形態１に係るパワー半導体モジュール１００の構造図を示す。具体的には、図１はパワー半導体モジュール１００の平面図（上面図）である。図２は図１中の矢印２の方向からパワー半導体モジュール１００を見た場合の側面図であり、図３は図１中の矢印３の方向からパワー半導体モジュール１００を見た場合の側面図である。図４は図２および図３中の４−４線の位置において矢印の方向からパワー半導体モジュール１００を見た場合の平面図である。図５は図２および図３中の５−５線の位置において矢印の方向からパワー半導体モジュール１００を見た場合の平面図である。なお、図２〜図５では、説明のために、後述のモールド樹脂（符号４１０参照。参考のためにその外形を二点鎖線で示す）を取り除いた状態を図示している。また、図６にパワー半導体モジュール１００の回路図を示す。
図１〜図５の例によれば、パワー半導体モジュール１００は、パワー半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂと、ヒートスプレッダ１６０ａ，１６０ｂと、第１接合部材１８０と、絶縁シート２１０と、箔状シート２２０と、第１電極２５０ａ，２５０ｂと、第２電極２７０ｂと、第３電極２９０ａ，２９０ｂと、第２接合部材３１０と、ワイヤ３３０と、絶縁基板３５０と、第３接合部材４００と、モールド樹脂４１０とを含んでいる。
半導体チップ１２０ａ，１２０ｂは、ここでは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）チップである。ＩＧＢＴチップ１２０ａは、互いに表裏の関係にある（換言すればチップ内部を介して対向する）第１チップ主面１２１と第２チップ主面１２２とを有している。詳細な図示は省略するが、ここでは、第１チップ主面１２１にＩＧＢＴのコレクタ電極が形成されており、第２チップ主面１２２にＩＧＢＴのエミッタ電極およびゲート電極が形成されている。ＩＧＢＴチップ１２０ｂは、ＩＧＢＴチップ１２０ａと同様に構成されている。
かかる例に応じ、ＩＧＢＴチップ１２０ａ，１２０ｂにおいて、第１チップ主面１２１をコレクタ面１２１とも称し、第２チップ主面１２２をエミッタ／ゲート面１２２とも称する。また、図２の図示に合わせて、第１チップ主面１２１を下面１２１とも称し、第２チップ主面１２２を上面１２２とも称する。また、ＩＧＢＴチップ１２０ａ，１２０ｂを単にＩＧＢＴ１２０ａ，１２０ｂと称する場合もある。
半導体チップ１４０ａ，１４０ｂは、ここでは、ダイオードチップである。ダイオードチップ１４０ａは、互いに表裏の関係にある第１チップ主面１４１と第２チップ主面１４２とを有している。詳細な図示は省略するが、ここでは、第１チップ主面１４１にはカソード電極が形成されており、第２チップ主面１４２にはアノード電極が形成されている。ダイオードチップ１４０ｂは、ダイオードチップ１４０ａと同様に構成されている。
かかる例に応じ、ダイオードチップ１４０ａ，１４０ｂにおいて、第１チップ主面１４１をカソード面１４１とも称し、第２チップ主面１４２をアノード面１４２とも称する。また、図２の図示に合わせて、第１チップ主面１４１を下面１４１とも称し、第２チップ主面１４２を上面１４２とも称する。また、ダイオードチップ１４０ａ，１４０ｂを単にダイオード１４０ａ，１４０ｂと称する場合もある。
なお、ＩＧＢＴチップ１２０ａ，１２０ｂおよびダイオードチップ１４０ａ、１４０ｂをそれぞれパワー半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂと称する場合もある。
ヒートスプレッダ１６０ａ，１６０ｂは、いわゆる放熱用の部材である。ヒートスプレッダ１６０ａ，１６０ｂは例えば銅等で構成されており、そのような材料によればヒートスプレッダ１６０ａ，１６０ｂは導電性を有する。
ここでは、ヒートスプレッダ１６０ａ，１６０ｂが同じ直方体である場合を例示するが、ヒートスプレッダ１６０ａ，１６０ｂの形状および大きさはこの例に限定されるものではない。
直方体のヒートスプレッダ１６０ａは、互いに表裏の関係にある表面１６１，１６２を有している。図２の図示に合わせて、表面１６１を下面１６１とも称し、表面１６２を上面１６２とも称する。なお、直方体によれば、２つの表面１６１，１６２は平坦であり、互いに並行を成している。
ヒートスプレッダ１６０ａの上面１６２はチップ搭載面として利用され、当該チップ搭載面１６２上には、ＩＧＢＴチップ１２０ａおよびダイオードチップ１４０ａが並んで配置されている。より具体的には、ＩＧＢＴチップ１２０ａの下面１２１およびダイオードチップ１４０ａの下面１４１が、ヒートスプレッダ１６０ａのチップ搭載面１６２に、第１接合部材１８０によって接合されている。第１接合部材１８０は例えば、はんだである。
同様に、もう１つのヒートスプレッダ１６０ｂも下面１６１および上面１６２を有しており、上面１６２がチップ搭載面として利用される。すなわち、ヒートスプレッダ１６０ｂのチップ搭載面１６２に、ＩＧＢＴチップ１２０ｂの下面１２１およびダイオードチップ１４０ｂの下面１４１が、第１接合部材１８０によって接合されている。
図２および図３に示すように、ヒートスプレッダ１６０ａ，１６０ｂのチップ搭載面１６２は同一平面に位置しており、当該同一平面に対して同じ側にヒートスプレッダ１６０ａ，１６０ｂが位置している。また、ヒートスプレッダ１６０ａ，１６０ｂは互いに離隔している。
ここで、ヒートスプレッダ１６０ａに半導体チップ１２０ａ，１４０ａが接合された構造体を、単位構造体２００ａと称することにする。同様に、ヒートスプレッダ１６０ｂに半導体チップ１２０ｂ，１４０ｂが接合された構造体を、単位構造体２００ｂと称することにする。
絶縁シート２１０は、シート状の絶縁部材であり、例えばフィラーが充填されたエポキシ樹脂等で構成されている。絶縁シート２１０は、ヒートスプレッダ１６０ａ，１６０ｂから見て半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂとは反対側に位置しており、絶縁シート２１０上にヒートスプレッダ１６０ａ，１６０ｂが配置されている。より具体的には、絶縁シート２１０は互いに表裏の関係にあるシート表面２１１，２１２を有しており、シート表面２１２にヒートスプレッダ１６０ａ，１６０ｂの下面１６１が固着している。なお、図２の図示に合わせて、シート表面２１１を下面２１１とも称し、シート表面２１２を上面２１２とも称する。
箔状シート２２０は、箔状の導電部材であり、例えば銅、アルミニウム等で構成されている。箔状シート２２０は、絶縁シート２１０から見てヒートスプレッダ１６０ａ，１６０ｂとは反対側に位置し、絶縁シート２１０に対面している。より具体的には、箔状シート２２０は互いに表裏の関係にあるシート表面２２１，２２２を有しており、シート表面２２２に絶縁シート２１０の下面２１１が固着している。なお、図２の図示に合わせて、シート表面２２１を下面２２１とも称し、シート表面２２２を上面２２２とも称する。
ここで、絶縁シート２１０と箔状シート２２０との積層体を、箔付き絶縁シート２３０、箔付き絶縁部材２３０、等と称してもよい。この場合、絶縁シート２１０の上面２１２が箔付き絶縁シート２３０の上面に対応し、箔状シート２２０の下面２２１が箔付き絶縁シート２３０の下面に対応する。
第１電極２５０ａ，２５０ｂおよび第２電極２７０ｂは、パワー半導体モジュール１００の主電流が流れる電極、いわゆる主電極である。かかる点に鑑み、第１電極２５０ａ，２５０ｂを第１主電極２５０ａ，２５０ｂとも称し、第２電極２７０ｂを第２主電極２７０ｂとも称する。なお、主電極を主配線と称することも可能である。
主電極２５０ａ，２５０ｂ，２７０ｂは、基本的には、所定の平面パターン（図４参照）を有する板状部材であり、例えば銅等で構成されている。このため、第１主電極２５０ａ，２５０ｂは互いに表裏の関係にある電極主面２５１，２５２を有し、第２主電極２７０ｂも同様に電極主面２７１，２７２を有している。なお、図２の図示に合わせて、電極主面２５１，２７１を下面２５１，２７１とも称し、電極主面２５２，２７２を上面２５２，２７２とも称する。
第１主電極２５０ａは、単位構造体２００ａに含まれる半導体チップ１２０ａ，１４０ａの上面（すなわち第２チップ主面）１２２，１４２に接合される電極である。具体的には、第１主電極２５０ａの下面２５１が、ＩＧＢＴチップ１２０ａのエミッタ電極およびダイオードチップ１４０ａのアノード電極に、第２接合部材３１０によって接合されている。第２接合部材３１０は例えば、はんだである。
第１主電極２５０ｂは、単位構造体２００ｂに含まれる半導体チップ１２０ｂ，１４０ｂの上面（すなわち第２チップ主面）１２２，１４２に接合される電極である。具体的には、第１主電極２５０ｂの下面２５１が、ＩＧＢＴチップ１２０ｂのエミッタ電極およびダイオードチップ１４０ｂのアノード電極に、第２接合部材３１０によって接合されている。
また、第１主電極２５０ｂは隣のヒートスプレッダ１６０ａへ延在しており、第１主電極２５０ｂの下面２５１は当該隣のヒートスプレッダ１６０ａのチップ搭載面１６２に、第２接合部材３１０によって接合されている。
第２主電極２７０ｂは、単位構造体２００ｂに含まれるヒートスプレッダ１６０ｂに接合される電極である。具体的には、第２主電極２７０ｂの下面２７１が、ヒートスプレッダ１６０ｂのチップ搭載面１６２に、第２接合部材３１０によって接合されている。
第１主電極２５０ａ，２５０ｂは、モールド樹脂４１０の外部へ突出した（したがってモールド樹脂４１０に覆われていない）外部端子部分２５３を有し、第２主電極２７０ｂも同様に外部端子部分２７３を有している。なお、外部端子部分２５３，２７３を単に外部端子２５３，２７３とも称する。
第３電極２９０ａ，２９０ｂは、パワー半導体モジュール１００の制御、監視、管理等に用いられる電極である。なお、主電極である第１電極２５０ａ，２５０ｂおよび第２電極２７０ｂに対し、第３電極２９０ａ，２９０ｂを副電極２９０ａ，２９０ｂとも称することにする。なお、副電極を副配線と称することも可能である。
副電極２９０ａは単位構造体２００ａに対して設けられており、図４には複数の副電極２９０ａが例示されている。各副電極２９０ａは、その用途に応じて、ＩＧＢＴチップ１２０ａの所定箇所（ゲート電極パッド、エミッタ電極パッド、電流検出用の電流センスパッド、温度検出用の温度センスパッド等）に、アルミニウム等のワイヤ３３０によって接続されている。
なお、ワイヤ３３０は、ヒートスプレッダ１６０ａから見て絶縁基板３５０の側へ突出したワイヤループ形状をしている。
副電極２９０ｂは単位構造体２００ｂに対して設けられており、上記の副電極２９０ａと同様に、所定箇所にワイヤ３３０によって接続されている。
なお、副電極２９０ａ，２９０ｂの本数、用途は、ここでの例示に限定されるものではない。
副電極２９０ａ，２９０ｂは、例えば銅等で構成されている。副電極２９０ａ，２９０ｂは、パワー半導体モジュール１００の主電流が流れる電極ではないので、主電極２５０ａ，２５０ｂ，２７０ｂに比べて幅狭である（図４参照）。
副電極２９０ａ，２９０ｂは、モールド樹脂４１０の外部へ突出した（したがってモールド樹脂４１０に覆われていない）外部端子部分２９３を有している。なお、外部端子部分２９３を単に外部端子２９３とも称する。
ここで、上記電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂは、これらの電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂのパターンが予め一体的に形成されたリードフレームによって供給される。図７に、そのようなリードフレーム５００の平面図を例示する。リードフレーム５００を用いた、パワー半導体モジュール１００の製造方法は後述する。
図１〜図５に戻り、絶縁基板３５０は、絶縁層３６０と第１導電層３７０と第２導電層３８０とを含んだ板状部材である。
絶縁層３６０は例えば、フィラーが充填されたエポキシ樹脂、セラミック等で構成されており、互いに表裏の関係にある主面３６１，３６２を有している。図２の図示に合わせて、主面３６１を下面３６１とも称し、主面３６２を上面３６２とも称する。
第１導電層３７０は絶縁層３６０の下面３６１上に設けられ、第２導電層３８０は絶縁層３６０の上面３６２上に設けられている。導電層３７０，３８０は例えば銅等で構成されている。
第１導電層３７０は、図５に例示されるように、互いに離隔した２つの部分３７１，３７２を、下面３６１上の所定の位置に有している。すなわち、第１導電層３７０は、平面パターンにおいて２分割されている。一方、第２導電層３８０は、図１に例示されるように、分割されることなく、絶縁層３６０の上面３６２の全面に広がっている。
ここで、絶縁層３６０と導電層３７０，３８０との積層体において、絶縁基板３５０の基板主面３５１，３５２が次のように把握される。基板主面３５１（図２の図示に合わせて下面３５１とも称する）は、絶縁層３６０の下面３６１のうちで第１導電層３７０に接触していない部分と、第１導電層３７０のうちで絶縁層３６０に接触していない面とで構成される。基板主面３５２（図２の図示に合わせて上面３５２とも称する）は、第２導電層３８０のうちで絶縁層３６０とは反対側に位置する面で構成される。
なお、上記例とは異なり第２導電層３８０が絶縁層３６０の上面３６２の全面を覆っていない場合、基板主面３５２は、絶縁層３６０の上面３６２のうちで第２導電層３８０に接触していない部分と、第２導電層３８０のうちで絶縁層３６０に接触していない面とで構成される。
絶縁基板３５０は電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂから見て半導体チップ１２０ａ，１４０ａ，１２０ｂ，１４０ｂとは反対側に位置しており、第１導電層３７０が電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂに向けられている。第１導電層３７０の一方の分割部分３７１は第１主電極２５０ａの上面２５２に第３接合部材４００によって接合され、第１導電層３７０の他方の分割部分３７２は第１主電極２５０ｂの上面２５２に第３接合部材４００によって接合されている。第３接合部材４００は例えば、はんだである。
モールド樹脂４１０は例えばエポキシ樹脂等である。モールド樹脂４１０は、各電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂの外部端子部分２５３，２７３，２９３と、箔付き絶縁部材２３０の下面２２１（すなわち、絶縁部材２３０のうちで半導体チップ１２０ａ，１４０ａ，１２０ｂ，１４０ｂから遠い側の面）と、絶縁基板３５０の上面３５２（すなわち、絶縁基板３５０のうちで半導体チップ１２０ａ，１４０ａ，１２０ｂ，１４０ｂから遠い側の面）とが露出する状態で、単位構造体２００ａ，２００ｂおよびワイヤ３３０を封止している。すなわち、単位構造体２００ａ，２００ｂと、電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂのうちで外部端子部分２５３，２７３，２９３以外の部分と、ワイヤ３３０とは、モールド樹脂４１０内に埋まっている。
なお、図２および図３の例では、箔付き絶縁部材２３０の上記露出面２２１および絶縁基板３５０の上記露出面３５２は、モールド樹脂４１０の外表面と、段差無く連続している。
箔付き絶縁部材２３０の上記露出面２２１および絶縁基板３５０の上記露出面３５２のそれぞれに対し、熱伝導性グリース等を介して、不図示の冷却器（換言すれば放熱器）が搭載される。
このような構造によれば、ヒートスプレッダ１６０ａによってＩＧＢＴ１２０ａのコレクタ電極とダイオード１４０ａのカソード電極とが接続され、第１主電極２５０ａによってＩＧＢＴ１２０ａのエミッタ電極とダイオード１４０ａのアノード電極とが接続される。すなわち、図６の回路図に示すように、ＩＧＢＴ１２０ａとダイオード１４０ａとが逆並列に接続される。同様に、ＩＧＢＴ１２０ｂとダイオード１４０ｂとが、ヒートスプレッダ１６０ｂと第１主電極２５０ｂによって逆並列に接続される。
また、第１主電極２５０ｂが隣のヒートスプレッダ１６０ａに接続されている。これにより、ＩＧＢＴ１２０ｂのエミッタ電極とダイオード１４０ｂのアノード電極とが、ＩＧＢＴ１２０ａのコレクタ電極とダイオード１４０ａのカソード電極とに接続される。すなわち、図６に示すように、ＩＧＢＴ１２０ｂとダイオード１４０ｂによって構成された上記の逆並列回路が、ＩＧＢＴ１２０ａとダイオード１４０ａによって構成された上記の逆並列回路と直列接続される。
第１主電極２５０ａ，２５０ｂのそれぞれはモールド樹脂４１０の外部に外部端子２５３を有し、ヒートスプレッダ１６０ｂに接続された第２主電極２７０ｂはモールド樹脂４１０の外部に外部端子２７３を有している。第２主電極２７０ｂの外部端子２７３と第１主電極２５０ｂの外部端子２５３との間には、ＩＧＢＴ１２０ａ，１２０ｂおよびダイオード１４０ａ，１４０ｂに印加する主電圧が供給される。
また、ＩＧＢＴ１２０ａのゲート電極には、副電極２９０ａの外部端子２９３から、ＩＧＢＴ１２０ａにスイッチ動作を行わせるためのスイッチ制御電圧が印加される。より具体的には、ＩＧＢＴ１２０ａのゲート電極に接続されている外部端子２９３と、ＩＧＢＴ１２０ａのエミッタ電極に接続されている外部端子２９３との間に、スイッチ制御電圧が印加される。同様にして、ＩＧＢＴ１２０ｂにもスイッチ制御電圧が印加される。
半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂに電流が流れることにより、これらの半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂが発熱する。発生した熱は、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂの下面１２１，１４１から接合部材１８０とヒートスプレッダ１６０ａ，１６０ｂと絶縁シート２１０と箔状シート２２０とを通って箔状シート２２０側の冷却器（図示略）に伝達される。また、発生した熱は、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂの上面１２２，１４２から、接合部材３１０と第１主電極２５０ａ，２５０ｂと接合部材４００と絶縁基板３５０とを通って、絶縁基板３５０側の冷却器（図示略）に伝達される。これにより、上記２つの冷却器によって放熱され、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂが冷却される。
特に、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂから冷却器へ至る伝熱経路を構成する各部材には、モールド樹脂４１０に比べて熱伝導性が高い材料が採用される。
このように、パワー半導体モジュール１００は、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂの下面１２１，１４１側と上面１２２，１４２側の両方から放熱する。このため、従来の片側のみから冷却する構造に比べて、高い冷却性能が得られる。
また、冷却器がアルミニウム、銅等の金属で構成されている場合であっても、パワー半導体モジュール１００と冷却器とを、更なる絶縁部材を介在させることなく、接触させることができる。なぜならば、パワー半導体モジュール１００が絶縁シート２１０および絶縁基板３５０を内蔵しているからである。
具体的には、ヒートスプレッダ１６０ａ，１６０ｂは主電流経路の一部を構成するが、ヒートスプレッダ１６０ａ，１６０ｂは絶縁シート２１０とモールド樹脂４１０の存在によって外部に露出していない。よって、ヒートスプレッダ１６０ａ，１６０ｂと冷却器との間には絶縁性が確保されている。
また、主電極２５０ａ，２５０ｂ，２７０ｂは、外部端子２５３，２７３を除いて、絶縁基板３５０とモールド樹脂４１０の存在によって外部に露出していない。なお、外部端子２５３，２７３は、冷却器の搭載面とは異なる面から引き出されている。よって、主電極２５０ａ，２５０ｂ，２７０ｂと冷却器との間には絶縁性が確保されている。
なお、上記の冷却性能の向上および絶縁性の確保は、箔状シート２２０と絶縁基板３５０の第２導電層３８０とのうちの一方または両方が無くても、得られる。また、以下で説明する各種の効果についても、箔状シート２２０と絶縁基板３５０の第２導電層３８０とのうちの一方または両方が無くても、得られるものがある。
次に、パワー半導体モジュール１００の製造方法を説明する。
ＩＧＢＴチップ１２０ａおよびダイオードチップ１４０ａを、ヒートスプレッダ１６０ａ上に第１接合部材１８０で接合する。同様に、ＩＧＢＴチップ１２０ｂおよびダイオードチップ１４０ｂを、ヒートスプレッダ１６０ｂ上に第１接合部材１８０で接合する。
次に、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂ等が、電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂのパターンが予め一体的に形成されたリードフレーム５００（図７参照）と接合される。
具体的には、リードフレーム５００中の第１主電極２５０ａを、ＩＧＢＴチップ１２０ａのエミッタ電極とダイオードチップ１４０ａのアノード電極に第２接合部材３１０で接合する。リードフレーム５００中の第１主電極２５０ｂを、ＩＧＢＴチップ１２０ｂのエミッタ電極とダイオードチップ１４０ｂのアノード電極とヒートスプレッダ１６０ａの上面１６２とに第２接合部材３１０で接合する。リードフレーム５００中の第２主電極２７０ｂを、ヒートスプレッダ１６０ｂの上面１６２に第２接合部材３１０で接合する。
リードフレーム５００を利用することによって、上記各所の接合を同時に行うことができる。
また、リードフレーム５００中の各第３電極（副電極）２９０ａ，２９０ｂを、所定箇所（ＩＧＢＴチップ１２０ａ，１２０ｂのゲート電極パッド、エミッタ電極パッド、電流検出用センスパッド、温度検出用センスパッド等）に、ワイヤ３３０で接続する。
その後、リードフレーム５００中の第１主電極２５０ａ，２５０ｂと、絶縁基板３５０の第１導電層３７０の分割部分３７１，３７２とを、第３接合部材４００で接合する。
次に、以上のように製造された構成物（製造途中品）を、モールド金型内に収容し、モールド樹脂で封止する。
具体的には、箔状シート２２０と絶縁シート２１０とが予め積層・固着された箔付き絶縁シート２３０を、モールド金型の樹脂注入空間内に配置する。あるいは、箔状シート２２０と絶縁シート２１０とをこの順番で、樹脂注入空間に積層する。その後、上記の製造途中品を、チップ搭載面１６２とは反対側の表面１６１（図２の図示で言うところの下面１６１）をモールド金型内の絶縁シート２１０に向けて、絶縁シート２１０上に配置する。そして、樹脂注入空間内にモールド樹脂４１０用の封止材料を流し込む。
なお、モールド樹脂４１０が、電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂの外部端子部分２５３，２７３，２９３と、箔付き絶縁部材２３０のうちで半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂから遠い側に位置するシート表面２２１と、絶縁基板３５０のうちで半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂから遠い側に位置する基板主面３５２を覆わないように、例えばモールド金型の樹脂注入空間が設計されている。
封止後、リードフレーム５００の外周部と電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂとの接続部分と、主電極２５０ａ，２５０ｂ，２７０ｂ間の接続部分と、副電極２９０ａ，２９０ｂ間の接続部分とを切断する。これにより、パワー半導体モジュール１００が得られる。
上記のようにリードフレーム５００を利用することにより、主電極２５０ａ，２５０ｂ，２７０ｂを所定箇所に、同時に接合することができる。すなわち、既に分離している電極を順次、接合する製造方法に比べて、電気的な配線を容易に形成することができる。また、リードフレーム５００によれば、電極２５０ａ，２５０ｂ，２７０ｂ，２９０ａ，２９０ｂが、内部接続部分（半導体チップ、ヒートスプレッダまたはワイヤに接続される部分）と、外部端子部分２５３，２７３，２９３とを一体化した部材として供給される。このため、外部端子を別途、設ける必要がない。したがって、製造工程数、部品点数等を削減して、製造コストを低減することができる。
また、絶縁基板３５０の第１導電層３７０は分割されており、一方の分割部分３７１は第１主電極２５０ａに接合され、他方の分割部分３７２は第１主電極２５０ｂに接合される。このため、主電極２５０ａ，２５０ｂ間の絶縁性が確保される。すなわち、電位が異なる主電極２５０ａ，２５０ｂに対して別々の絶縁基板を設ける必要がなく、単一の絶縁基板３５０で足りる。したがって、部品点数、製造工程数等を削減して、製造コストを低減することができる。
また、単一の絶縁基板３５０によれば、冷却器に対して平坦面を容易に提供でき、その結果、絶縁基板３５０と冷却器とを良好に密着させることができる。
また、単一の絶縁基板３５０によれば、分割部分３７１のうちでリードフレーム５００に接合される面と、分割部分３７２のうちでリードフレーム５００に接合される面とを、同一平面（図２および図３中の５−５線を参照）上に位置させることが容易である。他方、リードフレーム５００によれば、第１主電極２５０ａのうちで絶縁基板３５０に接合される面と、第１主電極２５０ｂのうちで絶縁基板３５０に接合される面とを、同一平面（図２および図３中の４−４線を参照）上に位置させることが容易である。
したがって、絶縁基板３５０が傾くことがなく、容易に、絶縁基板３５０と第１主電極２５０ａ，２５０ｂとを接合することができる。
絶縁基板３５０が傾いていないことは、絶縁基板３５０の上面３５２とモールド金型の内壁面との間にすき間が形成されるのを防ぐことができる。これにより、封止工程においてモールド樹脂が絶縁基板３５０の上面３５２に載るのを防ぎ、当該上面３５２を露出させやすくなる。
また、絶縁基板３５０の第１導電層３７０が分割されていることにより、絶縁層３６０の下面３６１においてモールド樹脂４１０と接触する面積が増える。具体的には、絶縁層３６０の下面３６１のうちで分割部分３７１，３７２の間の領域は、当該分割部分３７１，３７２が繋がっている場合に比べて、絶縁層３６０とモールド樹脂４１０との接触面積の増大に寄与する。金属製の分割部分３７１，３７２に比べて樹脂製の絶縁層３６０の方がモールド樹脂４１０との密着性（換言すれば、接着性）が良好であるので、絶縁層３６０とモールド樹脂４１０との接触面積の増大は、絶縁層３６０の絶縁信頼性、絶縁層３６０とモールド樹脂４１０との界面の絶縁信頼性、等を向上可能である。
また、第１導電層３７０が分割されていることにより、第１導電層３７０が絶縁層３６０に及ぼす熱応力を緩和可能である。
ここで、上記では絶縁基板３５０の第２導電層３８０が分割されていない場合を例示したが（図１参照）、当該第２導電層３８０を分割してもよい。図８に、第２導電層３８０を２つの部分３８１，３８２に分割した例を示す。図８の例では、概略として、分割部分３８１は第１導電層３７０の分割部分３７１を絶縁層３６０の上面３６２に投影した領域に設けられ、分割部分３８２は第１導電層３７０の分割部分３７２を絶縁層３６０の上面３６２に投影した領域に設けられている。但し、第２導電層３８０の分割数、分割パターン（換言すれば平面パターン）等はこの例に限定されるものではない。第２導電層３８０が分割されていることにより、第２導電層３８０が絶縁層３６０に及ぼす熱応力を緩和可能である。
第１導電層３７０は３つ以上の部分に分割することも可能である。また、第１導電層３７０の分割数は第２導電層３８０の分割数と異なっていてもよい。第１導電層３７０の最小分割数は、第１導電層３７０に接続される第１主電極の個数や電位等に鑑みて、決まる。パワー半導体モジュール１００の場合、第１導電層３７０は電位の異なる２つの第１主電極２５０ａ，２５０ｂと接続されるので、第１導電層３７０の最小分割数は２である。すなわち、第１導電層３７０は２つ以上に分割可能である。なお、１つの第１主電極に対して複数の分割部分が接合していてもよい。
導電層３７０，３８０の分割数が多くなるに従って、分割に起因した上記各種効果を向上させることが可能である。
＜実施の形態２＞
図９〜図１２に、実施の形態２に係るパワー半導体モジュール１００Ｂの構造図を示す。具体的には、図９はパワー半導体モジュール１００Ｂの平面図（上面図）である。図１０は図９中の矢印１０の方向からパワー半導体モジュール１００Ｂを見た場合の側面図である。図１１は図１０中の１１−１１線の位置において矢印の方向からパワー半導体モジュール１００Ｂを見た場合の平面図である。図１２は図１０中の１２−１２線の位置において矢印の方向からパワー半導体モジュール１００Ｂを見た場合の平面図である。なお、図１０〜図１２では、説明のために、モールド樹脂４１０（参考のためにその外形を二点鎖線で示す）を取り除いた状態を図示している。また、図１３にパワー半導体モジュール１００Ｂの回路図を示す。
図９〜図１２の例によれば、パワー半導体モジュール１００Ｂは、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈと、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈと、第１電極２５０ｃ〜２５０ｅ，２５０ｆｇｈと、第２電極２７０ｃｄｅ，２７０ｆ〜２７０ｈと、第３電極２９０ｃ〜２９０ｈと、絶縁基板３５０Ｂとを含んでいる。
また、パワー半導体モジュール１００Ｂは、実施の形態１で例示した、第１接合部材１８０と、絶縁シート２１０と、箔状シート２２０と、第２接合部材３１０と、ワイヤ３３０と、第３接合部材４００と、モールド樹脂４１０とを含んでいる。
半導体チップ１２０ｃ〜１２０ｈは、ここではＩＧＢＴチップであり、実施の形態１で例示したＩＧＢＴチップ１２０ａ，１２０ｂと同様に構成されている。半導体チップ１４０ｃ〜１４０ｈは、ここではダイオードチップであり、実施の形態１で例示したダイオードチップ１４０ａ，１４０ｂと同様に構成されている。ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈは、実施の形態１で例示したヒートスプレッダ１６０ａ，１６０ｂと同様に構成されている。
ヒートスプレッダ１６０ｃｄｅには、ＩＧＢＴチップ１２０ｃ〜１２０ｅおよびダイオードチップ１４０ｃ〜１４０ｅが、第１接合部材１８０によって接合されている。より具体的には、ＩＧＢＴチップ１２０ｃ〜１２０ｅのコレクタ面１２１（図２参照）およびダイオードチップ１４０ｃ〜１４０ｅのカソード面１４１（図２参照）が、ヒートスプレッダ１６０ｃｄｅのチップ搭載面１６２（図２参照）に接合されている。
同様に、ヒートスプレッダ１６０ｆにはＩＧＢＴチップ１２０ｆおよびダイオードチップ１４０ｆが接合され、ヒートスプレッダ１６０ｇにはＩＧＢＴチップ１２０ｇおよびダイオードチップ１４０ｇが接合され、ヒートスプレッダ１６０ｈにはＩＧＢＴチップ１２０ｈおよびダイオードチップ１４０ｈが接合されている。
ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈのチップ搭載面１６２は同一平面に位置しており、当該同一平面に対して同じ側にヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈが位置している。また、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈは互いに離隔している。
ここで、パワー半導体モジュール１００Ｂは４つの単位構造体２００ｃｄｅ，２００ｆ，２００ｇ，２００ｈを含んでいる。具体的には、単位構造体２００ｃｄｅはヒートスプレッダ１６０ｃｄｅに半導体チップ１２０ｃ〜１２０ｅ，１４０ｃ〜１４０ｅが接合された構造を有している。単位構造体２００ｆはヒートスプレッダ１６０ｆに半導体チップ１２０ｆ，１４０ｆが接合された構造を有し、単位構造体２００ｇはヒートスプレッダ１６０ｇに半導体チップ１２０ｇ，１４０ｇが接合された構造を有し、単位構造体２００ｈはヒートスプレッダ１６０ｈに半導体チップ１２０ｈ，１４０ｈが接合された構造を有している。
絶縁シート２１０は、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈから見て半導体チップ１２０ｃ〜１２０ｈ，１４０ａ〜１４０ｈとは反対側に位置しており、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈの下面１６１（図２参照）に固着している。箔状シート２２０は、絶縁シート２１０から見てヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈとは反対側に位置しており、絶縁シート２１０に固着している。
第１電極２５０ｃ〜２５０ｈおよび第２電極２７０ｃｄｅ，２７０ｆ〜２７０ｈは、パワー半導体モジュール１００Ｂの主電流が流れる電極、いわゆる主電極である。主電極２５０ｃ〜２５０ｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈは、実施の形態１で例示した主電極２５０ａ，２５０ｂ，２７０ｂと同様に、基本的には、所定の平面パターン（図１１参照）を有する板状部材である。
第１主電極２５０ｃは、単位構造体２００ｃｄｅに含まれる半導体チップ１２０ｃ，１４０ｃの上面１２２，１４２（図２参照）に接合される電極である。具体的には、第１主電極２５０ｃの下面２５１（図２参照）が、ＩＧＢＴチップ１２０ｃのエミッタ電極およびダイオードチップ１４０ｃのアノード電極に、第２接合部材３１０によって接合されている。同様に、第１主電極２５０ｄはＩＧＢＴチップ１２０ｄのエミッタ電極およびダイオードチップ１４０ｄのアノード電極に接合され、第１主電極２５０ｅはＩＧＢＴチップ１２０ｅのエミッタ電極およびダイオードチップ１４０ｅのアノード電極に接合されている。
また、第１主電極２５０ｃは隣のヒートスプレッダ１６０ｆへ延在しており、第１主電極２５０ｃの下面２５１は当該隣のヒートスプレッダ１６０ｆのチップ搭載面１６２に、第２接合部材３１０によって接合されている。同様に、第１主電極２５０ｄは隣のヒートスプレッダ１６０ｇに接合され、第１主電極２５０ｅは隣のヒートスプレッダ１６０ｈに接合されている。
第１主電極２５０ｆｇｈは、単位構造体２００ｆ〜２００ｈに含まれる半導体チップ１２０ｆ〜１２０ｈ，１４０ｆ〜１４０ｈの上面１２２，１４２（図２参照）に接合される電極である。具体的には、第１主電極２５０ｆｇｈの下面２５１（図２参照）が、ＩＧＢＴチップ１２０ｆ〜１２０ｈのエミッタ電極およびダイオードチップ１４０ｆ〜１４０ｈのアノード電極に、第２接合部材３１０によって接合されている。
第２主電極２７０ｃｄｅは、単位構造体２００ｃｄｅに含まれるヒートスプレッダ１６０ｃｄｅに接合される電極である。具体的には、第２主電極２７０ｃｄｅの下面２７１（図２参照）が、ヒートスプレッダ１６０ｃｄｅのチップ搭載面１６２（図２参照）に、第２接合部材３１０によって接合されている。同様に、第２主電極２７０ｆはヒートスプレッダ１６０ｆに接合され、第２主電極２７０ｇはヒートスプレッダ１６０ｇに接合され、第２主電極２７０ｈはヒートスプレッダ１６０ｈに接合されている。
ここで、主電極２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈは、モールド樹脂４１０の外部へ突出した外部端子２５３，２７３を有している。これに対し、主電極２５０ｃ〜２５０ｅは、外部端子２５３を有していない。
第３電極２９０ｃ〜２９０ｈは、パワー半導体モジュール１００Ｂの制御、監視、管理等に用いられる電極、いわゆる副電極である。第３電極２９０ｃ〜２９０ｈは、主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈに比べて幅狭である（図１１参照）。
図１１の例によれば、複数の副電極２９０ｃがそれぞれ、その用途に応じて、ＩＧＢＴチップ１２０ｃの所定箇所（ゲート電極パッド、エミッタ電極パッド、電流検出用の電流センスパッド、温度検出用の温度センスパッド等）に、ワイヤ３３０によって接続されている。同様に、複数の副電極２９０ｄがＩＧＢＴチップ１２０ｄにワイヤ３３０で接続され、複数の副電極２９０ｅがＩＧＢＴチップ１２０ｅにワイヤ３３０で接続されている。すなわち、副電極２９０ｃ〜２９０ｅは単位構造体２００ｃｄｅに対して設けられている。
また、同様に、複数の副電極２９０ｆがＩＧＢＴチップ１２０ｆにワイヤ３３０で接続され、複数の副電極２９０ｇがＩＧＢＴチップ１２０ｇにワイヤ３３０で接続され、複数の副電極２９０ｈがＩＧＢＴチップ１２０ｈにワイヤ３３０で接続されている。すなわち、副電極２９０ｆ，２９０ｇ，２９０ｈは単位構造体２００ｆ，２００ｇ，２００ｈに対してそれぞれ設けられている。
副電極２９０ｃ〜２９０ｈは、モールド樹脂４１０の外部へ突出した外部端子２９３を有している。
ここで、上記電極２５０ｃ〜２５０ｅ，２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈは、これらの電極２５０ｃ〜２５０ｅ，２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈのパターンが予め一体的に形成されたリードフレームによって提供される。図１４に、そのようなリードフレーム５００Ｂの平面図を例示する。リードフレーム５００Ｂを用いた、パワー半導体モジュール１００Ｂの製造方法は後述する。
図９〜図１１に戻り、絶縁基板３５０Ｂは、絶縁層３６０と第１導電層３７０Ｂと第２導電層３８０とを含んだ板状部材である。絶縁層３６０および第２導電層３８０は、実施の形態１と同様に構成されている。
第１導電層３７０Ｂは、平面パターンが異なる点を除いて、実施の形態１で例示した第１導電層３７０と同様に構成されている。すなわち、第１導電層３７０Ｂは、図１２に示すように、４つの部分３７３〜３７６に分割されている。分割部分３７３は第１主電極２５０ｃの上面２５２に第３接合部材４００によって接合されている。同様に、分割部分３７４は第１主電極２５０ｄに接合され、分割部分３７５は第１主電極２５０ｅに接合され、分割部分３７６は第１主電極２５０ｆｇｈに接合されている。
モールド樹脂４１０は、実施の形態１と同様に設けられている。すなわち、モールド樹脂４１０は、各電極２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈの外部端子部分２５３，２７３，２９３と、箔付き絶縁部材２３０の下面２２１（図２参照）と、絶縁基板３５０の上面３５２（図２参照）とが露出する状態で、単位構造体２００ｃｄｅ，２００ｆ，２００ｇ，２００ｈおよびワイヤ３３０を封止している。なお、主電極２５０ｃ〜２５０ｅは外部端子を有していないので、当該主電極２５０ｃ〜２５０ｅの全体がモールド樹脂４１０の外部に露出していない。
箔付き絶縁部材２３０の上記露出面２２１および絶縁基板３５０の上記露出面３５２のそれぞれに対し、熱伝導性グリース等を介して、不図示の冷却器（換言すれば放熱器）が搭載される。
このような構造によれば、ヒートスプレッダ１６０ｃｄｅによってＩＧＢＴ１２０ｃのコレクタ電極とダイオード１４０ｃのカソード電極とが接続され、第１主電極２５０ｃによってＩＧＢＴ１２０ｃのエミッタ電極とダイオード１４０ｃのアノード電極とが接続される。すなわち、図１３の回路図に示すように、ＩＧＢＴ１２０ｃとダイオード１４０ｃとが逆並列に接続される。同様に、ＩＧＢＴ１２０ｄとダイオード１４０ｄとが、ヒートスプレッダ１６０ｃｄｅと第１主電極２５０ｄによって逆並列に接続され、ＩＧＢＴ１２０ｅとダイオード１４０ｅとが、ヒートスプレッダ１６０ｃｄｅと第１主電極２５０ｅによって逆並列に接続される。
同様に、ＩＧＢＴ１２０ｆとダイオード１４０ｆとが、ヒートスプレッダ１６０ｆと第１主電極２５０ｆｇｈによって逆並列に接続され、ＩＧＢＴ１２０ｇとダイオード１４０ｇとが、ヒートスプレッダ１６０ｇと第１主電極２５０ｆｇｈによって逆並列に接続され、ＩＧＢＴ１２０ｈとダイオード１４０ｈとが、ヒートスプレッダ１６０ｈと第１主電極２５０ｆｇｈによって逆並列に接続される。
また、第１主電極２５０ｃは隣のヒートスプレッダ１６０ｆに接続されているので、ＩＧＢＴ１２０ｃのエミッタ電極とダイオード１４０ｃのアノード電極とが、ＩＧＢＴ１２０ｆのコレクタ電極とダイオード１４０ｆのカソード電極とに接続される。すなわち、図１３に示すように、ＩＧＢＴ１２０ｃとダイオード１４０ｃによって構成された上記の逆並列回路が、ＩＧＢＴ１２０ｆとダイオード１４０ｆによって構成された上記の逆並列回路と直列接続される。
同様に、ＩＧＢＴ１２０ｄとダイオード１４０ｄによって構成された上記の逆並列回路が、ＩＧＢＴ１２０ｇとダイオード１４０ｇによって構成された上記の逆並列回路と直列接続される。また、ＩＧＢＴ１２０ｅとダイオード１４０ｅによって構成された上記の逆並列回路が、ＩＧＢＴ１２０ｈとダイオード１４０ｈによって構成された上記の逆並列回路と直列接続される。
また、ＩＧＢＴ１２０ｃ，１２０ｄ，１２０ｅのコレクタ電極とダイオード１４０ｃ，１４０ｄ，１４０ｅのカソード電極とは、ヒートスプレッダ１６０ｃｄｅによって、互いに接続される。他方、ＩＧＢＴ１２０ｆ，１２０ｇ，１２０ｈのエミッタ電極とダイオード１４０ｆ，１４０ｇ，１４０ｈのアノード電極とは、第１主電極２５０ｆｇｈによって、互いに接続される。
このため、図１３に示すように、ヒートスプレッダ１６０ｃｄｅと第１主電極２５０ｆｇｈとの間に、ＩＧＢＴ１２０ｃ，１２０ｆとダイオード１４０ｃ，１４０ｆによって構成された上記の直列回路と、ＩＧＢＴ１２０ｄ，１２０ｇとダイオード１４０ｄ，１４０ｇによって構成された上記の直列回路と、ＩＧＢＴ１２０ｅ，１２０ｈとダイオード１４０ｅ，１４０ｈによって構成された上記の直列回路とが、並列接続される。
第１主電極２５０ｆｇｈの外部端子２５３と第２主電極２７０ｃｄｅの外部端子２７３との間には、ＩＧＢＴ１２０ｃ〜１２０ｈおよびダイオード１４０ｃ〜１４０ｈに印加する主電圧が供給される。また、ＩＧＢＴ１２０ｃのゲート電極には、副電極２９０ｃの外部端子２９３から、スイッチ制御電圧が印加される。より具体的には、ＩＧＢＴ１２０ｃのゲート電極に接続されている外部端子２９３と、ＩＧＢＴ１２０ｃのエミッタ電極に接続されている外部端子２９３との間に、スイッチ制御電圧が印加される。同様にして、ＩＧＢＴ１２０ｄ〜１２０ｈにもスイッチ制御電圧が印加される。
半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈに電流が流れることにより、これらの半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈが発熱する。発生した熱は、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈの下面１２１，１４１から接合部材１８０とヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈと絶縁シート２１０と箔状シート２２０とを通って箔状シート２２０側の冷却器（図示略）に伝達される。また、発生した熱は、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈの上面１２２，１４２から、接合部材３１０と第１主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈと接合部材４００と絶縁基板３５０Ｂとを通って、絶縁基板３５０Ｂ側の冷却器（図示略）に伝達される。これにより、上記２つの冷却器によって放熱され、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈが冷却される。
特に、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈから冷却器へ至る伝熱経路を構成する各部材には、モールド樹脂４１０に比べて熱伝導性が高い材料が採用される。
このように、パワー半導体モジュール１００Ｂは、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈの下面１２１，１４１側と上面１２２，１４２側の両方から放熱する。このため、従来の片側のみから冷却する構造に比べて、高い冷却性能が得られる。
また、冷却器がアルミニウム、銅等の金属で構成されている場合であっても、パワー半導体モジュール１００Ｂと冷却器とを、更なる絶縁部材を介在させることなく、接触させることができる。なぜならば、パワー半導体モジュール１００Ｂが絶縁シート２１０および絶縁基板３５０Ｂを内蔵しているからである。
具体的には、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈは主電流経路の一部を構成するが、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈは絶縁シート２１０とモールド樹脂４１０の存在によって外部に露出していない。よって、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈと冷却器との間には絶縁性が確保されている。
また、主電極２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈは、外部端子２５３，２７３を除いて、絶縁基板３５０Ｂとモールド樹脂４１０の存在によって外部に露出していない。なお、主電極２５０ｃ〜２５０ｅは外部端子を有していないので、当該主電極２５０ｃ〜２５０ｅは全体が外部に露出していない。なお、外部端子２５３，２７３は、冷却器の搭載面とは異なる面から引き出されている。よって、主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈと冷却器との間には絶縁性が確保されている。
なお、上記の冷却性能の向上および絶縁性の確保は、箔状シート２２０と絶縁基板３５０Ｂの第２導電層３８０とのうちの一方または両方が無くても、得られる。また、以下で説明する各種の効果についても、箔状シート２２０と絶縁基板３５０Ｂの第２導電層３８０とのうちの一方または両方が無くても、得られるものがある。
パワー半導体モジュール１００Ｂは、実施の形態１に係るパワー半導体モジュール１００と同様に製造可能である。
具体的には、ＩＧＢＴチップ１２０ｃ〜１２０ｅおよびダイオードチップ１４０ｃ〜１４０ｅを、ヒートスプレッダ１６０ｃｄｅ上に第１接合部材１８０で接合する。また、ＩＧＢＴチップ１２０ｆおよびダイオードチップ１４０ｆを、ヒートスプレッダ１６０ｆ上に第１接合部材１８０で接合する。同様に、ＩＧＢＴチップ１２０ｇおよびダイオードチップ１４０ｇをヒートスプレッダ１６０ｇ上に接合し、ＩＧＢＴチップ１２０ｈおよびダイオードチップ１４０ｈをヒートスプレッダ１６０ｈ上に接合する。
次に、半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈ等が、電極２５０ｃ〜２５０ｅ，２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈのパターンが予め一体的に形成されたリードフレーム５００Ｂ（図１４参照）と接合される。
具体的には、リードフレーム５００Ｂ中の第１主電極２５０ｃを、ＩＧＢＴチップ１２０ｃのエミッタ電極とダイオードチップ１４０ｃのアノード電極とヒートスプレッダ１６０ｆの上面１６２とに、第２接合部材３１０で接合する。同様に、リードフレーム５００Ｂ中の第１主電極２５０ｄを、ＩＧＢＴチップ１２０ｄとダイオードチップ１４０ｄとヒートスプレッダ１６０ｇとに接合し、リードフレーム５００Ｂ中の第１主電極２５０ｅを、ＩＧＢＴチップ１２０ｅとダイオードチップ１４０ｅとヒートスプレッダ１６０ｈとに接合する。
また、リードフレーム５００Ｂ中の第１主電極２５０ｆｇｈを、ＩＧＢＴチップ１２０ｆ〜１２０ｈのエミッタ電極とダイオードチップ１４０ｆ〜１４０ｈのアノード電極とに、第２接合部材３１０で接合する。
また、リードフレーム５００Ｂ中の第２主電極２７０ｃｄｅ，２７０ｆ〜２７０ｈを、ヒートスプレッダ１６０ｃｄｅ，１６０ｆ〜１６０ｈの上面１６２に第２接合部材３１０で接合する。
リードフレーム５００Ｂを利用することによって、上記各所の接合を同時に行うことができる。
また、リードフレーム５００Ｂ中の各第３電極（副電極）２９０ｅ〜２９０ｈを、所定箇所（ＩＧＢＴチップ１２０ｃ〜１２０ｈのゲート電極パッド、エミッタ電極パッド、電流検出用センスパッド、温度検出用センスパッド等）に、ワイヤ３３０で接続する。
その後、リードフレーム５００Ｂ中の第１主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈと、絶縁基板３５０Ｂの第１導電層３７０Ｂの分割部分３７３〜３７６とを、第３接合部材４００で接合する。
次に、以上のように製造された構成物（製造途中品）を、モールド金型内に収容し、モールド樹脂で封止する。具体的には、実施の形態１と同様に、箔状シート２２０と絶縁シート２１０とをモールド金型の樹脂注入空間内に配置し、その後、絶縁シート２１０上に上記の製造途中品を配置する。そして、樹脂注入空間内にモールド樹脂４１０用の材料を流し込む。
なお、モールド樹脂４１０が、電極２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈの外部端子部分２５３，２７３，２９３と、箔付き絶縁シート２３０のうちで半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈから遠い側に位置するシート表面２２１（図２参照）と、絶縁基板３５０Ｂのうちで半導体チップ１２０ｃ〜１２０ｈ，１４０ｃ〜１４０ｈから遠い側に位置する基板主面３５２（図２参照）を覆わないように、例えばモールド金型の樹脂注入空間が設計されている。
封止後、実施の形態１と同様に、パワー半導体モジュール１００Ｂをリードフレーム５００Ｂから切り離す。
上記のようにリードフレーム５００Ｂを利用することにより、主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈを所定箇所に、同時に接合することができる。すなわち、既に分離している電極を順次、接合する製造方法に比べて、電気的な配線を容易に形成することができる。また、リードフレーム５００Ｂによれば、電極２５０ｆｇｈ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２９０ｃ〜２９０ｈが、内部接続部分（半導体チップ、ヒートスプレッダまたはワイヤに接続される部分）と、外部端子部分２５３，２７３，２９３とを一体化した部材として供給される。このため、外部端子を別途、設ける必要がない。したがって、製造工程数、部品点数等を削減して、製造コストを低減することができる。
また、絶縁基板３５０Ｂの第１導電層３７０Ｂは分割されており、分割部分３７３〜３７６は第１主電極２５０ｃ〜２５０ｈ，２５０ｆｇｈに接合される。このため、主電極２５０ｃ〜２５０ｈ，２５０ｆｇｈ間の絶縁性が確保される。すなわち、電位が異なる主電極２５０ｃ〜２５０ｈ，２５０ｆｇｈに対して別々の絶縁基板を設ける必要がなく、単一の絶縁基板３５０Ｂで足りる。したがって、部品点数、製造工程数等を削減して、製造コストを低減することができる。
また、単一の絶縁基板３５０Ｂによれば、冷却器に対して平坦面を容易に提供でき、その結果、絶縁基板３５０Ｂと冷却器とを良好に密着させることができる。
また、単一の絶縁基板３５０Ｂによれば、分割部分３７３のうちでリードフレーム５００Ｂに接合される面と、分割部分３７４のうちでリードフレーム５００Ｂに接合される面と、分割部分３７５のうちでリードフレーム５００Ｂに接合される面と、分割部分３７６のうちでリードフレーム５００Ｂに接合される面とを、同一平面（図１０中の１２−１２線を参照）上に位置させることが容易である。他方、リードフレーム５００Ｂによれば、第１主電極２５０ｃのうちで絶縁基板３５０Ｂに接合される面と、第１主電極２５０ｄのうちで絶縁基板３５０Ｂに接合される面と、第１主電極２５０ｅのうちで絶縁基板３５０Ｂに接合される面と、第１主電極２５０ｆｇｈのうちで絶縁基板３５０Ｂに接合される面とを、同一平面（図１０中の１１−１１線を参照）上に位置させることが容易である。
したがって、絶縁基板３５０Ｂが傾くことがなく、容易に、絶縁基板３５０Ｂと第１主電極２５０ｃ〜２５０ｈ，２５０ｆｇｈとを接合することができる。
絶縁基板３５０Ｂが傾いていないことは、絶縁基板３５０Ｂの上面３５２とモールド金型の内壁面との間にすき間が形成されるのを防ぐことができる。これにより、封止工程においてモールド樹脂が絶縁基板３５０Ｂの上面３５２に載るのを防ぎ、当該上面３５２を露出させやすくなる。
また、絶縁基板３５０Ｂの第１導電層３７０Ｂが分割されていることにより、絶縁層３６０の下面３６１においてモールド樹脂４１０と接触する面積が増える。具体的には、絶縁層３６０の下面３６１のうちで分割部分３７３〜３７６の間の領域は、当該分割部分３７３〜３７６が繋がっている場合に比べて、絶縁層３６０とモールド樹脂４１０との接触面積の増大に寄与する。金属製の分割部分３７３〜３７６に比べて樹脂製の絶縁層３６０の方がモールド樹脂４１０との密着性（換言すれば、接着性）が良好であるので、絶縁層３６０とモールド樹脂４１０との接触面積の増大は、絶縁層３６０の絶縁信頼性、絶縁層３６０とモールド樹脂４１０との界面の絶縁信頼性、等を向上可能である。
また、第１導電層３７０Ｂが分割されていることにより、第１導電層３７０Ｂが絶縁層３６０に及ぼす熱応力を緩和可能である。
ここで、上記では絶縁基板３５０Ｂの第２導電層３８０が分割されていない場合を例示したが（図９参照）、当該第２導電層３８０を分割してもよい。図１５に、第２導電層３８０を４つの部分３８３〜３８６に分割した例を示す。図１５の例では、概略として、分割部分３８３は第１導電層３７０Ｂの分割部分３７３を絶縁層３６０の上面３６２に投影した領域に設けられ、同様に、分割部分３８４〜３８６は第１導電層３７０Ｂの分割部分３７４〜３７６を絶縁層３６０の上面３６２に投影した領域にそれぞれ設けられている。但し、第２導電層３８０の分割数、分割パターン（換言すれば平面パターン）等はこの例に限定されるものではない。第２導電層３８０が分割されていることにより、第２導電層３８０が絶縁層３６０に及ぼす熱応力を緩和可能である。
第１導電層３７０Ｂは５つ以上の部分に分割することも可能である。また、第１導電層３７０Ｂの分割数は第２導電層３８０の分割数と異なっていてもよい。第１導電層３７０Ｂの最小分割数は、第１導電層３７０Ｂに接続される第１主電極の個数や電位等に鑑みて、決まる。パワー半導体モジュール１００Ｂの場合、第１導電層３７０Ｂは電位の異なる４つの第１主電極２５０ｃ〜２５０ｅ，２５０ｆｇｈと接続されるので、第１導電層３７０Ｂの最小分割数は４である。すなわち、第１導電層３７０Ｂは４つ以上に分割可能である。なお、１つの第１主電極に対して複数の分割部分が接合していてもよい。
導電層３７０Ｂ，３８０の分割数が多くなるに従って、分割に起因した上記各種効果を向上させることが可能である。
＜実施の形態３＞
図１６〜図１９に、実施の形態３に係るパワー半導体モジュール１００Ｃの構造図を示す。具体的には、図１６はパワー半導体モジュール１００Ｃの平面図（上面図）である。図１７は図１６中の矢印１７の方向からパワー半導体モジュール１００Ｃを見た場合の側面図である。図１８は図１７中の１８−１８線の位置において矢印の方向からパワー半導体モジュール１００Ｃを見た場合の平面図である。図１９は図１７中の１９−１９線の位置において矢印の方向からパワー半導体モジュール１００Ｃを見た場合の平面図である。なお、図１７〜図１９では、説明のために、モールド樹脂４１０（参考のためにその外形を二点鎖線で示す）を取り除いた状態を図示している。また、図２０にパワー半導体モジュール１００Ｃの回路図を示す。
図１６〜図１９の例によれば、パワー半導体モジュール１００Ｃは、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊと、ヒートスプレッダ１６０ｉｊと、第１電極２５０ｉｊと、第２電極２７０ｉｊと、第３電極２９０ｉ，２９０ｊと、絶縁基板３５０Ｃとを含んでいる。
また、パワー半導体モジュール１００Ｃは、実施の形態１で例示した、第１接合部材１８０と、絶縁シート２１０と、箔状シート２２０と、第２接合部材３１０と、ワイヤ３３０と、第３接合部材４００と、モールド樹脂４１０とを含んでいる。
半導体チップ１２０ｉ，１２０ｊは、ここでは、炭化珪素（ＳｉＣ）を材料とするＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のチップである。
ＭＯＳＦＥＴチップ１２０ｉは、実施の形態１で例示したＩＧＢＴチップ１２０ａ，１２０ｂ（図２参照）と同様に、互いに表裏の関係にある（換言すればチップ内部を介して対向する）第１チップ主面１２１（図２参照）と第２チップ主面１２２（図２参照）とを有している。但し、詳細な図示は省略するが、ここでは、第１チップ主面１２１にＭＯＳＦＥＴのドレイン電極が形成されており、第２チップ主面１２２にＭＯＳＦＥＴのソース電極およびゲート電極が形成されている。ＭＯＳＦＥＴチップ１２０ｊは、ＭＯＳＦＥＴチップ１２０ｉと同様に構成されている。
かかる例に応じ、ＭＯＳＦＥＴチップ１２０ｉ，１２０ｊにおいて、第１チップ主面１２１をドレイン面１２１とも称し、第２チップ主面１２２をソース／ゲート面１２２とも称する。また、図１７の図示に合わせて、第１チップ主面１２１を下面１２１とも称し、第２チップ主面１２２を上面１２２とも称する。また、ＭＯＳＦＥＴチップ１２０ｉ，１２０ｊを単にＭＯＳＦＥＴ１２０ｉ，１２０ｊと称する場合もある。
半導体チップ１４０ｉ，１４０ｊは、ここではダイオードチップであり、実施の形態１で例示したダイオードチップ１４０ａ，１４０ｂと同様に構成されている。但し、半導体チップ１４０ｉ，１４０ｊも、炭化珪素（ＳｉＣ）を材料とするチップである。
ヒートスプレッダ１６０ｉｊは、実施の形態１で例示したヒートスプレッダ１６０ａ，１６０ｂと同様に構成されている。
ヒートスプレッダ１６０ｉｊには、ＭＯＳＦＥＴチップ１２０ｉ，１２０ｊおよびダイオードチップ１４０ｉ，１４０ｊが、第１接合部材１８０によって接合されている。より具体的には、ＭＯＳＦＥＴチップ１２０ｉ，１２０ｊのドレイン面１２１（図２参照）およびダイオードチップ１４０ｉ，１４０ｊのカソード面１４１（図２参照）が、ヒートスプレッダ１６０ｉｊのチップ搭載面１６２（図２参照）に接合されている。
この場合、パワー半導体モジュール１００Ｃは、１つの単位構造体２００ｉｊを含んでいる。具体的には、単位構造体２００ｉｊはヒートスプレッダ１６０ｉｊに半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊが接合された構造を有している。
絶縁シート２１０は、ヒートスプレッダ１６０ｉｊから見て半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊとは反対側に位置しており、ヒートスプレッダ１６０ｉｊの下面１６１（図２参照）に固着している。箔状シート２２０は、絶縁シート２１０から見てヒートスプレッダ１６０ｉｊとは反対側に位置しており、絶縁シート２１０に固着している。
第１電極２５０ｉｊおよび第２電極２７０ｉｊは、パワー半導体モジュール１００Ｃの主電流が流れる電極、いわゆる主電極である。主電極２５０ｉｊ，２７０ｉｊは、実施の形態１で例示した主電極２５０ａ，２５０ｂ，２７０ｂと同様に、基本的には、所定の平面パターン（図１８参照）を有する板状部材である。
第１主電極２５０ｉｊは、単位構造体２００ｉｊに含まれる半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊの上面１２２，１４２（図２参照）に接合される電極である。具体的には、第１主電極２５０ｉｊの下面２５１（図２参照）が、ＭＯＳＦＥＴチップ１２０ｉ，１２０ｊのソース電極およびダイオードチップ１４０ｉ，１４０ｊのアノード電極に、第２接合部材３１０によって接合されている。
第２主電極２７０ｉｊは、単位構造体２００ｉｊに含まれるヒートスプレッダ１６０ｉｊに接合される電極である。具体的には、第２主電極２７０ｉｊの下面２７１（図２参照）が、ヒートスプレッダ１６０ｉｊのチップ搭載面１６２（図２参照）に、第２接合部材３１０によって接合されている。
ここで、主電極２５０ｉｊ，２７０ｉｊは、モールド樹脂４１０の外部へ突出した外部端子２５３，２７３を有している。
第３電極２９０ｉ，２９０ｊは、パワー半導体モジュール１００Ｃの制御、監視、管理等に用いられる電極、いわゆる副電極である。第３電極２９０ｉ，２９０ｊは、主電極２５０ｉｊ，２７０ｉｊに比べて幅狭である（図１８参照）。
図１８の例によれば、複数の副電極２９０ｉがそれぞれ、その用途に応じて、ＭＯＳＦＥＴチップ１２０ｉの所定箇所（ゲート電極パッド、ドレイン電極パッド、電流検出用の電流センスパッド、温度検出用の温度センスパッド等）に、ワイヤ３３０によって接続されている。同様に、複数の副電極２９０ｊがＩＧＢＴチップ１２０ｊにワイヤ３３０で接続されている。すなわち、副電極２９０ｉ，２９０ｊは単位構造体２００ｉｊに対して設けられている。
副電極２９０ｉ，２９０ｊは、モールド樹脂４１０の外部へ突出した外部端子２９３を有している。
ここで、上記電極２５０ｉｊ，２７０ｉｊ，２９０ｉ，２９０ｊは、これらの電極２５０ｉｊ，２７０ｉｊ，２９０ｉ，２９０ｊのパターンが予め一体的に形成されたリードフレームによって提供される。図２１に、そのようなリードフレーム５００Ｃの平面図を例示する。
図１６〜図１９に戻り、絶縁基板３５０Ｃは、絶縁層３６０と第１導電層３７０Ｃと第２導電層３８０とを含んだ板状部材である。絶縁層３６０および第２導電層３８０は、実施の形態１と同様に構成されている。
第１導電層３７０Ｃは、平面パターンが異なる点を除いて、実施の形態１で例示した第１導電層３７０と同様に構成されている。すなわち、第１導電層３７０Ｃは、図１９に示すように、分割されていない。第１導電層３７０Ｃは、第１主電極２５０ｉｊの上面２５２に第３接合部材４００によって接合されている。
モールド樹脂４１０は、実施の形態１と同様に設けられている。すなわち、モールド樹脂４１０は、各電極２５０ｉｊ，２７０ｉｊ，２９０ｉ，２９０ｊの外部端子部分２５３，２７３，２９３と、箔付き絶縁部材２３０の下面２２１（図２参照）と、絶縁基板３５０の上面３５２（図２参照）とが露出する状態で、単位構造体２００ｉｊおよびワイヤ３３０を封止している。
絶縁部材２３０の上記露出面２２１および絶縁基板３５０の上記露出面３５２のそれぞれに対し、熱伝導性グリース等を介して、不図示の冷却器（換言すれば放熱器）が搭載される。
このような構造によれば、ヒートスプレッダ１６０ｉｊによってＭＯＳＦＥＴ１２０ｉ，１２０ｊのドレイン電極とダイオード１４０ｉ，１４０ｊのカソード電極とが接続され、第１主電極２５０ｉｊによってＭＯＳＦＥＴ１２０ｉ，１２０ｊのソース電極とダイオード１４０ｉ，１４０ｊのアノード電極とが接続される。すなわち、図２０の回路図に示すように、ＭＯＳＦＥＴ１２０ｉとダイオード１４０ｉとが逆並列に接続され、ＭＯＳＦＥＴ１２０ｊとダイオード１４０ｊとが逆並列に接続され、これら２つの逆並列回路が並列に接続される。
第１主電極２５０ｉｊの外部端子２５３と第２主電極２７０ｉｊの外部端子２７３との間には、ＭＯＳＦＥＴ１２０ｉ，１２０ｊおよびダイオード１４０ｉ，１４０ｊに印加する主電圧が供給される。また、ＭＯＳＦＥＴ１２０ｉのゲート電極には、副電極２９０ｉの外部端子２９３から、スイッチ制御電圧が印加される。より具体的には、ＭＯＳＦＥＴ１２０ｉのゲート電極に接続されている外部端子２９３と、ＭＯＳＦＥＴ１２０ｉのソース電極に接続されている外部端子２９３との間に、スイッチ制御電圧が印加される。同様にして、ＭＯＳＦＥＴ１２０ｊにもスイッチ制御電圧が印加される。
半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊに電流が流れることにより、これらの半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊが発熱する。発生した熱は、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊの下面１２１，１４１から接合部材１８０とヒートスプレッダ１６０ｉｊと絶縁シート２１０と箔状シート２２０とを通って箔状シート２２０側の冷却器（図示略）に伝達される。また、発生した熱は、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊの上面１２２，１４２から、接合部材３１０と第１主電極２５０ｉｊと接合部材４００と絶縁基板３５０Ｃとを通って、絶縁基板３５０Ｃ側の冷却器（図示略）に伝達される。これにより、上記２つの冷却器によって放熱され、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊが冷却される。
特に、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊから冷却器へ至る伝熱経路を構成する各部材には、モールド樹脂４１０に比べて熱伝導性が高い材料が採用される。
このように、パワー半導体モジュール１００Ｃは、半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊの下面１２１，１４１側と上面１２２，１４２側の両方から放熱する。このため、従来の片側のみから冷却する構造に比べて、高い冷却性能が得られる。
また、冷却器がアルミニウム、銅等の金属で構成されている場合であっても、パワー半導体モジュール１００Ｃと冷却器とを、更なる絶縁部材を介在させることなく、接触させることができる。なぜならば、パワー半導体モジュール１００Ｃが絶縁シート２１０および絶縁基板３５０Ｃを内蔵しているからである。
具体的には、ヒートスプレッダ１６０ｉｊは主電流経路の一部を構成するが、ヒートスプレッダ１６０ｉｊは絶縁シート２１０とモールド樹脂４１０の存在によって外部に露出していない。よって、ヒートスプレッダ１６０ｉｊと冷却器との間には絶縁性が確保されている。
また、主電極２５０ｉｊ，２７０ｉｊは、外部端子２５３，２７３を除いて、絶縁基板３５０Ｃとモールド樹脂４１０の存在によって外部に露出していない。なお、外部端子２５３，２７３は、冷却器の搭載面とは異なる面から引き出されている。よって、主電極２５０ｉｊ，２７０ｉｊと冷却器との間には絶縁性が確保されている。
なお、上記の冷却性能の向上および絶縁性の確保は、箔状シート２２０と絶縁基板３５０Ｃの第２導電層３８０とのうちの一方または両方が無くても、得られる。また、以下で説明する各種の効果についても、箔状シート２２０と絶縁基板３５０Ｃの第２導電層３８０とのうちの一方または両方が無くても、得られるものがある。
パワー半導体モジュール１００Ｃは、実施の形態１，２に係るパワー半導体モジュール１００，１００Ｂと同様に製造可能である。このため、ここでは具体的な説明は省略するが、パワー半導体モジュール１００，１００Ｂの製造方法と同様に、リードフレーム５００Ｃを利用する。
リードフレーム５００Ｃを利用することにより、主電極２５０ｉｊ，２７０ｉｊを所定箇所に、同時に接合することができる。すなわち、既に分離している電極を順次、接合する製造方法に比べて、電気的な配線を容易に形成することができる。また、リードフレーム５００Ｃによれば、電極２５０ｉｊ，２７０ｉｊ，２９０ｉ，２９０ｊが、内部接続部分（半導体チップ、ヒートスプレッダまたはワイヤに接続される部分）と、外部端子部分２５３，２７３，２９３とを一体化した部材として供給される。このため、外部端子を別途、設ける必要がない。したがって、製造工程数、部品点数等を削減して、製造コストを低減することができる。
ここで、上記のように半導体チップ１２０ｉ，１２０ｊ，１４０ｉ，１４０ｊは、炭化珪素（ＳｉＣ）を材料とする。ＳｉＣを材料とする半導体基板は高価であるので、製造歩留まりを上げるために、しばしばチップサイズが小さくなりがちである。このため、ＳｉＣチップは、シリコン（Ｓｉ）チップに比べて、面積が小さく、大きな電流を流すことができない場合がある。かかる制約に対し、所望の電流量を得るためには、複数のＳｉＣチップを並列接続すればよい。具体的にパワー半導体モジュール１００Ｃでは、２つの逆並列回路（各回路はＭＯＳＦＥＴチップとダイオードチップで構成されている）が並列に接続されている。但し、３つ以上の逆並列回路を並列に接続することも可能である。
このようにＳｉＣチップを搭載したパワー半導体モジュールではチップ数が多くなる傾向にある。また、例えば、並列接続されたＳｉＣチップ群を実施の形態１の例のように直列接続した回路や、そのような直列接続回路を実施の形態２の例のように並列に接続した回路、等を内蔵したパワー半導体モジュールでは、チップ数が更に増加する。これらに鑑みれば、リードフレームの利用は効果的である。
また、単一の絶縁基板３５０Ｃによれば、冷却器に対して平坦面を容易に提供でき、その結果、絶縁基板３５０Ｃと冷却器とを良好に密着させることができる。
また、単一の絶縁基板３５０Ｃによれば、第１導電層３７０Ｃのうちでリードフレーム５００Ｃに接合する面を、平面状に（換言すれば平坦に）することが容易である（図１７中の１８−１８線を参照）。他方、リードフレーム５００Ｃによれば、第１主電極２５０ｉｊのうちで絶縁基板３５０Ｃに接合する面を、平面状に（換言すれば平坦に）することが容易である（図１７中の１９−１９線を参照）。
したがって、絶縁基板３５０Ｃが傾くことがなく、容易に、絶縁基板３５０Ｃと第１主電極２５０ｉｊとを接合することができる。
絶縁基板３５０Ｃが傾いていないことは、絶縁基板３５０Ｃの上面３５２とモールド金型の内壁面との間にすき間が形成されるのを防ぐことができる。これにより、封止工程においてモールド樹脂が絶縁基板３５０Ｃの上面３５２に載るのを防ぎ、当該上面３５２を露出させやすくなる。
なお、上記では絶縁基板３５０Ｃの第１導電層３７０Ｃおよび第２導電層３８０が分割されていない構成を例示したが、導電層３７０Ｃ，３８０の一方または両方を複数の部分に分割することも可能である。この場合、１つの第１主電極に対して複数の分割部分を接合していてもよい。導電層３７０Ｃ，３８０を分割することにより、実施の形態１，２で述べたような分割に起因した各種効果を得ることが可能である。
＜実施の形態４＞
図２２〜図２４に、実施の形態４に係るパワー半導体モジュール１００Ｄの構造図を示す。具体的には、図２２はパワー半導体モジュール１００Ｄの平面図（上面図）である。図２３は図２２中の矢印２３の方向からパワー半導体モジュール１００Ｄを見た場合の側面図である。図２４は図２３中の２４−２４線の位置において矢印の方向からパワー半導体モジュール１００Ｄを見た場合の平面図である。なお、上記の図４は、図２３中の４−４線の位置において矢印の方向からパワー半導体モジュール１００Ｄを見た場合の平面図としても利用される。
パワー半導体モジュール１００Ｄは、実施の形態１で例示したパワー半導体モジュール１００（図２参照）のワイヤ３３０および絶縁基板３５０を、ワイヤ３３０Ｄおよび絶縁基板３５０Ｄに変えた構造を有している。パワー半導体モジュール１００Ｄのその他の構成は、基本的に、実施の形態１で例示したパワー半導体モジュール１００と同様である。
ワイヤ３３０Ｄは、実施の形態１で例示したワイヤ３３０と同様に、ヒートスプレッダ１６０ａ，１６０ｂから見て絶縁基板３５０Ｄの側へ突出したワイヤループ形状を有している。しかし、ワイヤ３３０Ｄのワイヤループ形状は、実施の形態１で例示したワイヤ３３０に比べて低い。具体的には、ワイヤ３３０Ｄのループ頂点３３１は、絶縁基板３５０Ｄの下面３５１の位置を超えていない。換言すれば、ワイヤ３３０Ｄは、絶縁基板３５０Ｄから見てヒートスプレッダ１６０ａ，１６０ｂの側の領域内に収まっている。なお、ワイヤ３３０Ｄのその他の点は、基本的に、実施の形態１で例示したワイヤ３３０と同様である。
このような低いワイヤ３３０Ｄに応じて、実施の形態１で例示した絶縁基板３５０をワイヤ３３０Ｄの上方にも延在することにより、絶縁基板３５０Ｄが構成されている。すなわち、絶縁基板３５０Ｄは、大きさおよび配置範囲において絶縁基板３５０と異なるが、その他の点は基本的に絶縁基板３５０と同様である。
絶縁基板３５０Ｄは、実施の形態１で例示した絶縁層３６０および導電層３７０，３８０に対応する絶縁層３６０Ｄおよび導電層３７０Ｄ，３８０Ｄを有している。図２２〜図２４の例では、絶縁層３６０Ｄだけでなく導電層３７０Ｄ，３８０Ｄもワイヤ３３０Ｄの上方まで延在している。
パワー半導体モジュール１００Ｄは、実施の形態１で例示したパワー半導体モジュール１００と同様に製造可能である。
このように、ワイヤ３３０を低くすることにより、ワイヤ３３０と接触することなく、絶縁基板３５０を拡大することができ、これにより本実施の形態４に係るパワー半導体モジュール１００Ｄの構造が提供される。
広い絶縁基板３５０Ｄによれば、絶縁基板３５０に比べて伝熱面積が増加し、それにより熱抵抗が低減される。その結果、パワー半導体モジュール１００Ｄは、より高い冷却性能を提供することができる。
低いワイヤ３３０Ｄおよび広い絶縁基板３５０Ｄは、実施の形態２等にも応用可能である。また、ワイヤ３３０Ｄの上記形状は、副電極２９０ａ，２９０ｂとＩＧＢＴチップ１２０ａ，１２０ｂとを接続するワイヤ以外にも適用可能である。
＜実施の形態５＞
図２５に、実施の形態５に係るパワー半導体モジュール１００Ｅの側面図を示す。図２５は図２３に対応する。なお、上記の図４および図２４は、図２５中の４−４線および２４−２４線の位置において矢印の方向からパワー半導体モジュール１００Ｅを見た場合の平面図としても利用される。
パワー半導体モジュール１００Ｅは、実施の形態４で例示したパワー半導体モジュール１００Ｄ（図２３参照）において絶縁基板３５０Ｄを絶縁基板３５０Ｅに変えた構造を有している。パワー半導体モジュール１００Ｅのその他の構造は、基本的に、パワー半導体モジュール１００Ｄと同様である。
絶縁基板３５０Ｅは、絶縁基板３５０Ｄと同様の絶縁層３６０Ｄと、絶縁基板３５０Ｄの第１導電層３７０Ｄよりも厚い第１導電層３７０Ｅと、絶縁基板３５０Ｄの第２導電層３８０Ｄよりも薄い第２導電層３８０Ｅとを含んでいる。すなわち、絶縁基板３５０Ｅにおいて、第１導電層３７０Ｅは第２導電層３８０Ｅよりも厚い。
パワー半導体モジュール１００Ｅは、実施の形態１で例示したパワー半導体モジュール１００と同様に製造可能である。
厚い第１導電層３７０Ｅによれば、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂで発生した熱が絶縁層３６０Ｄへ至る経路の面積（伝熱面積）を広げることができる。すなわち、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂで発生した熱は、第１導電層３７０Ｅを通る間に、第１導電層３７０Ｅの厚さ方向に直交する方向に広がる。
このように絶縁層３６０Ｄへ入る熱に対して伝熱面積が増加することにより、絶縁層３６０Ｄ（導電層３７０Ｅ，３８０Ｅに比べて熱伝導率が小さい）の熱抵抗を低減することが可能である。その結果、パワー半導体モジュール１００Ｅは、より高い冷却性能を提供することができる。
なお、上記では第１導電層３７０Ｅを厚くするのに応じて第２導電層３８０Ｅを薄くする例を説明したが、例えば、第２導電層３８０Ｅの厚さは、実施の形態４で例示した第２導電層３８０Ｄ（図２３参照）と同じであってもよい。これに対し、上記の例によれば、第１導電層３７０Ｅを厚くするのに伴って絶縁基板３５０Ｅ全体の厚さが増大するのを回避することができる。
また、厚い第１導電層３７０Ｅも複数の部分に分割可能であり、分割に起因した上記各種効果を得ることができる。
厚い第１導電層３７０Ｅは、実施の形態１等にも応用可能である。
＜実施の形態６＞
図２６に、実施の形態６に係るパワー半導体モジュール１００Ｆの側面図を示す。図２６は図２３に対応する。なお、上記の図４および図２４は、図２６中の４−４線および２４−２４線の位置において矢印の方向からパワー半導体モジュール１００Ｆを見た場合の平面図としても利用される。
パワー半導体モジュール１００Ｆは、実施の形態４で例示したパワー半導体モジュール１００Ｄ（図２３参照）において第１主電極２５０ａ，２５０ｂに厚さ分布を与えた構造を有している。パワー半導体モジュール１００Ｆのその他の構造は、基本的に、パワー半導体モジュール１００Ｄと同様である。
なお、図２６では、図示方向の都合で、第１主電極２５０ａに代わる第１主電極２５０ａＦが図示されている一方、第１主電極２５０ｂに代わる第１主電極は図示されていない。しかし、第１主電極２５０ｂに代わる第１主電極も、第１主電極２５０ａＦと同様の厚さ分布を有している。
図２６に示すように、第１主電極２５０ａＦでは、半導体チップ１２０ａ，１４０ａと接合する部分（以下、接合部分とも称する）が、他の部分（以下、非接合部分とも称する）よりも厚い。また、第１主電極２５０ａＦの上面２５２は平坦である一方、第１主電極２５０ａＦの下面２５１Ｆは上記厚さ分布に応じて凹凸を有している。すなわち、下面２５１Ｆにおいて、接合部分は非接合部分に対して出っ張っている。このような厚さ分布（換言すれば、下面２５１Ｆの表面形状）は、例えば圧延加工、切削加工等によって形成可能である。
パワー半導体モジュール１００Ｆは、実施の形態１で例示したパワー半導体モジュール１００と同様に製造可能である。
第１主電極２５０ａＦによれば、図２６に示すように、第１主電極２５０ａＦと半導体チップ１２０ａ，１４０ａとを接合する第２接合部材３１０を、薄くすることができる。第２接合部材３１０として採用されるはんだ等は、第１主電極２５０ａＦを構成する金属に比べて、熱伝導率が小さい。このため、第２接合部材３１０を薄くすることによって、熱抵抗を低減することが可能である。その結果、パワー半導体モジュール１００Ｆは、より高い冷却性能を提供することができる。
第１主電極２５０ａＦによれば、第１主電極２５０ａＦの非接合部分を、半導体チップ１２０ａ，１４０ａから遠ざけることができる。これにより、第１主電極２５０ａＦの非接合部分と半導体チップ１２０ａ，１４０ａとの間の絶縁性を確保することが可能である。
厚さ分布を有する第１主電極２５０ａＦは、実施の形態１等にも応用可能である。
＜実施の形態７＞
図２７に、実施の形態７に係るパワー半導体モジュール１００Ｇの側面図を示す。図２７は図２３に対応する。なお、上記の図４および図２４は、図２７中の４−４線および２４−２４線の位置において矢印の方向からパワー半導体モジュール１００Ｇを見た場合の平面図としても利用される。
パワー半導体モジュール１００Ｇは、実施の形態４で例示したパワー半導体モジュール１００Ｄ（図２３参照）において第３接合部材４００を第３接合部材４００Ｇに変えた構造を有している。パワー半導体モジュール１００Ｇのその他の構造は、基本的に、パワー半導体モジュール１００Ｄと同様である。
第３接合部材４００Ｇは、第３接合部材４００と同様に第１主電極２５０ａ等と絶縁基板３５０Ｄとを接合する部材であるが、他の接合部材１８０，３１０よりも融点が低い材料で構成されている。
パワー半導体モジュール１００Ｇは、実施の形態１で例示したパワー半導体モジュール１００と同様に製造可能である。特に、低融点材料の第３接合部材４００Ｇの採用により、次のような効果が得られる。
すなわち、パワー半導体モジュール１００Ｇの製造工程において、第３接合部材４００Ｇは、第１接合部材１８０および第２接合部材３１０よりも後で使用される。このため、低融点材料の第３接合部材４００Ｇによれば、当該第３接合部材４００Ｇによる接合工程において、既に存する接合部材１８０，３１０を溶融させないようにすることが可能である。それにより、接合部材１８０，３１０の流出、半導体チップ１２０ａ，１２０ｂ，１４０ａ，１４０ｂの位置ずれ等を防止することができる。その結果、歩留まり、信頼性等を向上させることができる。
低融点材料の第３接合部材４００Ｇは、実施の形態１等にも応用可能である。
＜変形例＞
上記の実施の形態１等では、第３電極（副電極）２９０を有する構造を例示した。これに対し、第３電極２９０を必要としない半導体チップ（例えばダイオードチップ）のみを含んだパワー半導体モジュールでは、第３電極２９０は設けられない。
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１００，１００Ｂ〜１００Ｇ パワー半導体モジュール、１２０ａ〜１２０ｈ ＩＧＢＴチップ（パワー半導体チップ）、１２０ｉ，１２０ｊ ＭＯＳＦＥＴチップ（パワー半導体チップ）、１２１ 第１チップ主面（下面、コレクタ面、ドレイン面）、１２２ 第２チップ主面（上面、エミッタ／ゲート面、ソース／ゲート面）、１４０ａ〜１４０ｊ ダイオードチップ（パワー半導体チップ）、１４１ 第１チップ主面（下面、カソード面）、１４２ 第２チップ主面（上面、アノード面）、１６０ａ，１６０ｂ，１６０ｃｄｅ，１６０ｆ〜１６０ｈ，１６０ｉｊ ヒートスプレッダ、１６１ 表面（下面）、１６２ 表面（上面、チップ搭載面）、１８０ 第１接合部材、２００ａ，２００ｂ，２００ｃｄｅ，２００ｆ〜２００ｈ，２００ｉｊ 単位構造体、２１０ 絶縁シート（絶縁部材）、２２０ 箔状シート、２３０ 箔付き絶縁シート（箔付き絶縁部材）、２５０ａ〜２５０ｅ，２５０ｆｇｈ，２５０ｉｊ，２５０ａＦ 第１電極（第１主電極）、２５１，２５１Ｆ，２７１ 電極主面（下面）、２５２，２７２ 電極主面（上面）、２５３ 外部端子部分、２７０ｂ，２７０ｃｄｅ，２７０ｆ〜２７０ｈ，２７０ｉｊ 第２電極（第２主電極）、２７３ 外部端子部分、２９０ｂ〜２９０ｊ 第３電極（副電極）、２９３ 外部端子部分、３１０ 第２接合部材、３３０，３００Ｄ ワイヤ、３３１ ワイヤループ頂点、３５０，３５０Ｂ〜３５０Ｅ 絶縁基板、３５１ 基板主面（下面）、３５２ 基板主面（上面）、３６０，３６０Ｄ 絶縁層、３７０，３７０Ｂ〜３７０Ｅ 第１導電層、３７１〜３７６ 分割部分、３８０，３８０Ｄ，３８０Ｅ 第２導電層、３８１〜３８６ 分割部分、４００，４００Ｇ 第３接合部材、４１０ モールド樹脂、５００，５００Ｂ，５００Ｃ リードフレーム。

Claims (11)

  1. 樹脂封止型のパワー半導体モジュールであって、
    それぞれが第１チップ主面および第２チップ主面を有する複数の半導体チップと、前記複数の半導体チップの前記第１チップ主面が第１接合部材によって接合された導電性を有するヒートスプレッダと、を含む単位構造体を複数備えると共に、
    前記ヒートスプレッダから見て前記複数の半導体チップとは反対側に位置する絶縁部材と、
    それぞれが第２接合部材によって所定箇所に接合された複数の主電極を含む複数の電極と
    を備え、
    前記複数の主電極は、
    それぞれが前記複数の半導体チップのうちの所定のチップの前記第２チップ主面に前記第２接合部材によって接合された複数の第１電極と、
    前記ヒートスプレッダのチップ搭載面に前記第２接合部材によって接合された第２電極と
    を含み、
    当該パワー半導体モジュールは、
    前記複数の第１電極から見て前記複数の半導体チップとは反対側に位置する絶縁層と、前記絶縁層と前記複数の第１電極との間に位置し前記複数の第１電極に第３接合部材によって接合された第１導電層とを含む、絶縁基板と、
    前記絶縁部材のうちで前記複数の半導体チップから遠い側の面と、前記絶縁基板のうちで前記複数の半導体チップから遠い側の面と、前記複数の電極の外部端子部分とが露出する状態で、前記複数の単位構造体と前記複数の電極を封止しているモールド樹脂と
    を備え、
    前記複数の電極は、当該複数の電極が予め形成されたリードフレームによって供給され、
    前記複数の第１電極は、一の単位構造体において前記第２チップ主面に接合されていると共に他の単位構造体において前記ヒートスプレッダのチップ搭載面に接合されている直列接続型の第１電極を含み、
    前記直列接続型の第１電極は、前記リードフレームから切り出された単一部材で構成されている、
    パワー半導体モジュール。
  2. 前記複数の第１電極は前記絶縁基板の前記第１導電層に接合される面を同一平面上に有している、請求項１に記載のパワー半導体モジュール。
  3. 前記絶縁基板の前記第１導電層は複数の部分に分割されている、請求項１または請求項２に記載のパワー半導体モジュール。
  4. 前記第１導電層の前記複数の部分の個数は前記複数の第１電極の個数以上である、請求項３に記載のパワー半導体モジュール。
  5. 前記ヒートスプレッダから見て前記絶縁基板の側へ突出しているが前記絶縁基板に到達しない位置にループ頂点部を有する少なくとも１つのワイヤを更に備え、前記絶縁基板は前記少なくとも１つのワイヤの上方にも延在している、請求項１ないし請求項４のうちのいずれか１項に記載のパワー半導体モジュール。
  6. 前記絶縁基板は前記絶縁層から見て前記第１導電層とは反対側に第２導電層を更に含み、前記第１導電層は前記第２導電層よりも厚い、請求項１ないし請求項５のうちのいずれか１項に記載のパワー半導体モジュール。
  7. 前記複数の第１電極は、前記複数の半導体チップと接合する部分が前記複数の半導体チップと接合していない部分よりも厚い厚さ分布を有している、請求項１ないし請求項６のうちのいずれか１項に記載のパワー半導体モジュール。
  8. 前記第３接合部材は前記第１接合部材および前記第２接合部材よりも融点が低い、請求項１ないし請求項７のうちのいずれか１項に記載のパワー半導体モジュール。
  9. 前記複数の半導体チップは炭化珪素（ＳｉＣ）を材料とする、請求項１ないし請求項８のうちのいずれか１項に記載のパワー半導体モジュール。
  10. 前記複数の第１電極は、前記モールド樹脂から外部へ突出して前記外部端子部分を有する突出型の第１電極を含み、
    前記突出型の第１電極の前記外部端子部分と、前記第２電極の前記外部端子部分とは、前記絶縁部材の露出表面に平行な同一平面上に位置している、
    請求項１ないし請求項９のうちのいずれか１項に記載のパワー半導体モジュール。
  11. 請求項１ないし請求項１０のうちのいずれか１項に記載のパワー半導体モジュールを製造する方法であって、
    （ａ）前記ヒートスプレッダ上に前記複数の半導体チップを前記第１接合部材によって接合する工程と、
    （ｂ）前記リードフレームに予め形成されている前記複数の電極のうちで前記第１電極を含む所定の電極群を、所定箇所に前記第２接合部材によって、同時に接合する工程と、
    （ｃ）前記モールド樹脂の形成後に前記リードフレームから前記パワー半導体モジュールを切り離す工程と
    を備えるパワー半導体モジュールの製造方法。
JP2012008083A 2012-01-18 2012-01-18 パワー半導体モジュールおよびその製造方法 Active JP5661052B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012008083A JP5661052B2 (ja) 2012-01-18 2012-01-18 パワー半導体モジュールおよびその製造方法
US13/617,048 US9059334B2 (en) 2012-01-18 2012-09-14 Power semiconductor module and method of manufacturing the same
CN201210385725.8A CN103219301B (zh) 2012-01-18 2012-10-12 功率半导体模块及其制造方法
DE102012222879.9A DE102012222879B4 (de) 2012-01-18 2012-12-12 Leistungshalbleitermodul und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008083A JP5661052B2 (ja) 2012-01-18 2012-01-18 パワー半導体モジュールおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2013149730A JP2013149730A (ja) 2013-08-01
JP2013149730A5 JP2013149730A5 (ja) 2014-07-03
JP5661052B2 true JP5661052B2 (ja) 2015-01-28

Family

ID=48693298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008083A Active JP5661052B2 (ja) 2012-01-18 2012-01-18 パワー半導体モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US9059334B2 (ja)
JP (1) JP5661052B2 (ja)
CN (1) CN103219301B (ja)
DE (1) DE102012222879B4 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542765B2 (ja) * 2011-09-26 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュール
DE102012101666B3 (de) * 2012-02-29 2013-05-16 Infineon Technologies Ag Leistungshalbleitermodulsystem mit Hinterschneidungsverbindung
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
WO2014054212A1 (ja) * 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法
JP5801339B2 (ja) * 2013-03-22 2015-10-28 株式会社東芝 半導体装置
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
JP6303623B2 (ja) * 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
DE102014106686B4 (de) * 2014-05-12 2022-12-01 Infineon Technologies Austria Ag Elektronisches modul, elektronisches system und verfahren zum herstellen desselben
JP6227150B2 (ja) * 2014-08-29 2017-11-08 三菱電機株式会社 半導体装置及び多相用半導体装置
JP6429889B2 (ja) * 2014-09-25 2018-11-28 日立オートモティブシステムズ株式会社 電力変換装置
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
JP6345265B2 (ja) * 2014-10-29 2018-06-20 日立オートモティブシステムズ株式会社 電子機器及び電子機器の製造方法
CN107210238B (zh) * 2015-02-25 2020-03-17 三菱电机株式会社 功率模块
CN108496247B (zh) 2016-01-29 2022-05-17 三菱电机株式会社 半导体装置
KR101786343B1 (ko) * 2016-05-04 2017-10-18 현대자동차주식회사 양면냉각형 파워모듈
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
JP2019057576A (ja) 2017-09-20 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US10453777B2 (en) * 2018-01-30 2019-10-22 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies with cio bonding layers and double sided cooling, and vehicles incorporating the same
KR20210018811A (ko) * 2018-05-29 2021-02-18 에이펙스 마이크로테크놀로지, 인코포레이티드 열 전도성 전자장치 패키징
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
US11682606B2 (en) * 2019-02-07 2023-06-20 Ford Global Technologies, Llc Semiconductor with integrated electrically conductive cooling channels
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP2021057534A (ja) * 2019-10-01 2021-04-08 株式会社デンソー 半導体装置
EP3869923A1 (en) * 2020-02-20 2021-08-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Cooling profile integration for embedded power systems
US11721617B2 (en) 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module
US11735488B2 (en) 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module
US11373941B2 (en) * 2020-10-12 2022-06-28 Renesas Electronics Corporation Sense MOSFET electrically connected to a source pad via a plurality of source extraction ports
JP2022181816A (ja) * 2021-05-27 2022-12-08 株式会社デンソー 半導体装置
DE102022207269A1 (de) 2022-07-18 2024-01-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen einer Anschlussvorrichtung zum Anschließen zumindest eines elektrischen oder elektronischen Bauteils für ein elektrisches oder elektronisches Modul
DE102022207270A1 (de) 2022-07-18 2024-01-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen einer Anschlussvorrichtung zum Anschließen zumindest eines elektrischen oder elektronischen Bauteils für ein elektrisches oder elektronisches Modul

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2007251076A (ja) 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2007311518A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2008041752A (ja) 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
CN101136396B (zh) 2006-08-30 2011-08-10 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP4748173B2 (ja) 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
JP2009224560A (ja) 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP2010239033A (ja) 2009-03-31 2010-10-21 Honda Motor Co Ltd 半導体装置及びその製造方法
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
CN103219301A (zh) 2013-07-24
JP2013149730A (ja) 2013-08-01
DE102012222879B4 (de) 2023-05-04
CN103219301B (zh) 2016-01-20
US20130181228A1 (en) 2013-07-18
US9059334B2 (en) 2015-06-16
DE102012222879A1 (de) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5661052B2 (ja) パワー半導体モジュールおよびその製造方法
JP5232367B2 (ja) 半導体装置
TWI505444B (zh) Semiconductor device
US7514780B2 (en) Power semiconductor device
EP3107120B1 (en) Power semiconductor module
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
US9099426B2 (en) Trench-assisted thermoelectric isothermalization of power switching chips
US9831160B2 (en) Semiconductor device
WO2010147202A1 (ja) 電力変換装置
US11776867B2 (en) Chip package
US10483237B2 (en) Vertically stacked multichip modules
CN103996667B (zh) 具有旁路功能的半导体器件及其方法
JP2013179229A (ja) パワーモジュール半導体装置
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
US20060055056A1 (en) Semiconductor equipment having a pair of heat radiation plates
JP2013062282A (ja) 半導体装置
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP2005286187A (ja) 半導体装置
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN111524877B (zh) 一种双面散热功率模块
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US11532534B2 (en) Semiconductor module
US11276627B2 (en) Semiconductor device
JP7294403B2 (ja) 半導体装置
JP2010062492A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141202

R150 Certificate of patent or registration of utility model

Ref document number: 5661052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250