JP5477669B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5477669B2
JP5477669B2 JP2012041451A JP2012041451A JP5477669B2 JP 5477669 B2 JP5477669 B2 JP 5477669B2 JP 2012041451 A JP2012041451 A JP 2012041451A JP 2012041451 A JP2012041451 A JP 2012041451A JP 5477669 B2 JP5477669 B2 JP 5477669B2
Authority
JP
Japan
Prior art keywords
conductor
load
switching element
shunt resistor
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012041451A
Other languages
English (en)
Other versions
JP2013179744A (ja
Inventor
敏博 藤田
寛育 城所
敬昌 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012041451A priority Critical patent/JP5477669B2/ja
Priority to US13/774,336 priority patent/US9006883B2/en
Priority to DE102013101857.2A priority patent/DE102013101857B4/de
Priority to CN201310059757.3A priority patent/CN103296866B/zh
Publication of JP2013179744A publication Critical patent/JP2013179744A/ja
Application granted granted Critical
Publication of JP5477669B2 publication Critical patent/JP5477669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、複数の半導体スイッチング素子が集約された半導体モジュールに関する。
従来、三相インバータ回路等のブリッジ回路を構成する複数の半導体スイッチング素子をモジュール化した半導体モジュールが知られている。また、ブリッジ回路において、負荷へ供給される電流を検出するためのシャント抵抗を、例えば下アームのスイッチング素子とグランドとの間に設置する構成が知られている。
シャント抵抗は、例えば特許文献１に記載のように、金属製低抵抗材料で形成される。
特開２００１−１１８７０１号公報
従来、シャント抵抗は、専ら電流検出用素子として、ブリッジ回路の駆動電流経路を構成するリードフレーム等の導体とは別に設けられた。そのため、例えばスイッチング素子とリードフレームとを駆動電流経路として接続するための接続導体と、そのスイッチング素子およびリードフレーム間で電流を検出するためのシャント抵抗とが共に必要な場合、２つの部品を別に設けなければならなかった。したがって、半導体モジュールの部品点数および配線箇所が増加するという問題があった。
本発明は上述の課題に鑑みてなされたものであり、その目的は、シャント抵抗を有しつつ、部品点数および配線箇所を低減する半導体モジュールを提供することにある。
本発明の半導体モジュールは、複数のスイッチング素子、高電位側導体、負荷側導体、低電位側導体、第１接続導体および第２接続導体を備える。
複数のスイッチング素子は、ブリッジ回路の上アームおよび下アームを構成する。
高電位側導体は、電力供給源の高電位電極に接続し、上アームのスイッチング素子が搭載される。
負荷側導体は、負荷に接続し、下アームのスイッチング素子が搭載される。
低電位側導体は、電力供給源の低電位電極に接続する。
第１接続導体は、一端が高電位側導体上の上アームのスイッチング素子に接続し、他端が負荷側導体に接続する。
第２接続導体は、一端が負荷側導体上の下アームのスイッチング素子に接続し、他端が低電位側導体に接続する。
そして、第１接続導体および第２接続導体の少なくとも一方の接続導体は、一端と他端との間を流れる電流の大きさを検出するシャント抵抗として機能する。
これにより、シャント抵抗が第１接続導体および第２接続導体の少なくとも一方を兼ねることができる。したがって、半導体モジュールの部品点数および配線箇所を低減することができる。
例えば、下アームのスイッチング素子と低電位側導体との間を流れる電流を検出する場合は、第２接続導体をシャント抵抗とすればよい。そして、シャント抵抗のスイッチング素子に接続する側の端部、及び、低電位側導体に接続する側の端部をそれぞれセンサ端子とボンディングワイヤで接続することで電流を検出することができる。
さらに、「ブリッジ回路の上アームと下アームとの接続点と負荷との間に接続され接続点と負荷とを電気的に接続又は遮断する負荷リレー」を構成する複数のスイッチング素子を備える半導体モジュールの場合、「一端が負荷リレー用のスイッチング素子に接続し、他端が導体に接続する第３接続導体」がシャント抵抗として機能することとしてもよい。
ここで、シャント抵抗として機能する接続導体は、スイッチング素子に接続する一端の底面が、他端の底面に対し、スイッチング素子の高さに相当する段差だけ高くなるように形成されていることが好ましい。
これにより、各導体の上面高さを同一に設定したとき、シャント抵抗を各導体に対して平行に配置することができる。
本発明の第１実施形態による半導体モジュールのシャント抵抗の断面模式図であり、図４のＩ−Ｉ線断面図に相当する。 本発明の第１実施形態による半導体モジュールを三相インバータ回路として用いたモータ駆動装置の概略構成図である。 本発明の第１実施形態によるシャント抵抗を備えた半導体モジュールの図である。 図３の要部拡大図である。 図１の要部拡大図である。 比較例の半導体モジュールの図４に相当する拡大図である。 本発明の第２実施形態によるシャント抵抗の断面模式図である。 本発明の第３実施形態によるシャント抵抗の断面模式図である。 本発明の第４実施形態による半導体モジュールを三相インバータ回路として用いたモータ駆動装置の概略構成図である。 本発明の第４実施形態による半導体モジュールの部分図である。 本発明の第５実施形態による半導体モジュールを三相インバータ回路として用いたモータ駆動装置の概略構成図である。 本発明の第５実施形態による半導体モジュールの部分図である。
以下、本発明による半導体モジュールを三相ブラシレスモータの駆動装置に適用した実施形態を図面に基づいて説明する。
（第１実施形態）
本発明の第１実施形態の半導体モジュールについて、図１〜図５を参照して説明する。まず、本発明の第１実施形態の半導体モジュールが適用されるモータ駆動装置について、図２を参照して説明する。モータ駆動装置１は、「電力供給源」としてのバッテリ５０の直流電力を三相交流電力に変換し、「負荷」としてのモータ８０を駆動する。本実施形態では、モータ８０は三相ブラシレスモータである。
モータ駆動装置１は、電解コンデンサ５３、電源リレー部５５、インバータ部６０、及び制御部９０から構成される。
インバータ部６０は、ブリッジ接続される６個のスイッチング素子６１〜６６を含む。本実施形態では、スイッチング素子６１〜６６は、寄生ダイオードを付随したＭＯＳＦＥＴ、すなわち金属酸化物半導体電界効果トランジスタである。以下、スイッチング素子６１〜６６をＭＯＳ６１〜６６という。「スイッチング素子」としてのＭＯＳ６１〜６６は、ゲート電位によってソース−ドレイン間がオンまたはオフされる。
インバータ部６０の高電位側のＭＯＳ６１、６２、６３は、ブリッジ回路の上アームを構成し、インバータ部６０の低電位側のＭＯＳ６４、６５、６６は、ブリッジ回路の下アームを構成する。
上アームのＭＯＳ６１、６２、６３のドレインは、バッテリ５０の高電位電極５１につながる高電位ラインに接続されている。上アームのＭＯＳ６１、６２、６３のソースは、対応する下アームのＭＯＳ６４、６５、６６のドレインに接続されている。これらの接続点は、また、各相のモータ端子に接続されている。
下アームのＭＯＳ６４、６５、６６のソースと、バッテリ５０の低電位電極５２につながるグランドラインとの間には、各相にシャント抵抗２０が設けられている。シャント抵抗２０は、モータ８０の各相に通電される電流を検出する。
ＭＯＳ６１、６４およびシャント抵抗２０はＵ相回路６０１を構成し、ＭＯＳ６２、６５およびシャント抵抗２０はＶ相回路６０２を構成し、ＭＯＳ６３、６６およびシャント抵抗２０はＷ相回路６０３を構成する。
電解コンデンサ５３および電源リレー部５５は、バッテリ５０の高電位電極５１とインバータ部６０との間に設けられる。電解コンデンサ５３は、電荷を蓄え、バッテリ５０からのエネルギーを平滑化する。
電源リレー部５５は、２つのスイッチング素子５６、５７が直列に接続されて構成され、バッテリ５０とインバータ部６０とを電気的に接続し又は遮断する。本実施形態のスイッチング素子５６、５７は、ブリッジ回路のスイッチング素子と同様、寄生ダイオードを付随したＭＯＳＦＥＴにより構成される。以下、スイッチング素子５６、５７を電源リレーＭＯＳ５６、５７という。
電源リレーＭＯＳ５６および電源リレーＭＯＳ５７は、寄生ダイオードが互いに逆向きになるように接続される。これにより、仮にバッテリ５０を逆接続した場合でも、電源リレーＭＯＳ５６、５７を共にオフしたとき、寄生ダイオードを経由して電流が流れることを防止する。
制御部９０は、プリドライバ９１、カスタムＩＣ９２およびマイコン９４等を備えている。カスタムＩＣ９２は、機能ブロックとして検出電圧増幅部９７等を含む。検出電圧増幅部９７は、シャント抵抗２０の両端電圧を検出し、当該両端電圧を増幅してマイコン９４へ出力する。
マイコン９４は、検出電圧増幅部９７から入力されるシャント抵抗２０の両端電圧に基づいて、モータ８０に通電される電流を検出する。また、マイコン９４は、モータ８０の回転角度信号等の信号が入力され、これらの入力信号に基づいてプリドライバ９１を駆動することで、インバータ部６０を制御する。
具体的には、ＭＯＳ６１〜６６のゲートは、プリドライバ９１の出力端子に接続されており、プリドライバ９１が出力端子のゲート電圧を変化させることにより、ＭＯＳ６１〜６６のオン／オフを切り替える。
本実施形態では、上述のモータ駆動装置１の構成のうち、電源リレー部５５およびインバータ部６０を構成する複数のＭＯＳが、１つの半導体モジュール１１としてモジュール化されている。半導体モジュール１１の具体的な構成について、図３、図４を参照して説明する。
図３に示すように、半導体モジュール１１は、電源リレー部５５、及び、インバータ部６０を構成するＵ相回路６０１、Ｖ相回路６０２、Ｗ相回路６０３の合計４つのブロックがモールド部１６によって平板状に一体に形成されている。半導体モジュール１１は、モールド部１６の一方の長辺に沿って比較的幅広のパワー端子が突設され、他方の長辺に沿って比較的幅細の信号用端子が突設されている。
電源リレー部５５は、電源リレーＭＯＳ５６、５７、前部リードフレーム３１、中間リードフレーム３２、後部リードフレーム３３、２つの銅クリップ２７等を含む。
前部リードフレーム３１の端子は、図示しないパワー基板を経由して、バッテリ５０の高電位電極５１に接続する。また、前部リードフレーム３１は、電源リレーＭＯＳ５６が搭載される。
後部リードフレーム３３の端子は、図示しないパワー基板を経由して、各相回路６０１、６０２、６０３の後述する高電位側リードフレームの端子に接続する。また、後部リードフレーム３３は、電源リレーＭＯＳ５７が搭載される。
２つの銅クリップ２７は、１つが電源リレーＭＯＳ５６と中間リードフレーム３２とを接続し、もう１つが中間リードフレーム３２と電源リレーＭＯＳ５７とを接続する。
以上の構成により、電源リレーＭＯＳ５６と電源リレーＭＯＳ５７とは、バッテリ５０とインバータ部６０との間で直列に接続される。なお、電源リレー部５５については、本実施形態の要点ではないため、詳細な説明を省略する。
次に、各相回路６０１、６０２、６０３は、実質的に同一の構成であるので、Ｕ相回路６０１を代表として説明する。
Ｕ相回路６０１は、上アームのＭＯＳ６１、下アームのＭＯＳ６４、高電位側リードフレーム３４、モータ側リードフレーム３５、低電位側リードフレーム３６、銅クリップ２７、シャント抵抗２０等を含む。高電位側リードフレーム３４、モータ側リードフレーム３５、低電位側リードフレーム３６は、それぞれ、特許請求の範囲に記載の「高電位側導体」、「負荷側導体」、「低電位側導体」に相当する。また、本実施形態では、銅クリップ２７が「第１接続導体」に相当し、シャント抵抗２０が「シャント抵抗として機能する第２接続導体」に相当する。
高電位側リードフレーム３４の端子は、電源リレー部５５の後部リードフレーム３３に接続する。すなわち、高電位側リードフレーム３４の端子は、電源リレー部５５を経由してバッテリ５０の高電位電極５１に接続する。また、高電位側リードフレーム３４は、上アームのＭＯＳ６１が搭載される。詳しくは、上アームのＭＯＳ６１の裏面のドレインが高電位側リードフレーム３４の上面に当接する。
モータ側リードフレーム３５の端子は、モータ８０の入力端子に接続する。また、モータ側リードフレーム３５は、下アームのＭＯＳ６４が搭載される。詳しくは、下アームのＭＯＳ６４の裏面のドレインがモータ側リードフレーム３５の上面に当接する。
低電位側リードフレーム３６の端子は、バッテリ５０の低電位電極５２に接続する。
銅クリップ２７は、一端が上アームのＭＯＳ６１の上面のソースに接続し、他端がモータ側リードフレーム３５に接続する。これにより、上アームのＭＯＳ６１のソースと下アームのＭＯＳ６４のドレインとが接続される。
図３、図４に示すように、シャント抵抗２０は、一端が下アームのＭＯＳ６４のソース６４２に接続し、他端が低電位側リードフレーム３６に接続する。シャント抵抗２０のＭＯＳ６４側の端部は、センサ端子４６とボンディングワイヤ４１で接続され、シャント抵抗２０の低電位側リードフレーム３６側の端部は、センサ端子４７とボンディングワイヤ４２で接続される。センサ端子４６、４７は、検出電圧増幅部９７に接続する。
なお、ＭＯＳ６４のゲート６４１は、プリドライバ９１の出力端子４８とボンディングワイヤ４３で接続され、オンオフが制御される。
ここで、銅クリップ２７は、ほぼ純銅で形成される。一方、シャント抵抗２０は、マンガニン（銅−マンガン−ニッケル合金）、銅−ニッケル合金、ニッケル−クロム合金等の材質で形成される。
銅は、電気抵抗が極めて小さい反面、電気抵抗の温度依存性が比較的大きい。一方、マンガニン、銅−ニッケル合金、ニッケル−クロム合金は、電気抵抗の温度依存性が小さいことを特徴とする。ある文献値では、銅の２０℃での抵抗率ρは１．７×１０-8Ω・ｍであり、温度係数αは４．３×１０-3／℃である。一方、マンガニンの室温での抵抗率ρは（３４〜１００）×１０-8Ω・ｍであり、温度係数αは（−０．０３〜０．０２）×１０-3／℃である。
シャント抵抗２０は、このように温度係数の小さい材質を用いることで、発熱等の温度変化による影響を抑え、精度の高い電流検出を実現することができる。
続いて、シャント抵抗２０の形状的な特徴について、図１、図４、図５を参照して説明する。図１、図４に示すように、シャント抵抗２０は、長方形状のマンガニン板、銅−ニッケル板、ニッケル−クロム板等の金属板が、プレス加工等によって長手方向で折り曲げられて形成されている。
これにより、シャント抵抗２０は、長手方向の一方の端部に第１脚部２１、他方の端部に第２脚部２２、中央部に本体部２４が形成される。第１脚部２１は、底面２１０がモータ側リードフレーム３５上のＭＯＳ６４に当接し、第２脚部２２は、底面２２０が低電位側リードフレーム３６に当接している。
本体部２４は、第１脚部２１および第２脚部２２に対し高い位置に形成される。第１脚部底面２１０は、第２脚部底面２２０に対し、ＭＯＳ６４の高さに相当する段差Δｈだけ高くなるように形成されている。また、第１脚部上面２１１にはボンディングワイヤ４１が接続され、第２脚部上面２２１にはボンディングワイヤ４２が接続される。
第１脚部２１と本体部２４、及び第２脚部２２と本体部２４とは、傾斜部２３によって連結されている。
図５に示すように、第１脚部２１側の傾斜部２３を例に取ると、ＭＯＳ６４の上面に対する傾斜部内壁２３１の傾斜角θ１は、比較的大きく、すなわち直角に近い角度で形成されている。参考までに、図５では約７５°で図示されている。
これにより、シャント抵抗２０をＭＯＳ６４にハンダ付けするとき、下隅部に盛られたハンダ２５１の這い上がりを抑えることができる。言い換えれば、ハンダ２５１を本体部２４の下面２４１から離れた傾斜部内壁２３１の下部にとどめておくことができる。
仮に、破線で示すように傾斜部内壁２３３の傾斜角θ２が小さいと、下隅部に盛られたハンダ２５３が這い上がる、すなわち、本体部下面２４３に届くか、或いは、本体部下面２４３の近傍まで達する可能性がある。すると、本体部２４からＭＯＳ６４への電流経路がハンダ２５３を介してショートカットし、シャント抵抗２０の抵抗特性がばらつくおそれがある。したがって、電流の検出精度が低下することとなる。
そこで、傾斜部内壁２３１の傾斜角θ１を比較的大きく設定することで、ハンダ２５１の這い上がりを抑え、シャント抵抗２０による電流検出精度を向上することができる。
本実施形態の半導体モジュール１１の効果について、比較例と対比しつつ説明する。
図６に示すように、比較例の半導体モジュール１９は、モータ側リードフレーム３５と低電位側リードフレーム３６との間に中継リードフレーム３９がさらに設けられている。モータ側リードフレーム３５に搭載された下アームのＭＯＳ６４と中継リードフレーム３９とは銅クリップ２８で接続され、中継リードフレーム３９と低電位側リードフレーム３６とはシャント抵抗２９で接続されている。シャント抵抗２９の中継リードフレーム３９側の端部は、ボンディングワイヤ４１でセンサ端子４６と接続されており、シャント抵抗２９の低電位側リードフレーム３６側の端部は、ボンディングワイヤ４２でセンサ端子４７と接続されている。なお、図６において、第１実施形態と実質的に同一の構成には同一の符号を付して示す。
このように、比較例の半導体モジュール１９では、駆動電流経路を構成する「第２接続導体」としての銅クリップ２８と電流検出のためのシャント抵抗２９とが別に設けられるため、部品点数および配線箇所が増加する。
これに対し、本実施形態の半導体モジュール１１は、シャント抵抗２０が「第２接続導体」を兼ねるため、部品点数および配線箇所を低減することができる。
また、本実施形態のシャント抵抗２０は、第１脚部底面２１０が第２脚部底面２２０に対し、ＭＯＳ６４の高さに相当する段差Δｈだけ高くなるように形成されている。そのため、リードフレーム３５、３６の上面高さを同一に設定したとき、本体部２４がリードフレーム３５、３６に対して平行に配置される。よって、整然としたレイアウトを実現することができる。
また、特許文献１に記載された従来技術のシャント抵抗では、ボンディングワイヤの接続位置が所定位置に設けられた一対の電極パッドに限られている。これに対し、本実施形態では、第１脚部上面２１１および第２脚部上面２２１のどの位置でもよいので、配線の自由度が増す。
（第２、第３実施形態）
次に、本発明の第２、第３実施形態のシャント抵抗について、図７、図８を参照して説明する。以下の実施形態の説明において、前述の実施形態と実質的に同一の構成には同一の符号を付して説明を省略する。
図７に示すように、第２実施形態のシャント抵抗７０は、ＭＯＳ６４に当接する第１脚部７１が本体部を兼ねている。言い換えれば、第１脚部底面７１０が本体部の下面と同一の高さに設定され、第１脚部７１と本体部との境界が無い形状となっている。
一方、低電位側リードフレーム３６に当接する第２脚部７２は、第１実施形態の第２脚部２２と同様に、第１脚部底面７１０が第２脚部底面７２０に対しＭＯＳ６４の高さに相当する段差Δｈだけ高くなるように形成されている。ボンディングワイヤ４１は第１脚部上面７１１に接続され、ボンディングワイヤ４２は第２脚部上面７２１に接続される。
図８に示すように、第３実施形態のシャント抵抗７５は、金属板底面の長手方向中央部に切削加工やレーザー加工等により凹溝７８が形成され、この凹溝７８の長手方向両側の残部に第１脚部７６および第２脚部７７が形成される。また、厚み方向の凹溝７８に対する残部が本体部７９を構成する。また、第１脚部底面７６０は、第２脚部底面７７０に対しＭＯＳ６４の高さに相当する段差Δｈだけ高くなるように形成されている。
ボンディングワイヤ４１は本体部上面７９１の第１脚部７６側の端部に接続され、ボンディングワイヤ４２は本体部上面７９１の第２脚部７７側の端部に接続される。
これら第２、第３実施形態のシャント抵抗７０、７５によっても、第１実施形態と同様の効果を奏することができる。
（第４実施形態）
次に、本発明の第４実施形態の半導体モジュールについて、図９、図１０を参照して説明する。
図９に示すように、第４実施形態の半導体モジュール１２が適用されるモータ駆動装置２は、相毎に「負荷リレー」としてのモータリレーを構成するスイッチング素子６７、６８、６９をインバータ部５８に含む。スイッチング素子６７、６８、６９は、ブリッジ回路のスイッチング素子と同様にＭＯＳＦＥＴにより構成され、各相の上下アームの接続点とモータ８０とを電気的に接続又は遮断する。以下、スイッチング素子６７、６８、６９をモータリレーＭＯＳ６７、６８、６９という。
第４実施形態では、モータリレーＭＯＳ６７、６８、６９は、ブリッジ回路側がソースであり、モータ８０側がドレインである。ブリッジ回路の各相上下アームの接続点とモータリレーＭＯＳ６７、６８、６９との間には、シャント抵抗２０が設けられている。
インバータ部５８において、ＭＯＳ６１、６４、シャント抵抗２０およびモータリレーＭＯＳ６７はＵ相回路５８１を構成し、ＭＯＳ６２、６５、シャント抵抗２０およびモータリレーＭＯＳ６７はＶ相回路５８２を構成し、ＭＯＳ６３、６６、シャント抵抗２０およびモータリレーＭＯＳ６７はＷ相回路５８３を構成する。
各相回路５８１、５８２、５８３は、実質的に同一の構成であるので、各相回路を物理的に形成する半導体モジュール１２について、Ｕ相回路５８１を代表として説明する。
図１０に示すように、Ｕ相回路５８１は、上アームのＭＯＳ６１、下アームのＭＯＳ６４、モータリレーＭＯＳ６７、高電位側リードフレーム３４、モータリレー前リードフレーム３７１、モータリレー後リードフレーム３８１、低電位側リードフレーム３６、銅クリップ２７１、２７２、シャント抵抗２０等を含む。モータリレー前リードフレーム３７１、モータリレー後リードフレーム３８１は、それぞれ、特許請求の範囲に記載の「第１負荷リレー前導体」、「第１負荷リレー後導体」に相当する。また、本実施形態では、銅クリップ２７１、２７２が「第１接続導体」および「第２接続導体」に相当し、シャント抵抗２０が「シャント抵抗として機能する第３接続導体」に相当する。
以下、高電位側リードフレーム３４および低電位側リードフレーム３６について、第１実施形態の半導体モジュール１１と同様の内容に関しては説明を省略する。
モータリレー前リードフレーム３７１は、下アームのＭＯＳ６４が搭載される。
モータリレー後リードフレーム３８１の端子は、モータ８０の入力端子に接続する。また、モータリレー後リードフレーム３８１は、モータリレーＭＯＳ６７が搭載される。詳しくは、モータリレーＭＯＳ６７の裏面のドレインがモータリレー後リードフレーム３８１の上面に当接する。
「第１接続導体」としての銅クリップ２７１は、一端が上アームのＭＯＳ６１の上面のソースに接続し、他端がモータリレー前リードフレーム３７１に接続する。
「第２接続導体」としての銅クリップ２７２は、一端が下アームのＭＯＳ６４の上面のソースに接続し、他端が低電位側リードフレーム３６に接続する。
「第３接続導体」として機能するシャント抵抗２０は、一端がモータリレーＭＯＳ６７のソースに接続し、他端がモータリレー前リードフレーム３７１に接続する。
（第５実施形態）
次に、本発明の第５実施形態の半導体モジュールについて、図１１、図１２を参照して説明する。
図１１に示すように、第５実施形態の半導体モジュール１３が適用されるモータ駆動装置３は、第４実施形態の半導体モジュール１２に対し、インバータ部５９のモータリレーＭＯＳ６７、６８、６９とシャント抵抗２０との配置、及びモータリレーＭＯＳ６７、６８、６９の寄生ダイオードの向きが異なる。すなわち、第５実施形態では、モータリレーＭＯＳ６７、６８、６９は、ブリッジ回路側がドレインであり、モータ８０側がソースである。また、シャント抵抗２０は、モータリレーＭＯＳ６７、６８、６９とモータ８０との間に設けられている。
第５実施形態のインバータ部５９において、ＭＯＳ６１、６４、モータリレーＭＯＳ６７およびシャント抵抗２０はＵ相回路５９１を構成し、ＭＯＳ６２、６５、モータリレーＭＯＳ６７およびシャント抵抗２０はＶ相回路５９２を構成し、ＭＯＳ６３、６６、モータリレーＭＯＳ６７およびシャント抵抗２０はＷ相回路５９３を構成する。
Ｕ相回路５９１を代表として、第４実施形態との相違点を説明する。
図１２に示すように、Ｕ相回路５８１は、モータリレー前リードフレーム３７２およびモータリレー後リードフレーム３８２に係る構成の一部が第４実施形態と異なる。モータリレー前リードフレーム３７２、モータリレー後リードフレーム３８２は、それぞれ、特許請求の範囲に記載の「第２負荷リレー前導体」、「第２負荷リレー後導体」に相当する。
モータリレー前リードフレーム３７２は、下アームのＭＯＳ６４およびモータリレーＭＯＳ６７が搭載される。一方、モータリレー後リードフレーム３８２にはＭＯＳは搭載されない。
「第３接続導体」として機能するシャント抵抗２０は、一端がモータリレーＭＯＳ６７のソースに接続し、他端がモータリレー後リードフレーム３８２に接続する。
第４、第５実施形態では、以上の構成により、シャント抵抗２０がモータ８０に流れる電流を検出する。このように、第４、第５実施形態の半導体モジュール１２、１３も、第１実施形態の半導体モジュール１１と同様にシャント抵抗２０が「第３接続導体」を兼ねるため、部品点数および配線箇所を低減することができる。
（他の実施形態）
（ア）半導体モジュールにおけるインバータ部の各相回路、及び電源リレー部の配置順やリードフレームの形状等は、上記実施形態の形状やレイアウトに限らない。また、電源リレー部は設けられなくてもよい。
（イ）半導体モジュールに設けられるブリッジ回路は、三相インバータ回路に限らず、４つのスイッチング素子から構成されるハーフブリッジ回路であってもよい。ハーフブリッジ回路は、例えば、ブラシ付モータ用の駆動装置に適用される。また、三相インバータ回路やハーフブリッジ回路は、モータ用の駆動装置以外に適用されてもよい。
（ウ）上記実施形態のシャント抵抗２０に対し、第１脚部底面と第２脚部底面とを同一の高さに形成してもよい。この場合、ＭＯＳが搭載されるモータ側リードフレームの高さと低電位側リードフレームの高さとを、ディプレス等によってオフセットさせてもよい。例えば、第１〜第３実施形態に対し、モータ側リードフレームに搭載したＭＯＳの上面高さと低電位側リードフレームの高さとを同一高さにすることにより、底面が単一面であるシャント抵抗を用いることができる。或いは、ＭＯＳ上面がモータ側リードフレーム上面と同一高さになるようにＭＯＳをモータ側リードフレームに埋め込み、モータ側リードフレームと低電位側リードフレームとを同一高さとしてもよい。
（エ）上記第１〜第３実施形態では、下アームのＭＯＳ６４と低電位側リードフレーム３６とを接続する「第２接続部材」をシャント抵抗２０で構成し、このシャント抵抗２０を流れる電流を検出することによりモータ電流を検出する。
これに対し、その他の実施形態では、上アームのスイッチング素子６１とモータ側リードフレーム３５とを接続する「第１接続部材」をシャント抵抗で構成し、このシャント抵抗を流れる電流を検出することにより、モータに通電される電流を検出してもよい。
また、モータリレーＭＯＳ６７〜６９を有する上記第４、第５実施形態について、「第３接続部材」に代えて「第１接続部材」または「第２接続部材」をシャント抵抗２０で構成してもよい。
（オ）「高電位側導体」、「負荷側導体（負荷リレー前導体、負荷リレー後導体）」、「低電位側導体」は、上記実施形態のリードフレーム以外に、プリント基板やセラミック基板上の導体等の電線路を含む。なお、これらを総称して「バスバー」ともいう。
（カ）シャント抵抗は、ＭＯＳやリードフレームにハンダ付けで接続する他、例えば導電性接着剤を用いて接続してもよい。この場合、図５に示すようなハンダの這い上がりを考慮しなくてもよい。
（キ）上記実施形態では、シャント抵抗２０の一端と他端との間を流れる電流を、両端電圧を検出することにより検出する。電流の検出方法はこれに限らず、直接的に電流を検出してもよい。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
１１・・・半導体モジュール、
２０・・・シャント抵抗（第２接続導体）、
２７・・・銅クリップ（第１接続導体）、
３４・・・高電位側リードフレーム（高電位側導体）、
３５・・・モータ側リードフレーム（負荷側導体）、
３６・・・低電位側リードフレーム（低電位側導体）、
５０・・・バッテリ（電力供給源）、
６１〜６６・・・ＭＯＳ（スイッチング素子）、
８０・・・モータ（負荷）。

Claims (6)

  1. ブリッジ回路の上アームおよび下アームを構成する複数のスイッチング素子（６１〜６６）と、
    電力供給源（５０）の高電位電極に接続し、上アームの前記スイッチング素子が搭載される高電位側導体（３４）と、
    負荷（８０）に接続し、下アームの前記スイッチング素子が搭載される負荷側導体（３５）と、
    電力供給源の低電位電極に接続する低電位側導体（３６）と、
    一端が前記高電位側導体上の上アームの前記スイッチング素子に接続し、他端が前記負荷側導体に接続する第１接続導体（２７）と、
    一端が前記負荷側導体上の下アームの前記スイッチング素子に接続し、他端が前記低電位側導体に接続する第２接続導体（２０）と、
    を備え、
    前記第１接続導体および前記第２接続導体の少なくとも一方の接続導体は、一端と他端との間を流れる電流の大きさを検出するシャント抵抗（２０）として機能することを特徴とする半導体モジュール（１１）。
  2. ブリッジ回路の上アームおよび下アームを構成し、及び、前記ブリッジ回路の上アームと下アームとの接続点と負荷との間に接続され前記接続点と前記負荷とを電気的に接続又は遮断する負荷リレーを構成する複数のスイッチング素子（６１〜６９）と、
    電力供給源の高電位電極に接続し、上アームの前記スイッチング素子が搭載される高電位側導体と、
    下アームの前記スイッチング素子が搭載される第１負荷リレー前導体（３７１）と、
    負荷に接続し、前記負荷リレー用の前記スイッチング素子が搭載される第１負荷リレー後導体（３８１）と、
    電力供給源の低電位電極に接続する低電位側導体と、
    一端が前記高電位側導体上の上アームの前記スイッチング素子に接続し、他端が前記第１負荷リレー前導体に接続する第１接続導体（２７１）と、
    一端が前記第１負荷リレー前導体上の下アームの前記スイッチング素子に接続し、他端が前記低電位側導体に接続する第２接続導体（２７２）と、
    一端が前記第１負荷リレー後導体上の前記負荷リレー用の前記スイッチング素子に接続し、他端が前記第１負荷リレー前導体に接続する第３接続導体（２０）と、
    を備え、
    前記第１接続導体、前記第２接続導体および前記第３接続導体の少なくとも一つの接続導体は、一端と他端との間を流れる電流の大きさを検出するシャント抵抗（２０）として機能することを特徴とする半導体モジュール（１２）。
  3. 請求項２に記載の半導体モジュールにおいて、
    前記第１負荷リレー前導体（３７１）および前記第１負荷リレー後導体（３８１）に代えて、
    下アームの前記スイッチング素子、及び前記負荷リレー用の前記スイッチング素子が搭載される第２負荷リレー前導体（３７２）、及び、負荷に接続する第２負荷リレー後導体（３８２）を備え、
    前記第３接続導体は、一端が前記第２負荷リレー前導体上の前記負荷リレー用の前記スイッチング素子に接続し、他端が前記第２負荷リレー後導体に接続することを特徴とする半導体モジュール（１３）。
  4. シャント抵抗として機能する前記接続導体は、
    前記スイッチング素子に接続する一端の底面が、他端の底面に対し、前記スイッチング素子の高さに相当する段差だけ高くなるように形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体モジュール。
  5. シャント抵抗として機能する前記接続導体は、
    前記スイッチング素子に当接する前記一端の底面（２１０）を有する第１脚部（２１）と、
    前記他端の底面（２２０）を有する第２脚部（２２）と、
    前記第１脚部および前記第２脚部に対し高い位置に形成され、前記第１脚部と前記第２脚部とを接続する本体部（２４）と、
    前記第１脚部と前記本体部との間、及び前記第２脚部と前記本体部との間を連結する傾斜部（２３）と、
    を設けていることを特徴とする請求項４に記載の半導体モジュール。
  6. シャント抵抗として機能する前記接続導体は、
    前記第１脚部の上面（２１１）、及び前記第２脚部の上面（２２１）が、電流の大きさを検出するためのセンサ端子（４６、４７）とボンディングワイヤ（４１、４２）で接続されることを特徴とする請求項５に記載の半導体モジュール。
JP2012041451A 2012-02-28 2012-02-28 半導体モジュール Active JP5477669B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012041451A JP5477669B2 (ja) 2012-02-28 2012-02-28 半導体モジュール
US13/774,336 US9006883B2 (en) 2012-02-28 2013-02-22 Semiconductor module with switching elements
DE102013101857.2A DE102013101857B4 (de) 2012-02-28 2013-02-26 Halbleitermodul mit Schaltelementen
CN201310059757.3A CN103296866B (zh) 2012-02-28 2013-02-26 具有开关元件的半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012041451A JP5477669B2 (ja) 2012-02-28 2012-02-28 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2013179744A JP2013179744A (ja) 2013-09-09
JP5477669B2 true JP5477669B2 (ja) 2014-04-23

Family

ID=48950933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012041451A Active JP5477669B2 (ja) 2012-02-28 2012-02-28 半導体モジュール

Country Status (4)

Country Link
US (1) US9006883B2 (ja)
JP (1) JP5477669B2 (ja)
CN (1) CN103296866B (ja)
DE (1) DE102013101857B4 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
JP6020379B2 (ja) 2013-08-02 2016-11-02 株式会社デンソー 半導体装置
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
EP4220708A1 (en) 2013-11-20 2023-08-02 Rohm Co., Ltd. Switching device and electronic circuit
JP6344163B2 (ja) 2014-09-03 2018-06-20 株式会社デンソー シャント抵抗器
JP6384211B2 (ja) 2014-09-03 2018-09-05 株式会社デンソー シャント抵抗器
WO2016104088A1 (ja) * 2014-12-24 2016-06-30 日本精工株式会社 パワー半導体モジュール及びこれを用いた電動パワーステアリング装置
JP6352200B2 (ja) * 2015-02-04 2018-07-04 新電元工業株式会社 半導体装置
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
US10365303B2 (en) * 2016-04-28 2019-07-30 Texas Instruments Incorporated Shunt strip
JP6645396B2 (ja) * 2016-10-07 2020-02-14 株式会社デンソー 半導体装置
US11367669B2 (en) 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
JP7025181B2 (ja) * 2016-11-21 2022-02-24 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6223613B1 (ja) * 2017-03-22 2017-11-01 三菱電機株式会社 制御ユニット
JP7006120B2 (ja) * 2017-10-19 2022-01-24 株式会社デンソー リードフレーム
US10340152B1 (en) * 2017-12-29 2019-07-02 Texas Instruments Incorporated Mechanical couplings designed to resolve process constraints
KR102288406B1 (ko) 2018-01-05 2021-08-09 주식회사 엘지에너지솔루션 레이저 빔 차단 블록을 구비한 레이저 용접 장치
JP6991316B2 (ja) * 2018-04-25 2022-01-12 三菱電機株式会社 共用ベースプレート及びこれを備えた半導体モジュール
DE102018207308B4 (de) 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
JP6504585B1 (ja) * 2018-06-04 2019-04-24 三菱電機株式会社 半導体モジュール
DE102019104518A1 (de) * 2019-02-22 2020-08-27 Avl Software And Functions Gmbh Leistungsmodul mit einer Strommessanordnung
DE102020000998A1 (de) 2019-03-08 2020-09-10 Sew-Eurodrive Gmbh & Co Kg Antrieb mit von einem Wechselrichter speisbarem Elektromotor und Verfahren zum Betreiben eines Antriebs
KR102283390B1 (ko) * 2019-10-07 2021-07-29 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법
WO2023170897A1 (ja) * 2022-03-11 2023-09-14 三菱電機株式会社 半導体モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JP4503122B2 (ja) 1999-10-19 2010-07-14 コーア株式会社 電流検出用低抵抗器及びその製造方法
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
AU2003235967A1 (en) * 2002-04-30 2003-11-17 Renesas Technology Corp. Semiconductor device and electronic device
JP3827158B2 (ja) * 2003-01-21 2006-09-27 株式会社デンソー シャント抵抗装備インバータ一体型電動コンプレッサ
JP2004343820A (ja) * 2003-05-13 2004-12-02 Mitsubishi Electric Corp 電力変換装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2007311582A (ja) * 2006-05-19 2007-11-29 Hitachi Ltd 半導体装置
US7808102B2 (en) * 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
JP4764801B2 (ja) * 2006-11-06 2011-09-07 本田技研工業株式会社 電力変換回路の電気基板
JP4678545B2 (ja) * 2008-07-25 2011-04-27 株式会社デンソー モータ駆動装置
JP5263510B2 (ja) * 2008-09-26 2013-08-14 株式会社ジェイテクト モータ回路及び電動パワーステアリング装置
JP5152526B2 (ja) * 2009-04-24 2013-02-27 株式会社デンソー 車載電力変換装置
JP5327646B2 (ja) * 2009-06-24 2013-10-30 株式会社デンソー 電子回路内蔵型モータ
US8749939B2 (en) * 2011-05-13 2014-06-10 Mks Instruments, Inc. Method and system for shoot-through protection

Also Published As

Publication number Publication date
DE102013101857B4 (de) 2021-04-15
CN103296866A (zh) 2013-09-11
JP2013179744A (ja) 2013-09-09
US20130221532A1 (en) 2013-08-29
DE102013101857A1 (de) 2013-08-29
CN103296866B (zh) 2015-10-21
US9006883B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
JP5477669B2 (ja) 半導体モジュール
JP5569555B2 (ja) 配線部材、および、これを用いた半導体モジュール
JP5169353B2 (ja) パワーモジュール
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
JP5267959B2 (ja) 半導体モジュール、及び、それを用いた駆動装置
CN107851637B (zh) 功率半导体模块
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JP5586671B2 (ja) パワーモジュール及びこれを用いた駆動装置
JP6020379B2 (ja) 半導体装置
JP2017158407A (ja) 電力変換システムの電流制御装置
JP6409891B2 (ja) 電力変換装置
JP4798170B2 (ja) 半導体装置
JP6352200B2 (ja) 半導体装置
JP5447269B2 (ja) パワー半導体モジュールの試験方法
JP2017169398A (ja) 電力変換装置
CN110870188A (zh) 半导体模块
JP6156131B2 (ja) 半導体装置
JP6727328B2 (ja) 半導体モジュール
JP6483963B2 (ja) 電力変換装置
JP4246040B2 (ja) 半導体装置の実装体
JP2018009863A (ja) 電流測定装置
JP2009277975A (ja) 半導体装置
JP4869753B2 (ja) インバータ
JP2020018137A (ja) パワー半導体装置
US20230096581A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R151 Written notification of patent or utility model registration

Ref document number: 5477669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250