CN110870188A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN110870188A
CN110870188A CN201880003169.9A CN201880003169A CN110870188A CN 110870188 A CN110870188 A CN 110870188A CN 201880003169 A CN201880003169 A CN 201880003169A CN 110870188 A CN110870188 A CN 110870188A
Authority
CN
China
Prior art keywords
terminal
wiring
ground
substrate
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880003169.9A
Other languages
English (en)
Other versions
CN110870188B (zh
Inventor
家入义弥
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN110870188A publication Critical patent/CN110870188A/zh
Application granted granted Critical
Publication of CN110870188B publication Critical patent/CN110870188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明的半导体模块用于将直流转换为三相交流，并将该三相交流提供至三相电机从而进行驱动，第一至第三控制信号端子Q1G、Q2G、Q3G沿第一边B1延伸的方向并排配置，使得其各自的一端靠近基板B的第一边B1，第四至第六控制信号端子Q4G、Q5G、Q6G沿第二边B2延伸的方向并排配置，使得其各自的一端靠近基板B的第二边B2。

Description

半导体模块
技术领域
本发明涉及一种半导体模块。
背景技术
以往，作为半导体装置的其中一种，将从直流电源输入的直流电力转换为交流电力后输出的半导体模块已被普遍认知。
这种半导体模块，是例如将直流电压转换为三相交流电压后，用于驱动三相电机(专利第6062565)。
在这种以往的半导体模块(图3、图4)中，高端与低端的信号布线位于半导体模块的包装单侧(电源、接地侧)。
因此，低端的栅极布线会变长，在图3例中，一根信号布线需要有两根键合线。
特别是，由于高端与低端的开关(MOS晶体管)的栅极控制信号的布线是不同的，因此，会有在高端与低端中信号的传输时间不同、且开关的控制性低下的问题。
因此，本发明的目的在于将用于控制开关的信号布线分为高端与低端来配置，并将用于控制开关的控制信号的布线长度对齐，从而均衡信号的传输时间并提高开关的控制性。
发明内容
本发明的一种形态涉及的半导体模块，用于将直流转换为三相交流，并将该三相交流提供至三相电机从而进行驱动，其特征在于，包括：
基板；
电源布线，沿所述基板上的第一边配置；
电源端子，与所述电源布线相连接；
第一接地布线、第二接地布线、以及第三接地布线，在所述基板上沿与所述基板的所述第一边相向的第二边配置；
第一接地端子，与所述第一接地布线相连接；第二接地端子，与所述第二接地布线相连接；第三接地端子，与所述第三接地布线相连接；
第一至第三电机端子，分别与所述三相电机的线圈相连接；
第一至第三半桥，由高端开关与低端开关在所述电源布线与所述第一至第三接地布线之间分别串联连接构成的同时，所述高端开关与所述低端开关的连接点分别与第一至第三电机端子相连接并相互并联连接；以及
第一至第六控制信号端子，输入有控制所述第一至第三半桥的所述高端开关与所述低端开关运作的控制信号，
所述第一至第三控制信号端子沿所述第一边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第一边，
所述第四至第六控制信号端子沿所述第二边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第二边。
在所述半导体模块中，其特征在于，进一步包括：
第一控制用键合线，将所述第一半桥的第一高端开关的控制电极与所述第一控制信号端子相连接；
第二控制用键合线，将所述第二半桥的第二高端开关的控制电极与所述第二控制信号端子相连接；
第三控制用键合线，将所述第三半桥的第三低端开关的控制电极与所述第三控制信号端子相连接；
第四控制用键合线，将所述第一半桥的第一低端开关的控制电极与所述第四控制信号端子相连接；
第五控制用键合线，将所述第二半桥的第二低端开关的控制电极与所述第五控制信号端子相连接；以及
第六控制用键合线，将所述第三半桥的第三低端开关的控制电极与所述第六控制信号端子相连接。
在所述半导体模块中，其特征在于：
其中，所述第四控制用键合线被布线为通过所述第一接地布线上，所述第五控制用键合线被布线为通过所述第二接地布线上，
所述第六控制用键合线被布线为通过所述第三接地布线上。
在所述半导体模块中，其特征在于：
其中，所述第一控制信号端子连接于所述电源端子与所述第一电机端子之间，
所述第二控制信号端子连接于所述第一电机端子与所述第二电机端子之间，
所述第三控制信号端子连接于所述第二电机端子与所述第三电机端子之间。
在所述半导体模块中，其特征在于：
其中，所述第一接地布线通过键合线与所述第一低端开关的第二电极相连接，
所述第二接地布线通过键合线与所述第二低端开关的第二电极相连接，
所述第三接地布线通过键合线与所述第三低端开关的第二电极相连接。
在所述半导体模块中，其特征在于，进一步包括：
第一支撑用虚拟(dummy)布线，设置在所述第一边与所述第三边交叉的所述基板的第一角部上；
第二支撑用虚拟布线，设置在所述第一边与所述第四边交叉的所述基板的第二角部上；
第三支撑用虚拟布线，设置在所述第二边与所述第三边交叉的所述基板的第三角部上；以及
第四支撑用虚拟布线，设置在所述第二边与所述第四边交叉的所述基板的第四角部上，
所述第一至第四支撑用虚拟布线在引线键合时，由于将所述基板通过支撑构件来固定，因此在所述引线键合时所述第一至第四支撑用虚拟布线的上端面就能够由所述支撑构件来固定。
在所述半导体模块中，其特征在于，进一步包括：
热敏电阻，在所述基板上，靠近所述基板的第二边配置，使其位于所述第一接地布线与所述第二接地布线之间、或位于所述第二接地布线与所述第三接地布线之间，用于检测温度。
在所述半导体模块中，其特征在于：
其中，所述第一至第三接地布线的各面积比所述电源布线的面积更小。
在所述半导体模块中，其特征在于：
其中，所述电源端子按照绕过所述第一支撑用虚拟布线上的方式来配置，
所述第三电机端子按照绕过所述第二支撑用虚拟布线上的方式来配置，
所述第一接地端子按照绕过所述第三支撑用虚拟布线上的方式来配置，
所述第三接地端子按照绕过所述第四支撑用虚拟布线上的方式来配置。
在所述半导体模块中，其特征在于：
其中，所述第一至第三控制信号端子沿所述第一边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第一边，
所述第四至第六控制信号端子沿所述第二边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第二边。
在所述半导体模块中，其特征在于：
其中，所述第一控制信号端子被配置在所述电源端子与所述第一电机端子之间，
所述第二控制信号端子被配置在所述第一电机端子与所述第二电机端子之间，
所述第三控制信号端子被配置在所述第二电机端子与所述第三电机端子之间。
在所述半导体模块中，其特征在于：
其中，所述第四控制信号端子被配置在所述第一接地端子与所述第二接地端子之间，
所述第五以及第六控制信号端子被配置在所述第二接地端子与所述第三接地端子之间。
在所述半导体模块中，其特征在于：
与安装基板相连接的所述第一至第三控制信号端子的另一端被配置在：比与所述安装基板相连接的所述电源端子的另一端以及所述第一至第三电机端子的另一端更靠近所述基板的所述第一边的位置上，
与所述安装基板相连接的所述第四至第六控制信号端子的另一端被配置在：比与所述安装基板相连接的所述第一至第三接地端子的另一端更靠近所述基板的所述第二边的位置上。
在所述半导体模块中，其特征在于：
其中，所述第一半桥的第一高端开关被配置在所述电源布线的一端上并且第一电极与所述电源布线SX电气连接，
所述第三半桥的第三高端开关被配置在所述电源布线的另一端上并且第一电极与所述电源布线电气连接，
所述第二半桥的第二高端开关被配置在所述电源布线上并且第一电极与所述电源布线电气连接，从而使其位于所述第一高端开关与所述第三高端开关之间。
在所述半导体模块中，其特征在于，进一步包括：
第一中央布线，在所述基板的上端面上被配置在所述电源布线SX的所述一端与所述第一接地布线之间，其上端面上配置有所述第一低端开关，并且与第一高端开关的另一端以及所述第一电机端子电气连接；
第三中央布线，在所述基板的上端面上被配置在所述电源布线的所述另一端与所述第三接地布线之间，其上端面上配置有所述第三低端开关，并且与所述第三高端开关的另一端以及所述第三电机端子电气连接；以及
第二中央布线，在所述基板的上端面上被配置在所述电源布线与所述第二接地布线之间并且位于所述第一中央布线与所述第三中央布线之间，其上端面上配置有所述第二低端开关，并且与所述第二高端开关的另一端以及所述第二电机端子电气连接。
发明效果
本发明的一种形态涉及的半导体模块，包括：基板；电源布线，沿基板上的第一边配置；电源端子，与电源布线相连接；第一接地布线、第二接地布线、以及第三接地布线，在基板上沿与基板的第一边相向的第二边配置；第一接地端子，与第一接地布线相连接；第二接地端子，与第二接地布线相连接；第三接地端子，与第三接地布线相连接；第一至第三电机端子，分别与三相电机的线圈相连接；第一至第三半桥，由高端开关与低端开关在电源布线与第一至第三接地布线之间分别串联连接构成的同时，高端开关与低端开关的连接点分别与第一至第三电机端子相连接并相互并联连接；以及第一至第六控制信号端子，输入有控制第一至第三半桥的高端开关与低端开关运作的控制信号。
并且，第一至第三控制信号端子沿第一边延伸的方向并排配置，使得其各自的一端靠近基板的第一边，第四至第六控制信号端子沿第二边延伸的方向并排配置，使得其各自的一端靠近基板的第二边。
通过这样，根据本发明的半导体模块，将用于控制开关的信号布线分为高端与低端来配置，并将用于控制开关的控制信号的布线长度对齐，从而就能够均衡信号的传输时间并提高控制性。
附图说明
图1是展示实施例一涉及的半导体模块100的结构的一例的图。
图2是展示图1所示的半导体模块100的电路结构的一例的电路图。
图3是展示以往的半导体模块的结构的一例的图。
图4是展示图3所示的以往的半导体模块的电路结构的一例的电路图。
具体实施方式
以下，将基于附图来说明本发明涉及的实施方式。
【实施例一】
实施例一涉及的半导体模块100是例如将直流转换为三相交流，并将该三相交流提供至三相电机用于驱动的逆变器装置。
该半导体模块100例如图1、图2所示，包括：基板B；电源布线SX；电源端子Vin；第一接地布线GX1；第二接地布线GX2；第三接地布线GX3；第一接地端子GND1；第二接地端子GND2；第三接地端子GND3；第一电机端子P1；第二电机端子P2；第三电机端子P3；第一半桥(Q1、Q4)；第二半桥(Q2、Q5)；第三半桥(Q3、Q6)；第一至第六控制信号端子Q1G～Q6G；第一至第六控制用键合线BW1～BW6；热敏电阻TM；第一温度检测信号端子TM1；第二温度检测信号端子TM2；第一支撑用虚拟布线Za；第二支撑用虚拟布线Zb；第三支撑用虚拟布线Zc；第四支撑用虚拟布线Zd；第一中央布线MX1；第二中央布线MX2；第三中央布线MX3；以及封装构件K。
因此，基板B是例如陶瓷基板等的绝缘基板。
该基板B具有矩形的形状。并且，基板B的第一边B1的长度与该第一边B1相向的第二边B2的长度相同。基板B的第三边B3的长度与该第三边B3相向的第四边B4的长度相同。基板B的第一边B1的长度比第三边B3的长度更长。
其中，该基板B的第一边B1所延长的第一方向D1与基板B的第三边B3所延长的第二方向D2是垂直的。
此外，电源布线SX沿基板B上的第一边B1配置。
电源端子Vin与电源布线SX相连接。该电源端子Vin被施加有直流的电源电压。
第一接地布线GX1、第二接地布线GX2、以及第三接地布线GX3，在基板B上沿与基板B的第一边B1相向的第二边B2配置。
并且，第一接地布线GX1通过键合线与第一低端开关Q4的第二电极(源极)相连接。
第二接地布线GX2通过键合线与第二低端开关Q5的第二电极(源极)相连接。
第三接地布线GX3通过键合线与第三低端开关Q6的第二电极(源极)相连接。
第一接地端子GND1例如图1所示，与第一接地布线GX1相连接。该第一接地端子GND1是接地的。
该第一接地端子GND1的一端与第一接地布线GX1的端部相连接，该端部靠近与第一以及第二边B1、B2相交的基板B的第三边B3。
此外，第二接地端子GND2例如图1所示，与第二接地布线GX2相连接。该第二接地端子GND2是接地的。
并且，该第二接地端子GND2的一端与靠近第二边B2的第二接地布线GX2的端部相连接。
第三接地端子GND3例如图1所示，与第三接地布线GX3相连接。该第三接地端子GND3是接地的。
该第三接地端子GND3的一端与第三接地布线GX3的端部相连接，该端部靠近与基板B的第三边B3相向的第四边B4。
其中，这些第一至第三接地布线GND1、GND2、GND3的各面积被设定为比电源布线SX的面积更小。
特别是，第一接地端子GND1、第二接地端子GND2、以及第三接地端子GND3例如图1所示，是沿基板B的第二边B2隔开后并排设置，其各自之间被电绝缘。
此外，第一至第三电机端子P1、P2、P3分别与三相电机(无图示)的U相、V相、W相线圈相连接。
具体来说，第一电机端子P1与该三相电机的第一相(U相)线圈相连接。并且，第二电机端子P2与该三相电机的第二相(V相)线圈相连接。第三电机端子P3与该三相电机的第三相(W相)线圈相连接。
因此，第一半桥(Q1、Q4)例如图1、图2所示，具有第一高端开关Q1与第一低端开关Q4。
并且，第一高端开关Q1其一端与电源端子Vin的一端电气连接，另一端与第一电机端子P1的一端电气连接。
第一低端开关Q4其一端与第一电机端子P1的一端电气连接，另一端与第一接地布线GX1电气连接。
例如图1所示，第一半桥(Q1、Q4)的第一高端开关Q1配置在电源布线SX的一端上。并且，该第一高端开关Q1的第一电极(漏极)与电源布线SX电气连接。
例如图1所示，该第一高端开关Q1的控制电极(栅极)与第一控制信号端子Q1G通过第一控制用键合线BW1来电气连接。
即，第一控制用键合线BW1将第一半桥(Q1、Q4)的第一高端开关Q1的控制电极(栅极)与第一控制信号端子Q1G相连接。
并且，第四控制用键合线BW4将第一半桥(Q1、Q4)的第一低端开关Q4的控制电极(栅极)与第四控制信号端子Q4G相连接。
例如图1所示，将该第一半桥(Q1、Q4)的第一低端开关Q4的控制电极(栅极)与第四控制信号端子Q4G电气连接的第四控制用键合线BW4，被布线为通过第一接地布线GX1上。
第二半桥(Q2、Q5)例如图1、图2所示，具有第二高端开关Q2与第二低端开关Q5。
第二高端开关Q2其一端被电气连接在电源端子Vin的一端与另一端之间，另一端与第二电机端子P2的一端电气连接。
第二低端开关Q5其一端与第二电机端子P2的一端电气连接，另一端与第二接地布线GX2电气连接。
例如图1所示，该第二半桥(Q2、Q5)的第二高端开关Q2被配置在电源布线SX上，使其位于第一高端开关Q1与第三高端开关Q3之间。并且，该第二高端开关Q2的第一电极(漏极)与电源布线SX电气连接。
并且，例如图1所示，该第二高端开关Q2的控制电极(栅极)与第二控制信号端子Q2G通过第二控制用键合线BW2来电气连接。
即，第二控制用键合线BW2将第二半桥(Q2、Q5)的第二高端开关Q2的控制电极(栅极)与第二控制信号端子Q2G相连接。
并且，第五控制用键合线BW5将第二半桥(Q2、Q5)的第二低端开关Q5的控制电极(栅极)与第五控制信号端子Q5G相连接。
例如图1所示，将该第二半桥(Q2、Q5)的第二低端开关Q5的控制电极(栅极)与第五控制信号端子Q5G相连接的第五控制用键合线BW5，被布线为通过第二接地布线GX2上。
第三半桥(Q3、Q6)例如图1、图2所示，具有第三高端开关Q3与第三低端开关Q6。
并且，第三高端开关Q3其一端与电源端子Vin的另一端电气连接，另一端与第三电机端子P3的一端电气连接。
第三低端开关Q6其一端与第三电机端子P3的另一端电气连接，另一端与第三接地布线GX3电气连接。
例如图1所示，该第三半桥(Q3、Q6)的第三高端开关Q3配置在电源布线SX的另一端上。并且，该第三高端开关Q3的第一电极(漏极)与电源布线SX电气连接。
并且例如图1所示，该第三高端开关Q3的控制电极(栅极)与第三控制信号端子Q3G通过第三控制用键合线BW3来电气连接。
即，第三控制用键合线BW3将第三半桥(Q3、Q6)的第三高端开关Q3的控制电极(栅极)与第三控制信号端子Q3G相连接。
并且，第六控制用键合线BW6将第三半桥(Q3、Q6)的第三低端开关Q6的控制电极(栅极)与第六控制信号端子Q6G相连接。
例如图1所示，将第三半桥(Q3、Q6)的第三低端开关Q6的控制电极(栅极)与第六控制信号端子Q6G相连接的第六控制用键合线BW6，被布线为通过第三接地布线GX3上。
通过这样，第一至第三半桥(Q1、Q4)、(Q2、Q5)、(Q3、Q6)由：高端开关Q1、Q2、Q3与低端开关Q4、Q5、Q6在电源布线SX与第一至第三接地布线GX1、GX2、GX3之间，分别串联连接所构成。
并且，在第一至第三半桥(Q1、Q4)、(Q2、Q5)、(Q3、Q6)中，高端开关Q1、Q2、Q3与低端开关Q4、Q5、Q6的连接点分别与第一至第三电机端子P1、P2、P3相连接并相互并联连接。
此外，第一中央布线MX1例如图1所示，在基板B的上端面被设置在位于电源布线SX的一端与第一接地布线GX1之间。
该第一中央布线MX1的上端面配置有第一低端开关Q4。并且该第一中央布线MX1与该第一高端开关Q1的另一端(源极)以及第一电机端子P1电气连接。
第三中央布线MX3例如图1所示，在基板B的上端面被设置在位于电源布线SX的另一端与第三接地布线GX3之间。
该第三中央布线MX3的上端面配置有第三低端开关Q6。并且该第三中央布线MX3与第三高端开关Q3的另一端(源极)以及第三电机端子P3电气连接。
第二中央布线MX2例如图1所示，在基板B的上端面被设置在位于电源布线SX与第二接地布线GX2之间且位于第一中央布线MX1与第三中央布线MX3之间。
该第二中央布线MX2的上端面配置有第二低端开关Q5。并且，该第二中央布线MX2与第二高端开关Q2的另一端(源极)以及第二电机端子P2电气连接。
此外，第一至第六控制信号端子(Q1G～Q6G)例如图1所示，输入有控制第一至第三半桥(Q1、Q4)、(Q2、Q5)、(Q3、Q6)的第一至第三高端开关Q1～Q3与第一至第三低端开关Q4～Q6运作的控制信号。
其中，第一至第三控制信号端子Q1G、Q2G、Q3G沿第一边B1延伸的方向并排配置，使得其各自的一端靠近基板B的第一边B1。
特别是，第一控制信号端子Q1G例如图1所示，被配置在电源端子Vin与第一电机端子P1之间。
并且，第二控制信号端子Q2G例如图1所示，被配置在第一电机端子P1与第二电机端子P2之间。
第三控制信号端子Q3G例如图1所示，被配置在第二电机端子P2与第三电机端子P3之间。
第四至第六控制信号端子Q4、Q5、Q6沿第二边B2延伸的方向并排配置，使得其各自的一端靠近基板B的第二边B2。
通过这样，将用于控制开关的信号布线分为高端与低端来配置(图1的各区域10)，并将用于控制开关的控制信号的布线长度对齐，从而就能够均衡信号的传输时间并提高控制性。
特别是，第四控制信号端子Q4G例如图1所示，被配置在第一接地端子GND1与第二接地端子GND2之间。
第五以及第六控制信号端子Q5G、Q6G例如图1所示，被配置在第二接地端子GND2与第三接地端子GND3之间。
热敏电阻TM在基板B上，靠近基板B的第二边B2配置，使其位于第一接地布线GX1与第二接地布线GX2之间、或位于第二接地布线GX2与第三接地布线GX3之间，该热敏电阻TM是用于检测其周边温度的元件。
特别是在图1所示的例中，该热敏电阻TM靠近基板B的第二边B2配置，使其位于第二接地布线GX2与第三接地布线GX3之间。
并且，第一温度检测信号端子TM1例如图1所示，与热敏电阻TM的一端电气连接。
第二温度检测信号端子TM2例如图1所示，与热敏电阻TM的另一端电气连接。
这些第一以及第二温度检测信号端子TM1、TM2例如图1所示，被配置在第五控制信号端子Q5G与第六控制信号端子Q6G之间。
其中，在图1例中，虽然将热敏电阻TM配置在相邻的第二接地布线GX2与第三接地布线GX3之间，但是在必要时，也可以配置在温度易于变化的高端电源布线SX的附近。
此外，第一支撑用虚拟布线Za例如图1所示，设置在基板B的第一边B1与第三边B3交叉的基板B的第一角部上。
并且，已述的电源端子Vin例如图1所示，按照绕过该第一支撑用虚拟布线Za上的方式来配置。
第二支撑用虚拟布线Zb例如图1所示，设置在基板B的第一边B1与第四边B4交叉的基板B的第二角部上。
已述的第三电机端子P3例如图1所示，按照绕过该第二支撑用虚拟布线Zb上的方式来配置。
第三支撑用虚拟布线Zc例如图1所示，设置在基板B的第二边B2与第三边B3交叉的基板B的第三角部上。
已述的第一接地端子GND1例如图1所示，按照绕过该第三支撑用虚拟布线Zc上的方式来配置。
第四支撑用虚拟布线Zd，设置在基板B的第二边B2与第四边B4交叉的基板B的第四角部上。
已述的第三接地端子GND3例如图1所示，按照绕过该第四支撑用虚拟布线Zd上的方式来配置。
因此，这些第一至第四支撑用虚拟布线Za～Zd在引线键合时，由于将基板B通过支撑构件(无图示)来固定，因此在引线键合时第一至第四支撑用虚拟布线Za～Zd的上端面就能够由该支撑构件来固定。
这些第一至第四支撑用虚拟布线Za～Zd例如是由与已述的电源布线SX等相同的材质所构成。
其中，与安装基板(无图示)相连接的第一至第三控制信号端子Q1G～Q3G的另一端被配置在：比与该安装基板相连接的电源端子Vin的另一端以及第一至第三电机端子P1～P3的另一端更靠近基板B的第一边B1的位置上。
并且，与该安装基板相连接的第四至第六控制信号端子Q4G～Q6G的另一端被配置在：比与该安装基板相连接的第一至第三接地端子PGND1～PGND3的另一端更靠近基板B的第二边B2的位置上。
通过这样，在将电子模块100靠近安装在该安装基板的CPU来配置时，就能够靠近CPU将第一至第三控制信号端子Q1G～Q3G的另一端以及第四至第六控制信号端子Q4G～Q6G的另一端与该安装基板相连接。即，能够缩短从CPU到第一至第三控制信号端子Q1G～Q3G的另一端以及第四至第六控制信号端子Q4G～Q6G的另一端的布线长度。
并且能够将流通大电流的电源端子Vin的另一端、第一至第三电机端子P1～P3的另一端、以及第一至第三接地端子PGND1～PGND3的另一端远离该CPU来配置。
此外，封装构件K是例如环氧树脂等封装树脂。其中，在图1中，封装构件K被标注为可透视。
该封装构件K例如图1所示，至少在基板B上，封装：电源布线SX；电源端子Vin；第一接地布线GX1；第二接地布线GX2；第三接地布线GX3；第一至第三输出布线LMU、LMV、LMW；第一至第三中央布线LYU、LYV、LYW；第一电流检测布线LC1；第二电流检测布线LC2；连接布线LR1；第一热敏电阻用布线LT1；第二热敏电阻用布线LT2；第一电容器C1；第二电容器C2；电阻R1；第一半桥(Q1、Q4)；第二半桥(Q2、Q5)；第三半桥(Q3、Q6)；热敏电阻TM；第一支撑用虚拟布线Za；第二支撑用虚拟布线Zb；第三支撑用虚拟布线Zc；第四支撑用虚拟布线Zd；第一中央布线MX1；第二中央布线MX2；第三中央布线MX3；第一至第六控制用键合线BW1～BW6；以及除此以外的键合线等。
并且，该封装构件K例如图1所示，将电源端子Vin、第一电机端子P1、第二电机端子P2、第三电机端子P3、第一控制信号端子Q1G、第二控制信号端子Q2G、以及第三控制信号端子Q3G的各自的一端，沿基板B的第一边B1来封装。
该封装构件K例如图1所示，将第一接地端子GND1、第二接地端子GND2、第三接地端子GND3、第一温度检测信号端子TM1、第二温度检测信号端子TM2、第四控制信号端子Q4G、第五控制信号端子Q5G、以及第六控制信号端子Q6G的各自的一端，沿基板B的第二边B2来封装。
因此，如已述的在半导体模块100中，如图1所示，第一接地布线GX1、第二接地布线GX2、以及第三接地布线GX3沿与基板的第一边B1相向的第二边B2设置。并且，第一接地端子GND1与第一接地布线GX1相连接，第二接地端子GND2与第二接地布线GX2相连接，第三接地端子GND3与第三接地布线GX3相连接。第一接地端子GND1、第二接地端子GND2、以及第三接地端子GND3沿第二边B2隔开后并排设置，其各自之间被电绝缘。
特别是，由于作为引线端子的第一至第三接地端子GND1、GND2、GND3没有跨设于第一至第三接地布线GX1、GX2、GX3，因此就能够减少布线间电感等的影响，并且并一步降低噪音。
因此，根据实施例一涉及的半导体模块100，将各接地布线的电感减少后，就能够降低因构成该半导体模块的半桥的开关所引起的开关噪音。特别是，由于作为引线端子的第一至第三接地端子GND1、GND2、GND3没有跨设于第一至第三接地布线GX1、GX2、GX3，因此就能够减少布线间电感等的影响，并且并一步降低噪音。
如已述般，第一至第三控制信号端子Q1G、Q2G、Q3G沿第一边B1延伸的方向并排配置，使得其各自的一端靠近基板B的第一边B1，第四至第六控制信号端子Q4、Q5、Q6沿第二边B2延伸的方向并排配置，使得其各自的一端靠近基板B的第二边B2。
因此，根据实施例一涉及的半导体模块100，将用于控制开关的信号布线分为高端与低端来配置，并将用于控制开关的控制信号的布线长度对齐，从而就能够均衡信号的传输时间并提高控制性。
【实施例二】
在已述的实施例一中，虽然第一至第三高端开关Q1、Q2、Q3以及第一至第三低端开关Q4、Q5、Q6是作为nMOSFET的例(图2)来说明的，但是也可以适用于其他的半导体元件。
即，这些第一至第三高端开关Q1、Q2、Q3以及第一至第三低端开关Q4、Q5、Q6也能够例如使用pMOSFET与其他的半导体元件来代替，使其能够实施相同的功能。
其中，该实施例二中的其他半导体模块的结构，与实施例一相同。
如以上般，本发明的一种形态涉及的半导体模块100，包括：基板B；电源布线SX，沿基板上的第一边B1配置；电源端子Vin，与电源布线相连接；第一接地布线GX1、第二接地布线GX2、以及第三接地布线GX3，在基板上沿与基板的第一边B1相向的第二边B2配置；第一接地端子GND1，与第一接地布线GX1相连接；第二接地端子GND2，与第二接地布线GX2相连接；第三接地端子GND3，与第三接地布线GX3相连接；第一至第三电机端子(P1、P2、P3)，分别与三相电机的线圈相连接；第一至第三半桥(Q1、Q4)、(Q2、Q5)、(Q3、Q6)，由高端开关与低端开关在电源布线与第一至第三接地布线之间分别串联连接构成的同时，高端开关与低端开关的连接点分别与第一至第三电机端子相连接并相互并联连接；以及第一至第六控制信号端子(Q1G、Q2G、Q3G、Q4G、Q5G、Q6G)，输入有控制第一至第三半桥的高端开关与低端开关运作的控制信号。
并且，第一至第三控制信号端子Q1G、Q2G、Q3G沿第一边B1延伸的方向并排配置，使得其各自的一端靠近基板B的第一边B1，第四至第六控制信号端子Q4G、Q5G、Q6G沿第二边B2延伸的方向并排配置，使得其各自的一端靠近基板B的第二边B2。
通过这样，根据本发明的半导体模块，将用于控制开关的信号布线分为高端与低端来配置，并将用于控制开关的控制信号的布线长度对齐，从而就能够均衡信号的传输时间并提高控制性。
虽然说明了本发明的若干个实施方式，但是这些实施方式是作为示例而提出的，并没有对发明的范围进行限定。这些实施方式能够按照除此以外的各种方式来实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、以及变更。这些实施方式与其变形，在被包含在发明的范围与主旨的同时，也包含了专利申请的范围中记载的发明与其均等的范围。
【符号说明】
100 半导体模块
B 基板
SX 电源布线
Vin 电源端子
GX1 第一接地布线
GX2 第二接地布线
GX3 第三接地布线
GND1 第一接地端子
GND2 第二接地端子
GND3 第三接地端子
P1 第一电机端子
P2 第二电机端子
P3 第三电机端子
Q1G 第一控制信号端子
Q2G 第二控制信号端子
Q3G 第三控制信号端子
Q4G 第四控制信号端子
Q5G 第五控制信号端子
Q6G 第六控制信号端子
BW1 第一控制用键合线
BW2 第二控制用键合线
BW3 第三控制用键合线
BW4 第四控制用键合线
BW5 第五控制用键合线
BW6 第六控制用键合线
TM 热敏电阻
TM1 第一温度检测信号端子
TM2 第二温度检测信号端子
Za 第一支撑用虚拟布线
Zb 第二支撑用虚拟布线
Zc 第三支撑用虚拟布线
Zd 第四支撑用虚拟布线
MX1 第一中央布线
MX2 第二中央布线
MX3 第三中央布线
K 封装构件
Q1 第一高端开关
Q2 第二高端开关
Q3 第三高端开关
Q4 第一低端开关
Q5 第二低端开关
Q6 第三低端开关

Claims (15)

1.一种半导体模块，将直流转换为三相交流，并将该三相交流提供至三相电机从而进行驱动，其特征在于，包括：
基板；
电源布线，沿所述基板上的第一边配置；
电源端子，与所述电源布线相连接；
第一接地布线、第二接地布线、以及第三接地布线，在所述基板上沿与所述基板的所述第一边相向的第二边配置；
第一接地端子，与所述第一接地布线相连接；第二接地端子，与所述第二接地布线相连接；第三接地端子，与所述第三接地布线相连接；
第一至第三电机端子，分别与所述三相电机的线圈相连接；
第一至第三半桥，由高端开关与低端开关在所述电源布线与所述第一至第三接地布线之间分别串联连接构成的同时，所述高端开关与所述低端开关的连接点分别与第一至第三电机端子相连接并相互并联连接；以及
第一至第六控制信号端子，输入有控制所述第一至第三半桥的所述高端开关与所述低端开关运作的控制信号，
所述第一至第三控制信号端子沿所述第一边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第一边，
所述第四至第六控制信号端子沿所述第二边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第二边。
2.根据权利要求1所述的半导体模块，其特征在于，进一步包括：
第一控制用键合线，将所述第一半桥的第一高端开关的控制电极与所述第一控制信号端子相连接；
第二控制用键合线，将所述第二半桥的第二高端开关的控制电极与所述第二控制信号端子相连接；
第三控制用键合线，将所述第三半桥的第三低端开关的控制电极与所述第三控制信号端子相连接；
第四控制用键合线，将所述第一半桥的第一低端开关的控制电极与所述第四控制信号端子相连接；
第五控制用键合线，将所述第二半桥的第二低端开关的控制电极与所述第五控制信号端子相连接；以及
第六控制用键合线，将所述第三半桥的第三低端开关的控制电极与所述第六控制信号端子相连接。
3.根据权利要求2所述的半导体模块，其特征在于：
其中，所述第四控制用键合线被布线为通过所述第一接地布线上，
所述第五控制用键合线被布线为通过所述第二接地布线上，
所述第六控制用键合线被布线为通过所述第三接地布线上。
4.根据权利要求2所述的半导体模块，其特征在于：
其中，所述第一控制信号端子连接于所述电源端子与所述第一电机端子之间，
所述第二控制信号端子连接于所述第一电机端子与所述第二电机端子之间，
所述第三控制信号端子连接于所述第二电机端子与所述第三电机端子之间。
5.根据权利要求4所述的半导体模块，其特征在于：
其中，所述第一接地布线通过键合线与所述第一低端开关的第二电极相连接，
所述第二接地布线通过键合线与所述第二低端开关的第二电极相连接，
所述第三接地布线通过键合线与所述第三低端开关的第二电极相连接。
6.根据权利要求4所述的半导体模块，其特征在于，进一步包括：
第一支撑用虚拟布线，设置在所述第一边与所述第三边交叉的所述基板的第一角部上；
第二支撑用虚拟布线，设置在所述第一边与所述第四边交叉的所述基板的第二角部上；
第三支撑用虚拟布线，设置在所述第二边与所述第三边交叉的所述基板的第三角部上；以及
第四支撑用虚拟布线，设置在所述第二边与所述第四边交叉的所述基板的第四角部上，
所述第一至第四支撑用虚拟布线在引线键合时，由于将所述基板通过支撑部件来固定，因此在所述引线键合时所述第一至第四支撑用虚拟布线的上端面就能够由所述支撑部件来固定。
7.根据权利要求1所述的半导体模块，其特征在于，进一步包括：
热敏电阻，在所述基板上，靠近所述基板的第二边配置，使其位于所述第一接地布线与所述第二接地布线之间、或位于所述第二接地布线与所述第三接地布线之间，用于检测温度。
8.根据权利要求1所述的半导体模块，其特征在于：
其中，所述第一至第三接地布线的各面积比所述电源布线的面积更小。
9.根据权利要求8所述的半导体模块，其特征在于：
其中，所述电源端子按照绕过所述第一支撑用虚拟布线上的方式来配置，
所述第三电机端子按照绕过所述第二支撑用虚拟布线上的方式来配置，
所述第一接地端子按照绕过所述第三支撑用虚拟布线上的方式来配置，
所述第三接地端子按照绕过所述第四支撑用虚拟布线上的方式来配置。
10.根据权利要求1所述的半导体模块，其特征在于：
其中，所述第一至第三控制信号端子沿所述第一边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第一边，
所述第四至第六控制信号端子沿所述第二边延伸的方向并排配置，使得其各自的一端靠近所述基板的所述第二边。
11.根据权利要求10所述的半导体模块，其特征在于：
其中，所述第一控制信号端子被配置在所述电源端子与所述第一电机端子之间，
所述第二控制信号端子被配置在所述第一电机端子与所述第二电机端子之间，
所述第三控制信号端子被配置在所述第二电机端子与所述第三电机端子之间。
12.根据权利要求11所述的半导体模块，其特征在于：
其中，所述第四控制信号端子被配置在所述第一接地端子与所述第二接地端子之间，
所述第五以及第六控制信号端子被配置在所述第二接地端子与所述第三接地端子之间。
13.根据权利要求12所述的半导体模块，其特征在于：
其中，与安装基板相连接的所述第一至第三控制信号端子的另一端被配置在：比与所述安装基板相连接的所述电源端子的另一端以及所述第一至第三电机端子的另一端更靠近所述基板的所述第一边的位置上，
与所述安装基板相连接的所述第四至第六控制信号端子的另一端被配置在：比与所述安装基板相连接的所述第一至第三接地端子的另一端更靠近所述基板的所述第二边的位置上。
14.根据权利要求1所述的半导体模块，其特征在于：
其中，所述第一半桥的第一高端开关被配置在所述电源布线的一端上并且第一电极与所述电源布线电气连接，
所述第三半桥的第三高端开关被配置在所述电源布线的另一端上并且第一电极与所述电源布线电气连接，
所述第二半桥的第二高端开关被配置在所述电源布线上并且第一电极与所述电源布线电气连接，从而使其位于所述第一高端开关与所述第三高端开关之间。
15.根据权利要求14所述的半导体模块，其特征在于，进一步包括：
第一中央布线，在所述基板的上端面上被配置在所述电源布线的所述一端与所述第一接地布线之间，其上端面上配置有所述第一低端开关，并且与第一高端开关的另一端以及所述第一电机端子电气连接；
第三中央布线，在所述基板的上端面上被配置在所述电源布线的所述另一端与所述第三接地布线之间，其上端面上配置有所述第三低端开关，并且与所述第三高端开关的另一端以及所述第三电机端子电气连接；以及
第二中央布线，在所述基板的上端面上被配置在所述电源布线与所述第二接地布线之间并且位于所述第一中央布线与所述第三中央布线之间，其上端面上配置有所述第二低端开关，并且与所述第二高端开关的另一端以及所述第二电机端子电气连接。
CN201880003169.9A 2018-06-08 2018-06-08 半导体模块 Active CN110870188B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/022010 WO2019234911A1 (ja) 2018-06-08 2018-06-08 半導体モジュール

Publications (2)

Publication Number Publication Date
CN110870188A true CN110870188A (zh) 2020-03-06
CN110870188B CN110870188B (zh) 2022-10-28

Family

ID=68769772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880003169.9A Active CN110870188B (zh) 2018-06-08 2018-06-08 半导体模块

Country Status (4)

Country Link
US (1) US11101204B2 (zh)
JP (1) JPWO2019234911A1 (zh)
CN (1) CN110870188B (zh)
WO (1) WO2019234911A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859054B (zh) * 2018-06-08 2022-08-30 新电元工业株式会社 半导体模块
JP7137516B2 (ja) * 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置
JP7111079B2 (ja) * 2019-09-10 2022-08-02 株式会社デンソー 電力変換装置
US20230363097A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dual inline power module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
JP2014064377A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体モジュール
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
CN107612293A (zh) * 2016-07-12 2018-01-19 株式会社东芝 半导体模块、车辆以及升降机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
WO2002082543A1 (en) * 2001-03-30 2002-10-17 Hitachi, Ltd. Semiconductor device
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
CN110366816B (zh) * 2018-01-26 2021-09-10 新电元工业株式会社 电子模块
CN110366817B (zh) * 2018-01-26 2021-07-09 新电元工业株式会社 电子模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
JP2014064377A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体モジュール
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
CN107612293A (zh) * 2016-07-12 2018-01-19 株式会社东芝 半导体模块、车辆以及升降机

Also Published As

Publication number Publication date
US20210167003A1 (en) 2021-06-03
CN110870188B (zh) 2022-10-28
US11101204B2 (en) 2021-08-24
WO2019234911A1 (ja) 2019-12-12
JPWO2019234911A1 (ja) 2020-06-18

Similar Documents

Publication Publication Date Title
CN110870188B (zh) 半导体模块
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
JP5893126B2 (ja) 電力用半導体モジュール及び電力変換装置
US9123711B2 (en) Wiring member and semiconductor module having the same
JP4829690B2 (ja) 半導体装置
JP6320433B2 (ja) 電力用半導体モジュール
CN102906874A (zh) 功率半导体模块
CN110622307B (zh) 半导体模块以及电力变换装置
TW567513B (en) Switching circuit
CN110859055B (zh) 半导体模块
US10381947B2 (en) Power conversion apparatus
CN110366816B (zh) 电子模块
CN110859054B (zh) 半导体模块
CN110462825B (zh) 半导体封装装置及其制造方法
CN110366817B (zh) 电子模块
CN112750800B (zh) 半导体功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant