JP7137516B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7137516B2
JP7137516B2 JP2019076467A JP2019076467A JP7137516B2 JP 7137516 B2 JP7137516 B2 JP 7137516B2 JP 2019076467 A JP2019076467 A JP 2019076467A JP 2019076467 A JP2019076467 A JP 2019076467A JP 7137516 B2 JP7137516 B2 JP 7137516B2
Authority
JP
Japan
Prior art keywords
terminal
emitter
terminals
floating
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019076467A
Other languages
English (en)
Other versions
JP2020174160A (ja
Inventor
英一 井出
順平 楠川
円丈 露野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2019076467A priority Critical patent/JP7137516B2/ja
Priority to PCT/JP2020/015104 priority patent/WO2020209166A1/ja
Priority to EP20786979.3A priority patent/EP3955287A4/en
Priority to US17/442,279 priority patent/US12095382B2/en
Publication of JP2020174160A publication Critical patent/JP2020174160A/ja
Application granted granted Critical
Publication of JP7137516B2 publication Critical patent/JP7137516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置および電力変換装置に関する。
パワー半導体チップと呼ばれる半導体素子のスイッチングを利用した高効率な電力変換装置が自動車、鉄道、産業機器、電力機器等広い分野で利用されている。近年では、ＣＯ2の削減を図るため、省エネが可能なこのような電力変換装置を航空機に搭載することが検討されている。
パワー半導体モジュールでは、半導体素子に高電圧が印加されるため、半導体素子を収容するケース等の絶縁部材に空隙やクラック等の欠陥が存在すると、その欠陥部に電界が集中し、コロナ放電が発生する可能性がある。コロナ放電が発生した状態が続くと、絶縁部材が劣化し、最終的に絶縁破壊してパワー半導体モジュールが故障する虞がある。コロナ放電は、気圧が低い高高度な環境ほど発生し易い。
従来、金属ベース板と絶縁ケースとがねじにより固定された筐体内に半導体素子を収容し、半導体素子に接続される引き出し端子を絶縁ケースの外部の一面側に配列した構造を有するパワー半導体モジュールが知られている。この構造では、ねじの底部とねじが螺合されるねじ孔の底部との間の隙間に電界が集中しコロナ放電が発生し易いことが指摘されている。このため、絶縁ケースの、ねじが螺合されるねじ孔の上部に段部を設け、この段部の上面に導体を設け、該導体と金属ケース板とをワイヤにより電気的に接続する構造としたものがある。この構造では、導体が金属ベース板と同電位となり、ねじの底部とねじ孔の底面との間の隙間に電圧が印加されないので、コロナ放電の発生を防止することができると記載されている（例えば、特許文献１参照）。
特開２０１８－６７６４４号公報
特許文献１に記載されたパワー半導体モジュールでは、絶縁ケースの外部の一面側に配列された引き出し端子間に高電位が印加され、コロナ放電が発生する虞がある。
本発明の第１の態様における半導体装置は、直流電力を交流電力に変換する半導体素子と、直流電力を伝達する直流端子と、交流電力を伝達する交流端子と、前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、前記フローティング端子は、前記封止部材の材料とは異なる材料からなる樹脂により覆われているか、もしくは、前記封止部材および／または前記封止部材と異なる材料からなる樹脂により、先端部を含む全体が覆われているか、もしくは、少なくとも一部が、前記封止部材より誘電率が小さい樹脂により覆われており、または、前記フローティング端子の先端面は、前記直流端子の先端面および前記交流端子の先端面より突出しており、または、前記直流端子、前記交流端子および前記フローティング端子の前記封止部材から露出する根元部は、ほぼ一直線状に配列され、前記直流端子の先端部または前記直流端子に接続された直流端子部材と、前記交流端子の先端部または前記交流端子に接続された交流端子部材とは、前記フローティング端子の高さ方向の、相互に反対方向に延在されている。
本発明の第２の態様における電力変換装置は、上記半導体装置と、前記半導体素子の制御端子に接続された制御端子部と、を備え、前記制御端子部は、前記直流端子または前記交流端子に隣接して設けられ、前記制御端子部と、前記直流端子または前記交流端子との間に、少なくとも１つの別のフローティング端子が設けられている。
本発明によれば、封止部材の欠陥部に発生するコロナ放電を抑制することができる。
図１は、本発明の電力変換回路を有する半導体装置の回路図である。 図２は、本発明による上アーム回路を有する半導体装置の第１の実施形態の外観斜視図である。 図３は、本発明による下アーム回路を有する半導体装置の第１の実施形態の外観斜視図である。 図４は、図２に図示された半導体装置の封止部材を除去した状態の分解斜視図である。 図５は、図２に図示された半導体装置を、上面側からエミッタ側実装部を透過してみた平面図である。 図６は、絶縁層と電極間に空気層が介在する構造の電圧分担のモデルを示す図である。 図７は、パッシェンの法則によるコロナ放電開始電圧と、気圧と電極間距離の積との関係を示す特性図である。 図８は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、誘電率が異なる場合の各特性を示す。 図９は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、高度が異なる場合の各特性を示す。 図１０は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、温度が異なる場合の各特性を示す。 図１１は、誘電率、高度、温度が一定の条件に設定された状態における、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図である。 図１２は、図２に図示された半導体装置の製造方法を示し、最初の工程を示す斜視図である。 図１３は、図１２に続く工程を示す斜視図である。 図１４は、図１３に続く工程を示す斜視図である。 図１５は、本発明の半導体装置の第２の実施形態を示す外観斜視図である。 図１６は、図１５に図示された半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。 図１７は、本発明の半導体装置の第３の実施形態を示し、半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。 図１８は、本発明の半導体装置の第４の実施形態を示し、半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。 図１９は、本発明の半導体装置の第５の実施形態を示す外観斜視図である。 図２０は、本発明の半導体装置の第６の実施形態を示す外観斜視図である。 図２１は、本発明の半導体装置の第７の実施形態を示す外観斜視図である。
本発明の各実施形態に係る電力変換装置である半導体装置は、特に、高高度空間を飛行する航空機に最適であるが、これ以外にも、自動者やトラック、電車や船舶などの電力変換装置に対しても適用可能である。また、工場の設備を駆動する電動機の制御装置に用いられる産業用電力変換装置、あるいは家庭用の太陽発電システムや家庭の電化製品を駆動する電動機の制御用に用いられたりする、家庭用電力変換装置に対しても適用可能である。
－第１の実施形態－
以下、図１～図１４を参照して、本発明の半導体装置の第１の実施形態を説明する。
図１は、本発明の電力変換回路を有する半導体装置の回路図である。
電力変換装置としての機能を有する半導体装置は、インバータ回路１４０と、平滑用のコンデンサモジュール８０１と、制御部１７０とを備えている。インバータ回路１４０にはバッテリ８０２が電気的に接続されている。バッテリ８０２とインバータ回路１４０との間に設けられたコンデンサモジュール８０１は、直流電流を平滑化する。平滑用のコンデンサモジュール８０１は、正極側コンデンサ端子８１１と負極側コンデンサ端子８１２を有する。平滑用のコンデンサモジュール８０１は、直流コネクタ１３８を介してバッテリ８０２と電気的に接続されている。インバータ回路１４０は、直流正極側端子３１４を介して正極側コンデンサ端子８１１と接続され、かつ直流負極側端子３１６を介して負極側コンデンサ端子８１２と接続されている。
インバータ回路１４０は、上アーム回路９０１と、下アーム回路９０２と、制御部１７０を有する。インバータ回路１４０は、上アーム回路９０１を構成するＩＧＢＴ１０１（半導体素子）及びダイオード１１１と、下アーム回路９０２を構成するＩＧＢＴ１０２（半導体素子）及びダイオード１１２と、からなる上下アーム直列回路をモータジェネレータ４００の電機子巻線の各相巻線に対応して３相（Ｕ相、Ｖ相、Ｗ相）分を設けている。ここで、ＩＧＢＴとは、絶縁ゲート型バイポーラトランジスタの略である。それぞれの上下アーム直列回路は、それぞれ、その中点部分に接続される交流端子４１を有する。交流端子４１はそれぞれ、電流センサ１８０を経由して交流コネクタ１８８に接続される。また、交流コネクタ１８８は、モータジェネレータ４００に接続される。
ＩＧＢＴ（半導体素子）１０１は、コレクタ電極１２１と、ゲート電極１６１（制御電極）と、エミッタセンス電極１７１と、エミッタ電極１３１を備えている。また、ＩＧＢＴ１０２は、コレクタ電極１２２と、ゲート電極１６２（制御電極）と、エミッタセンス電極１７２と、エミッタ電極１３２を備えている。ダイオード１１１が、ＩＧＢＴ１０１と電気的に並列に接続されている。また、ダイオード１１２が、ＩＧＢＴ１０２と電気的に並列に接続されている。スイッチング用パワー半導体素子としてはＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスタ）を用いてもよいが、この場合はダイオード１１１やダイオード１１２は不要となる。
各上アーム回路９０１のＩＧＢＴ１０１のコレクタ電極１２１は、コレクタ端子（直流端子）２１Ｃおよび正極側接続部８１を介してコンデンサモジュール８０１の正極側コンデンサ端子８１１に接続されている。すなわち、バッテリ８０２から供給される直流電力は、コレクタ端子２１Ｃを介して上アーム回路９０１に伝達される。各下アーム回路９０２のＩＧＢＴ１０２のエミッタ電極１３２は、それぞれ、エミッタ端子３２Ｅおよび負極側接続部９１を介してを介してコンデンサモジュール８０１の負極側コンデンサ端子８１２に接続されている。
制御部１７０は、上アーム回路９０１と下アーム回路９０２からなる上下直列回路を駆動制御するドライバ回路（図示せず）、およびドライバ回路に制御信号を供給する制御回路を含む。ＩＧＢＴ１０１やＩＧＢＴ１０２は、制御部１７０から出力された駆動信号を受けて動作し、バッテリ８０２から供給された直流電力を三相交流電力に変換する。この変換された電力は、モータジェネレータ４００の電機子巻線に供給される。
制御部１７０は、ＩＧＢＴ１０１、１０２のスイッチングタイミングを演算処理するためのマイクロコンピュータを備えている。マイクロコンピュータには入力情報として、モータジェネレータ４００に対して要求される目標トルク値、上下アーム直列回路からモータジェネレータ４００の電機子巻線に供給される電流値、及びモータジェネレータ４００の回転子の磁極位置が入力されている。目標トルク値は、不図示の上位の制御装置から出力された指令信号に基づくものである。電流値は、電流センサ１８０から信号線（図示せず）を介して出力された検出信号に基づいて検出されたものである。磁極位置は、モータジェネレータ４００に設けられた回転磁極センサ（不図示）から出力された検出信号に基づいて検出されたものである。
図２は、本発明による上アーム回路を有する半導体装置の第１の実施形態の外観斜視図である。
半導体装置９００は、図１に示された上アーム回路９０１を有する、１ in １パワー半導体モジュールである。
半導体装置９００は、図１に示されるＩＧＢＴ１０１およびダイオード１１１（図５参照）と、ＩＧＢＴ１０１およびダイオード１１１を封止する封止部材５０１と、コレクタ端子（直流端子）２１Ｃと、エミッタ端子３１Ｅと、２つのゲート端子６１（制御端子）と、２つのエミッタセンス端子７１と、フローティング端子５１、５２、５３と、コレクタ側実装部２２０（図４参照）と、エミッタ側実装部３２０（図４参照）とを有する。
封止部材５０１は、一対の幅広面５０１ａ、５０１ｂと、一対の側面５０１ｃ、５０１ｄと、一対の端面５０１ｅ、５０１ｆを有する、ほぼ薄型の直方体形状を有する。封止部材５０１の一方の幅広面５０１ａからは、周囲を封止部材５０１に囲まれた状態でエミッタ側実装部３２０の一面が露出している。図示はしないが、封止部材５０１の幅広面５０１ａと対向する他方の幅広面５０１ｂからは、幅広面５０１ａ側と同様に、周囲を封止部材５０１に囲まれた状態でコレクタ側実装部２２０の一面が露出している。
コレクタ端子２１Ｃと、エミッタ端子３１Ｅと、２つのゲート端子６１と、２つのエミッタセンス端子７１と、フローティング端子５１、５２、５３は、根元側である一部が封止部材５０１により封止され、先端部を含む残りの部分が一方の側面５０１ｃから露出されている。
封止部材５０１の他の側面５０１ｄ、一対の端面５０１ｅ、５０１ｆから露出する端子部材等はない。
図３は、本発明による下アーム回路を有する半導体装置の第１の実施形態の外観斜視図である。
半導体装置９００Ａは、図１に示された下アーム回路９０２を有する、１ in １パワー半導体モジュールである。
半導体装置９００Ａは、図１に示されるＩＧＢＴ１０２およびダイオード１１２と、ＩＧＢＴ１０２およびダイオード１１２を封止する封止部材５０１と、コレクタ端子（直流端子）２２Ｃと、エミッタ端子３２Ｅと、２つのゲート端子６２（制御端子）と、２つのエミッタセンス端子７２と、フローティング端子５１、５２、５３と、コレクタ側実装部２２０と、エミッタ側実装部３２０とを有する。
封止部材５０１は、一対の幅広面５０１ａ、５０１ｂと、一対の側面５０１ｃ、５０１ｄと、一対の端面５０１ｅ、５０１ｆを有する、ほぼ薄型の直方体形状を有する。封止部材５０１の一方の幅広面５０１ａからは、周囲を封止部材５０１に囲まれた状態でエミッタ側実装部３２０の一面が露出している。図示はしないが、封止部材５０１の幅広面５０１ａと対向する他方の幅広面５０１ｂからは、幅広面５０１ａ側と同様に、周囲を封止部材５０１に囲まれた状態でコレクタ側実装部２２０の一面が露出している。
コレクタ端子２２Ｃと、エミッタ端子３２Ｅと、２つのゲート端子６２と、２つのエミッタセンス端子７２と、フローティング端子５１、５２、５３は、根元側である一部が封止部材５０１により封止され、先端部を含む残りの部分が一方の側面５０１ｃから露出されている。
封止部材５０１の他の側面５０１ｄ、一対の端面５０１ｅ、５０１ｆから露出する端子部材等はない。
上アーム側の半導体装置９００と下アーム側の半導体装置９００Ａとを対比すると、半導体装置９００のゲート端子６１、エミッタセンス端子７１、コレクタ端子２１Ｃ、エミッタ端子３１Ｅ、フローティング端子５１、５２、５３が、それぞれ、半導体装置９００Ａのゲート端子６２、エミッタセンス端子７２、コレクタ端子２２Ｃ、エミッタ端子３２Ｅ、フローティング端子５１、５２、５３に相当する。従って、相互に対応する部材の形状、位置を同一にすれば、半導体装置９００と半導体装置９００Ａは、同じ構造となる。
以下では、上アーム側の半導体装置９００について詳細に説明するが、上述した対応する部材に置き換えることで、下アーム側の半導体装置９００Ａについても、以下の説明が適用される。
なお、上アーム回路９０１のコレクタ端子２１Ｃ、エミッタ端子３１Ｅ、ゲート端子６１、エミッタセンス端子７１、および下アーム回路９０２のコレクタ端子２２Ｃ、エミッタ端子３２Ｅ、２つのゲート端子６２、エミッタセンス端子７２は、図１の回路図に図示されている。
図４は、図２に図示された半導体装置の封止部材を除去した状態の分解斜視図であり、図５は、図２に図示された半導体装置を、上面側からエミッタ側実装部を透過してみた平面図である。
図４に図示されるように、半導体装置９００は、ＩＧＢＴ１０１およびダイオード１１１を、エミッタ側実装部３２０とコレクタ側実装部２２０とにより上下から挟み込んだ構造を有する。
コレクタ側実装部２２０は、コレクタ側導体２０１と、絶縁層２１１と、メタライズ層２２１とが、上方から下方に向けてこの順に積層されて構成されている。コレクタ側導体２０１、絶縁層２１１、メタライズ層２２１は、それぞれ、平面視で矩形形状を有し、絶縁層２１１が、コレクタ側導体２０１およびメタライズ層２２１より一回り大きく形成されている。
エミッタ側実装部３２０は、エミッタ側導体３０１と、絶縁層３１１と、メタライズ層３２１とが、下方から上方に向けてこの順に積層されて構成されている。エミッタ側導体３０１、絶縁層３１１、メタライズ層３２１は、それぞれ、平面視で矩形形状を有し、絶縁層３１１が、エミッタ側導体３０１およびメタライズ層３２１より一回り大きく形成されている。
コレクタ側導体２０１およびエミッタ側導体３０１は、電気抵抗が低い銅、アルミニウムまたはそれらの合金により形成されている。コレクタ側導体２０１およびエミッタ側導体３０１の厚さは、０．１～２．５ｍｍ程度である。但し、この厚さに特定されるものではなく、必要な電流容量やヒ－トスプレッダの能力に適合する厚さであればよい。
絶縁層２１１、３１１は、セラミックス等の低熱膨張の絶縁材料により形成されている。コレクタ側導体２０１と絶縁層２１１およびエミッタ側導体３０１と絶縁層３１１との間に、それぞれ、低熱膨張で熱伝導率が高いモリブデン、タングステン、カーボン、あるいはこれらのいずれかと銅、アルミニウムとの複合材からなる層を設けてもよい。
メタライズ層２２１、３２１は、放熱の機能を有し、熱伝導率が高い銅、アルミニウムまたはこれらの合金により形成される。メタライズ層２２１、３２１は、それぞれ、封止部材５０１の幅広面５０１ｂ、５０１ａから露出している。コレクタ側導体２０１およびエミッタ側導体３０１側と同様に、メタライズ層２２１と絶縁層２１１との間、メタライズ層３２１と絶縁層３１１との間に、それぞれ、低熱膨張率で熱伝導率が高いモリブデン、タングステン、カーボン、あるいはこれらのいずれかと銅、アルミニウムとの複合材からなる層を設けてもよい。
絶縁層２１１、３１１とコレクタ側導体２０１またはエミッタ側導体３０１とは、それぞれ、ろう材等により接合される。また、絶縁層２１１、３１１とメタライズ層２２１、３２１とは、それぞれ、ろう材等により接合される。絶縁層２１１を挟んで、コレクタ側導体２０１側とメタライズ層２２１側の熱膨張率差とヤング率から求まる熱応力が、できるだけ等しくなるようにすることが好ましい。絶縁層３１１を挟んで、エミッタ側導体３０１側とメタライズ層３２１側の熱膨張率差とヤング率から求まる熱応力が、できるだけ等しくなるようにすることが好ましい。
図５に図示されるように、コレクタ側導体２０１とエミッタ側導体３０１（図５には図示されず）との間には、２つのＩＧＢＴ１０１と２つのダイオード１１１が配置されている。
ＩＧＢＴ１０１のコレクタ側導体２０１に対向する下面には、図５には図示しないが、コレクタ電極１２１が形成されている。ＩＧＢＴ１０１のエミッタ側導体３０１に対向する上面には、ゲート電極１６１と、エミッタ電極１３１が形成されている。２つのＩＧＢＴ１０１のコレクタ電極１２１は、それぞれ、コレクタ側導体２０１に金属接合されている。２つのＩＧＢＴ１０１のエミッタ電極１３１は、それぞれ、エミッタ側導体３０１に金属接合されている。
ダイオード１１１のコレクタ側導体２０１に対向する下面には、図５には図示しないが、カソード電極が形成されている。ダイオード１１１のエミッタ側導体３０１に対向する上面には、アノード電極が形成されている。２つのダイオード１１１のカソード電極は、それぞれ、コレクタ側導体２０１に金属接合されている。２つのダイオード１１１のアノード電極は、それぞれ、エミッタ側導体３０１に金属接合されている。
上記構成により、２対のＩＧＢＴ１０１とダイオード１１１は、図１に示された上アーム回路９０１を構成する。
なお、コレクタ側導体２０１およびエミッタ側導体３０１は、図１の回路図に図示されている。
一方のＩＧＢＴ１０１とダイオード１１１の間には、コレクタ端子２１Ｃが配置されている。コレクタ端子２１Ｃは、コレクタ側導体２０１に金属接合されている。金属接合として、例えば、はんだ材、酸化金属粒子を主体とした低温焼結接合材を用いた接合を挙げることができる。
他方のＩＧＢＴ１０１とダイオード１１１の間には、エミッタ端子３１Ｅが配置されている。エミッタ端子３１Ｅは、エミッタ側導体３０１に金属接合されている。これにより、ＩＧＢＴ１０１の出力は、エミッタ側導体３０１およびエミッタ端子３１Ｅを介して交流端子４１に接続される。つまり、上アーム回路９０１から出力される交流電力を交流端子４１に伝達する。金属接合として、コレクタ端子２１Ｃ側と同様、例えば、はんだ材、酸化金属粒子を主体とした低温焼結接合材を用いた接合を挙げることができる。
コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間にはフローティング端子５１が配置されている。フローティング端子５１は、コレクタ端子２１Ｃとエミッタ端子３１Ｅとのほぼ中央に配置されている。また、エミッタ端子３１Ｅの、フローティング端子５１側の反対側にはフローティング端子５２が配置され、コレクタ端子２１Ｃの、フローティング端子５１側の反対側にはフローティング端子５３が配置されている。フローティング端子５１、５２、５３は、金属導体により形成されており、いずれも、コレクタ側導体２０１およびエミッタ側導体３０１には接続されず、絶縁されている。
ここで、フローティングとは、電気的に浮いている状態であり、コレクタ側導体２０１、エミッタ側導体３０１のいずれとも電気的に接続されず、接地部にも接続されず、独立した電位を示す状態をいう。
フローティング端子５３の、コレクタ端子２１Ｃの反対側には、ゲート端子６１とエミッタセンス端子７１が配置されている。フローティング端子５２の、エミッタ端子３１Ｅの反対側には、ゲート端子６１とエミッタセンス端子７１が配置されている。２つのＩＧＢＴ１０１のゲート電極１６１は、それぞれ、不図示のボンディングワイヤにより、一方または他方のゲート端子６１に接続されている。２つのＩＧＢＴ１０１のエミッタセンス電極１７１は、それぞれ、不図示のボンディングワイヤにより、一方または他方のエミッタセンス端子７１に接続されている。
図２に図示されるように、ゲート端子６１、エミッタセンス端子７１、エミッタ端子３１Ｅ、コレクタ端子２１Ｃは、ＩＧＢＴ１０１、ダイオード１１１側と反対側の先端側が封止部材５０１から露出しており、各端子の封止部材５０１から露出した根元部は、一直線状に配列されている。
フローティング端子５１～５３は、ＩＧＢＴ１０１およびダイオード１１１側の根元側端部から先端側端部の全体が、封止部材５０１で覆われている。コレクタ端子２１Ｃおよびエミッタ端子３１ＥそれぞれのＩＧＢＴ１０１およびダイオード１１１の先端側は、封止部材５０１から露出している。各フローティング端子５１～５３の外周には、封止部材５０１の突出部５１１が設けられている。
図２、図５に図示されるように、エミッタ端子３１Ｅとコレクタ端子２１Ｃは、それぞれ、突出部５１１の間に配置されている。各フローティング端子５１～５３は、封止部材５０１と一体成型されたものである。各フローティング端子５１～５３の先端面５４は、封止部材５０１の突出部５１１の端面から露出している。
図２および図５に図示されるように、コレクタ端子２１Ｃの封止部材５０１から露出した先端側には、上方（封止部材５０１の幅広面５０１ａ）側に向けてほぼ垂直に屈曲された立ち上げ部１４１と、立ち上げ部１４１から、封止部材５０１の幅広面５０１ａと平行になるように、ほぼ垂直に屈曲された水平部１４２が形成されている。立ち上げ部１４１は、各フローティング端子５１～５３の上面よりも上方に延在されており、水平部１４２は、フローティング端子５１～５３のいずれの上面よりも上方に位置している。
また、エミッタ端子３１Ｅの封止部材５０１から露出した先端側には、下方（封止部材５０１の幅広面５０１ｂ）側にほぼ垂直に屈曲された立ち下げ部１４３と、立ち下げ部１４３から、封止部材５０１の幅広面５０１ｂと平行になるように、ほぼ垂直に屈曲された水平部１４４が形成されている。立ち下げ部１４３は、各フローティング端子５１～５３の下面より下方に延在されており、水平部１４４は、フローティング端子５１～５３のいずれの下面よりも下方に位置している。
コレクタ端子２１Ｃの立ち上げ部１４１およびエミッタ端子３１Ｅの立ち下げ部１４３は、フローティング端子５１～５３の先端面よりも内側（ＩＧＢＴ１０１、ダイオード１１１側）に位置している。このように、コレクタ端子２１Ｃの立ち上げ部１４１とエミッタ端子３１Ｅの立ち下げ部１４３とを、フローティング端子５１～５３の先端面よりも内側で、フローティング端子５１～５３に対し、相互に上下方向の反対側に屈曲して延在することにより、沿面距離を大きくしている。
なお、上記では、エミッタ端子３１Ｅとコレクタ端子２１Ｃの両方を、屈曲した構造として例示したが、エミッタ端子３１Ｅとコレクタ端子２１Ｃの一方のみを屈曲するようにしてもよい。
上述したように、本実施形態においては、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間にフローティング端子５１が設けられている。これにより、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の領域５１０Ａの封止部材５０１は、コレクタ端子２１Ｃとフローティング端子５１との間の領域５１Ａと、エミッタ端子３１Ｅとフローティング端子５１との間の領域５１Ｂに２分割される。
また、エミッタ端子３１Ｅと一方のゲート端子６１との間にフローティング端子５２が設けられている。これにより、エミッタ端子３１Ｅとフローティング端子５２との間の領域５１０Ｂの封止部材５０１は、エミッタ端子３１Ｅとフローティング端子５２との間の領域５２Ａと、ゲート端子６１とフローティング端子５２との間の領域５２Ｂに２分割される。
さらに、コレクタ端子２１Ｃと他方のゲート端子６１との間にフローティング端子５３が設けられている。これにより、コレクタ端子２１Ｃとフローティング端子５３との間の領域５１０Ｃの封止部材５０１は、ゲート端子６１とフローティング端子５３との間の領域５３Ａと、コレクタ端子２１Ｃとフローティング端子５３との間の領域５３Ｂに２分割される。
このように、異なる電圧が印加される端子間にフローティング端子５１～５３を設けて上記端子間に付与される電圧を分担させ、コロナ開始電圧を分割することで系全体としてのコロナ開始電圧を低下することができる。以下、図６～図１１を用いて、このことを説明する。
図６は、絶縁層と電極間に空気層がある場合の電圧分担のモデルを示す図である。電極間は、空気層６０１と絶縁層６０２とで構成されている。電極間の全体に印加する交流電圧をＶとし、そのうち空気層に加わる電圧をＶ1とすると、電圧Ｖは、式（１）で表される。ただし、Ｃｅは空気層の容量を、Ｃfは絶縁層の容量を、ε0は真空の誘電率を、εは絶縁層の比誘電率を、Ｓは電極面積を、ｄeは空気層の厚さを、ｄfは絶縁層の厚さを、それぞれ表す。
Ｖ＝Ｖ1・（Ｃe＋Ｃf）／Ｃf 式（１）
また、上記定義より、式（２）、式（３）が成り立つ。
Ｃe＝ε0・Ｓ／ｄe 式（２）
Ｃf＝ε0・ε・Ｓ／ｄf 式（３）
式（２）、式（３）より、式（１）は、式（１ａ）となる。
Ｖ＝Ｖ1・（ｄf／（ε・ｄe）＋１） 式（１ａ）
上述したように、電極と絶縁層の界面や、絶縁層内にボイドや剥離に起因した空気層が生成すると、電極間に高電圧が印加された時にコロナ放電が発生する。絶縁層が、コロナ放電する環境に晒されると、放電による火花で残肉部が侵食され、絶縁性能が低下する。特に、絶縁部がセラミックス等に比べ耐熱性が低い樹脂で構成されると、その影響が顕著となる。このように、樹脂で構成される絶縁部の絶縁性能を向上させるためには、コロナ放電しない構造にすることが有効である。
また、放電現象は、直流電圧と交流電圧とで異なる。直流電圧に対する絶縁層の場合、コロナ放電が発生する条件でも、１回放電した後は、絶縁層が帯電して空間の電界が低くなるため、放電は停止する。したがって、電圧を１回だけ放電するだけであるので、放電による絶縁層の劣化への影響は少ない。一方、交流電圧下では、絶縁層に加わる電圧は時間の経過で反転するため、放電が繰り返される。そのため、放電による絶縁層の劣化への影響が大きい。さらに、パワー半導体素子のスイッチングで交流波形を作る場合、サージ電圧が交流波形に重畳されるため、定格電圧よりも高い電圧が絶縁層に加わる。
図７は、パッシェンの法則によるコロナ放電開始電圧と、気圧と電極間距離の積との関係を示す特性図である。
図７を用いて、コロナ放電が発生する電圧について説明する。電極間に空隙がある場合、コロナ放電が開始する電圧は、気圧と電極間の空隙長の関数で示される事が、パッシェンによって示され、その後、多くの研究者によって理論的、実験的に確認されている。図７は、気圧ｐにおいて、電極間距離ｄの電極に電圧を印加した際に、コロナ放電が発生する電圧を、気圧ｐと電極間距離ｄの積との関係で示した図である。
図７は、２０℃において測定したものである。コロナ放電開始電圧は、図７に示されるように、気圧と電極間距離の積ｐ・ｄがある値の時に最小値を持つ。つまり、コロナ放電発生電圧の最小値である電圧を超える電圧が電極間の空隙に印加されたとき、ｐ・ｄ積の値によってはコロナ放電が発生することになる。
パッシェンの法則による圧力は気体の粒子密度に換算できるため、気体の状態方程式を用いて、任意の温度、圧力でのコロナ放電開始電圧を求めることができる。このようにして求めたコロナ放電開始電圧を式（１ａ）中のＶ1に代入すると、気圧ｐと空気層の厚さｄeとの関係で、放電が発生する電極間電圧Ｖの最小値を算出することができる。そのようにして算出した最小コロナ放電開始電圧の値を絶縁層の厚さｄfに対してプロットした図を図８から図１０に示す。
図８は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、誘電率が異なる場合の各特性を示す。
図８は、２５℃、１ａｔｍでの最小コロナ放電開始電圧と絶縁層の厚さｄfの関係を示す。絶縁層の厚さｄfが厚くなると、電圧Ｖに対して絶縁層６０２が分担する電圧が高くなるため、空気層６０１が分担する電圧Ｖ1が小さくなる。よって、絶縁層の厚さｄfが大きくなるほど、最小コロナ放電開始電圧が高くなる。
図８に示すように、絶縁層の厚さｄfに対する最小コロナ放電開始電圧の関係は、比例関係ではない。絶縁層の厚さｄfが小さい領域における特性曲線の傾きは、絶縁層の厚さｄfが大きい領域における特性曲線の傾きに比べて大きい。この現象を利用することで、後述するように、絶縁性を確保しつつ、絶縁層の厚の低減、端子間距離の縮小を実現することができる。また、図８から、同じ最小コロナ放電開始電圧においては、絶縁層６０２の誘電率εが低いほど、絶縁層６０２の厚さｄfを小さくすることができることがわかる。
図９は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、高度が異なる場合の各特性を示す。
図９は、２５℃、絶縁層の比誘電率５での最小コロナ放電開始電圧と絶縁層の厚さｄfの関係を示す。図９から高度が高く気圧が低いほど、コロナ放電開始電圧は小さくなることがわかる。この対策として、高度が高く気圧が低いほど、絶縁層の厚さを厚くする必要があり、このためには、端子間距離を増加させる必要がある。
図１０は、最小コロナ放電開始電圧と絶縁層の厚さとの関係を示す特性図であり、温度が異なる場合の各特性を示す。
図１０は、１ａｔｍ、絶縁層の比誘電率５での最小コロナ放電開始電圧と絶縁層の厚さｄfの関係を示す。図１０から温度が高いほど、コロナ放電開始電圧は小さくなることがわかる。この対策として、温度が高いほど、絶縁層の厚さを厚くする必要があり、このためには、端子間距離を増加させる必要がある。
図１１は、２５℃、高度１５０００ｍ（０．１１９５気圧）、比誘電率５での最小コロナ放電電圧と絶縁層の厚さｄfの関係を示す。図１１を用いて、コロナ放電を抑制しつつ、絶縁層６０２の厚さ（総厚）ｄfを低減する原理について説明する。
例えば、電極間に最大２．６ｋＶｐの電圧が加わる場合を考える。図１１より、絶縁層の厚さｄfが７ｍｍのときの最小コロナ放電電圧が２．６ｋＶｐであるため、剥離等により空隙が生じても、絶縁層が７ｍｍより厚く形成されていれば、コロナ放電は発生しない。
また、電極間に加わる電圧が１．３ｋＶｐである時は、図１１より絶縁層の厚さｄfが２ｍｍより厚ければ、コロナ放電は発生しない。この絶縁層の厚さｄf＝２ｍｍは、最小コロナ放電電圧が２倍の２．６ｋＶｐのときの絶縁層の厚さｄf＝７ｍｍの１／２よりも小さい。これは、前述のように、最小コロナ放電電圧と絶縁層の厚さｄfの関係は、比例関係ではなく、絶縁層厚ｄfが小さい領域での特性曲線の傾きが大きく、絶縁層の厚さｄfが大きくなるにつれて特性曲線の傾きが小さくなっていることによる。
そこで、２．６ｋＶｐの電圧であっても、その電圧を１．３ｋＶｐと１．３ｋＶｐとに２分割することで、それぞれ２ｍｍより厚い絶縁層を設ければ放電を抑制することができる。これにより、電極間を導電部材により分割しない場合には７ｍｍ必要な絶縁層の厚さ（総厚）を４ｍｍに低減することが可能となる。
本実施形態では、図５に示すように、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間、コレクタ端子２１Ｃと一方のゲート端子６１との間、エミッタ端子３１Ｅと他方のゲート端子６１との間に、それぞれ、フローティング端子５１、５２、５３が１本ずつ挿入されている。
この構造では、フローティング端子５１、５２、５３により、コレクタ端子２１Ｃとエミッタ端子３１Ｅ間の領域の封止部材５０１の厚さ、コレクタ端子２１Ｃと一方のゲート端子６１間の領域の封止部材５０１の厚さ、エミッタ端子３１Ｅと他方のゲート端子６１間の領域の封止部材５０１の厚さが、それぞれ、２分割される。これにより、絶縁層の厚さを低減することができる。
一例として、仮に、コレクタ端子２１Ｃとエミッタ端子３１Ｅ間における最小コロナ放電電圧を２．６ｋＶｐとすると、この領域の封止部材５０１の厚さは、フローティング端子５１が無い場合には７ｍｍ以上必要であるが、フローティング端子５１を設けることにより、２ｍｍ×２＝４ｍｍ以上であればよいこととなる。このことは、コレクタ端子２１Ｃと一方のゲート端子６１間の領域の封止部材５０１の厚さ、およびエミッタ端子３１Ｅと他方のゲート端子６１間の領域の封止部材５０１の厚さについても同様である。
さらに、図１１を参照すると、最小コロナ放電電圧が０．６５ｋＶｐでは、絶縁層の厚さｄfは、０．４ｍｍである。最小コロナ放電電圧が０．６５ｋＶｐは、最小コロナ放電電圧が２．６ｋＶｐの１／４であるから、絶縁層の厚さｄfを４分割すれば、各分割領域の最小コロナ放電電圧は０．６５ｋＶｐとなる。
例えば、コレクタ端子２１Ｃとエミッタ端子３１Ｅ間に３つのフローティング端子５１を設けて、コレクタ端子２１Ｃとエミッタ端子３１Ｅ間を４等分に分割すると、各分割領域間の端子間電圧は１／４となる。このコレクタ端子２１Ｃとエミッタ端子３１Ｅ間を４等分に分割した構造では、フローティング端子５１が無い場合におけるコレクタ端子２１Ｃとエミッタ端子３１Ｅ間における最小コロナ放電電圧が２．６ｋＶｐであれば、各分割領域における封止部材５０１の厚さを０．４ｍｍとすることができ、総厚で０．４×４＝１．６ｍｍとすることができる。
このことは、コレクタ端子２１Ｃと一方のゲート端子６１間の領域の封止部材５０１の厚さ、およびエミッタ端子３１Ｅと他方のゲート端子６１間の領域の封止部材５０１の厚さについても同様である。
つまり、電圧Ｖが印加される端子間に設けるフローティング端子５１～５３の数が増加するほど、絶縁層の厚さを低減することができる。
絶縁層を薄肉化して端子の間隔を小さくすることで半導体装置の小型化ができ、また、これに伴い、インダクタンスが低くなり、電力変換装置の低損失化を達成することができる。
上記実施形態では、交流電力を伝達するエミッタ端子３１Ｅと直流電力を伝達するコレクタ端子２１Ｃとの間にフローティング端子５１を設けることにより、エミッタ端子３１Ｅとコレクタ端子２１Ｃ間に印加される電圧Ｖが分割されるようにした。このため、コロナ放電開始電圧を高くでき、端子間距離を小さくできる。同様に、一方のゲート端子６１と交流電力を伝達するエミッタ端子３１Ｅとの間、および他方のゲート端子６１と直流電力を伝達するコレクタ端子２１Ｃとの間に、それぞれ、フローティング端子５２、５３を設けることで、端子間距離を小さくしている。これにより、半導体装置９００の小型化とインダクタンスの低下による損失の低減を図ることができる。フローティング端子５１、５２、５３は、それぞれ、エミッタ端子３１Ｅとコレクタ端子２１Ｃの間、一方のゲート端子６１とエミッタ端子３１Ｅの間、および他方のゲート端子６１とコレクタ端子２１Ｃの間が等間隔になるように設置した方が系全体の最小コロナ放電開始電圧を高くできるため好ましい。
次に、本実施形態の半導体装置の製造方法の一例を図１２～図１４を参照して説明する。
図１２は、図２に図示された半導体装置の製造方法を示し、最初の工程を示す斜視図であり、図１３は、図１２に続く工程を示す斜視図であり、図１４は、図１３に続く工程を示す斜視図である。
図１２に図示されるように、予め、コレクタ側導体２０１と絶縁層２１１および絶縁層２１１とメタライズ層２２１を、それぞれ接合し、コレクタ側実装部２２０を形成しておく。コレクタ側導体２０１と絶縁層２１１との接合および絶縁層２１１とメタライズ層２２１との接合は、例えば、ロウ材を用いて行う。
同様に、エミッタ側導体３０１と絶縁層３１１および絶縁層３１１とメタライズ層３２１を、それぞれ接合し、エミッタ側実装部３２０を形成しておく。エミッタ側導体３０１と絶縁層３１１との接合および絶縁層３１１とメタライズ層２２１との接合は、コレクタ側実装部２２０の場合と同様、例えば、ロウ材を用いて行う。
次に、コレクタ側導体２０１に、２つのＩＧＢＴ１０１のコレクタ電極１２１と２つのダイオード１１１のカソード電極を接合する。接合は、上述したように、はんだ材、微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等を用いた金属接合により行うことことができる。
はんだ材には、封止部材５０１の硬化温度よりも融点が高い錫、ビスマス、亜鉛、金等が主成分であるはんだを用いることができる。微細金属粒子には、凝集保護材で被覆された銀や銅の微粒子であり、特に、凝集保護材ははんだ材と同等の低温で脱離可能なものが適用可能である。酸化金属粒子には、酸化銀や酸化銅等のはんだ材と同等の低温で還元可能な酸化金属が適用可能である。微細銀粒子および微細銅粒子、酸化銀、酸化銅粒子を用いた場合には、金属接合部は焼結銀や焼結銅層となる。接合は、水素や不活性雰囲気中で２００～３５０℃に加熱して行う。
コレクタ側導体２０１にＩＧＢＴ１０１のコレクタ電極１２１とダイオード１１１のカソード電極を接合しておいてから、絶縁層２１１とメタライズ層２２１とをコレクタ側導体２０１に接合するようにしてもよい。上述したように、コレクタ側導体２０１と絶縁層２１１との間、および／またはエミッタ側導体３０１と絶縁層３１１との間に、低熱膨張で熱伝導率が高い金属粒子からなる複合層を設けてもよい。同様に、メタライズ層２２１と絶縁層２１１との間、および／またはメタライズ層３２１と絶縁層３１１との間に、低熱膨張で熱伝導率が高い金属粒子からなる複合層を設けてもよい。
図１２に図示されるように、コレクタ端子２１Ｃ、エミッタ端子３１Ｅ、フローティング端子５１、５２、５３、２つのゲート端子６１および２つのエミッタセンス端子７１は、タイバー７０１により連結されたリードフレーム７００として一体に形成しておく。リードフレーム７００に一体化されたコレクタ端子２１Ｃの、ＩＧＢＴ１０１、ダイオード１１１側である根元側端部をコレクタ側導体２０１に接合する。コレクタ端子２１Ｃとコレクタ側導体２０１との接合は、例えば、はんだ材や微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等の金属接合により行う。フローティング端子５１、５２、５３は、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅと一体化されているため、各端子間の位置精度を高めることができる。
また、図示はしないが、各ＩＧＢＴ１０１のゲート電極１６１と各ゲート端子６１とをボンディングワイヤにより接続する。同様に、各ＩＧＢＴ１０１のエミッタセンス電極１７１と各エミッタセンス端子７１とをボンディングワイヤにより接続する。ボンディングワイヤに用いるワイヤは、アルミニウム、銅等の、電気抵抗が小さい材料を用いる。
そして、図１３に図示されるように、エミッタ側実装部３２０のエミッタ側導体３０１を、２つのＩＧＢＴ１０１のエミッタ電極１３１および２つのダイオード１１１のアノード電極（図示せず）に接合する。また、リードフレーム７００に一体化されたエミッタ端子３１Ｅの根元側端部をエミッタ側導体３０１に接合する。エミッタ側導体３０１と、エミッタ電極１３１およびアノード電極との接合、並びにエミッタ側導体３０１とエミッタ端子３１Ｅとの接合は、それぞれ、コレクタ側実装部２２０側と同様、例えば、はんだ材や微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等の金属接合により行う。
次に、図１４に図示されるように、ＩＧＢＴ１０１、ダイオード１１１を上下から挟み込んだコレクタ側実装部２２０とエミッタ側実装部３２０を封止部材５０１により封止する。封止部材５０１による封止は、例えば、トランスファーモールドにより行う。封止は、コレクタ側実装部２２０のメタライズ層２２１が、封止部材５０１の幅広面５０１ｂから露出し、エミッタ側実装部３２０のメタライズ層３２１が、封止部材５０１の幅広面５０１ａから露出するように行う。また、封止は、フローティング端子５１、５２、５３それぞれの外周が封止部材５０１の突出部５１１により覆われ、フローティング端子５１、５２、５３それぞれの先端面５４が、封止部材５０１の突出部５１１から露出するように行う。
封止部材５０１には、例えば、接着性のあるノボラック、多官能、ビフェニル、フェノール型のエポキシ樹脂系、ビスマレイミドトリアジン系、シアネートエステル系を基にした樹脂を用いることができる。これらの樹脂に、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＢＮなどのセラミックスやゲル、ゴムなどのフィラーを含有させることが好ましい。このようなフィラーを含有させることにより、熱膨張係数をＩＧＢＴ１０１やコレクタ側導体２０１、エミッタ側導体３０１に近づけて、熱膨張係数の差を低減する。これにより、使用環境時の温度上昇に伴って発生する熱応力が大幅に低下し、半導体装置９００の寿命を延ばすことが可能となる。
封止部材５０１に上述の樹脂を用いて封止する前に、コレクタ側導体２０１、エミッタ側導体３０１、絶縁層２１１、３１１、メタライズ層２２１、３２１、ＩＧＢＴ１０１およびダイオード１１１の外面、リードフレーム７００に一体に形成された各端子の外面および接合部に対して封止部材５０１と密着強度を向上する処理を施すことが好ましい。封止部材５０１と密着強度を向上する処理として、例えば、ポリアミドイミドやポリイミドなどの塗布膜を形成する方法が挙げられる。
この後、図１４に図示されたリードフレーム７００のタイバー７０１を切断し、コレクタ端子２１Ｃ、エミッタ端子３１Ｅ、フローティング端子５１、５２、５３、２つのゲート端子６１および２つのエミッタセンス端子７１を分離する。
そして、図２に図示されるように、コレクタ端子２１Ｃを、上方に向けて立ち上がる立ち上げ部１４１と、立ち上げ部１４１から垂直に屈曲された水平部１４２が形成されるように屈曲する。同様に、エミッタ端子３１Ｅを、下方に向けて屈曲された立ち下げ部１４３と、立ち下げ部１４３から垂直に屈曲された水平部１４４が形成されるように屈曲する。
これにより、図２に図示される半導体装置９００が得られる。
上記では、交流電力を伝達するエミッタ端子３１Ｅと直流電力を伝達するコレクタ端子２１Ｃとの間にフローティング端子５１を設けることで、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の封止部材５０１の領域５１０Ａを、領域５１Ａと領域５１Ｂに２分割した。これにより、コロナ放電開始電圧を高くすることができ、封止部材５０１の厚さ、すなわち端子間距離を小さくすることができる。
同様に、一方のゲート端子６１と交流電力を伝達するエミッタ端子３１Ｅとの間にフローティング端子５２を設けることで、エミッタ端子３１Ｅとフローティング端子５２との間の封止部材５０１の領域５１０Ｂを、領域５２Ａと、領域５２Ｂに２分割した。また、コレクタ端子２１Ｃと他方のゲート端子６１との間にフローティング端子５３を設けることで、コレクタ端子２１Ｃとフローティング端子５３との間の封止部材５０１の領域５１０Ｃを、領域５３Ａと、領域５３Ｂに２分割した。このようにすることで、封止部材５０１の厚さ、すなわち端子間距離を一層小さくすることができる。
なお、上述した通り、コロナ放電による絶縁層の劣化は、交流電圧が印加される端子間の方が、直流電圧が印加される端子間よりも大きい。そこで、エミッタ端子３１Ｅとコレクタ端子２１Ｃとの間、およびエミッタ端子３１Ｅと一方のゲート端子６１との間にフローティング端子５１、５２を設け、コレクタ端子２１Ｃと他方のゲート端子６１との間のフローティング端子５３は設けないようにしてもよい。
上記では、上アーム回路９０１を有する半導体装置９００について説明した。しかし、上述したように、下アーム回路９０２を有する半導体装置９００Ａは、各端子を、半導体装置９００に対応する部材に置き換えることで、半導体装置９００と同様な構造により形成することができる。
ここで、上アーム回路を有する半導体装置９００では、エミッタ端子３１Ｅが交流端子となる。このため、上アーム回路を有する半導体装置９００では、エミッタ端子３１Ｅとコレクタ端子２１Ｃとの間、およびエミッタ端子３１Ｅと一方のゲート端子６１との間にフローティング端子５１、５２を設けることが必要である。
これに対し、下アーム回路を有する半導体装置９００Ａでは、コレクタ端子２２Ｃが交流端子となる。このため、下アーム回路を有する半導体装置９００Ａでは、エミッタ端子３２Ｅとコレクタ端子２２Ｃとの間、およびコレクタ端子２２Ｃと他方のゲート端子６１との間にフローティング端子５１、５３を設けることが必要である。
しかし、このようにすると、上アーム回路を有する半導体装置９００と下アーム回路を有する半導体装置９００Ａとは異なる形状となる。これに対し、上アーム回路９０１を有する半導体装置９００を、エミッタ端子３１Ｅとコレクタ端子２１Ｃとの間、エミッタ端子３１Ｅと一方のゲート端子６１との間、およびコレクタ端子２１Ｃと他方のゲート端子６１との間に、それぞれ、フローティング端子５１、５２、５３を有する構造とする。また、下アーム回路９０２を有する半導体装置９００Ａを、エミッタ端子３２Ｅとコレクタ端子２２Ｃとの間、エミッタ端子３２Ｅと一方のゲート端子６１との間、およびコレクタ端子２２Ｃと他方のゲート端子６１との間に、それぞれ、フローティング端子５１、５２、５３を有する構造とする。このようにすれば、半導体装置９００と半導体装置９００Ａとを同じ形状とすることができ、組立装置を同一にすることができ、また、組立能率を向上することができる。
上記実施形態によれば、下記の効果を奏する。
（１）半導体装置９００は、直流電力を交流電力に変換するＩＧＢＴ１０１（半導体素子）と、直流電力を伝達するコレクタ端子２１Ｃ（直流端子）と、交流電力を伝達するエミッタ端子３１Ｅ（交流端子）と、ＩＧＢＴ１０１、コレクタ端子２１Ｃの少なくとも一部およびエミッタ端子３１Ｅの少なくとも一部を封止する封止部材５０１と、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間に配置された、少なくとも１つのフローティング端子５１とを備える。このため、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の領域の封止部材５０１が、フローティング端子５１により２分割以上に分割され、各端子間に印加される電圧が低減される。このため、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の領域の封止部材５０１の厚さを小さくしてもコロナ放電の発生を抑制することが可能となり、半導体装置９００の小型化を図ることができる。また、半導体装置９００の小型化に伴い、インダクタンスが低くなり、電力変換装置の低損失化ができる効果がある。
（２）半導体装置の製造方法は、コレクタ端子２１Ｃ（直流端子）およびエミッタ端子３１Ｅ（交流端子）を、直流電力を交流電力に変換するＩＧＢＴ１０１（半導体素子）に、それぞれ、接続することと、ＩＧＢＴ１０１、並びに、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅそれぞれの少なくとも一部を封止部材５０１により封止することと、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間に、少なくとも１つのフローティング端子５１を設けることとを有する。このため、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の領域の封止部材５０１が、フローティング端子５１により２分割以上に分割され、各端子間に印加される電圧が低減される。このため、コレクタ端子２１Ｃとエミッタ端子３１Ｅとの間の領域の封止部材５０１の厚さを小さくしてもコロナ放電の発生を抑制することが可能となり、半導体装置９００の小型化を図ることができる。また、半導体装置９００の小型化に伴い、インダクタンスが低くなり、電力変換装置の低損失化ができる効果がある。
（３）上記半導体装置の製造方法において、フローティング端子５１を設けることは、フローティング端子５１がコレクタ端子２１Ｃおよびエミッタ端子３１Ｅと一体化されたリードフレーム７００を形成することと、リードフレーム７００のコレクタ端子２１Ｃ、エミッタ端子３１Ｅおよびフローティング端子５１の一部を封止部材５０１により封止することと、リードフレーム７００を切断して、コレクタ端子２１Ｃ、エミッタ端子３１Ｅおよびフローティング端子５１を分離することと、を含む。フローティング端子５１、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅがリードフレーム７００として一体化された状態で封止されるので、各端子の位置精度を向上することができる。
－第２の実施形態－
図１５は、本発明の半導体装置の第２の実施形態を示す外観斜視図であり、図１６は、図１５に図示された半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。
第２の実施形態の半導体装置９００は、上アーム回路９０１と下アーム回路９０２を有する２in １パワー半導体モジュールである。
すなわち、第２の実施形態の半導体装置９００は、ＩＧＢＴ１０１、１０２、ダイオード１１１、１１２、コレクタ端子２１Ｃ、エミッタ端子３２Ｅ、エミッタ端子３１Ｅ（コレクタ端子２２Ｃ）、ゲート端子６１、６２およびエミッタセンス端子７１、７２を有する。図１に図示されるように、ＩＧＢＴ１０１は、ゲート電極１６１、コレクタ電極１２１、エミッタ電極１３１およびエミッタセンス電極１７１を有し、ＩＧＢＴ１０２は、ゲート電極１６２、コレクタ電極１２２、エミッタ電極１３２およびエミッタセンス電極１７２を有する。エミッタ端子３１Ｅは、ＩＧＢＴ１０１のエミッタ電極１３１およびＩＧＢＴ１０２のコレクタ電極１２２に接続されており、コレクタ端子２２Ｃでもあるが、以下では、エミッタ端子３１Ｅと呼称する。
封止部材５０１の側面５０１ｃから、コレクタ端子２１Ｃ、エミッタ端子３２Ｅ、エミッタ端子３１Ｅ（コレクタ端子２２Ｃ）、ゲート端子６１、６２およびエミッタセンス端子７１、７２が突出している。
図１６に図示されるように、ＩＧＢＴ１０１のコレクタ電極１２１およびダイオード１１１のカソード電極は、コレクタ側導体２０１に接合され、ＩＧＢＴ１０２のコレクタ電極１２２、およびダイオード１１２のカソード電極は、コレクタ側導体２０２に接合されている。コレクタ端子２１Ｃの一端は、コレクタ側導体２０１に接合されている。コレクタ端子２１Ｃの他端には、バッテリ８０２とコンデンサモジュール８０１の正極側コンデンサ端子８１１が接続される。
コレクタ側導体２０１に対向して、図２と同様に、エミッタ側導体３０１が設けられている。図示はしないが、コレクタ側導体２０２に対向してエミッタ側導体３０２が設けられている。エミッタ側導体３０１とコレクタ側導体２０２とは、コレクタ側導体２０２の端部をエミッタ側導体３０１に向けて屈曲した中間導体２０２ａにより電気的に接続されている。
ＩＧＢＴ１０１のエミッタ電極１３１およびダイオード１１１のアノード電極はエミッタ側導体３０１に接合されている。ＩＧＢＴ１０２のエミッタ電極１３２およびダイオード１１２のアノード電極は、エミッタ側導体３０２（図示せず）に接合されている。
エミッタ端子３２Ｅのダイオード１１１側の根元側端部は、エミッタ側導体３０１とは絶縁されており、エミッタ側導体３０２側に延在され、延在された先端部３２Ｅ１がエミッタ側導体３０２に接合されている。エミッタ端子３２Ｅの他端には、バッテリ８０２とコンデンサモジュール８０１の負極側コンデンサ端子８１２が接続される。
エミッタ端子３１Ｅの一端は、コレクタ側導体２０２に接合されている。エミッタ側導体３０１とコレクタ側導体２０２とは、中間導体２０２ａにより接続されているため、エミッタ端子３１Ｅの一端は、エミッタ側導体３０１にも電気的に接続されている。
エミッタ端子３１Ｅの他端には、モータジェネレータ４００に電気的に接続される交流端子４１（図１参照）が接続される。
なお、コレクタ側導体２０２およびエミッタ側導体３０２は、図１の回路図に図示されている。
コレクタ端子２１Ｃの、エミッタ端子３２Ｅの反対側には、ゲート端子６１およびエミッタセンス端子７１が設けられている。エミッタ端子３１Ｅの、エミッタ端子３２Ｅの反対側には、ゲート端子６２およびエミッタセンス端子７２が設けられている。
図示はしないが、ＩＧＢＴ１０１のゲート電極１６１およびエミッタセンス電極１７１は、それぞれ、ゲート端子６１およびエミッタセンス端子７１に、ボンディングワイヤにより接続されている。また、ＩＧＢＴ１０２のゲート電極１６２よびエミッタセンス電極１７２は、それぞれ、ゲート端子６２およびエミッタセンス端子７２に、ボンディングワイヤにより接続されている。
エミッタ端子３２Ｅとエミッタ端子３１Ｅとの間にフローティング端子５１が設けられている。エミッタ端子３１Ｅとゲート端子６２の間にフローティング端子５２が設けられている。フローティング端子５１、５２は、コレクタ側導体２０１、２０２およびエミッタ側導体３０１、３０２（図示せず）のいずれにも接続されず、また、接地部にも接続されておらず、電気的に浮いた状態となっている。
コレクタ端子２１Ｃ、エミッタ端子３２Ｅ、エミッタ端子３１Ｅ、ゲート端子６１、６２およびエミッタセンス端子７１、７２は、一部が封止部材５０１により封止され、先端部を含む残りの部分が一方の側面５０１ｃから露出されている。
コレクタ端子２１Ｃとエミッタ端子３２Ｅとの間、エミッタ端子３２Ｅとエミッタ端子３１Ｅとの間、エミッタ端子３１Ｅとゲート端子６２と間には、封止部材５０１の突出部５１１が設けられている。フローティング端子５１、５２は、突出部５１１により外周を覆われている。但し、フローティング端子５１、５２の先端面５４は、突出部５１１から露出している。
第２の実施形態における他の構造は、第１の実施形態と同様である。
第２の実施形態の半導体装置９００においても、交流端子であるエミッタ端子３１Ｅと直流端子であるエミッタ端子３２Ｅとの間、および交流端子であるエミッタ端子３１Ｅとゲート端子６２との間、それぞれに、フローティング端子５１、５２が設けられている。
従って、実施形態２においても、実施形態１と同様な効果を奏する。
また、実施形態２は、上下アーム回路が一体化された２ in １の半導体装置であるので、半導体装置の小型化を図ることができる。
－第３の実施形態－
図１７は、本発明の半導体装置の第３の実施形態を示し、半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。
第３の実施形態の半導体装置９００は、第１の実施形態に対し、フローティング端子５１、５２、５３それぞれの先端面５４が、封止部材５０１の突出部５１１により覆われている点で相違する。また、第３の実施形態の半導体装置９００は、各フローティング端子５１、５２、５３の根元側端部に接続されるフローティング電極５３０を有する点でも第１の実施形態と相違する。
これ以外の構造は、第１の実施形態と同様である。
第３の実施形態の半導体装置９００では、フローティング端子５１、５２、５３それぞれの先端面５４が、封止部材５０１の突出部５１１により覆われており、外部に露出していない。このため、ゲート端子６１、エミッタセンス端子７１、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅ間、相互の沿面距離を大きくすることができる。これにより、絶縁の信頼性を確保することができる。
また、第３の実施形態の半導体装置９００では、フローティング端子５１、５２、５３それぞれの根元側端部に接続されるフローティング電極５３０を有する。各フローティング電極５３０は、絶縁層２１１に固定されており、コレクタ側導体２０１およびエミッタ側導体３０１（図４参照）から絶縁され、また、接地部とも絶縁されており、いわゆる、電気的に浮いた状態となっている。
この半導体装置を製造するには、フローティング端子５１、５２、５３を、リードフレーム７００とは別部材として形成しておき、フローティング端子５１、５２、５３の根元側端部をフローティング電極５３０に接合した状態で、封止部材５０１により、封止する製造方法を採用することができる。
上記では、フローティング電極５３０をコレクタ側実装部２２０の絶縁層２１１に設けた構造として例示した。しかし、フローティング電極５３０をエミッタ側実装部３２０の絶縁層３１１に設けてもよい。
フローティング端子５１、５２、５３の高さ（上下方向の長さ）は、エミッタ端子３１Ｅ、コレクタ端子２１Ｃ、ゲート端子６１等の他の端子の高さよりも大きいことが好ましい。フローティング端子５１、５２、５３の高さが他の端子の高さよりも小さいと、他の端子には、フローティング端子５１、５２、５３に対向しない領域が存在することになり、電圧が分担されない部分が生じるからである。第３の実施形態では、上述したように、フローティング端子５１、５２、５３を端子とは別部材として形成しておき、封止を行うことができるため、フローティング端子５１、５２、５３の高さを他の端子の高さより大きくすることができる。
第３の実施形態の半導体装置９００においても、交流端子であるエミッタ端子３１Ｅと直流端子であるコレクタ端子２１Ｃとの間に、フローティング端子５１が設けられている。また、エミッタ端子３１Ｅとゲート端子６１との間、およびコレクタ端子２１Ｃとの間に、それぞれに、フローティング端子５２、５３が設けられている。
従って、実施形態３においても、実施形態１と同様な効果を奏する。
－第４の実施形態－
図１８は、本発明の半導体装置の第４の実施形態を示し、半導体装置の上面側から、エミッタ側実装部を透過してみた平面図である。
第４の実施形態の半導体装置９００は、第１の実施形態とは、各フローティング端子５１、５２、５３それぞれを覆う封止部材５５１、５５２、５５３を、封止部材５０１とは異なる材料により形成した点で相違する。
この構造では、予め、各フローティング端子５１、５２、５３それぞれを封止部材５５１，５５２、５５３により覆っておき、封止部材５０１により封止する際、各フローティング端子５１、５２、５３が一体化された封止部材５５１、５５２、５５３を封止部材５０１に一体化する製造方法を採用することが可能となる。
従って、各フローティング端子５１、５２、５３を封止部材５５１、５５２、５５３により覆った状態で、封止部材５０１と一体化する前に、封止部材５５１、５５２，５５３中にボイド等の欠陥部の有無、または欠陥部の大きさを検査することができる。これにより、封止部材５０１と一体化する前に不良品を外すことが可能となるので、歩留まりを向上することができる。
図８に示すように、コロナ放電開始電圧は、絶縁層の誘電率εが低い程、高くなる。このため、各フローティング端子５１、５２、５３を封止する封止部材５５１、５５２、５５３の誘電率を封止部材５０１の誘電率よりも小さいものとすることが好ましい。すなわち、第４の実施形態では、各フローティング端子５１、５２、５３を封止する封止部材５５１、５５２、５５３の誘電率を封止部材５０１の誘電率よりも小さいものとすることが可能である。封止部材５５１、５５２、５５３の誘電率は、同一であってもよいし、異なっていてもよい。
第４の実施形態の他の構成は、第１の実施形態と同様である。従って、第４の実施形態においても、第１の実施形態と同様な効果を奏する。
また、第４の実施形態では、各フローティング端子５１、５２、５３を封止する封止部材５５１、５５２、５５３の誘電率を封止部材５０１の誘電率よりも小さいものとすることにより、コロナ放電開始電圧を高くすることができるという効果もある。
なお、第４の実施形態において、各フローティング端子５１、５２、５３を封止した封止部材５５１、５５２、５５３を、リードフレーム７００に、かしめ等により固定した状態で、封止部材５０１と一体化することもできる。
また、第４の実施形態において、第３の実施形態と同様に、フローティング電極５３０を絶縁層２１１又は絶縁層３１１に設けておき、各フローティング端子５１、５２、５３をの根元側端部を封止部材５５１、５５２、５５３から露出させ、この露出部分をフローティング電極５３０に接合する構造とすることもできる。このような構造とすることにより、各端子の位置精度を高めることができる。
第４の実施形態において、フローティング端子５１、５２、５３を封止部材５５１、５５２、５５３内に形成する方法として、フローティング端子５１、５２、５３をインサート部材とするインサート成型による方法を採用することができる。また、厚さが最終品の半分の封止部材５５１、５５２、５５３の一面に、めっき法によりフローティング端子５１、５２、５３を形成し、その後、フローティング端子５１、５２、５３を覆って封止部材５５１、５５２、５５３の残りの部分で封止する方法でもよい。あるいは、金属箔をプリプレグに固着し、金属箔が固着されたプリプレグを積層する方法でも良い。
－第５の実施形態－
図１９は、本発明の半導体装置の第５の実施形態を示す外観斜視図である。
第５の実施形態の半導体装置９００は、第１の実施形態に対し、フローティング端子５１、５２、５３の封止部材５０１から突出する長さを、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅの封止部材５０１から突出する長さと同じか、それより大きくした点が相違する。
すなわち、第５の実施形態の半導体装置９００は、フローティング端子５１、５２、５３の先端面がコレクタ端子２１Ｃおよびエミッタ端子３１Ｅの先端面よりも突出している。
また、コレクタ端子２１Ｃおよびエミッタ端子３１Ｅは、直線状に形成されており、第１の実施形態のように、上方向または下方向に屈曲される屈曲部を有していない。
フローティング端子５１、５２、５３と、コレクタ端子２１Ｃやエミッタ端子３１Ｅとの沿面距離および空間距離を大きくする必要がなければ、このような構造を採用して組立ての能率を向上することができる。
第５の実施形態の他の構成は、第１の実施形態と同様である。従って、第５の実施形態においても、第１の実施形態と同様な効果を奏する。
－第６の実施形態－
図２０は、本発明の半導体装置の第６の実施形態を示す外観斜視図である。
第６の実施形態の半導体装置９００は、第１の実施形態におけるコレクタ端子２１Ｃおよびエミッタ端子３１Ｅを屈曲部を有していない平板状部材とし、コレクタ端子２１Ｃ上およびエミッタ端子３１Ｅ上に、Ｌ字形状に屈曲された接続材８１Ａ、４１Ａを接合した構造を有する。
第６の実施形態の他の構成は、第１の実施形態と同様である。従って、第５の実施形態においても、第１の実施形態と同様な効果を奏する。
なお、第６の実施形態は、第５の実施形態に示す半導体装置９００の完成後に形成することができる。
－第７の実施形態－
図２１は、本発明の半導体装置の第７の実施形態を示す外観斜視図である。
第７の実施形態の半導体装置９００は、第６の実施形態に対し、コレクタ端子２１Ｃ、エミッタ端子３１Ｅ、フローティング端子５１、５２、５３全体を封止部材５０２により封止した構造を有する。封止部材５０２は、２つのゲート端子６１および２つのエミッタセンス端子７１それぞれの先端側を露出して、他の部分を封止している。
第７の実施形態における他の構成は、第６の実施形態と同様である。
なお、第７の実施形態は、第６の実施形態の半導体装置９００を完成後に形成することができる。
第７の実施形態においても、直流端子であるコレクタ端子２１Ｃに接続される接続材８１Ａと交流端子であるエミッタ端子３１Ｅに接続される接続材４１Ａの間にフローティング端子５１が設けられている。また、接続材４１Ａと一方のゲート端子６１の間および接続材８１Ａと他方のゲート端子６２の間には、それぞれ、フローティング端子５２、５３が設けられている。
従って、第７の実施形態にいても、第１の実施形態と同様の効果を奏する。
第７の実施形態において、封止部材５０２の誘電率を、封止部材５０１の誘電率よりも小さくすることができる。このようにすることにより、第４の実施形態に関して説明したように、コロナ放電開始電圧を高くすることができる。従って、第７の実施形態においても、封止部材５０２の厚さを小さくすることができ、端子間隔を縮小することができる。また、これに伴い、半導体装置９００の小型化およびインダクタンスの低減による損失の低減を図ることができる。
また、コロナ放電開始電圧が高くなることで、ＩＧＢＴ１０１、１０２のコレクタ電極１２１、１２２やエミッタ電極１３１、１３２にそれぞれ接続されるコレクタ端子２１Ｃやエミッタ端子３１Ｅの位置ずれ誤差の許容公差を大きくすることができ、組立て効率を向上することができる。
また、第７の実施形態では、コレクタ端子２１Ｃに接合された接続材８１Ａは、上方に向けて延在されており、エミッタ端子３１Ｅに接合された接続材４１Ａは、下方に向けて延在されている。このため、第１の実施形態と同様、端子間の沿面距離を大きくすることができる。
なお、第３の実施形態～第７の実施形態は、上アーム回路９０１を有する半導体装置９００として例示したが、第３の実施形態～第７の実施形態は、いずれも、下アーム回路９０２を有する半導体装置９００Ａとすることが可能である。
また、第３の実施形態～第７の実施形態は、第２の実施形態として示す、上アーム回路９０１および下アーム回路９０２を有する、２ in １回路の半導体装置９００とすることができる。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。上記した各実施形態や変形例を組み合わせたり、適宜、変形したりして適用することもできる。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
２１Ｃ コレクタ端子（直流端子）
２２Ｃ コレクタ端子（交流端子）
３１Ｅ エミッタ端子（交流端子）
３２Ｅ エミッタ端子（直流端子）
４１Ａ 接続材（交流端子部材）
５１、５２、５３ フローティング端子
５４ 先端面
６１、６２ ゲート端子（制御端子）
８１Ａ 接続材（直流端子部材）
１０１、１０２ ＩＧＢＴ（半導体素子）
１１１、１１２ ダイオード
１６１、１６２ ゲート電極（制御電極）
１６２ ゲート電極
１７０ 制御部
２０１、２０２ コレクタ側導体
２１１ 絶縁層
２２０ コレクタ側実装部
３１１ 絶縁層
３２０ エミッタ側実装部
５０１、５０２ 封止部材
５１１ 突出部
５３０ フローティング電極
５５１、５５２、５５３ 封止部材
７００ リードフレーム
８０１ コンデンサモジュール
８０２ バッテリ
９００、９００Ａ 半導体装置
９０１ 上アーム回路
９０２ 下アーム回路

Claims (6)

  1. 直流電力を交流電力に変換する半導体素子と、
    直流電力を伝達する直流端子と、
    交流電力を伝達する交流端子と、
    前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、
    前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、
    前記フローティング端子は、前記封止部材の材料とは異なる材料からなる樹脂により覆われている半導体装置。
  2. 直流電力を交流電力に変換する半導体素子と、
    直流電力を伝達する直流端子と、
    交流電力を伝達する交流端子と、
    前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、
    前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、
    前記フローティング端子は、前記封止部材および／または前記封止部材と異なる材料からなる樹脂により、先端部を含む全体が覆われている半導体装置。
  3. 直流電力を交流電力に変換する半導体素子と、
    直流電力を伝達する直流端子と、
    交流電力を伝達する交流端子と、
    前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、
    前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、
    前記フローティング端子は、少なくとも一部が、前記封止部材より誘電率が小さい樹脂により覆われている半導体装置。
  4. 直流電力を交流電力に変換する半導体素子と、
    直流電力を伝達する直流端子と、
    交流電力を伝達する交流端子と、
    前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、
    前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、
    前記フローティング端子の先端面は、前記直流端子の先端面および前記交流端子の先端面より突出している半導体装置。
  5. 直流電力を交流電力に変換する半導体素子と、
    直流電力を伝達する直流端子と、
    交流電力を伝達する交流端子と、
    前記半導体素子、前記直流端子の少なくとも一部および前記交流端子の少なくとも一部を封止する封止部材と、
    前記直流端子と前記交流端子との間に配置された、少なくとも１つのフローティング端子とを備え、
    前記直流端子、前記交流端子および前記フローティング端子の前記封止部材から露出する根元部は、ほぼ一直線状に配列され、前記直流端子の先端部または前記直流端子に接続された直流端子部材と、前記交流端子の先端部または前記交流端子に接続された交流端子部材とは、前記フローティング端子の高さ方向の、相互に反対方向に延在されている半導体装置。
  6. 請求項１から５までのいずれか一項に記載の半導体装置と、
    前記半導体素子の制御電極に接続された制御端子と、を備え、
    前記制御端子は、前記直流端子または前記交流端子に隣接して設けられ、
    前記制御端子と、前記直流端子または前記交流端子との間に、少なくとも１つの別のフローティング端子が設けられている電力変換装置。
JP2019076467A 2019-04-12 2019-04-12 半導体装置および電力変換装置 Active JP7137516B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019076467A JP7137516B2 (ja) 2019-04-12 2019-04-12 半導体装置および電力変換装置
PCT/JP2020/015104 WO2020209166A1 (ja) 2019-04-12 2020-04-01 半導体装置、電力変換装置および半導体装置の製造方法
EP20786979.3A EP3955287A4 (en) 2019-04-12 2020-04-01 SEMICONDUCTOR DEVICE, POWER CONVERSION DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
US17/442,279 US12095382B2 (en) 2019-04-12 2020-04-01 Semiconductor device, electric power conversion device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019076467A JP7137516B2 (ja) 2019-04-12 2019-04-12 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2020174160A JP2020174160A (ja) 2020-10-22
JP7137516B2 true JP7137516B2 (ja) 2022-09-14

Family

ID=72751099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019076467A Active JP7137516B2 (ja) 2019-04-12 2019-04-12 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US12095382B2 (ja)
EP (1) EP3955287A4 (ja)
JP (1) JP7137516B2 (ja)
WO (1) WO2020209166A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022158256A1 (ja) * 2021-01-22 2022-07-28

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104102A (ja) 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012138409A (ja) 2010-12-24 2012-07-19 Hitachi Automotive Systems Ltd パワーモジュールの絶縁構造とパワーモジュールを用いた電力変換装置
JP2016157850A (ja) 2015-02-25 2016-09-01 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP2016197985A (ja) 2015-04-03 2016-11-24 株式会社ジェイテクト パワーモジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
US8823041B2 (en) * 2011-10-27 2014-09-02 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
KR101388815B1 (ko) 2012-06-29 2014-04-23 삼성전기주식회사 반도체 패키지
WO2015001648A1 (ja) * 2013-07-04 2015-01-08 三菱電機株式会社 半導体装置の製造方法、半導体装置
CN105706233B (zh) 2013-11-05 2018-11-09 三菱电机株式会社 半导体模块
JP6811580B2 (ja) 2016-10-20 2021-01-13 株式会社 日立パワーデバイス パワー半導体モジュール
CN110622307B (zh) 2017-05-12 2023-06-16 三菱电机株式会社 半导体模块以及电力变换装置
JP6628429B2 (ja) 2017-10-25 2020-01-08 株式会社大一商会 遊技機
US11101204B2 (en) * 2018-06-08 2021-08-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104102A (ja) 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012138409A (ja) 2010-12-24 2012-07-19 Hitachi Automotive Systems Ltd パワーモジュールの絶縁構造とパワーモジュールを用いた電力変換装置
JP2016157850A (ja) 2015-02-25 2016-09-01 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP2016197985A (ja) 2015-04-03 2016-11-24 株式会社ジェイテクト パワーモジュール

Also Published As

Publication number Publication date
WO2020209166A1 (ja) 2020-10-15
US12095382B2 (en) 2024-09-17
US20220166337A1 (en) 2022-05-26
EP3955287A1 (en) 2022-02-16
EP3955287A4 (en) 2023-07-12
JP2020174160A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
US9877419B2 (en) Power conversion apparatus
CN107195623B (zh) 一种双面散热高可靠功率模块
US9326425B2 (en) Power module
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP5212417B2 (ja) パワー半導体モジュール
US20230037158A1 (en) Semiconductor module
CN109427703B (zh) 功率模块以及电力变换装置
JP6371001B2 (ja) 電力変換装置
US20230119278A1 (en) Electric circuit body, power conversion device, and method for manufacturing electric circuit body
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6767898B2 (ja) パワー半導体装置
JP7137516B2 (ja) 半導体装置および電力変換装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2015104808A1 (ja) パワー半導体装置および電力変換装置
JP7290420B2 (ja) パワー半導体装置
CN114981956A (zh) 功率模块和电力变换装置
JP7105214B2 (ja) パワー半導体装置
WO2022123870A1 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
US20240290695A1 (en) Semiconductor device and power conversion apparatus
WO2022137692A1 (ja) 電気回路体および電力変換装置
JP7555261B2 (ja) 電気回路体および電力変換装置
WO2022137701A1 (ja) 電気回路体および電力変換装置
JP7555257B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
US20240282665A1 (en) Power semiconductor device
WO2024009613A1 (ja) 電気回路体および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220902

R150 Certificate of patent or registration of utility model

Ref document number: 7137516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150