JP6811580B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6811580B2
JP6811580B2 JP2016205720A JP2016205720A JP6811580B2 JP 6811580 B2 JP6811580 B2 JP 6811580B2 JP 2016205720 A JP2016205720 A JP 2016205720A JP 2016205720 A JP2016205720 A JP 2016205720A JP 6811580 B2 JP6811580 B2 JP 6811580B2
Authority
JP
Japan
Prior art keywords
conductor
power semiconductor
semiconductor module
insulating case
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016205720A
Other languages
English (en)
Other versions
JP2018067644A (ja
Inventor
大地 川村
大地 川村
徹 増田
徹 増田
順平 楠川
順平 楠川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2016205720A priority Critical patent/JP6811580B2/ja
Priority to PCT/JP2017/036793 priority patent/WO2018074297A1/ja
Publication of JP2018067644A publication Critical patent/JP2018067644A/ja
Application granted granted Critical
Publication of JP6811580B2 publication Critical patent/JP6811580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールの構造に関し、特に、コロナ放電を抑制しパワー半導体モジュールの絶縁信頼性向上に有効な技術に関する。
パワー半導体モジュールの絶縁体中に空隙やクラックなどの欠陥部が存在すると、電圧印加時にその欠陥部へ電界が集中し、コロナ放電と呼ばれる微弱な放電が発生する。コロナ放電が発生した状態で電圧を印加し続けると空隙やクラックを起点として絶縁劣化が進展し、最終的には絶縁破壊してパワー半導体モジュールの故障に至る。
そこで、コロナ放電を抑制し絶縁信頼性を担保することが、パワー半導体モジュール（特に３．３ｋＶ以上の高電圧を扱う電鉄向け等のパワー半導体モジュール）には求められている。
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、「絶縁ケースに設けられたネジ穴部分に空気より大きい比誘電率を有する絶縁樹脂を封入して空隙領域を低減し、コロナ放電を抑制する半導体装置」が開示されている。
また、特許文献２には、「絶縁ケースの内壁に突出部を設けて突出部の下面と絶縁シートとの間に第１の隙間を形成し、その第１の隙間に封止樹脂を充填することで、絶縁シートへの水分の浸入を抑制し、絶縁シートの吸湿による絶縁性能の低下を防止するパワーモジュール」が開示されている。
特開２０１３−７４２８４号公報 特開２０１４−２０３９７８号公報
上述したように、パワー半導体モジュールにおいては、絶縁部分でのコロナ放電の発生を防止し絶縁信頼性を向上することが、製品の信頼性を維持し、製造歩留りを向上する上で重要な課題である。
上記特許文献１では、ネジ穴部分に封入した絶縁樹脂中に気泡などの空隙があると、その空隙部分でコロナ放電が生じてしまう。
また、上記特許文献２では、隙間の狭い部分まで十分に封止樹脂が充填されずに空隙ができ、コロナ放電が生じる可能性がある。
本発明は上述の点に鑑みなされたもので、その目的とするところは、絶縁部分に空隙やクラックなどの欠陥が存在する場合であっても、欠陥部でのコロナ放電の発生を抑制し、絶縁信頼性の高いパワー半導体モジュールを提供することにある。
上記課題を解決するために、本願発明のパワー半導体モジュールの主な特徴は、以下の通りである。
パワー半導体チップを収容する絶縁ケースと、前記パワー半導体チップを搭載する絶縁基板と、前記絶縁基板を搭載し、接着剤により前記絶縁ケースと接続される第１の導体と、一部が前記絶縁ケース内に配置され、前記パワー半導体チップの引き出し電極となる第２の導体と、前記絶縁ケース内において、前記第１の導体と前記第２の導体の間に配置される第３の導体と、を備え、前記第１の導体と前記第３の導体間の電位差は、前記第１の導体と前記第２の導体間の電位差よりも小さく、前記第３の導体の前記第１の導体と対向する面の面積は、前記第２の導体の前記第１の導体と対向する面の面積よりも広いことを特徴とする。
本発明によれば、絶縁部分に空隙やクラックなどの欠陥が存在する場合であっても、欠陥部でのコロナ放電の発生を抑制し、絶縁信頼性の高いパワー半導体モジュールを実現することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
一般的なパワー半導体モジュールの構造例を示す断面図である。 本発明の一実施形態に係るパワー半導体モジュールの構造を示す断面図である。 図２Ａの上面図（Ａ−Ａ’矢視図）である。 本発明の一実施形態に係るパワー半導体モジュールの構造を示す断面図である。 本発明の一実施形態に係るパワー半導体モジュールの構造を示す断面図である。 本発明の一実施形態に係るパワー半導体モジュールの構造を示す断面図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
先ず、図１を参照して、本発明の対象となる一般的な電鉄（電気鉄道）向けパワー半導体モジュールについて説明する。図１は一般的なパワー半導体モジュールの断面構造を示している。
パワー半導体モジュール１００は、IGBT（Insulated Gate Bipolar Transistor）やMOS（Metal Oxide Semiconductor）等のパワー半導体チップ１が絶縁基板２を介して放熱性を持つ金属ベース板４に搭載されている。絶縁基板２と金属ベース板４の間には、絶縁基板２の裏面電極である裏面の導体パターン３が設けられている。パワー半導体チップ１と絶縁基板２は絶縁ケース５の中に収容され、絶縁ケース５内は絶縁ゲル６で封止されており、絶縁ゲル６と絶縁ケース５の上面の間には空間１４が存在する。
金属ベース板４と絶縁ケース５は、接着剤７とネジ８を用いて接続されている。パワー半導体チップ１のコレクタ電極（ドレイン電極）、エミッタ電極（ソース電極）やゲート電極は、ボンディングワイヤ９〜１１、絶縁基板上の導体パターン１２、引き出し電極である端子１３を介して絶縁ケース５外に引き出されている。端子１３の一部は絶縁ケース５の中にインサートされている。
一般的なパワー半導体モジュールでは、図１に示すように、高電位部（絶縁基板上の導体パターン１２、ボンディングワイヤ９〜１１、端子１３）と低電位部（金属ベース板４、ネジ８）との間に絶縁体（絶縁基板２、絶縁ケース５、絶縁ゲル６）を設けることで、高電位部−低電位部間の絶縁が図られている。
しかしながら、高電位部と低電位部との間に空隙（例えば絶縁体中の気泡）が存在する場合には、そこへ電界が集中し、空隙への印加電圧がその絶縁破壊強度を上回るとコロナ放電が発生してしまう。パワー半導体モジュールのコロナ放電の一例としては、絶縁ケース５に設けられたネジ穴の空隙部分１６でコロナ放電が生じることが知られている。ネジ穴の空隙部分１６でのコロナ放電を抑制するために、例えば上記特許文献１では、絶縁ケースに設けられたネジ穴の空隙部分に絶縁樹脂を封入して空隙領域を低減しコロナ放電を抑制する様にしている。
次に、図２Ａおよび図２Ｂを参照して、本実施例のパワー半導体モジュールについて説明する。図２Ａは本実施例のパワー半導体モジュールの断面構造を示し、図２Ｂは図２Ａの上面図（Ａ−Ａ’矢視図）を示している。なお、図２Ｂでは平面構造が分かり易いように要部のみを示す。
図２Ａ，図２Ｂに示すように、本実施例のパワー半導体モジュール２００は、パワー半導体チップ１と、パワー半導体チップを搭載する絶縁基板２と、絶縁基板２を搭載する金属ベース板４と、パワー半導体チップ１と絶縁基板２を収容する絶縁ケース５と、絶縁ケース５と金属ベース板４を接続するネジ８と、パワー半導体チップ１と端子１３とを接続するためのボンディングワイヤ９と絶縁基板上の導体パターン１２と、パワー半導体チップ１の電極を絶縁ケース５外へ引き出すための引き出し電極である端子１３と、絶縁ケース５内に充填する絶縁ゲル６と、金属ベース板４と端子１３との間に配置する導体（シールド）１５、導体（シールド）１５と金属ベース板４とを接続するボンディングワイヤ１７、とから構成されている。
また、絶縁基板２と金属ベース板４の間には、絶縁基板２の裏面電極である裏面の導体パターン３が設けられている。パワー半導体チップ１と絶縁基板２は絶縁ケース５の中に収容され、絶縁ケース５内は絶縁ゲル６で封止されており、絶縁ゲル６と絶縁ケース５の上面の間には空間１４が存在する。
金属ベース板４と絶縁ケース５は、接着剤７とネジ８を用いて接続されている。パワー半導体チップ１のコレクタ電極（ドレイン電極）、エミッタ電極（ソース電極）やゲート電極は、ボンディングワイヤ９〜１１、絶縁基板上の導体パターン１２、引き出し電極である端子１３を介して絶縁ケース５外に引き出されている。端子１３と導体（シールド）１５の一部は絶縁ケース５の中にインサートされている。
上記構成部材のうち、パワー半導体チップ１、ボンディングワイヤ９〜１１、絶縁基板上の導体パターン１２と端子１３とが高電位部であり、金属ベース板４とネジ８とが低電位部となる。高電位部と低電位部との間に空隙が存在すると、そこへ電界が集中し、空隙への印加電圧がその絶縁破壊強度を上回るとコロナ放電が発生し易くなる。図２Ａでは、ネジ穴の空隙部分１６が、高電位部である端子１３と、低電位部であるネジ８との間に位置するためコロナ放電が生じ得る。
そこで本実施例では、上記コロナ放電の発生を抑制するために、端子１３とネジ８との間に、ネジ８および金属ベース板４と同電位となる導体（シールド）１５が設けられている。導体（シールド）１５の一部は絶縁ケース５の内面に露出しており、その露出部分と金属ベース板４とがボンディングワイヤ１７により電気的に接続されている。金属ベース板４とネジ８は同電位であるから、導体（シールド）１５とネジ８は同電位となる。つまり、金属ベース板４（第１の導体）と導体（シールド）１５（第３の導体）間の電位差は、金属ベース板４（第１の導体）と端子１３（第２の導体）間の電位差よりも小さくなる。
そのため、導体（シールド）１５とネジ８との間にあるネジ穴の空隙部分１６には電圧は印加されず、したがってコロナ放電は生じ得ない。以上から、本構成によりネジ穴に空隙部分が存在する場合でも、上記空隙部分でのコロナ放電を抑えることが可能となる。
なお、端子１３と導体（シールド）１５との距離は、その間にある絶縁ケース５の絶縁破壊が生じない程度に離すのが望ましい。例えば、絶縁ケース５の絶縁破壊強度が１０ｋＶ／ｍｍであり、端子１３に１０ｋＶ印加し、導体（シールド）１５をＧＮＤ電位とする場合は、端子１３と導体（シールド）１５との距離は少なくとも１ｍｍ以上を離す様にする。
また、図２Ｂに示すように、パワー半導体モジュール２００を平面視した場合、導体（シールド）１５の面積が端子１３の面積よりも広くなるように、導体（シールド）１５設けるのが望ましい。言い換えると、導体（シールド）１５（第３の導体）の金属ベース板４（第１の導体）と対向する面の面積は、端子１３（第２の導体）の金属ベース板４（第１の導体）と対向する面の面積よりも広くするのが望ましい。金属ベース板４と端子１３との間において、導体（シールド）１５の電界シールドの効果を十分に得るためである。
図３を参照して、実施例２のパワー半導体モジュールについて説明する。図３は本実施例のパワー半導体モジュールの断面構造を示している。
図３に示すように、本実施例のパワー半導体モジュール３００は、実施例１（図２Ａ）の構成と比較すると、導体（シールド）１５の一部が絶縁ケース５の内側側壁から露出し、その露出部と金属ベース板４とが半田１８により電気的に接続されている点を除き、その他の構成は実施例１（図２Ａ）と略同様である。
本構成により、導体（シールド）１５とネジ８が同電位となり、導体（シールド）１５とネジ８との間にあるネジ穴の空隙部分１６には電圧は印加されず、したがってコロナ放電は生じ得ない。以上から、実施例１と同様に、ネジ穴に空隙が存在する場合でも、上記空隙部分でのコロナ放電を抑えることが可能となる。
図４を参照して、実施例３のパワー半導体モジュールについて説明する。図４は本実施例のパワー半導体モジュールの断面構造を示している。
図４に示すように、本実施例のパワー半導体モジュール４００は、実施例１（図２Ａ）の構成と比較すると、導体（シールド）１５の一部が絶縁ケース５の外側上面に引き出され、導体（シールド）１５と金属ベース板４とが導体１９により電気的に接続されている点を除き、その他の構成は実施例１（図２Ａ）と略同様である。
本構成により、導体（シールド）１５とネジ８が同電位となり、導体（シールド）１５とネジ８との間にあるネジ穴の空隙部分１６には電圧は印加されず、したがってコロナ放電は生じ得ない。以上から、実施例１と同様に、ネジ穴に空隙が存在する場合でも、上記空隙部分でのコロナ放電を抑えることが可能となる。
図５を参照して、実施例４のパワー半導体モジュールについて説明する。図５は本実施例のパワー半導体モジュールの断面構造を示している。
図５に示すように、本実施例のパワー半導体モジュール５００は、実施例１（図２Ａ）と比較すると、導体（シールド）１５の一部が絶縁ケース５の外側側壁面へ引き出され、導体（シールド）１５と金属ベース板４とが導体２０により電気的に接続されている点を除き、その他の構成は実施例１（図２Ａ）と略同様である。
本構成により、導体（シールド）１５とネジ８が同電位となり、導体（シールド）１５とネジ８との間にあるネジ穴の空隙部分１６には電圧は印加されず、したがってコロナ放電は生じ得ない。以上から、実施例１と同様に、ネジ穴に空隙が存在する場合でも、上記空隙部分でのコロナ放電を抑えることが可能となる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１…パワー半導体チップ、２…絶縁基板、３…裏面電極（裏面の導体パターン）、４…金属ベース板、５…絶縁ケース、６…絶縁ゲル、７…接着剤、８…ネジ、９，１０，１１，１７…ボンディングワイヤ、１２…絶縁基板上の導体パターン、１３…端子、１４…空間、１５…導体（シールド）、１６…ネジ穴の空隙部分、１８…半田、１９，２０…導体、１００，２００，３００，４００，５００…パワー半導体モジュール。

Claims (9)

  1. パワー半導体チップを収容する絶縁ケースと、
    前記パワー半導体チップを搭載する絶縁基板と、
    前記絶縁基板を搭載し、接着剤により前記絶縁ケースと接続される第１の導体と、
    一部が前記絶縁ケース内に配置され、前記パワー半導体チップの引き出し電極となる第２の導体と、
    前記絶縁ケース内において、前記第１の導体と前記第２の導体の間に配置される第３の導体と、を備え、
    前記第１の導体と前記第３の導体間の電位差は、前記第１の導体と前記第２の導体間の電位差よりも小さく、
    前記第３の導体の前記第１の導体と対向する面の面積は、前記第２の導体の前記第１の導体と対向する面の面積よりも広いことを特徴とするパワー半導体モジュール。
  2. 請求項１に記載のパワー半導体モジュールであって、
    前記第１の導体と前記第３の導体は同電位であることを特徴とするパワー半導体モジュール。
  3. 請求項１または２に記載のパワー半導体モジュールであって、
    前記第１の導体は、さらにネジにより前記絶縁ケースと接続され、
    前記絶縁ケースに設けられるネジ穴の空隙部分は、前記第１の導体と前記第３の導体の間に配置されることを特徴とするパワー半導体モジュール。
  4. 請求項１から３のいずれか１項に記載のパワー半導体モジュールであって、
    前記第３の導体の一部が前記絶縁ケース内に露出し、当該露出した第３の導体は、第４の導体を介して、前記第１の導体と電気的に接続されることを特徴とするパワー半導体モジュール。
  5. 請求項１から３のいずれか１項に記載のパワー半導体モジュールであって、
    前記第３の導体の一部が前記絶縁ケース外に露出し、当該露出した第３の導体は、第４の導体を介して、前記第１の導体と電気的に接続されることを特徴とするパワー半導体モジュール。
  6. 請求項４に記載のパワー半導体モジュールであって、
    前記第４の導体は、ボンディングワイヤであることを特徴とするパワー半導体モジュール。
  7. 請求項４に記載のパワー半導体モジュールであって、
    前記第４の導体は、半田であることを特徴とするパワー半導体モジュール。
  8. 請求項５に記載のパワー半導体モジュールであって、
    前記第３の導体の一部は、前記絶縁ケースの上面側に露出していることを特徴とするパワー半導体モジュール。
  9. 請求項５に記載のパワー半導体モジュールであって、
    前記第３の導体の一部は、前記絶縁ケースの側面側に露出していることを特徴とするパワー半導体モジュール。
JP2016205720A 2016-10-20 2016-10-20 パワー半導体モジュール Active JP6811580B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016205720A JP6811580B2 (ja) 2016-10-20 2016-10-20 パワー半導体モジュール
PCT/JP2017/036793 WO2018074297A1 (ja) 2016-10-20 2017-10-11 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016205720A JP6811580B2 (ja) 2016-10-20 2016-10-20 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018067644A JP2018067644A (ja) 2018-04-26
JP6811580B2 true JP6811580B2 (ja) 2021-01-13

Family

ID=62019340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205720A Active JP6811580B2 (ja) 2016-10-20 2016-10-20 パワー半導体モジュール

Country Status (2)

Country Link
JP (1) JP6811580B2 (ja)
WO (1) WO2018074297A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102285669B1 (ko) 2018-08-27 2021-08-04 동우 화인켐 주식회사 컬러 필터, 그 제조 방법, 및 컬러 필터를 포함하는 화상표시장치
JP7137516B2 (ja) 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置
CN116018676A (zh) * 2020-09-25 2023-04-25 株式会社村田制作所 高频模块以及通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137840B2 (ja) * 2004-05-10 2008-08-20 三菱電機株式会社 電力用半導体装置
US10770371B2 (en) * 2014-07-09 2020-09-08 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
WO2018074297A1 (ja) 2018-04-26
JP2018067644A (ja) 2018-04-26

Similar Documents

Publication Publication Date Title
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP5168866B2 (ja) パワー半導体モジュール
US9171773B2 (en) Semiconductor device
JP5212417B2 (ja) パワー半導体モジュール
US10170394B2 (en) Semiconductor device
JP6811580B2 (ja) パワー半導体モジュール
JP2020506551A (ja) パワー半導体モジュール
US10888941B2 (en) Power semiconductor module
US9048111B2 (en) Semiconductor device
US9978671B2 (en) Power semiconductor device
JP6138277B2 (ja) パワー半導体モジュール
JP7002993B2 (ja) パワー半導体モジュール
CN111033723B (zh) 功率半导体模块
JP2000091472A (ja) 半導体装置
JP2000150724A (ja) 半導体装置
JP5826443B1 (ja) 半導体装置及びその製造方法
JP2014120728A (ja) 半導体装置およびその製造方法
CN113410200A (zh) 一种芯片封装框架和芯片封装结构
WO2020144814A1 (ja) 半導体装置
WO2017110540A1 (ja) 回路構成体
JP2018113292A (ja) 電力用半導体装置
JP2003273318A (ja) 電力用半導体モジュール
JP2016105434A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201215

R150 Certificate of patent or registration of utility model

Ref document number: 6811580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150