JP2000091472A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000091472A
JP2000091472A JP25660698A JP25660698A JP2000091472A JP 2000091472 A JP2000091472 A JP 2000091472A JP 25660698 A JP25660698 A JP 25660698A JP 25660698 A JP25660698 A JP 25660698A JP 2000091472 A JP2000091472 A JP 2000091472A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
resin
peripheral portion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25660698A
Other languages
English (en)
Other versions
JP4098414B2 (ja
Inventor
Hiroyuki Hiramoto
裕行 平本
Hironori Sekiya
洋紀 関谷
Toshio Shimizu
敏夫 清水
Kenji Kijima
研二 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25660698A priority Critical patent/JP4098414B2/ja
Priority to CA002255441A priority patent/CA2255441C/en
Priority to TW087120275A priority patent/TW408453B/zh
Priority to CNB981170714A priority patent/CN1146988C/zh
Priority to EP98123044A priority patent/EP0921565A3/en
Priority to KR1019980053568A priority patent/KR19990062872A/ko
Priority to US09/207,141 priority patent/US6201696B1/en
Publication of JP2000091472A publication Critical patent/JP2000091472A/ja
Priority to US09/542,987 priority patent/US6597063B1/en
Application granted granted Critical
Publication of JP4098414B2 publication Critical patent/JP4098414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、絶縁破壊を防止し、高耐圧化を図
ると共に、信頼性の向上を図る。 【解決手段】 放熱板５と、放熱板上に取付けられたＡ
ｌＮ基板２と、ＡｌＮ基板の周囲部を露出させるように
ＡｌＮ基板上に選択的に形成された銅箔１と、銅箔上に
配置された半導体素子３と、ＡｌＮ基板を囲うように放
熱板上に設けられた容器本体（６，８，１０）と、容器
本体を貫通して保持され、半導体素子に電気的に接続さ
れた外部端子用リード線（７）と、容器本体内に充填さ
れるシリコーンゲル９とを備えた半導体装置において、
銅箔の外周部上並びにＡｌＮ基板の周囲部上に固化した
樹脂１１を備えたことにより、銅箔の外周部とＡｌＮ基
板の周囲部とが密着すると共に、両者の界面に樹脂が存
在することから、両者の界面での電界が緩和されて沿面
放電が生じ難くなる半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の電力用スイ
ッチング素子が搭載されたパワートランジスタモジュー
ルなどの半導体装置に係り、特に、絶縁破壊を防止し、
高耐圧化を図り得ると共に、信頼性を向上し得る半導体
装置に関する。
【０００２】
【従来の技術】近年、ＩＧＢＴ（insulated gate bipol
ar transistor ）等の複数の電力用スイッチング素子が
搭載されたモジュール構造を有する半導体装置では、高
耐圧のモジュールが開発されているが、より一層の高耐
圧化が強く望まれている。
【０００３】この種の高耐圧化には、現状では放熱設計
の優れたダイレクト接合構造を改良することが考えられ
る。なお、ダイレクト接合構造は、熱伝導性の良い窒化
アルミニウム（以下、ＡｌＮという）基板上に銅箔を付
けたＤＢＣ（direct bond copper）基板を用い、熱抵抗
の低下と共に、構造の簡素化を図ったパッケージ技術で
ある。
【０００４】図６は係るダイレクト接合構造を有する半
導体装置の構成を示す断面図である。この半導体装置
は、周囲部を残して上面に銅箔１が付けられた絶縁性の
ＡｌＮ基板２における銅箔１上に複数の半導体素子（チ
ップ）３が配置され、各半導体素子３が互いにリード線
４を介して電気的に接続されている。
【０００５】ＡｌＮ基板２の底面は金属製の放熱板５の
中央部に取付けられ、放熱板５の周囲部上にはＡｌＮ基
板２の周囲全体を囲うようにケース６が取付けられてい
る。また、ケース６の内側上部には、外部端子用リード
線７及び開口部８ａを有するターミナルホルダ８がケー
ス６に蓋をするように取付けられている。なお、外部端
子用リード線７は、ケース６内の半導体素子３と外部と
の間で電気的に導通をとるための部材である。
【０００６】ここで、放熱板５、ケース６、ターミナル
ホルダ８で囲まれたモジュール内部には、前述した開口
部８ａを介して絶縁部材としてのシリコーンゲル９が流
し込まれ、シリコーンゲル９の硬化の後、開口部８ａが
封止部材１０にて密封されている。
【０００７】このようなダイレクト接合構造は、熱伝導
性の良いＡｌＮ基板を用いて放熱板との間の熱伝導性を
向上させ、また、半導体素子を銅箔１付きのＡｌＮ基板
２にダイレクトにボンディングすることでモリブデン板
やはんだ部材を減らしている。すなわち、前述の如く、
熱抵抗の低下と共に構造の簡素化が図られており、放熱
設計の優れた技術となっている。
【０００８】
【発明が解決しようとする課題】しかしながら以上のよ
うな半導体装置では、高耐圧化に際して、放熱設計は優
れているものの、絶縁破壊に関する問題が残っている。
すなわち、上述した半導体装置は、絶縁部材としてシリ
コーンゲル９が使用されるが、シリコーンゲル９は通常
の個体絶縁物に比べて破壊電圧が低いという性質をもっ
ている。
【０００９】このため、シリコーンゲル９とＡｌＮ基板
との界面では、両者の沿面距離（半導体素子３端部から
ＡｌＮ基板２端部までの長さ）が短いことから沿面破壊
に至る可能性がある。また、同界面では両者の接着性が
悪いことから沿面放電が生じ易くなっている。
【００１０】このような沿面破壊や沿面放電は、定格で
駆動する際には発生しないので問題ないが、高耐圧モジ
ュールの開発において、定格を越える電圧で駆動する際
には発生することが考えられる。また一旦、沿面破壊や
沿面放電が発生すると、絶縁破壊電圧を低下させて絶縁
破壊に至りやすい。
【００１１】従って、高耐圧化を図り、且つ信頼性を向
上させる観点から、このような沿面破壊や沿面放電を阻
止し、絶縁破壊を防止することが必要となっている。本
発明は上記実情を考慮してなされたもので、絶縁破壊を
防止し、高耐圧化を図り得ると共に、信頼性を向上し得
る半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の骨子は、ＤＢＣ
基板の周囲部と充填材のシリコーンゲルとの２種類の絶
縁物界面における沿面破壊や沿面放電を阻止する構成に
より、高耐圧化を図るものである。
【００１３】ここで、両絶縁物の界面で沿面破壊や沿面
放電を阻止するには、両絶縁物の間に両者よりも高い破
壊電圧をもつ絶縁物（エポキシ樹脂又はポリエステル樹
脂等）を介在させる高耐圧化方式と、両絶縁物の界面の
電界を緩和させる電界緩和方式とが考えられる。
【００１４】高耐圧化方式は、電界緩和も兼用するが、
特に、盛上げ又は固体接着により、介在させる絶縁物を
厚く設けることが貫通破壊を阻止する観点から好まし
い。電界緩和方式には、両絶縁物の間に両者の中間の誘
電率をもつ絶縁物を全体的さらには局所的にも介在させ
る材質的な方式と、両絶縁物の界面にて沿面放電し易い
先鋭な形状（角部や荒れた表面など）を無くすための加
工的な方式とがある。
【００１５】材質的な方式には、両絶縁物の間に樹脂
（エポキシ又はポリエステル等）を塗布する方式と、さ
らに樹脂中に粉末状のセラミック（酸化アルミニウム
（以下、Ａｌ2 Ｏ3 という）又はＡｌＮ等）を充填する
方式とが適用可能となっている。
【００１６】加工的な方式には、銅箔の全ての端部又は
角部などを樹脂で覆ってＡｌＮ基板に密着させる密着方
式と、ＤＢＣ基板の周囲部表面を研磨して円滑にする研
磨方式とが考えられる。
【００１７】なお、以上の各方式は、本発明者により実
験的に見出されている。例えば、研磨方式を考えるのに
次のような実験が行われた。ＡｌＮ単体を球対平板電極
により、絶縁液体のパーフロロカーボン中（比誘電率
１．８６）で絶縁破壊させたとき、破壊場所が球の接触
部から少し離れた位置となる。
【００１８】また、ＡｌＮ基板をパーフロロカーボン中
で絶縁破壊させたとき、破壊場所が銅箔の端部となり、
破壊電圧の値が１割位上昇する。一方、ＡｌＮ基板をシ
リコーンゲル中（比誘電率約２．８）で破壊させたと
き、破壊場所が銅箔の端部から離れた位置となり、さら
に破壊電圧の値が１割位上昇する。
【００１９】なお、パーフロロカーボン中の破壊では部
分放電の痕が電極周辺に一様に見られる。一方、シリコ
ーンゲル中の破壊では放電痕が部分的にツリー状に見ら
れる。
【００２０】ここで、銅箔の端部から外側のＡｌＮ基板
表面を３μｍだけ研磨仕上げしてシリコーンゲル中で破
壊すると、また、１割位の破壊電圧の値が１割位上昇す
る。以上より、部分放電痕の数（又は面積）と、破壊電
圧の値とが比例の関係にあり、表面の円滑さと、破壊電
圧の値とが比例の関係にあると推測される。すなわち、
ＡｌＮ基板では、絶縁破壊が部分放電により生じ易く、
部分放電が表面の不整により生じ易いことが分かる。こ
れにより、上述した研磨方式が見出された。他の各方式
も詳述はしないが、同様に実験的に見出されている。
【００２１】なお、上述した各方式は独立して使用可能
であり、また適宜、他の方式と組合せて使用してもよ
い。また、上述した骨子を満たすものであれば、ここに
述べない絶縁物を用いても実施可能であり、本発明の範
囲に包含される。
【００２２】さて、以上のような本発明の骨子に基づ
き、具体的には以下のような手段が講じられる。請求項
１に対応する発明は、放熱板と、前記放熱板上に取付け
られた絶縁基板と、前記絶縁基板の周囲部を露出させる
ように前記絶縁基板上に選択的に形成された導電箔と、
前記導電箔上に配置された半導体素子と、前記絶縁基板
を囲うように前記放熱板上に設けられた容器本体と、前
記容器本体を貫通して保持され、前記半導体素子に電気
的に接続された外部端子と、前記容器本体内に充填され
る充填部材とを備えた半導体装置において、前記導電箔
の外周部上並びに前記絶縁基板の周囲部上に固化した樹
脂部材を備えた半導体装置である。
【００２３】また、請求項２に対応する発明は、請求項
１に対応する半導体装置において、前記樹脂部材の高さ
が前記半導体素子の表面を越える半導体装置である。さ
らに、請求項３に対応する発明は、請求項１又は請求項
２に対応する半導体装置において、前記樹脂部材が、粉
末状の酸化アルミニウムを含有する半導体装置である。
【００２４】また、請求項４に対応する発明は、絶縁基
板と、前記絶縁基板の周囲部を露出させるように前記絶
縁基板上に選択的に形成された導電箔と、前記導電箔上
に配置された半導体素子と、前記絶縁基板を囲うように
前記放熱板上に設けられた容器本体と、前記容器本体を
貫通して保持され、前記半導体素子に電気的に接続され
た外部端子と、前記容器本体内に充填される充填部材と
を備えた半導体装置において、前記絶縁基板の周囲部と
しては、露出した表面が研磨された平滑領域からなる半
導体装置である。
【００２５】さらに、請求項５に対応する発明は、放熱
板と、前記放熱板上に取付けられた絶縁基板と、前記絶
縁基板の周囲部を露出させるように前記絶縁基板上に選
択的に形成された導電箔と、前記導電箔上に配置された
半導体素子と、前記絶縁基板を囲うように前記放熱板上
に設けられた容器本体と、前記容器本体を貫通して保持
され、前記半導体素子に電気的に接続された外部端子
と、前記容器本体内に充填される充填部材とを備えた半
導体装置において、前記絶縁基板の周囲部のうち、前記
露出した表面とは反対側の前記放熱板との対向面が、研
磨された平滑領域からなる半導体装置である。
【００２６】また、請求項６に対応する発明は、請求項
４又は請求項５に対応する半導体装置において、前記導
電箔の外周部上並びに前記絶縁基板の周囲部上に固化し
た樹脂部材を備えた半導体装置である。
【００２７】さらに、請求項７に対応する発明は、請求
項６に対応する半導体装置において、前記樹脂部材の高
さが前記半導体素子の表面を越える半導体装置である。
また、請求項８に対応する発明は、請求項６又は請求項
７に対応する半導体装置において、前記樹脂部材が粉末
状の酸化アルミニウムを含有する半導体装置である。
【００２８】さらに、請求項９に対応する発明は、請求
項２、請求項３、請求項７又は請求項８のいずれか１項
に対応する半導体装置において、前記樹脂部材として
は、前記導電箔の外周部上並びに前記絶縁基板の周囲部
上に形成された接着部材と、前記接着部材により接着さ
れ、前記接着用部材と同じ樹脂からなる予め固化された
盛上げ部材とを備えた半導体装置である。
【００２９】また、請求項１０に対応する発明は、請求
項９に対応する半導体装置において、前記盛上げ部材と
しては、前記接着部材と同じ樹脂に代えて、窒化アルミ
ニウムからなる半導体装置である。
【００３０】さらに、請求項１１に対応する発明は、請
求項１乃至請求項３及び請求項６乃至請求項１０のいず
れか１項に対応する半導体装置において、前記樹脂部材
がエポキシ樹脂を含有する半導体装置である。
【００３１】また、請求項１２に対応する発明は、請求
項１乃至請求項３及び請求項６乃至請求項１０のいずれ
か１項に対応する半導体装置において、前記樹脂部材が
ポリエステル樹脂を含有する半導体装置である。 （作用）従って、請求項１に対応する発明は以上のよう
な手段を講じたことにより、導電箔の外周部上並びに絶
縁基板の周囲部上に固化した樹脂部材を備えたことによ
り、導体箔の外周部と絶縁基板の周囲部とが密着すると
共に、両者の界面に樹脂が存在することから、両者の界
面での電界が緩和されて沿面放電が生じ難くなるので、
絶縁破壊を防止し、高耐圧化を実現できると共に、信頼
性を向上させることができる。
【００３２】また、請求項２に対応する発明は、樹脂部
材の高さが半導体素子の表面を越えるので、請求項１に
対応する作用に加え、厚い樹脂部材により、導電箔の外
周部から樹脂部材を貫通する貫通破壊を阻止し、沿面破
壊を完全に防止することができる。
【００３３】さらに、請求項３に対応する発明は、樹脂
部材が粉末状の酸化アルミニウムを含有するので、請求
項１又は請求項２に対応する作用に加え、より一層、電
界を緩和し、沿面放電を生じ難くすることができる。
【００３４】また、請求項４又は請求項５に対応する発
明は、絶縁基板の周囲部の露出表面、あるいはその反対
側の放熱板との対向面が、研磨された平滑領域からなる
ことにより、絶縁基板の周囲部表面からの部分放電が生
じ難くなるので、絶縁破壊を防止し、高耐圧化を実現で
きると共に、信頼性を向上させることができる。
【００３５】また、請求項６に対応する発明は、絶縁基
板の平滑領域に対して請求項１と同様の樹脂部材を備え
たので、請求項４又は請求項５に対応する作用に加え、
より一層、絶縁破壊を防止し、高耐圧化を実現できると
共に、信頼性を向上させることができる。
【００３６】さらに、請求項７に対応する発明は、樹脂
部材の高さが半導体素子の表面を越えるので、請求項６
に対応する作用に加え、厚い樹脂部材により、導電箔の
外周部から樹脂部材を貫通する貫通破壊を阻止すること
ができる。
【００３７】また、請求項８に対応する発明は、樹脂部
材が粉末状の酸化アルミニウムを含有するので、請求項
６又は請求項７に対応する作用に加え、より一層、電界
を緩和し、沿面放電を生じ難くすることができる。
【００３８】さらに、請求項９に対応する発明は、樹脂
部材としては、導電箔の外周部上並びに絶縁基板の周囲
部上に形成された接着部材に対し、接着用部材と同じ樹
脂で予め固化された盛上げ部材が接着されたので、請求
項２，３，７又は８のいずれかに対応する作用に加え、
容易に樹脂部材を厚い形状に形成することができる。
【００３９】また、請求項１０に対応する発明は、盛上
げ部材が窒化アルミニウムからなることにより、請求項
９に対応する作用に加え、電界強度の低減が図れるの
で、より一層、絶縁破壊を防止し、高耐圧化を実現でき
ると共に、信頼性を向上させることができる。
【００４０】さらに、請求項１１又は請求項１２に対応
する発明は、樹脂部材をエポキシ樹脂又はポリエステル
樹脂を含有するものに規定するため、請求項１〜３，６
〜１０のいずれかに対応する作用を容易且つ確実に奏す
ることができる。
【００４１】
【発明の実施の形態】以下、本発明の各実施形態につい
て図面を参照して説明する。 （第１の実施形態）図１は本発明の第１の実施形態に係
る半導体装置の構成を示す断面図であり、図６と同一部
分には同一符号を付してその詳しい説明を省略し、ここ
では異なる部分についてのみ述べる。なお、以下の各実
施形態も同様にして重複した説明を省略する。
【００４２】すなわち、本実施形態は、絶縁性のＡｌＮ
基板２とその周辺のシリコーンゲル９との間の沿面破壊
や沿面放電を防止して信頼性の向上を図るものであり、
具体的には、ＡｌＮ基板２の周囲部上と、周囲部に面し
た銅箔１の端部とを樹脂１１で固めた構成となってい
る。
【００４３】ここで、樹脂１１としては、シリコーンゲ
ル９よりも高い破壊電圧を有し、且つＡｌＮ基板２との
良好な接着性をもつ樹脂が好ましく、ここではエポキシ
樹脂が使用されている。他にはポリエステル樹脂が使用
可能となっている。
【００４４】樹脂１１の厚さは、半導体素子３からＡｌ
Ｎ基板２端部までの沿面距離に関係があり、沿面距離が
長ければ薄くても絶縁破壊の防止効果がある。なお、沿
面距離がＡｌＮ基板２の厚さと同程度の場合、樹脂１１
を盛上げた構造により、さらに、防止効果を向上可能で
ある。
【００４５】なお、樹脂１１は、放熱板５には塗らない
ことが重要である。理由は、樹脂１１を放熱板５に塗り
固めた場合、ＡｌＮ基板２と放熱板５の熱膨張率の違い
により、ヒートサイクルで樹脂１１が剥離し、沿面破壊
を生じ易くするという逆効果をもたらすからである。
【００４６】以上のような構成によれば、銅箔１の外周
部上並びにＡｌＮ基板２の周囲部上に固化した樹脂１１
を備えたことにより、銅箔１の外周部とＡｌＮ基板２の
周囲部とが密着すると共に、両者の界面に樹脂１１が存
在することから、両者の界面での電界が緩和されて沿面
放電が生じ難くなるので、絶縁破壊を防止し、高耐圧化
を実現できると共に、信頼性を向上させることができ
る。
【００４７】また、銅箔１の外周部上並びにＡｌＮ基板
２の周囲部上に固化した樹脂１１を備えたことにより、
この樹脂１１が補強材としても作用することから、銅箔
１とＡｌＮ基板２の接合の信頼性を向上でき、また、Ａ
ｌＮ基板２の機械的強度を向上できるので、ＤＢＣ基板
の小形化をも図ることができる。
【００４８】なお、銅箔１の端部としては周囲部のみを
全周にわたり樹脂で固めたが、ＡｌＮ基板２の周囲部に
面した端部だけでなく、内部パターンの周囲部（図示せ
ず）といった銅箔１の全ての端部を樹脂１１で固める
と、より一層、絶縁破壊を抑制することができる。
【００４９】あるいは、通常、四角形である銅箔１の角
部のみを樹脂で固めた構成としても、ある程度は絶縁破
壊を抑制することができる。 （第２の実施形態）図２は本発明の第２の実施形態に係
る半導体装置の構成を示す断面図である。
【００５０】本実施形態は、第１の実施形態の変形構成
である。例えば、第１の実施形態では、ＡｌＮ基板２と
樹脂１１との界面の沿面破壊電圧が高くなると、銅箔１
の周囲部で樹脂１１が貫通破壊され、樹脂１１とシリコ
ーンゲル９との界面で沿面放電が進展する場合がある。
【００５１】そこで、本実施形態は、銅箔の外周部から
樹脂を貫通する貫通破壊の阻止を図り、具体的には、樹
脂１１に代えて、少なくとも半導体素子の表面を越える
高さに盛上げた厚い樹脂１２を備えている。
【００５２】このような構成によれば、厚い樹脂１２
が、銅箔１の外周部から樹脂１２を貫通する貫通破壊を
阻止するので、第１の実施形態の効果に加え、沿面破壊
を完全に防止することができる。 （第３の実施形態）図３は本発明の第３の実施形態に係
る半導体装置の構成を示す断面図である。
【００５３】本実施形態は、第２の実施形態の変形形態
である。例えば、第２の実施形態では、エポキシの樹脂
１２が様々な粘度のものがあり、低粘度のものでは盛上
げ部分を形成しにくい場合がある。
【００５４】そこで、本実施形態は、盛上げ部分の形成
の容易化を図り、具体的には、図１に示した樹脂１１上
に、樹脂１１と同じ樹脂で予め固化された盛上げ部材１
３を備えている。
【００５５】このような構成によれば、盛上げ部材１３
を予め作成し、後から樹脂１１で接着することにより、
簡単に盛上げ形状を形成できるので、第２の実施形態の
効果に加え、容易に樹脂１１を厚い形状に形成すること
ができる。
【００５６】なお、盛上げ部材１３は、樹脂に代えて、
ＡｌＮ基板２と同じ材質のＡｌＮで作成してもよい。盛
上げ部材１３がＡｌＮの場合、本実施形態の効果に加
え、銅箔１の端部における電界強度の低減が図れ、絶縁
破壊電圧を上昇できるので、より一層、絶縁破壊を防止
し、高耐圧化を実現できると共に、信頼性を向上させる
ことができる。 （第４の実施形態）図４は本発明の第４の実施形態に係
る半導体装置の構成を示す断面図である。
【００５７】本実施形態は、第１〜第３の実施形態とは
別の手法により沿面破壊や沿面放電を防止するものであ
り、具体的には、ＡｌＮ基板２の周囲部の露出表面が、
研磨された平滑領域２ａとなっている。
【００５８】ここで、ＡｌＮ基板２の平滑領域２ａは、
銅箔１の端から外側である。なお、研磨は、銅箔１とＡ
ｌＮ基板２の間に間隙を生じさせないように行われる。
また、銅箔１の内側まで研磨しても、銅箔１をＡｌＮ基
板２に隙間なく付けるならば、より大きな効果が得られ
る。
【００５９】以上のような構成によれば、ＡｌＮ基板１
の周囲部の露出表面が研磨により表面欠陥の無い平滑領
域２ａであることにより、ＡｌＮ基板２の周囲部表面か
らの部分放電が生じ難くなるので、破壊電圧を上昇させ
ることができる。よって、絶縁破壊を防止し、高耐圧化
を実現できると共に、信頼性を向上させることができ
る。
【００６０】なお、本実施形態は、図５に示すように、
ＡｌＮ基板２の露出表面の平滑領域２ａに代えて、Ａｌ
Ｎ基板２の周囲部のうち、露出表面とは反対側の放熱板
５との対向面を研磨によって平滑領域２ｂに形成しても
よい。この場合、破壊電圧の上昇がわずかに見られる。
但し、ＡｌＮ基板２の周囲部の露出表面を研磨したとき
よりも効果は少ないが、わずかでも効果が見られること
と、ＡｌＮ基板２の表裏を区別する必要がない利点を有
する。
【００６１】また、ＡｌＮ基板２の周囲部としては、図
４又は図５に示した構成に限る必要はなく、露出表面の
平滑領域２ａと、その反対面の平滑領域２ｂとを同時に
設けてもよいことは言うまでもない。 （第５の実施形態）次に、本実施形態の第５の実施形態
に係る半導体装置について図１〜図４を用いて説明す
る。すなわち、本実施形態は、第４の実施形態に対し、
第１〜第３の実施形態のいずれかを組合せたものであ
る。
【００６２】具体的には、図４に示した平滑領域上に対
し、図１に示した樹脂１１、図２に示した厚い樹脂１
２、あるいは図３に示した盛上げ部材１３をもつ樹脂１
１を形成した構成となっている。
【００６３】以上のような構成としても、第４の実施形
態と、第１〜第３のうちの適用された実施形態との効果
を同時に得ることができる。また、平滑領域２ａ上に樹
脂１１，１２を塗布することから、樹脂１１，１２とＡ
ｌＮ基板２との接着性を高めることができるので、より
一層、信頼性の向上を期待することができる。
【００６４】なお、本実施形態は、図５に示した構造に
対し、図１〜図３のいずれかに示した構造を組合せた構
成としても、夫々の構造による効果を同時に得ることが
できる。また同様に、図４及び図５を同時に実現した構
造に対し、図１〜図３のいずれかに示した構造を組合せ
た構成としても、夫々の構造による効果を同時に得るこ
とができる。 （第６の実施形態）次に、本発明の第６の実施形態に係
る半導体装置について説明する。本実施形態は、第１〜
第５の実施形態の変形形態であり、より一層、電界緩和
を図るものであり、具体的には、第１〜第５の実施形態
において、半導体素子３の端部に固化したエポキシ樹脂
を備えている。
【００６５】なお、エポキシ樹脂の比誘電率は、３．５
〜５．０の範囲内にある。また、ＡｌＮの比誘電率は約
８．８であり、シリコーンゲル９の比誘電率は約２．８
である。
【００６６】従って、以上のような構成によれば、第１
〜第５のうちの適用された実施形態の効果に加え、Ａｌ
Ｎ基板２とシリコーンゲル９の中間の比誘電率をもつエ
ポキシ樹脂を半導体素子３の端部に塗布形成したので、
銅箔１の端部の電界を緩和させることができる。 （第７の実施形態）次に、本発明の第７の実施形態に係
る半導体装置について説明する。
【００６７】本実施形態は、第１〜第６の実施形態の変
形形態であり、さらに一層、電界緩和を図るものであ
り、具体的には、第１〜第６の実施形態において、樹脂
１１〜１３が粉末状のＡｌ2 Ｏ3 を含有した構成であ
る。
【００６８】なお、Ａｌ2 Ｏ3 の比誘電率は約８．３で
ある。従って、以上のような構成によれば、第１〜第６
のうちの適用された実施形態の効果に加え、約８．３の
比誘電率をもつＡｌ2 Ｏ3 の粉末を樹脂１１，１２及び
樹脂の場合の盛上げ部材１３中に充填したので、より一
層、電界を緩和し、沿面放電を生じ難くすることができ
る。なお、本実施形態は、Ａｌ2 Ｏ3 に代えて、ＡｌＮ
の粉末を充填しても良い。また、Ａｌ2 Ｏ3 及びＡｌＮ
の両者の粉末を充填してもよい。 （他の実施形態）また、上記第１乃至第７の実施形態で
は、樹脂１１，１２及び盛上げ部材１３としてエポキシ
樹脂を用いた場合を説明したが、これに限らず、エポキ
シ樹脂に代えて、半導体素子３の温度上昇に耐える耐熱
性をもつ樹脂（例えば、ポリエステル樹脂）を用いた構
成としても、本発明を同様に実施して同様の効果を得る
ことができる。
【００６９】また、上記第１乃至第７の実施形態では、
銅箔１を付けたＡｌＮ基板２を用いた場合を説明した
が、これに限らず、銅箔１に代えて、アルミ箔を付けた
ＡｌＮ基板２を用いた構成としても、本発明を同様に実
施して同様の効果を得ることができる。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施でき
る。
【００７０】
【発明の効果】以上説明したように本発明によれば、絶
縁破壊を防止し、高耐圧化を図ることができると共に、
信頼性を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構
成を示す断面図
【図２】本発明の第２の実施形態に係る半導体装置の構
成を示す断面図
【図３】本発明の第３の実施形態に係る半導体装置の構
成を示す断面図
【図４】本発明の第４の実施形態に係る半導体装置の構
成を示す断面図
【図５】同実施形態における変形構成を示す断面図
【図６】従来の半導体装置の構成を示す断面図
【符号の説明】
１…銅箔 ２…ＡｌＮ基板 ２ａ，２ｂ…平滑領域 ３…半導体素子 ４…リード線 ５…放熱板 ６…ケース ７…外部端子用リード線 ８…ターミナルホルダ ８ａ…開口部 ９…シリコーンゲル １０…封止部材 １１，１２…樹脂 １３…盛上げ部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 敏夫 東京都府中市東芝町１番地 株式会社東芝 府中工場内 (72)発明者 木島 研二 東京都府中市東芝町１番地 株式会社東芝 府中工場内 Ｆターム(参考） 4M109 AA02 BA03 CA02 DB02 DB10 EA02 EA10 EA12 EB12 EC07

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 放熱板と、前記放熱板上に取付けられた
    絶縁基板と、前記絶縁基板の周囲部を露出させるように
    前記絶縁基板上に選択的に形成された導電箔と、前記導
    電箔上に配置された半導体素子と、前記絶縁基板を囲う
    ように前記放熱板上に設けられた容器本体と、前記容器
    本体を貫通して保持され、前記半導体素子に電気的に接
    続された外部端子と、前記容器本体内に充填される充填
    部材とを備えた半導体装置において、 前記導電箔の外周部上並びに前記絶縁基板の周囲部上に
    固化した樹脂部材を備えたことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記樹脂部材の高さは、前記半導体素子の表面を越える
    ことを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置において、 前記樹脂部材は、粉末状の酸化アルミニウムを含有する
    ことを特徴とする半導体装置。
  4. 【請求項４】 絶縁基板と、前記絶縁基板の周囲部を露
    出させるように前記絶縁基板上に選択的に形成された導
    電箔と、前記導電箔上に配置された半導体素子と、前記
    絶縁基板を囲うように前記放熱板上に設けられた容器本
    体と、前記容器本体を貫通して保持され、前記半導体素
    子に電気的に接続された外部端子と、前記容器本体内に
    充填される充填部材とを備えた半導体装置において、 前記絶縁基板の周囲部は、露出した表面が研磨された平
    滑領域からなることを特徴とする半導体装置。
  5. 【請求項５】 放熱板と、前記放熱板上に取付けられた
    絶縁基板と、前記絶縁基板の周囲部を露出させるように
    前記絶縁基板上に選択的に形成された導電箔と、前記導
    電箔上に配置された半導体素子と、前記絶縁基板を囲う
    ように前記放熱板上に設けられた容器本体と、前記容器
    本体を貫通して保持され、前記半導体素子に電気的に接
    続された外部端子と、前記容器本体内に充填される充填
    部材とを備えた半導体装置において、 前記絶縁基板の周囲部のうち、前記露出した表面とは反
    対側の前記放熱板との対向面は、研磨された平滑領域か
    らなることを特徴とする半導体装置。
  6. 【請求項６】 請求項４又は請求項５に記載の半導体装
    置において、 前記導電箔の外周部上並びに前記絶縁基板の周囲部上に
    固化した樹脂部材を備えたことを特徴とする半導体装
    置。
  7. 【請求項７】 請求項６に記載の半導体装置において、 前記樹脂部材の高さは、前記半導体素子の表面を越える
    ことを特徴とする半導体装置。
  8. 【請求項８】 請求項６又は請求項７に記載の半導体装
    置において、 前記樹脂部材は、粉末状の酸化アルミニウムを含有する
    ことを特徴とする半導体装置。
  9. 【請求項９】 請求項２、請求項３、請求項７又は請求
    項８のいずれか１項に記載の半導体装置において、 前記樹脂部材は、 前記導電箔の外周部上並びに前記絶縁基板の周囲部上に
    形成された接着部材と、前記接着部材により接着され、
    前記接着用部材と同じ樹脂からなる予め固化された盛上
    げ部材とを備えたことを特徴とする半導体装置。
  10. 【請求項１０】 請求項９に記載の半導体装置におい
    て、 前記盛上げ部材は、前記接着部材と同じ樹脂に代えて、
    窒化アルミニウムからなることを特徴とする半導体装
    置。
  11. 【請求項１１】 請求項１乃至請求項３及び請求項６乃
    至請求項１０のいずれか１項に記載の半導体装置におい
    て、 前記樹脂部材は、エポキシ樹脂を含有することを特徴と
    する半導体装置。
  12. 【請求項１２】 請求項１乃至請求項３及び請求項６乃
    至請求項１０のいずれか１項に記載の半導体装置におい
    て、 前記樹脂部材は、ポリエステル樹脂を含有することを特
    徴とする半導体装置。
JP25660698A 1997-12-08 1998-09-10 半導体装置 Expired - Fee Related JP4098414B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP25660698A JP4098414B2 (ja) 1998-09-10 1998-09-10 半導体装置
TW087120275A TW408453B (en) 1997-12-08 1998-12-07 Package for semiconductor power device and method for assembling the same
CNB981170714A CN1146988C (zh) 1997-12-08 1998-12-07 半导体功率器件的封装及其组装方法
CA002255441A CA2255441C (en) 1997-12-08 1998-12-07 Package for semiconductor power device and method for assembling the same
EP98123044A EP0921565A3 (en) 1997-12-08 1998-12-08 Package for semiconductor power device and method for assembling the same
KR1019980053568A KR19990062872A (ko) 1997-12-08 1998-12-08 반도체 전력장치용 패키지 및 그의 조립방법
US09/207,141 US6201696B1 (en) 1997-12-08 1998-12-08 Package for semiconductor power device and method for assembling the same
US09/542,987 US6597063B1 (en) 1997-12-08 2000-04-04 Package for semiconductor power device and method for assembling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25660698A JP4098414B2 (ja) 1998-09-10 1998-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2000091472A true JP2000091472A (ja) 2000-03-31
JP4098414B2 JP4098414B2 (ja) 2008-06-11

Family

ID=17294978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25660698A Expired - Fee Related JP4098414B2 (ja) 1997-12-08 1998-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4098414B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310558A (ja) * 2005-04-28 2006-11-09 Auto Network Gijutsu Kenkyusho:Kk スイッチングユニット
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2012009815A (ja) * 2010-05-28 2012-01-12 Mitsubishi Electric Corp パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2015115382A (ja) * 2013-12-10 2015-06-22 三菱電機株式会社 半導体装置
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
JP6081042B1 (ja) * 2015-12-16 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法
WO2017104159A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP2021513744A (ja) * 2018-02-28 2021-05-27 ロジャーズ ジャーマニー ゲーエムベーハーＲｏｇｅｒｓ Ｇｅｒｍａｎｙ ＧｍｂＨ 金属セラミック基板および金属セラミック基板の製造方法
US11887904B2 (en) 2019-07-11 2024-01-30 Mitsubishi Electric Corporation Integrally bonded semiconductor device and power converter including the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310558A (ja) * 2005-04-28 2006-11-09 Auto Network Gijutsu Kenkyusho:Kk スイッチングユニット
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2012009815A (ja) * 2010-05-28 2012-01-12 Mitsubishi Electric Corp パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2015115382A (ja) * 2013-12-10 2015-06-22 三菱電機株式会社 半導体装置
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
JP6081042B1 (ja) * 2015-12-16 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法
WO2017104159A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP2021513744A (ja) * 2018-02-28 2021-05-27 ロジャーズ ジャーマニー ゲーエムベーハーＲｏｇｅｒｓ Ｇｅｒｍａｎｙ ＧｍｂＨ 金属セラミック基板および金属セラミック基板の製造方法
JP7143426B2 (ja) 2018-02-28 2022-09-28 ロジャーズ ジャーマニー ゲーエムベーハー 金属セラミック基板および金属セラミック基板の製造方法
US11887904B2 (en) 2019-07-11 2024-01-30 Mitsubishi Electric Corporation Integrally bonded semiconductor device and power converter including the same

Also Published As

Publication number Publication date
JP4098414B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
US6734551B2 (en) Semiconductor device
US9171773B2 (en) Semiconductor device
US7868436B2 (en) Semiconductor device
US7514777B2 (en) Power semiconductor module
JP2002076197A (ja) 半導体装置用基板及び半導体装置
JPH09129822A (ja) 半導体装置
WO2014097798A1 (ja) 半導体装置
US20130207121A1 (en) Power conversion device
US10959333B2 (en) Semiconductor device
US20150380331A1 (en) Semiconductor device
JP2020506551A (ja) パワー半導体モジュール
JP3440824B2 (ja) 半導体装置
JP4098414B2 (ja) 半導体装置
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
JPH11243166A (ja) 樹脂封止型半導体装置
JP3703978B2 (ja) 半導体装置
JP2000216332A (ja) 半導体装置
JP2021015856A (ja) 半導体装置
JP5826443B1 (ja) 半導体装置及びその製造方法
JP6891075B2 (ja) パワー半導体モジュール
JP2001332664A (ja) 半導体装置およびその製造方法
JP3903850B2 (ja) インバーターモジュール
JP2005353805A (ja) 半導体装置及びその製造方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080313

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees