JP3703978B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3703978B2 JP3703978B2 JP32406798A JP32406798A JP3703978B2 JP 3703978 B2 JP3703978 B2 JP 3703978B2 JP 32406798 A JP32406798 A JP 32406798A JP 32406798 A JP32406798 A JP 32406798A JP 3703978 B2 JP3703978 B2 JP 3703978B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply plate
- insulating substrate
- filler
- silicone gel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に絶縁基板上の電源板に半導体素子を実装し、これら表面が充填材で被覆された半導体装置に関する。さらに詳細には、本発明は、パワートランジスタを搭載した半導体素子を複数個絶縁基板上に電源板を介して実装する、マルチチップモジュール構造の半導体装置に関する。
【０００２】
【従来の技術】
パワートランジスタを搭載した半導体素子を複数個共通基板上に実装するパワートランジスタモジュールとしての半導体装置の開発が行われている。
【０００３】
この種の半導体装置においては、絶縁基板上に電源板を搭載し、この電源板上に複数個の半導体素子が実装される。複数個の半導体素子間はリード線により相互に電気的に接続され、また半導体素子には外部接続リード線が電気的に接続される。パワートランジスタがバイポーラトランジスタの場合には電源板にはコレクタ電源電圧が供給され、MOSFETの場合には電源板にはドレイン電源電圧が供給され、これらの電源電圧は半導体素子にその裏面側から供給される。電源板は電気抵抗値が小さくかつ熱伝導性に優れた例えば銅板で形成される。絶縁基板は例えば熱伝導性に優れた窒化アルミニウムで形成される。
【０００４】
絶縁基板の表面側には電源板及び電源板上の半導体素子を取り囲むケースが取り付けられ、絶縁基板の裏面側に金属製の放熱板が取り付けられる。ケース内には充填材が充填され、この充填材は半導体素子、電源板、絶縁基板のそれぞれの表面を被覆し保護する。充填材には複雑な形状の表面を確実に被覆できる例えばシリコーンゲルが使用され、シリコーンゲルはケース内に流し込まれた後に硬化される。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述のパワートランジスタモジュールを構築する半導体装置においては、以下の点について配慮がなされていない。
【０００６】
パワートランジスタの動作には通常の論理回路や記憶回路を構築するトランジスタの動作電圧に比べて高電圧が必要とされるので、半導体装置の電源板端部には高い電界集中が発生してしまう。充填材としてのシリコーンゲルは絶縁基板としての窒化アルミニウムに比べて比誘電率がかなり低く電源板端部の電界集中を充分に緩和することができないばかりか、シリコーンゲル自体の絶縁破壊電圧が低い。さらに、シリコーンゲルと窒化アルミニウムとの間の接着力を充分に確保することができない。このため、電源板端部で電界集中が発生すると、この電源板端部において絶縁基板と充電材との界面に部分な放電すなわち部分沿面放電が発生し、この部分沿面放電により界面が損傷する沿面破壊が発生し、半導体装置の絶縁破壊に対する信頼性が低下してしまう。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、電源板端部において絶縁基板と充填材との間の界面に沿面放電が発生することを防ぎ、沿面破壊の発生を防止することにより、絶縁破壊に対する信頼性を向上させることができる半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載された発明は、半導体装置において、半導体素子が実装された電源板と、電源板を搭載する絶縁基板と、半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、電源板端部と絶縁基板との間に配設され、充填材よりも破壊電圧が高く、充填材よりも絶縁基板との接着力が高い沿面破壊防止部材と、を備えたことである。
沿面破壊防止部材は、電源板端部の電界を緩和するために、充填材に比べて比誘電率の高い材料で形成することが好ましい。充填材にはシリコーンゲルが実用的に使用できる。
沿面破壊防止部材には、下記（Ａ）乃至（Ｈ）の少なくともいずれか１つが実用的に使用できる。
（Ａ）エポキシ樹脂
（Ｂ）酸化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｃ）窒化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｄ）雲母の粉末を混入させたエポキシ樹脂
（Ｅ）ポリエステル樹脂
（Ｆ）酸化アルミニウムの粉末を混入させたシリコーンゲル
（Ｇ）窒化アルミニウムの粉末を混入させたシリコーンゲル
（Ｈ）雲母の粉末を混入させたシリコーンゲル
エポキシ樹脂、シリコーンゲルに混入される各種粉末は比誘電率を高くする機能を有する。
さらに、沿面破壊防止部材には、充填材の底部分に比誘電率を高める粉末を沈降させ硬化させたシリコーンゲルが使用できる。
このように構成される半導体装置においては、電界が集中する電源板端部の絶縁基板表面と沿面破壊防止部材との２種類の絶縁物界面の接着力を高め、絶縁物界面に沿って沿面放電が発生することを防止することができる。さらに、沿面破壊防止部材そのものの絶縁耐圧が充填材よりも高いので、沿面破壊防止部材の絶縁破壊を防止することができる。さらに、沿面破壊防止部材は電源板端部の限定された領域にのみ形成され、絶縁基板と電源板との間に温度サイクルで発生する応力を受けにくいので、沿面破壊防止部材の剥離を防ぎ、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。さらに、エポキシ樹脂、各種粉末を混入させたエポキシ樹脂、ポリエステル樹脂、各種粉末を混入させたシリコーンゲルは、シリコーンゲル単独の充填材に比べて比誘電率が高く、電源板端部での電界集中を緩和させることができるので、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。特に各種粉末を混入させたシリコーンゲルは、沿面放電の発生を防止しつつ、硬化前の柔軟性により半導体素子、電源板、絶縁基板のそれぞれの表面が作り出す複雑な形状の表面を確実に被覆することができる。
【０００９】
この発明の第２の特徴は、半導体装置において、半導体素子を搭載した電源板と、電源板を収納しこの電源板端部の少なくとも一部を側壁で覆う凹部を有する絶縁基板と、半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、を備えたことである。
絶縁基板の凹部はエッチングで絶縁基板表面の一部を掘り下げることにより形成される。さらに、凹部の角部分には丸みを付けることが、電界集中を緩和するために好ましい。
このように構成される半導体装置においては、絶縁基板の凹部に電源板の少なくとも厚さ方向の一部を埋設させたので、電界が集中する電源板端部、特に最も電界が集中する電源板端下角部を凹部側壁、すなわち絶縁基板自体で被覆することができる。従って、電源板端下角部には沿面放電が発生する（沿面放電の原因となる）絶縁基板と充填材との間の界面が存在しないようにできるので、根本的に沿面破壊を防止することができ、半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００１０】
【発明の実施の形態】
（第１実施の形態）
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の第１の実施の形態に係る半導体装置の概略断面構成図である。図１に示すように、半導体装置は、複数個の半導体素子（半導体チップ）１を共通の基板上に実装したマルチチップモジュール構造を採用し、本実施の形態においては複数個の半導体素子１のそれぞれにパワートランジスタが搭載されているので、パワートランジスタモジュールを構築する。
【００１１】
複数個の半導体素子１は共通の電源板３上に実装され、この電源板３は絶縁基板４上に搭載される。半導体素子１は単結晶シリコンを母体とする半導体基板にパワートランジスタとして例えばMISFET（Metal Insulator Semiconductor Field Effect Transistor）やバイポーラトランジスタを搭載したものである。半導体素子１の表面上には図示しないが端子（ボンディングパッド）が配設される。隣接配置された半導体素子１の端子間はリード線２を通して電気的に接続される。さらに、半導体素子１の端子には外部接続リード線５が電気的に接続される。
【００１２】
半導体素子１にMISFETが搭載される場合、電源板３にはドレイン電源電圧が供給され、このドレイン電源電圧は半導体素子１にその裏面側から供給される。半導体素子１にバイポーラトランジスタが搭載される場合、電源板３にはコレクタ電源電圧が供給され、このコレクタ電源電圧は半導体素子１にその裏面側から供給される。詳細に図示していないが、電源板３には外部接続リード線５が直接電気的に接続されており、外部から電源板３にドレイン電源電圧やコレクタ電源電圧が供給される。電源板３には電気抵抗値が小さく熱伝導性に優れた銅（Cu）板が実用的に使用でき、例えば電源板３の厚さは0.3mmで形成される。
【００１３】
絶縁基板４には熱伝導性に優れた窒化アルミニウム（AlN）板が実用的に使用でき、例えば絶縁基板４の厚さは1.0mmで形成される。
【００１４】
絶縁基板４は金属製の放熱板６上に搭載され、この放熱板６の周縁部には半導体素子１、電源板３及び絶縁基板４の外周囲を取り囲むケース７が配設されるとともに、ケース７内部には半導体素子１等を外部環境から保護するための充填材１０が充填される。半導体素子１の端子や電源板３に電気的に接続された外部接続リード線５はターミナルホルダ９に取り付けられており、このターミナルホルダ９は封止部材８を介してケース７上側に取り付けられる。
【００１５】
充填材１０には本実施の形態においてシリコーンゲルが使用され、シリコーンゲルはケース７内に流動性を有する状態で流し込まれこの後に硬化させたものである。シリコーンゲルは、同図１に示すように、半導体素子１、電源板３、絶縁基板４のそれぞれの表面が作り出す複雑な形状の表面を確実に被覆することができる。
【００１６】
本実施の形態に係る半導体装置においては、電源板３の端部と絶縁基板４との間であって電源板３の周縁部の全域に沿面破壊防止部材１１が配設される。本実施の形態において、沿面破壊防止部材１１は電源板３の周縁部に塗り固められたエポキシ樹脂で形成される。エポキシ樹脂は、充填材１０のシリコーンゲルと絶縁基板４の窒化アルミニウムとの間の接着力に比べて、窒化アルミニウムとの間及びシリコーンゲルとの間のそれぞれの接着力を高くすることができ、さらにシリコーンゲルに比べて高い破壊電圧を有する。さらに、窒化アルミニウムの比誘電率は約8.8、シリコーンゲルの比誘電率は約2.8であるのに対して、エポキシ樹脂の比誘電率は3.5〜5.0で窒化アルミニウムに比べて低いがシリコーンゲルに対しては高い比誘電率を有する。比誘電率が高ければ高いほど、電源板３の端部に発生する電界を緩和させることができる。
【００１７】
図２は電界分布図であり、横軸は電源板３端からの距離（mm）、縦軸は1kVを電源板３に加えた時の電界強度（kV/mm）をそれぞれ示す。図２に示すように、電源板３端から約0.2mmまでの領域においては電界強度が非常に大きい。沿面破壊防止部材１１は図２に示す電源板３端部の電界強度が大きい領域、具体的には少なくとも電源板３端から約0.2mmまでの領域に配設されることが好ましい。
【００１８】
さらに、沿面破壊防止部材１１には、エポキシ樹脂に限らず、絶縁基板４との間の接着力を高め、かつ破壊電圧が高くできるポリエステル樹脂を使用することができる。
【００１９】
さらに、沿面破壊防止部材１１には、材料自体の比誘電率を高める各種粉末を混入させたエポキシ樹脂を使用することができる。粉末には、比誘電率が約8.3の酸化アルミニウム、比誘電率が約7の窒化アルミニウム、比誘電率が約7の雲母のいずれか又は複数組み合わせたものが実用的に使用できる。これらの粉末が混入されたエポキシ樹脂は、比誘電率が高いだけでなく、耐熱性、耐部分放電（耐沿面放電）特性のそれぞれにおいても優れている。
【００２０】
このように構成される半導体装置においては、電界が集中する電源板３の端部の絶縁基板４の表面と沿面破壊防止部材１１との２種類の絶縁物界面の接着力を高め、この絶縁物界面に沿って沿面放電が発生することを防止することができる。さらに、沿面破壊防止部材１１そのものの絶縁耐圧が充填材１０よりも高いので、沿面破壊防止部材１１の絶縁破壊を防止することができる。さらに、沿面破壊防止部材１１は電源板３の端部の限定された領域にのみ形成され、絶縁基板４と電源板３との間に温度サイクルで発生する応力を受けにくいので、沿面破壊防止部材１１の絶縁基板４からの剥離を防ぎ、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００２１】
さらに、エポキシ樹脂、ポリエステル樹脂、各種粉末を混入させたエポキシ樹脂はいずれも充填材１０のシリコーンゲルに比べて比誘電率が高く、電源板３の端部での電界強度を減少させることができるので、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００２２】
（第２の実施の形態）
本実施の形態は、前述の第１の実施の形態に係る半導体装置の沿面破壊防止部材（エポキシ樹脂やポリエステル樹脂）１１に代えて、シリコーンゲルを主成分とする沿面破壊防止部材を備えた場合を説明するものである。図３は本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。
【００２３】
図３に示すように、本実施の形態に係る半導体装置は、電源板３の端部を含む半導体素子１、電源板３、絶縁基板４のそれぞれを被覆するように、充填材１０の底部分に沿面破壊防止部材１２を備える。沿面破壊防止部材１２は、充填材１０と同様のシリコーンゲルを主成分として形成されており、電源板３の端部の電界集中を緩和するための比誘電率が高い粉末が混入されたシリコーンゲルで形成される。比誘電率が高い粉末には前述の第１の実施の形態に係る半導体装置で説明したように酸化アルミニウム、窒化アルミニウム、雲母のいずれか又はそれらを組み合わせたものが実用的に使用できる。すなわち、沿面破壊防止部材１２は、酸化アルミニウムの粉末を混入させたシリコーンゲル、窒化アルミニウムの粉末を混入させたシリコーンゲル、雲母の粉末を混入させたシリコーンゲル等で形成される。
【００２４】
沿面破壊防止部材１２の形成方法は以下の通りである。
（１）まず初めに、半導体素子１が実装された電源板３を搭載する絶縁基板４をケース７内において放熱板６上に取り付ける。
（２）次に、ケース７内に充填材１０のシリコーンゲルを流し込む。
（３）引き続き比誘電率を高める粉末を充填材１０のシリコーンゲル内に混入させる。
（４）この粉末がある程度沈降した時点で充填材１０のシリコーンゲルを硬化させる。これにより、シリコーンゲル単独の充填材１０がケース７の上側に形成されるとともに、ケース７の下側つまり充填材１０の底部分には比誘電率を高める粉末が混入されたシリコーンゲルからなる沿面破壊防止部材１２を形成することができる。
【００２５】
このように構成される半導体装置においては、シリコーンゲルに酸化アルミニウム、窒化アルミニウム又は雲母のいずれかの粉末を混入させて沿面破壊防止部材１２を形成することにより、電源板３の端部の電界集中を緩和させることができる。具体的には、電源板３の端部において部分沿面放電開始電圧は5〜10%程度上昇させることができる。前述の第１の実施の形態に係る半導体装置の沿面破壊防止部材１１のエポキシ樹脂に比べて部分沿面放電開始電圧の上昇は少ないものの、沿面破壊防止部材１２はフレキシブル性をもつシリコーンゲルを主成分としているので、電源板３の端部の複雑な形状の表面を確実に被覆することができ、また熱サイクルで発生する応力を吸収することができる。従って、沿面破壊防止部材１２は電源板３の端部を含み半導体素子１、電源板３、絶縁基板４のそれぞれの表面にわたって全域に形成することができる。
【００２６】
（第３の実施の形態）
本実施の形態は、半導体装置の絶縁基板４そのものに沿面破壊防止機能を備えた場合を説明するものである。図４は本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。
【００２７】
図４に示すように、本実施の形態に係る半導体装置は、電源板３を収納しこの電源板３の端部の少なくとも一部を側壁４Ｗで覆う凹部４Ｄを有する絶縁基板４を備える。この絶縁基板４の凹部４Ｄには電源板３の厚さ方向の一部分（底部分）が少なくとも埋設される。すなわち、電源板３の端部は絶縁基板４の側壁４Ｗ、詳細には充電材１０や前述の第１の実施の形態で説明したエポキシ樹脂や第２の実施の形態で説明した粉末を混入させたシリコーンゲルに比べて比誘電率が高い窒化アルミニウムからなる絶縁基板４自体で覆うことができる。従って、電源板３の端部の電界強度を効果的に緩和させることができる。
【００２８】
凹部４Ｄを形成するために、この凹部４Ｄの深さに相当する分、厚い絶縁基板４が使用される。例えば、0.1〜0.2mm程度厚い絶縁基板４が実用的に使用できる。凹部４Ｄはエッチング技術により0.1〜0.2mm程度の深さで蝕刻され掘り下げられる。等方性エッチング技術などを利用し、凹部４Ｄの底面と側壁４Ｗとの角部に丸みを付けることにより、電源板３の端の下角部の電界集中をより一層緩和させることができるので、部分沿面放電開始電圧を上昇させることができる。
【００２９】
このように構成される半導体装置においては、絶縁基板４の凹部４Ｄに電源板３の少なくとも厚さ方向の一部を埋設させ、電界が集中する電源板３の端部特に電界強度が最も大きい電源板３端下角部を凹部４Ｄの側壁４Ｗ、すなわち絶縁基板４自体で被覆したので、電源板３端下角部には沿面放電が発生する（沿面放電の原因となる）絶縁基板４と充填材１０との間の界面が存在しなくなる。従って、根本的に沿面破壊を防止することができ、半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００３０】
（第４の実施の形態）
本実施の形態は、前述の第１の実施の形態に係る半導体装置と第３の実施の形態に係る半導体装置とを組み合わせた場合を説明するものである。図５は本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。
【００３１】
図５に示すように、本実施の形態に係る半導体装置は、凹部４Ｄを有する絶縁基板４を備え、この絶縁基板４の凹部４Ｄに一部が埋設された電源板３の端部と絶縁基板４との間に沿面破壊防止部材１１を配設する。電源板３の端部においては絶縁基板４に埋設された部分と埋設されていない部分との境界付近の電界強度が大きくなるので、この領域に沿面破壊防止部材１１が配設される。沿面破壊防止部材１１には前述のようにエポキシ樹脂、ポリエステル樹脂、各種粉末が混入されたエポキシ樹脂が実用的に使用できる。
【００３２】
なお、本発明は前述の実施の形態に限定されない。例えば、本発明は、第２の実施の形態に係る半導体装置と第３の実施の形態に係る半導体装置とを組み合わせることもでき、少なくとも絶縁基板４の凹部４Ｄに一部が埋設された電源板３の端部を被覆するように各種粉末を沈降させ硬化させたシリコーンゲルからなる沿面破壊防止部材１２を形成してもよい。
【００３３】
さらに、本発明は、半導体装置の電源板３にアルミニウム板（アルミニウム箔）を使用することができる。
【００３４】
【発明の効果】
本発明は、電源板端部において絶縁基板と充填材との間の界面に沿面放電が発生することを防ぎ、沿面破壊の発生を防止することにより、絶縁破壊に対する信頼性を向上させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の概略断面構成図である。
【図２】本発明の第１の実施の形態に係る電界分布図である。
【図３】本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。
【図４】本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。
【図５】本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。
【符号の説明】
１ 半導体素子
２ リード線
３ 電源板
４ 絶縁基板
４Ｄ 凹部
４Ｗ 側壁
５ 外部接続リード線
６ 放熱板
７ ケース
８ 封止部材
９ ターミナルホルダ
１０ 充填材
１１，１２ 沿面破壊防止部材
【発明の属する技術分野】
本発明は、半導体装置に関し、特に絶縁基板上の電源板に半導体素子を実装し、これら表面が充填材で被覆された半導体装置に関する。さらに詳細には、本発明は、パワートランジスタを搭載した半導体素子を複数個絶縁基板上に電源板を介して実装する、マルチチップモジュール構造の半導体装置に関する。
【０００２】
【従来の技術】
パワートランジスタを搭載した半導体素子を複数個共通基板上に実装するパワートランジスタモジュールとしての半導体装置の開発が行われている。
【０００３】
この種の半導体装置においては、絶縁基板上に電源板を搭載し、この電源板上に複数個の半導体素子が実装される。複数個の半導体素子間はリード線により相互に電気的に接続され、また半導体素子には外部接続リード線が電気的に接続される。パワートランジスタがバイポーラトランジスタの場合には電源板にはコレクタ電源電圧が供給され、MOSFETの場合には電源板にはドレイン電源電圧が供給され、これらの電源電圧は半導体素子にその裏面側から供給される。電源板は電気抵抗値が小さくかつ熱伝導性に優れた例えば銅板で形成される。絶縁基板は例えば熱伝導性に優れた窒化アルミニウムで形成される。
【０００４】
絶縁基板の表面側には電源板及び電源板上の半導体素子を取り囲むケースが取り付けられ、絶縁基板の裏面側に金属製の放熱板が取り付けられる。ケース内には充填材が充填され、この充填材は半導体素子、電源板、絶縁基板のそれぞれの表面を被覆し保護する。充填材には複雑な形状の表面を確実に被覆できる例えばシリコーンゲルが使用され、シリコーンゲルはケース内に流し込まれた後に硬化される。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述のパワートランジスタモジュールを構築する半導体装置においては、以下の点について配慮がなされていない。
【０００６】
パワートランジスタの動作には通常の論理回路や記憶回路を構築するトランジスタの動作電圧に比べて高電圧が必要とされるので、半導体装置の電源板端部には高い電界集中が発生してしまう。充填材としてのシリコーンゲルは絶縁基板としての窒化アルミニウムに比べて比誘電率がかなり低く電源板端部の電界集中を充分に緩和することができないばかりか、シリコーンゲル自体の絶縁破壊電圧が低い。さらに、シリコーンゲルと窒化アルミニウムとの間の接着力を充分に確保することができない。このため、電源板端部で電界集中が発生すると、この電源板端部において絶縁基板と充電材との界面に部分な放電すなわち部分沿面放電が発生し、この部分沿面放電により界面が損傷する沿面破壊が発生し、半導体装置の絶縁破壊に対する信頼性が低下してしまう。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、電源板端部において絶縁基板と充填材との間の界面に沿面放電が発生することを防ぎ、沿面破壊の発生を防止することにより、絶縁破壊に対する信頼性を向上させることができる半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載された発明は、半導体装置において、半導体素子が実装された電源板と、電源板を搭載する絶縁基板と、半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、電源板端部と絶縁基板との間に配設され、充填材よりも破壊電圧が高く、充填材よりも絶縁基板との接着力が高い沿面破壊防止部材と、を備えたことである。
沿面破壊防止部材は、電源板端部の電界を緩和するために、充填材に比べて比誘電率の高い材料で形成することが好ましい。充填材にはシリコーンゲルが実用的に使用できる。
沿面破壊防止部材には、下記（Ａ）乃至（Ｈ）の少なくともいずれか１つが実用的に使用できる。
（Ａ）エポキシ樹脂
（Ｂ）酸化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｃ）窒化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｄ）雲母の粉末を混入させたエポキシ樹脂
（Ｅ）ポリエステル樹脂
（Ｆ）酸化アルミニウムの粉末を混入させたシリコーンゲル
（Ｇ）窒化アルミニウムの粉末を混入させたシリコーンゲル
（Ｈ）雲母の粉末を混入させたシリコーンゲル
エポキシ樹脂、シリコーンゲルに混入される各種粉末は比誘電率を高くする機能を有する。
さらに、沿面破壊防止部材には、充填材の底部分に比誘電率を高める粉末を沈降させ硬化させたシリコーンゲルが使用できる。
このように構成される半導体装置においては、電界が集中する電源板端部の絶縁基板表面と沿面破壊防止部材との２種類の絶縁物界面の接着力を高め、絶縁物界面に沿って沿面放電が発生することを防止することができる。さらに、沿面破壊防止部材そのものの絶縁耐圧が充填材よりも高いので、沿面破壊防止部材の絶縁破壊を防止することができる。さらに、沿面破壊防止部材は電源板端部の限定された領域にのみ形成され、絶縁基板と電源板との間に温度サイクルで発生する応力を受けにくいので、沿面破壊防止部材の剥離を防ぎ、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。さらに、エポキシ樹脂、各種粉末を混入させたエポキシ樹脂、ポリエステル樹脂、各種粉末を混入させたシリコーンゲルは、シリコーンゲル単独の充填材に比べて比誘電率が高く、電源板端部での電界集中を緩和させることができるので、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。特に各種粉末を混入させたシリコーンゲルは、沿面放電の発生を防止しつつ、硬化前の柔軟性により半導体素子、電源板、絶縁基板のそれぞれの表面が作り出す複雑な形状の表面を確実に被覆することができる。
【０００９】
この発明の第２の特徴は、半導体装置において、半導体素子を搭載した電源板と、電源板を収納しこの電源板端部の少なくとも一部を側壁で覆う凹部を有する絶縁基板と、半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、を備えたことである。
絶縁基板の凹部はエッチングで絶縁基板表面の一部を掘り下げることにより形成される。さらに、凹部の角部分には丸みを付けることが、電界集中を緩和するために好ましい。
このように構成される半導体装置においては、絶縁基板の凹部に電源板の少なくとも厚さ方向の一部を埋設させたので、電界が集中する電源板端部、特に最も電界が集中する電源板端下角部を凹部側壁、すなわち絶縁基板自体で被覆することができる。従って、電源板端下角部には沿面放電が発生する（沿面放電の原因となる）絶縁基板と充填材との間の界面が存在しないようにできるので、根本的に沿面破壊を防止することができ、半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００１０】
【発明の実施の形態】
（第１実施の形態）
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の第１の実施の形態に係る半導体装置の概略断面構成図である。図１に示すように、半導体装置は、複数個の半導体素子（半導体チップ）１を共通の基板上に実装したマルチチップモジュール構造を採用し、本実施の形態においては複数個の半導体素子１のそれぞれにパワートランジスタが搭載されているので、パワートランジスタモジュールを構築する。
【００１１】
複数個の半導体素子１は共通の電源板３上に実装され、この電源板３は絶縁基板４上に搭載される。半導体素子１は単結晶シリコンを母体とする半導体基板にパワートランジスタとして例えばMISFET（Metal Insulator Semiconductor Field Effect Transistor）やバイポーラトランジスタを搭載したものである。半導体素子１の表面上には図示しないが端子（ボンディングパッド）が配設される。隣接配置された半導体素子１の端子間はリード線２を通して電気的に接続される。さらに、半導体素子１の端子には外部接続リード線５が電気的に接続される。
【００１２】
半導体素子１にMISFETが搭載される場合、電源板３にはドレイン電源電圧が供給され、このドレイン電源電圧は半導体素子１にその裏面側から供給される。半導体素子１にバイポーラトランジスタが搭載される場合、電源板３にはコレクタ電源電圧が供給され、このコレクタ電源電圧は半導体素子１にその裏面側から供給される。詳細に図示していないが、電源板３には外部接続リード線５が直接電気的に接続されており、外部から電源板３にドレイン電源電圧やコレクタ電源電圧が供給される。電源板３には電気抵抗値が小さく熱伝導性に優れた銅（Cu）板が実用的に使用でき、例えば電源板３の厚さは0.3mmで形成される。
【００１３】
絶縁基板４には熱伝導性に優れた窒化アルミニウム（AlN）板が実用的に使用でき、例えば絶縁基板４の厚さは1.0mmで形成される。
【００１４】
絶縁基板４は金属製の放熱板６上に搭載され、この放熱板６の周縁部には半導体素子１、電源板３及び絶縁基板４の外周囲を取り囲むケース７が配設されるとともに、ケース７内部には半導体素子１等を外部環境から保護するための充填材１０が充填される。半導体素子１の端子や電源板３に電気的に接続された外部接続リード線５はターミナルホルダ９に取り付けられており、このターミナルホルダ９は封止部材８を介してケース７上側に取り付けられる。
【００１５】
充填材１０には本実施の形態においてシリコーンゲルが使用され、シリコーンゲルはケース７内に流動性を有する状態で流し込まれこの後に硬化させたものである。シリコーンゲルは、同図１に示すように、半導体素子１、電源板３、絶縁基板４のそれぞれの表面が作り出す複雑な形状の表面を確実に被覆することができる。
【００１６】
本実施の形態に係る半導体装置においては、電源板３の端部と絶縁基板４との間であって電源板３の周縁部の全域に沿面破壊防止部材１１が配設される。本実施の形態において、沿面破壊防止部材１１は電源板３の周縁部に塗り固められたエポキシ樹脂で形成される。エポキシ樹脂は、充填材１０のシリコーンゲルと絶縁基板４の窒化アルミニウムとの間の接着力に比べて、窒化アルミニウムとの間及びシリコーンゲルとの間のそれぞれの接着力を高くすることができ、さらにシリコーンゲルに比べて高い破壊電圧を有する。さらに、窒化アルミニウムの比誘電率は約8.8、シリコーンゲルの比誘電率は約2.8であるのに対して、エポキシ樹脂の比誘電率は3.5〜5.0で窒化アルミニウムに比べて低いがシリコーンゲルに対しては高い比誘電率を有する。比誘電率が高ければ高いほど、電源板３の端部に発生する電界を緩和させることができる。
【００１７】
図２は電界分布図であり、横軸は電源板３端からの距離（mm）、縦軸は1kVを電源板３に加えた時の電界強度（kV/mm）をそれぞれ示す。図２に示すように、電源板３端から約0.2mmまでの領域においては電界強度が非常に大きい。沿面破壊防止部材１１は図２に示す電源板３端部の電界強度が大きい領域、具体的には少なくとも電源板３端から約0.2mmまでの領域に配設されることが好ましい。
【００１８】
さらに、沿面破壊防止部材１１には、エポキシ樹脂に限らず、絶縁基板４との間の接着力を高め、かつ破壊電圧が高くできるポリエステル樹脂を使用することができる。
【００１９】
さらに、沿面破壊防止部材１１には、材料自体の比誘電率を高める各種粉末を混入させたエポキシ樹脂を使用することができる。粉末には、比誘電率が約8.3の酸化アルミニウム、比誘電率が約7の窒化アルミニウム、比誘電率が約7の雲母のいずれか又は複数組み合わせたものが実用的に使用できる。これらの粉末が混入されたエポキシ樹脂は、比誘電率が高いだけでなく、耐熱性、耐部分放電（耐沿面放電）特性のそれぞれにおいても優れている。
【００２０】
このように構成される半導体装置においては、電界が集中する電源板３の端部の絶縁基板４の表面と沿面破壊防止部材１１との２種類の絶縁物界面の接着力を高め、この絶縁物界面に沿って沿面放電が発生することを防止することができる。さらに、沿面破壊防止部材１１そのものの絶縁耐圧が充填材１０よりも高いので、沿面破壊防止部材１１の絶縁破壊を防止することができる。さらに、沿面破壊防止部材１１は電源板３の端部の限定された領域にのみ形成され、絶縁基板４と電源板３との間に温度サイクルで発生する応力を受けにくいので、沿面破壊防止部材１１の絶縁基板４からの剥離を防ぎ、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００２１】
さらに、エポキシ樹脂、ポリエステル樹脂、各種粉末を混入させたエポキシ樹脂はいずれも充填材１０のシリコーンゲルに比べて比誘電率が高く、電源板３の端部での電界強度を減少させることができるので、より一層、沿面放電の発生を防止して半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００２２】
（第２の実施の形態）
本実施の形態は、前述の第１の実施の形態に係る半導体装置の沿面破壊防止部材（エポキシ樹脂やポリエステル樹脂）１１に代えて、シリコーンゲルを主成分とする沿面破壊防止部材を備えた場合を説明するものである。図３は本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。
【００２３】
図３に示すように、本実施の形態に係る半導体装置は、電源板３の端部を含む半導体素子１、電源板３、絶縁基板４のそれぞれを被覆するように、充填材１０の底部分に沿面破壊防止部材１２を備える。沿面破壊防止部材１２は、充填材１０と同様のシリコーンゲルを主成分として形成されており、電源板３の端部の電界集中を緩和するための比誘電率が高い粉末が混入されたシリコーンゲルで形成される。比誘電率が高い粉末には前述の第１の実施の形態に係る半導体装置で説明したように酸化アルミニウム、窒化アルミニウム、雲母のいずれか又はそれらを組み合わせたものが実用的に使用できる。すなわち、沿面破壊防止部材１２は、酸化アルミニウムの粉末を混入させたシリコーンゲル、窒化アルミニウムの粉末を混入させたシリコーンゲル、雲母の粉末を混入させたシリコーンゲル等で形成される。
【００２４】
沿面破壊防止部材１２の形成方法は以下の通りである。
（１）まず初めに、半導体素子１が実装された電源板３を搭載する絶縁基板４をケース７内において放熱板６上に取り付ける。
（２）次に、ケース７内に充填材１０のシリコーンゲルを流し込む。
（３）引き続き比誘電率を高める粉末を充填材１０のシリコーンゲル内に混入させる。
（４）この粉末がある程度沈降した時点で充填材１０のシリコーンゲルを硬化させる。これにより、シリコーンゲル単独の充填材１０がケース７の上側に形成されるとともに、ケース７の下側つまり充填材１０の底部分には比誘電率を高める粉末が混入されたシリコーンゲルからなる沿面破壊防止部材１２を形成することができる。
【００２５】
このように構成される半導体装置においては、シリコーンゲルに酸化アルミニウム、窒化アルミニウム又は雲母のいずれかの粉末を混入させて沿面破壊防止部材１２を形成することにより、電源板３の端部の電界集中を緩和させることができる。具体的には、電源板３の端部において部分沿面放電開始電圧は5〜10%程度上昇させることができる。前述の第１の実施の形態に係る半導体装置の沿面破壊防止部材１１のエポキシ樹脂に比べて部分沿面放電開始電圧の上昇は少ないものの、沿面破壊防止部材１２はフレキシブル性をもつシリコーンゲルを主成分としているので、電源板３の端部の複雑な形状の表面を確実に被覆することができ、また熱サイクルで発生する応力を吸収することができる。従って、沿面破壊防止部材１２は電源板３の端部を含み半導体素子１、電源板３、絶縁基板４のそれぞれの表面にわたって全域に形成することができる。
【００２６】
（第３の実施の形態）
本実施の形態は、半導体装置の絶縁基板４そのものに沿面破壊防止機能を備えた場合を説明するものである。図４は本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。
【００２７】
図４に示すように、本実施の形態に係る半導体装置は、電源板３を収納しこの電源板３の端部の少なくとも一部を側壁４Ｗで覆う凹部４Ｄを有する絶縁基板４を備える。この絶縁基板４の凹部４Ｄには電源板３の厚さ方向の一部分（底部分）が少なくとも埋設される。すなわち、電源板３の端部は絶縁基板４の側壁４Ｗ、詳細には充電材１０や前述の第１の実施の形態で説明したエポキシ樹脂や第２の実施の形態で説明した粉末を混入させたシリコーンゲルに比べて比誘電率が高い窒化アルミニウムからなる絶縁基板４自体で覆うことができる。従って、電源板３の端部の電界強度を効果的に緩和させることができる。
【００２８】
凹部４Ｄを形成するために、この凹部４Ｄの深さに相当する分、厚い絶縁基板４が使用される。例えば、0.1〜0.2mm程度厚い絶縁基板４が実用的に使用できる。凹部４Ｄはエッチング技術により0.1〜0.2mm程度の深さで蝕刻され掘り下げられる。等方性エッチング技術などを利用し、凹部４Ｄの底面と側壁４Ｗとの角部に丸みを付けることにより、電源板３の端の下角部の電界集中をより一層緩和させることができるので、部分沿面放電開始電圧を上昇させることができる。
【００２９】
このように構成される半導体装置においては、絶縁基板４の凹部４Ｄに電源板３の少なくとも厚さ方向の一部を埋設させ、電界が集中する電源板３の端部特に電界強度が最も大きい電源板３端下角部を凹部４Ｄの側壁４Ｗ、すなわち絶縁基板４自体で被覆したので、電源板３端下角部には沿面放電が発生する（沿面放電の原因となる）絶縁基板４と充填材１０との間の界面が存在しなくなる。従って、根本的に沿面破壊を防止することができ、半導体装置の絶縁破壊に対する信頼性を向上させることができる。
【００３０】
（第４の実施の形態）
本実施の形態は、前述の第１の実施の形態に係る半導体装置と第３の実施の形態に係る半導体装置とを組み合わせた場合を説明するものである。図５は本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。
【００３１】
図５に示すように、本実施の形態に係る半導体装置は、凹部４Ｄを有する絶縁基板４を備え、この絶縁基板４の凹部４Ｄに一部が埋設された電源板３の端部と絶縁基板４との間に沿面破壊防止部材１１を配設する。電源板３の端部においては絶縁基板４に埋設された部分と埋設されていない部分との境界付近の電界強度が大きくなるので、この領域に沿面破壊防止部材１１が配設される。沿面破壊防止部材１１には前述のようにエポキシ樹脂、ポリエステル樹脂、各種粉末が混入されたエポキシ樹脂が実用的に使用できる。
【００３２】
なお、本発明は前述の実施の形態に限定されない。例えば、本発明は、第２の実施の形態に係る半導体装置と第３の実施の形態に係る半導体装置とを組み合わせることもでき、少なくとも絶縁基板４の凹部４Ｄに一部が埋設された電源板３の端部を被覆するように各種粉末を沈降させ硬化させたシリコーンゲルからなる沿面破壊防止部材１２を形成してもよい。
【００３３】
さらに、本発明は、半導体装置の電源板３にアルミニウム板（アルミニウム箔）を使用することができる。
【００３４】
【発明の効果】
本発明は、電源板端部において絶縁基板と充填材との間の界面に沿面放電が発生することを防ぎ、沿面破壊の発生を防止することにより、絶縁破壊に対する信頼性を向上させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の概略断面構成図である。
【図２】本発明の第１の実施の形態に係る電界分布図である。
【図３】本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。
【図４】本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。
【図５】本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。
【符号の説明】
１ 半導体素子
２ リード線
３ 電源板
４ 絶縁基板
４Ｄ 凹部
４Ｗ 側壁
５ 外部接続リード線
６ 放熱板
７ ケース
８ 封止部材
９ ターミナルホルダ
１０ 充填材
１１，１２ 沿面破壊防止部材
Claims (3)
- 半導体素子が実装された電源板と、
前記電源板を搭載する絶縁基板と、
前記半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、
前記電源板端部と絶縁基板との間の領域のみに配設され、前記充填材よりも破壊電圧が高く、充填材よりも絶縁基板との接着力が高く、さらに充填材に比べて比誘電率の高い、下記（Ａ）乃至（Ｈ）のいずれかの樹脂で形成された沿面破壊防止部材と
を備えたことを特徴とする半導体装置。
（Ａ）酸化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｂ）窒化アルミニウムの粉末を混入させたエポキシ樹脂
（Ｃ）雲母の粉末を混入させたエポキシ樹脂
（Ｄ）ポリエステル樹脂
（Ｅ）酸化アルミニウムの粉末を混入させたシリコーンゲル
（Ｆ）窒化アルミニウムの粉末を混入させたシリコーンゲル
（Ｇ）雲母の粉末を混入させたシリコーンゲル
（Ｈ）エポキシ樹脂 - 半導体素子が実装された電源板と、
前記電源板を搭載する絶縁基板と、
前記半導体素子、電源板、絶縁基板のそれぞれの表面を被覆するシリコーンゲルからなる充填材と、
前記充填材の底部分に比誘電率を高める粉末を沈降させシリコーンゲルを硬化させた沿面破壊防止部材と
を備えたことを特徴とする半導体装置。 - 半導体素子を搭載した電源板と、
前記電源板を収納しこの電源板端部の少なくとも一部を側壁で覆う凹部を有する絶縁基板と、
前記半導体素子、電源板、絶縁基板のそれぞれの表面を被覆する充填材と、
前記電源板端部と絶縁基板との間の領域のみに配設され、前記充填材よりも破壊電圧が高く、充填材よりも絶縁基板との接着力が高く、さらに充填材に比べて比誘電率の高い材料で形成された沿面破壊防止部材と
を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32406798A JP3703978B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32406798A JP3703978B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150724A JP2000150724A (ja) | 2000-05-30 |
| JP3703978B2 true JP3703978B2 (ja) | 2005-10-05 |
Family
ID=18161788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32406798A Expired - Fee Related JP3703978B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3703978B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9818687B2 (en) | 2015-07-23 | 2017-11-14 | Fuji Electric Co., Ltd. | Semiconductor module and method of manufacturing semiconductor module |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5412098B2 (ja) * | 2008-12-05 | 2014-02-12 | 三菱重工業株式会社 | インバータ一体型電動圧縮機およびそのインバータ装置 |
| JP5829110B2 (ja) * | 2011-11-29 | 2015-12-09 | 日立オートモティブシステムズ株式会社 | 電子モジュール |
| JP6101507B2 (ja) * | 2013-02-15 | 2017-03-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| WO2015092866A1 (ja) | 2013-12-17 | 2015-06-25 | 三菱電機株式会社 | パワー半導体モジュール |
| JP6398270B2 (ja) * | 2014-04-03 | 2018-10-03 | 富士電機株式会社 | 半導体装置 |
| JP6829809B2 (ja) * | 2016-12-16 | 2021-02-17 | 富士電機株式会社 | 半導体装置 |
| WO2018179573A1 (ja) | 2017-03-29 | 2018-10-04 | 三菱電機株式会社 | パワー半導体モジュール |
-
1998
- 1998-11-13 JP JP32406798A patent/JP3703978B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9818687B2 (en) | 2015-07-23 | 2017-11-14 | Fuji Electric Co., Ltd. | Semiconductor module and method of manufacturing semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150724A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101221805B1 (ko) | 전력 소자용 패키지 및 패키지 어셈블리 | |
| JP5656907B2 (ja) | パワーモジュール | |
| JP3168901B2 (ja) | パワー半導体モジュール | |
| US7868436B2 (en) | Semiconductor device | |
| US7514777B2 (en) | Power semiconductor module | |
| JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
| US20130207121A1 (en) | Power conversion device | |
| EP3026701B1 (en) | Power module and manufacturing method thereof | |
| JP6707328B2 (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
| US10959333B2 (en) | Semiconductor device | |
| JP7158392B2 (ja) | パワー半導体モジュール | |
| JPH09153571A (ja) | 半導体装置 | |
| CN109659284A (zh) | 半导体装置 | |
| CN110914975B (zh) | 功率半导体模块 | |
| JP3703978B2 (ja) | 半導体装置 | |
| JP4098414B2 (ja) | 半導体装置 | |
| JPH0758282A (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| JP2021015856A (ja) | 半導体装置 | |
| JP7512659B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP7131436B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001332664A (ja) | 半導体装置およびその製造方法 | |
| JP6697941B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP7157783B2 (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
| US20230343681A1 (en) | Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |