JP6697941B2 - パワーモジュールおよびその製造方法 - Google Patents

パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP6697941B2
JP6697941B2 JP2016087938A JP2016087938A JP6697941B2 JP 6697941 B2 JP6697941 B2 JP 6697941B2 JP 2016087938 A JP2016087938 A JP 2016087938A JP 2016087938 A JP2016087938 A JP 2016087938A JP 6697941 B2 JP6697941 B2 JP 6697941B2
Authority
JP
Japan
Prior art keywords
resin layer
power module
layer
resin
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016087938A
Other languages
English (en)
Other versions
JP2017199752A (ja
Inventor
清太 岩橋
清太 岩橋
匡男 濟藤
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016087938A priority Critical patent/JP6697941B2/ja
Publication of JP2017199752A publication Critical patent/JP2017199752A/ja
Application granted granted Critical
Publication of JP6697941B2 publication Critical patent/JP6697941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本実施形態は、パワーモジュールおよびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するためのパワーモジュールの設計は必須である。
パワーモジュールは、大電流をスイッチングするため、電磁波雑音の発生源となる。そこで、電磁波雑音を遮蔽する目的でシールド板を用いる方法、また、雑音の発生源であるパワーモジュール全体をシールドケースに入れる方法が開示されている。
特開２００２−３１５３５７号公報
本実施形態は、パワーモジュールとシールド層を一体化することで、小型で電磁遮蔽可能なワーモジュールおよびその製造方法を提供する。
本実施形態の一態様によれば、半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層とを備え、前記シールド層の一部は、前記第２樹脂層から露出しているパワーモジュールが提供される。
本実施形態の他の態様によれば、金型内に半導体デバイスが表面に搭載された基板を設置するステップと、前記金型内に入れ子を挿入するステップと、前記入れ子を挿入した状態の前記金型に対して第１の樹脂を投入して、前記基板の表面を覆うように第１樹脂層を形成するステップと、前記第１樹脂層の上にシールド層を形成するステップと、前記第１樹脂層とシールド層を入れ子が取り除かれた金型に設置するステップと、前記入れ子が取り除かれた前記金型に対して第２の樹脂を投入して、前記第１樹脂層の少なくとも上面を覆うように前記第１樹脂層の上に第２樹脂層を形成するステップと、前記金型を取り外すステップとを有するパワーモジュールの製造方法が提供される。
本実施形態によれば、パワーモジュールとシールド層を一体化することで、小型で電磁遮蔽可能なパワーモジュールおよびその製造方法を提供することができる。
比較例に係るパワーモジュールの模式的断面構造図。 （ａ）本実施形態に係るパワーモジュールの断面を示す模式的断面構造図、（ｂ）本実施形態に係るパワーモジュールの他の断面を示す模式的断面構造図、（ｃ）本実施形態に係るパワーモジュールの他の断面を示す模式的断面構造図。 （ａ）本実施形態に係るパワーモジュールの第１樹脂層とシールド層と第２樹脂層を示す模式的断面構造図、（ｂ）本実施形態に係るパワーモジュールの第１樹脂層と第３樹脂層とシールド層と第２樹脂層を示す模式的断面構造図。 実施の形態に係る二重モールド構造を有するパワーモジュールの模式的断面構造図。 絶縁基板上に成型された多フィラー樹脂と汎用樹脂との二重モールド構造例を示す模式的断面構造図。 多フィラー樹脂の単一モールド構造、汎用樹脂の単一モールド構造例、および多フィラー樹脂と汎用樹脂との二重モールド構造において、それぞれの反りと密着力の関係を例示する模式図。 樹脂の厚みと反り量との関係を検証するためのシミュレーションに用いた二重モールド構造の例を示す模式的断面構造図。 図７に例示した二重モールド構造を用いて行ったシミュレーションの結果を例示する模式図。 二重モールド構造における反り量と熱膨張率（ＣＴＥ）との関係を説明するための模式図であって、（ａ）セラミックス基板と汎用樹脂層との間（下境界）の下反りを説明するための模式図、（ｂ）汎用樹脂と多フィラー樹脂との間（上境界）の上反りを説明するための模式図、（ｃ）二重モールド構造の全体的な反りを説明するための模式図。 二重モールド構造に用いられる樹脂層の寸法例を説明するための模式図。 （ａ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その２）、（ｃ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その３）。 （ａ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その４）、（ｂ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その５）、（ｃ）二重モールド構造の製造方法の一工程を示す模式的断面構造図（その６）。 モールド構造の実測試験の結果を示す模式図。 樹脂厚みと反り量との関係を検証するための別のシミュレーションに用いたモジュール構造であって、（ａ）単一モールド構造（汎用樹脂）の例を示す模式的断面構造図、（ｂ）単一モールド構造（多フィラー樹脂）の例を示す模式的断面構造図、（ｃ）二重モールド構造（多フィラー樹脂＋汎用樹脂）の例を示す模式的断面構造図。 図１４に示したモールド構造を用いたシミュレーションの結果を示す模式図。 単一モールド構造を用いた場合と二重モールド構造を用いた場合のそれぞれにおける反りと温度との関係を例示する模式的グラフ。 （ａ）実施の形態に係るパワーモジュールの構成例（その１）の模式断面構造図、（ｂ）実施の形態に係る半導体装置の構成例（その２）の模式断面構造図、（ｃ）実施の形態に係るパワーモジュールの構成例（その３）の模式断面構造図、（ｄ）実施の形態に係るパワーモジュールの構成例（その４）の模式断面構造図。 図１７（ａ）、（ｂ）、（ｃ）、（ｄ）の各々のシールド層の形状を変更した模式的断面構造図。 （ａ）実施の形態に係るパワーモジュールの構成例（その１）の模式断面構造図、（ｂ）実施の形態に係るパワーモジュールの構成例（その２）の模式断面構造図、（ｃ）実施の形態に係るパワーモジュールの構成例（その３）の模式断面構造図、（ｄ）実施の形態に係るパワーモジュールの構成例（その４）の模式断面構造図。 冷却器を備えた実施の形態に係るパワーモジュールの構成例（その１）を示す模式断面構造図。 冷却器を備えた実施の形態に係るパワーモジュールの構成例（その２）を示す模式断面構造図。 冷却器を備えた実施の形態に係るパワーモジュールの構成例（その３）を示す模式断面構造図。 冷却器を備えた実施の形態に係るパワーモジュールの構成例（その４）を示す模式断面構造図。 実施の形態に係るパワーモジュールの絶縁基板の実装状態を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールの第１樹脂層で樹脂封止した状態を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールのシールド層の例を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールの第１樹脂層の上にシールド層を載せた状態を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールの第２樹脂層で樹脂封止した状態を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールのシールド層の他の例を示す模式的鳥瞰構成図。 実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、シールド層の配置後で第２樹脂層を形成前の模式的平面図。 実施の形態に係るパワーデバイスであって、半導体デバイスとしてＳｉＣ 絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を適用したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成図。 実施の形態に係るパワーデバイスであって、ハーフブリッジ内蔵モジュールにおいて、第２樹脂層を形成後の模式的鳥瞰構成図。 実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、シールド層の配置後で第２樹脂層を形成前の模式的鳥瞰構成図。 実施の形態に係るパワーデバイスであって、（ａ）ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＯＳＦＥＴの模式的回路表現図、（ｂ）ワンインワンモジュールのＩＧＢＴの模式的回路表現図。 実施の形態に係るパワーデバイスであって、ワンインワンモジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現図。 実施の形態に係るパワーデバイスであって、（ａ）ツーインワンモジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現図、（ｂ）ツーインワンモジュールの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）の模式的回路表現図。 実施の形態に係るパワーデバイスに適用する半導体デバイスの例であって、（ａ）ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図、（ｂ）ＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーデバイスに適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーデバイスに適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーデバイスに適用可能な半導体デバイスの例であって、ＳｉＣ ＤＩ（Double Implanted）ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーデバイスに適用可能な半導体デバイスの例であって、ＳｉＣ トレンチ（Ｔ：Trench）ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーデバイスを用いて構成した３相交流インバータの模式的回路構成において、（ａ）半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用した実施の形態に係るパワーデバイスを用いて構成した３相交流インバータの模式的回路構成図。 半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーデバイスを用いて構成した３相交流インバータの模式的回路構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、この実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
比較例に係るパワーモジュール１００Ａの模式的構造断面図は、図１に示すように表される。
パワーモジュール１００Ａは、半導体デバイス、半導体デバイスを搭載する絶縁基板、半導体デバイスの主電源端子Ｐ・Ｎ、及び出力端子Ｏを樹脂封止した第１樹脂層１５と、シールド板２０Ａと、ゲートドライバ基板２２と、を備える。
第１樹脂層１５は、例えばＳｉＣ ＭＯＳＦＥＴの半導体デバイスＱ１とＱ４を内蔵している。半導体デバイスＱ１とＱ４の制御端子であるゲート信号電極に接続するゲート端子Ｇ１・Ｇ４が、主電源端子Ｐ・Ｎと出力端子Ｏと、直交する方向に導出されている。同様に、半導体デバイスＱ１・Ｑ４のソースセンス信号電極に接続するソースセンス端子ＳＳ１・ＳＳ４が導出されている。
ゲートドライバ基板２２は、半導体デバイスＱ１・Ｑ４を駆動する駆動回路が実装された基板であり、シールド板２０Ａを挟んで第１樹脂層１５と反対側の位置に配置されている。シールド板２０Ａは、半導体デバイスＱ１・Ｑ４がＯＮ/ＯＦＦする際に生じる電磁波雑音を、遮蔽するように作用する。
よって、ゲートドライバ基板２２は、半導体デバイスＱ１・Ｑ４が発生する電磁波雑音の影響を受けずに安定した動作が可能である。
ただし、シールド板２０Ａは、パワーモジュール１００Ａの部品点数を増加させ、その組み立て工数も増加させる。また、シールド板２０Ａは、パワーモジュール１００Ａを大型化させる。
[第１の実施の形態]
第１の実施の形態に係る平板形状のシールド層２０Ｆを備えたパワーモジュール１００の断面を示す模式的断面構造図は、図２（ａ）に示すように表される。また、形状の異なるシールド層２０Ｂを備えたパワーモジュール１００の断面を示す模式的断面構造図は、図２（ｂ）に示すように表される。また、パワーモジュール１００の他の断面を示す模式的断面構造図は、図２（ｃ）に示すように表される。なお、第１の実施の形態に係る平板形状のシールド層２０Ｆを備えたパワーモジュール１００の模式的鳥瞰構成は、図２４−図２８と同様に表される。
パワーモジュール１００は、半導体デバイス４０（４０１・４０２）を搭載した絶縁基板８０を封止する第１樹脂層１５と第１樹脂層１５に対向して配置されるシールド層２０Ｆと、第１樹脂層１５とシールド層２０Ｆとを封止する第２樹脂層１８とを備える。
なお、図２中に参照符号１６で示す部分は、第１樹脂層１５とシールド層２０Ｆとの間の空隙である。この空隙部分１６には、第２樹脂層１８が充填されても良いし、第２樹脂層１８が無い隙間であっても良い。また、第１樹脂層１５とシールド層２０Ｆは、隙間なく密着していても良い。また、シールド層２０Ｆの一部は、第２樹脂層１８から露出していても良い。
パワーモジュール１００は、絶縁基板８０上に搭載された半導体デバイス４０に接続される主電源端子Ｐ・Ｎと出力端子Ｏとを備え、第１樹脂層１５は、絶縁基板８０、半導体デバイス４０、主電源端子Ｐ・Ｎ、および出力端子Ｏを封止し、シールド層２０Ｆは、半導体デバイス４０と対向する平面を覆う位置に配置され、第２樹脂層１８は、第１樹脂層１５とシールド層２０Ｆとを一体化し、主電源端子Ｐ・Ｎと出力端子Ｏを外部に導出させて封止する。
なお、図２において、半導体デバイス４０と絶縁基板８０の構成は簡略に表記している。図２に表記するＰ・Ｎは、半導体デバイス回路に電源を供給する主電源端子である。また、Ｏは半導体デバイス回路の出力端子である。第１樹脂層１５は、以降において、モジュール部１５と表記する場合もある。
なお、シールド層２０Ｆの形状は、平板に限られない。図２（ｂ）に示すように、シールド層２０Ｂは、第２導電層１８と対向する平面２０ＢＭと平面２０ＢＭの各辺から第１樹脂層１５を囲む周囲に配置するようにしても良い。シールド層２０Ｂによれば、モジュール部１５の端部から放射される電磁波雑音も遮蔽することができる。シールド層２０Ｂは、主電源端子Ｐ・Ｎを除く出力端子Ｏを含む他の端子と電気的に絶縁されている。なお、図２（ｂ）に示す例では、シールド層２０Ｂは主電源端子Ｐ・Ｎのどちらにも接続していない。以降において、特に必要な場合を除いてシールド層の参照符号は２０とする。
また、第１樹脂層１５とシールド層２０と第２樹脂層１８の断面を示す模式的断面構造図の一例は図３（ａ）に示すように表される。第１樹脂層１５にシールド層２０が接し、シールド層２０と第２樹脂層１８が接する。なお、図２（ｃ）に示すように第１樹脂層１５とシールド層２０との間に、空隙１６が有っても良い。また、空隙１６は、シールド層２０と第２樹脂層１８との間に有っても構わない。
また、第１樹脂層１５と第３樹脂層１９とシールド層２０と第２樹脂層１８の断面を示す模式的断面構造図の一例は図３（ｂ）に示すように表される。第１樹脂層１５に第３樹脂層１９が接し、第３樹脂層１９にシールド層２０が接し、シールド層２０に第２樹脂層１８が接する。第１〜第３樹脂層１５・１８・１９の組成はそれぞれ異なっていても良い。各樹脂層の組成について、詳しくは後述する。
シールド層２０は、導電性材料を備える。導電性材料としては、例えばＡｇ、Ｗ、Ｍｏ、などの金属粒子を含んだ導電性を有する樹脂を用いても良い。また例えば、銅、アルミニウム、ニッケル、鉄、銀、金、などの金属材料を用いるもできる。このように各種の導電性材料を用いることができる。
シールド層２０に金属材料を適用した場合は、シールド層２０が薄くても十分な電磁遮蔽（シールド）効果を得ることができる。例えば、１０μｍ程度の薄い銅板であっても実用的なシールド効果がある。
シールド層２０は、他の電極（Ｇ１・ＳＳ１・Ｇ４・ＳＳ４・Ｐ・Ｎ・Ｏ）と電気的に絶縁されている。電気的に絶縁されていても、半導体デバイス４０がスイッチングした際に生じる電磁波雑音を、シールド層２０で反射、及び減衰させることができる。なお、シールド層２０は、接地電位に接続される主電源端子Ｐ・Ｎのどちらか一方に接続するようにしても良い。
また、第２樹脂層１８と対向するゲートドライバ基板２２を備え、ゲートドライバ基板２２は、半導体デバイス４０を駆動するドライバ回路を搭載する。なお、ドライバ回路の図示は省略している。
図２において、第１樹脂層１５からゲートドライバ基板２２の方向を、例えば上方向と定義すると、ドライバ回路は、ゲートドライバ基板２２上に配置しても良い。
このようにドライバ回路を配置すると、ドライバ回路が半導体デバイス４０と直接対向しないので、ドライバ回路の耐雑音性能を高めることができる。なお、ドライバ回路は、ゲートドライバ基板２２下に配置しても構わない。
ゲートドライバ基板２２としては、例えばＡＭＢ（Active Metal Brazed,Active Metal Bond）基板、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Alumnium）基板などが適用可能である。なお、ゲートドライバ基板２２の第２樹脂層１８と対向する表面に導電層を配置することで、更にドライバ回路の耐雑音性能を向上させることができる。
図２において、ゲートドライバ基板２２下に配置された導電層の表記は省略する。この導電層は、シールド層２０と同様に、半導体デバイス４０がスイッチングした際に生じる電磁波雑音を遮蔽する。
また、第２樹脂層１８は、導電性樹脂を備えていても良い。第２樹脂層１８に導電性を持たせることで、第２樹脂層１８においても電磁波雑音を、反射、及び減衰させることが可能である。第２樹脂層１８を導電性樹脂で構成することで、シールド層２０の作用と相まって、モジュール部１５から放射される電磁波雑音を更に減衰させることができる。
以上説明した実施の形態に係る構成によって、パワーモジュールの部品点数を削減することができ、その組み立て工数も削減できる。また、小型で電磁遮蔽可能なパワーモジュールを提供することができる。
なお、パワーモジュールは、樹脂層や絶縁基板等の熱膨張率の異なるもの同士が密着して構成される。第１樹脂層１５及び第２樹脂層１８は、例えば約２００℃といった高温で成型されるため、成型後に常温に戻った際に、熱膨張率の差によってパワーモジュールに反りが生じる。
パワーモジュールは、冷却器と接合して使用する場合があるが、この反りを吸収するために、十分な厚さの冷却器接着層が必要になる。この冷却器接着層が、冷却器を含むパワーモジュールの厚みを厚くしてしまう。冷却器接着層を薄くするためには、反り量を減らす必要がある。本実施の形態では、第１樹脂層１５と第２樹脂層１８を用いるため、両者の組成を工夫することで、反りを減少させることが可能である。次に、反り量を減少させるように構成した第２の実施の形態について説明する。
[第２の実施の形態]
第２の実施の形態に係るパワーモジュール２００の主要部の断面を示す模式的断面構造部は、図４に示すように表される。
パワーモジュール２００は、パワーモジュール１００と、冷却器接着層２６を介してパワーモジュール１００の下面に接着された冷却器１０５とを備える。図４に例示する冷却器１０５は、１つ以上の空洞部１１５を備える水冷式の冷却手段である。
パワーモジュール１００は、絶縁基板８０と、絶縁基板８０上に配置されたシリコンカーバイトデバイスやワイドバンドギャップ型のデバイス等からなるパワー回路用の複数の半導体デバイス（半導体チップ）４０（４０１・４０２・４０３）と、各半導体チップ４０および絶縁基板８０上に配置され、各半導体チップ４０を覆うように形成される第１樹脂層１５（例えば汎用樹脂）と、第１樹脂層１５の上に配置されるシールド層２０と、シールド層２０上に配置され、第１樹脂層１５の熱膨張率（ＣＴＥ）よりも小さい熱膨張率（ＣＴＥ）を有するとともに、第１樹脂層１５の弾性率よりも大きい弾性率を有する第２樹脂層１８（例えば多フィラー樹脂）とを備え、第２樹脂層１８は、第１樹脂層１５の少なくとも上面を覆うように形成される。
絶縁基板８０は、例えば、セラミックスの基板と、当該基板の上下に配置された銅箔を備えてもよい。
また、第１樹脂層１５および第２樹脂層１８は、ハードレジンである。
また、第１樹脂層１５の熱膨張率と第２樹脂層１８の熱膨張率は、それぞれ絶縁基板８０（或いは銅箔）の熱膨張率よりも大きくなされていても良い。
また、半導体チップ４０は、単一のチップでもよいし、図４に例示するように複数個の半導体チップ４０１・４０２・４０３でもよい。
このような、第１樹脂層１５と第２樹脂層１８とを組み合わせた二重モールド構造を用いることで、単一モールド構造を有するパワーモジュールにおける反り量に比べて、実施の形態に係るパワーモジュール２００の反り量（図４の例では、反り量Ｗ１）を大幅に低減することができる（詳細は後述する）。
また、第１樹脂層１５と第２樹脂層１８とを組み合わせた二重モールド構造を用いることで、モールド成型の温度を（例えば、約２００℃から約１８０℃に）低減することができ、信頼性の向上や高効率化を図ることができる。
（二重モールド構造）
実施の形態に係るパワーモジュール２００に適用する封止樹脂として、図５に示すような第２樹脂層１８（熱膨張率が比較的低く、反り量が比較的小さい多フィラー樹脂）と、第１樹脂層１５（密着力が比較的高い汎用樹脂）とを用いる。
なお、図５、図７、及び図９では、第２樹脂層１８よりも変形し易い（弾性率の大きい）シールド層２０の表記は省略する。
半導体チップ４０を封止する樹脂の主材料は、エポキシ樹脂と反応に必要な硬化剤であるが、それ以外に主材料の半分以上をＳｉＯ２のフィラー１３が占めている。フィラー１３は、樹脂の熱膨張率（ＣＴＥ）よりも小さい熱膨張率（ＣＴＥ）を有するため、このようなフィラー１３を樹脂に含有させることで、樹脂の実効熱膨張率を下げることができる。
例えば、第１樹脂層１５と第２樹脂層１８に含まれるフィラー１３は、５０容量パーセント濃度（ｖｏｌ％）以上のフィラー１３を用いても良い。
より具体的には、図６に例示するように、密着力の高い第１樹脂層１５（汎用樹脂）を基板８０側に成型し、反りを抑制する効果のある第２樹脂層１８（多フィラー樹脂）を第１樹脂層１５の上面に付加することで、反り量と密着度のトレードオフを解消する。
図７は、樹脂の厚みと反り量との関係（樹脂をどの程度の厚みにすれば、反りが抑制できるのか）を検証するためのシミュレーションに用いた二重モールド構造の例を模式的示す。シミュレーションに用いた二重モールド構造は、図７に例示するように、セラミックス基板８０（ＣＴＥ＝３）の上に汎用樹脂を用いた第１樹脂層１５（ＣＴＥ＝１６）を形成し、第１樹脂層１５の上面に多フィラー樹脂を用いた第２樹脂層１８（ＣＴＥ＝９）を形成した二重モールド構造である。この例では、第１樹脂層１５の厚さは、第２樹脂層１８の厚さよりも薄く形成されていても良い。
図８は、樹脂の厚みと反り量との関係を検証するためのシミュレーションの結果を模式的に示す。このシミュレーションにおいては、例えば、約５０ｍｍ×約４０ｍｍの大きさの基板上に全樹脂厚ｔ０＝７．６ｍｍに対し第１樹脂層１５の厚みｔ（ｍｍ）を横軸とし、反り量を縦軸としている。図８において、ｔ＝０ｍｍ（符号１８）は、多フィラー樹脂（第２樹脂層１８）による単一モールド構造でのシミュレーション結果に対応し、ｔ＝７．６ｍｍ（第１樹脂層１５）は、汎用樹脂（第１樹脂層１５）による単一モールド構造でのシミュレーション結果に対応する。
図８において、反り量をプロットした結果、二重モールド構造の反り量は、第１樹脂層１５の厚みｔが１〜３ｍｍの範囲において極小値が得られ、これは、多フィラー樹脂（第２樹脂層１８）による単一モールド構造でのシミュレーション結果の反り量（単一モールド構造での最小値）よりも優れた値（反りがさらに抑制された値）になっている。
単一モールド構造の場合は、第１樹脂層１５と第２樹脂層１８のそれぞれの熱膨張率と基板８０の熱膨張率の差によって、反り量が決まる。この場合、第１樹脂層１５と第２樹脂層１８のそれぞれの熱膨張率（ＣＴＥ＝９、ＣＴＥ＝１６）の方が基板８０（ＣＴＥ＝３）の熱膨張率よりも大きいので、必ず下方向に反ることになる。
一方で、二重モールド構造の場合、図９に例示するように、基板８０と第１樹脂層１５との間の境界（下境界）と、第１樹脂層１５と第２樹脂層１８との間の境界（上境界）の２つの境界がある。ここで、下境界と上境界においてそれぞれ反りが発生すると考えると、図９（ａ）に例示するように、基板８０（ＣＴＥ＝３）と第１樹脂層１５（ＣＴＥ＝１６）との間の下境界では下反りが生じ、図９（ｂ）に例示するように、第１樹脂層１５（ＣＴＥ＝１６）と第２樹脂層１８（ＣＴＥ＝９）との間の上境界では、ＣＴＥ値の関係が下境界とは逆転しており、上反りが生じる。
このように、上境界における上反りの効果が高まることにより、下境界における下反りを抑制できる（図９（ｃ））。
上境界における上反りの効果を高めるためには、（１）式に例示するように曲げ剛性を考慮する必要がある（互いの曲げ剛性のバランスで反り量が決まる（反りを０にすることも可能））。
剛性ｋB＝ＥＩ／Ｌ、Ｉx＝∫Aｙ2ｄＡ＝ａｔ3／１２ （１）
ここで、Ｅはヤング率、Ｌは長さ、ａは幅、Ｉは断面二次モーメント、Ａは断面積である（図１０参照）。特に、剛性ｋBは、厚みｔの３乗に比例するため、厚みｔのバランスが調整することで、単一モールド構造よりもさらに反り量を低減させることができる。
（二重モールド構造の製造方法）
実施の形態に係るパワーモジュール２００に適用する二重モールド構造の製造方法の一
例は、図１１・図１２に示すように表される。なお、二重モールド構造の製造方法は、後述するパワーモジュールの製造方法と同じである。
二重モールド構造の製造方法は、金型３５０内に半導体デバイスが表面に搭載された基板８０を設置するステップと、金型３５０内に入れ子３１０を挿入するステップと、入れ子３１０を挿入した状態の金型３５０に対して第１の樹脂を投入して、基板８０の表面を覆うように第１樹脂層１５を形成するステップと、金型３５０から入れ子３１０を取り除くステップと、第１樹脂層１５の上にシールド層２０を形成するステップと、第１樹脂層１５とシールド層２０を入れ子が取り除かれた金型に設置するステップと、入れ子３１０が取り除かれた金型３５０に対して第２の樹脂を投入して、第１樹脂層１５の少なくとも上面を覆うように第１樹脂層１５の上に第２樹脂層１８を形成するステップと、金型３５０を取り外すステップとを有し、第２樹脂層１８は、第１樹脂層１５の熱膨張率よりも小さい熱膨張率を有するとともに、第１樹脂層１５の弾性率よりも大きい弾性率を有する。
まず、図１１（ａ）に例示するように、金型の厚さを可変できる入れ子金型３５０を用意し、金型３５０内に基板８０を設置する。
次に、入れ子３１０を挿入した状態の金型３５０（小金型）に対して（図１１（ｂ））、汎用樹脂を投入して第１樹脂層１５（例えば樹脂厚２．５ｍｍ）を成型する（図１１（ｃ））。第１樹脂層１５は、例えばトランスファーモールドで成型される。
次に、第１樹脂層１５の上にシールド層２０を配置する（図１２（ａ）。そして、入れ子３１０を抜いた状態の金型３５０（大金型）に対して、多フィラー樹脂を投入して第２の樹脂層１８（例えば樹脂厚７．６ｍｍ）を成型する（図１２（ｂ））。
次に、金型３５０を取り外すと、第１樹脂層１５と第２樹脂層１８との間にシールド層２０が配置された二重モールド構造が得られる（図１２（ｃ））。
なお、冷却器１０５を備えるパワーモジュールの製造方法は、基板８０の下面に冷却器接着層２６を介して冷却器１０５を接着するステップを更に有していても良い。冷却器１０５を備えるパワーモジュールの構成について、詳しくは後述する。
（樹脂層の厚みと反り量との関係の検証）
図１３は、先に図８に示したシミュレーション結果（折線）の模式的グラフ上に、この実測試験による反り量の実測値Ｍ１〜Ｍ４をプロットした図である。実測値Ｍ１は、多フィラー樹脂を用いた第２樹脂層１８の単一モールド構造による反り量の実測値であり、実測値Ｍ２は、汎用樹脂を用いた第１樹脂層１５の単一モールド構造による反り量の実測値であり、実測値Ｍ３は、第１樹脂層１５と第２樹脂層１８との二重モールド構造による反り量の実測値である。
シミュレーションした単一モールド構造は、約４０ｍｍ×約３０ｍｍの大きさのセラミック基板８０上に汎用樹脂を用いた第１樹脂層１５を厚みｔ＝７．６ｍｍで形成している。また、二重モールド構造は、セラミック基板８０上に汎用樹脂を用いた第１樹脂層１５厚みｔ＝２．５ｍｍで形成し、さらに第１樹脂層１５の上面に多フィラー樹脂を用いた第２樹脂層１８を形成している。
それぞれの実測値Ｍ１、Ｍ２、Ｍ３は、図８に示したシミュレーション結果（折線）のデータと略一致している。尚、第２樹脂層１８の単一モールド構造による実測試験の結果、第２樹脂層１８と基板８０との密着性が弱いことがわかった。
また、図１４は、樹脂厚みと反り量との関係を検証するための別のシミュレーションに用いたモールド構造であって、図１４（ａ）単一モールド構造（多フィラー樹脂）の例を模式的に示し、図１４（ｂ）は、単一モールド構造（汎用樹脂）の例を模式的示し、図１４（ｃ）は、二重モールド構造（第１樹脂層１５＋第２樹脂層１８）の例を模式的示している。また、図１５は、図１４に示した各モールド構造を用いたシミュレーションの結果を模式示す。
このシミュレーションにおいては、全樹脂厚ｔ０＝７ｍｍに対し第１樹脂層１５の厚みｔ（ｍｍ）を横軸とし、反り量を縦軸としている。図１５において、ポイントＳ１（ｔ＝０）は、多フィラー樹脂（第２樹脂層１８）の単一モールド構造でのシミュレーション結果に対応し、ポイントＳ２（ｔ＝７）は、汎用樹脂（第１樹脂層１５）による単一モールド構造でのシミュレーション結果に対応し、ポイントＳ３は、二重モールド構造（第１樹脂層１５＋第２樹脂層１８）によるシミュレーション結果に対応する。図１５から明らかなように、二重モールド構造の反り量は、第１樹脂層１５の厚みｔが２．５ｍｍ付近において極小値（約３７μｍ）が得られ、これも、多フィラー樹脂（第２樹脂層１８）の単一モールド構造での反り量（約４２μｍ：単一モールド構造での最小値）よりも優れた値になっている。汎用樹脂（第１樹脂層１５）による単一モールド構造での反り量は、約１２１μｍであった。
（反りの温度特性）
図１６は、図１３に示した実測試験にそれぞれ用いた単一モールド構造と二重モールド構造のそれぞれの反りと温度との関係を例示する模式的グラフである。図１６において、ポイントＭ１３は、樹脂モールドの成型温度（１７５℃：反り量＝０μｍ）であり、ポイントＭ１１は、単一モールド構造を用いた場合の反り量（約５６μｍ）であり、ポイントＭ１２は、二重モールド構造を用いた場合の反り量（約１２μｍ）である。
図１６から明らかなように、反りは、温度によって変化し、単一モールド構造を用いた場合の反り量は、成型温度（１７５℃）ではゼロであり、常温で約５６μｍとなる。一般的なパワーモジュール等の場合、信頼性の面から−５０℃程度までの動作補償が求められており、単一モールド構造を用いた場合の反りは、−５０℃では常温のときの約２倍の１００μｍ程度も反ることになる。そうすると、１．５倍程度の設計マージンを考慮すると、単一モールド構造を用いた場合の冷却器接着層２６の厚みは、１５０μｍ程度の反りを吸収するために、１５０μｍ程度必要になる。
その一方で、二重モールド構造を用いた場合の反り量は、常温で約１２μｍであり、−５０℃においても約２０μｍ程度であると考えられる。したがって、１．５倍程度の設計マージンを考慮しても、二重モールド構造を用いた場合の冷却器接着層２６の厚みは、５０μｍ弱の反りを吸収できる、約５０μｍ程度に設定される。
（パワーモジュールの構成例）
実施の形態に係るパワーモジュール２００の構成例（その１）は、図１７（ａ）に例示するように、セラミックス基板８０と、セラミックス基板８０上に配置された単一の半導体チップ４０と、半導体チップ４０およびセラミックス基板８０上に配置され、半導体チップ４０を覆うように形成される第１樹脂層１５（例えば汎用樹脂）と、第１樹脂層１５上に配置されるシールド層２０、第１樹脂層１５の熱膨張率（ＣＴＥ）よりも小さい熱膨張率（ＣＴＥ）を有するとともに、第１樹脂層１５の弾性率よりも大きい弾性率を有する第２樹脂層１８（例えば多フィラー樹脂）とを備え、第２樹脂層１８は、第１樹脂層１５の少なくとも上面を覆うように形成される。
実施の形態に係るパワーモジュール２００の構成例（その２）では、図１７（ｂ）に例示するように、図１７（ａ）の構成例（その１）に比べて、第１樹脂層１５の厚みを薄く形成している。図１７（ｂ）の例では、第１樹脂層１５の厚みは、半導体チップ４０の高さよりも少し高く設定されている。また、第１樹脂層１５の厚みを薄くした分、第２樹脂層１８の厚みを増加させて、二重モールド構造全体の厚みを、構成例（その１）のものと同程度に形成している。
実施の形態に係るパワーモジュール２００の構成例（その３）では、図１７（ｃ）に例示するように、第１樹脂層１５とシールド層２０との間に第３樹脂層１７ａを挿入している。第３樹脂層１７ａの熱膨張率は、第１樹脂層１５の熱膨張率よりも小さく、かつ第２樹脂層１８の熱膨張率よりも大きくなされていても良い。また、第３樹脂層１７ａの弾性率は、第１樹脂層１５の弾性率よりも大きく、かつ第２樹脂層１８の弾性率よりも小さくなされていても良い。
実施の形態に係るパワーモジュール２００の構成例（その４）では、図１７（ｄ）に例示するように、第１樹脂層１５とシールド層２０との間に第４樹脂層１７ｂを挿入している。第４樹脂層１７ｂは、比較的高い熱膨張率を有する樹脂（例えば第１樹脂層１５に用いられる樹脂）と比較的低い熱膨張率を有する樹脂（例えば第２樹脂層１８に用いられる樹脂）とが混合された樹脂を含有する。第４樹脂層１７ｂの熱膨張率は、第１樹脂層１５の熱膨張率よりも小さく、かつ第２樹脂層１８の熱膨張率よりも大きい。また、第４樹脂層１７ｂの弾性率は、第１樹脂層１５の弾性率よりも大きく、かつ第２樹脂層１８の弾性率よりも小さい。
尚、実施の形態に係るパワーモジュール２００の構成例（その１〜その４）においては、単一の半導体チップ４０を搭載する例を示したが、搭載する半導体チップ４０の数はこれに限定されず、必要に応じて、２以上の半導体チップ４０を搭載しても良い。
また、シールド層２０は、図２（ｃ）に示した形状のシールド層２０Ｂであっても良い。シールド層２０Ｂを用いたパワーモジュール２００の構成例（その１〜その４）を図１８（ａ）−図１８（ｄ）に例示する。図１８（ａ）−図１８（ｄ）に示す構成は、シールド層２０Ｂである以外は、図１７（ａ）−図１７（ｄ）と同じである。
また、パワーモジュール２００を複数備えるパワーモジュール３００の構成も考えられる。パワーモジュール３００の構成例を示す模式的断面構造図は、図１９に示すように表される。
パワーモジュール３００は、セラミックス基板８０と、セラミックス基板８０上に配置された少なくとも１つの半導体チップ４０（４０1、４０2、４０3、…、４０n）と、各半導体チップ４０およびセラミックス基板８０上に配置され、各半導体チップ４０を覆うように形成される第１樹脂層１５（例えば汎用樹脂）と、第１樹脂層１５上に配置されるシールド層２０と、シールド層２０上に配置され、第１樹脂層１５の熱膨張率（ＣＴＥ）よりも小さい熱膨張率（ＣＴＥ）を有するとともに、第１樹脂層１５の弾性率よりも大きい弾性率を有する第２樹脂層１８（例えば多フィラー樹脂）とを備え、第２樹脂層１８は、第１樹脂層１５の少なくとも上面を覆うように形成されるパワーモジュール２００を複数個（図１９（ａ）の例ではｎ個）備える。各パワーモジュール２００は、図示しないケース等に一体的に収容される。
図１９（ａ）に示すパワーモジュール３００の例では、単一の半導体チップ４０を備えるパワーモジュール２００１と、３つの半導体チップ４０1、４０2、４０3を備えるパワーモジュール２００２と、ｎ個の半導体チップ４０1、４０2、４０3、…、４０nを備えるパワーモジュール２００３とが備えられる。ただし、各パワーモジュール２００が搭載する半導体チップ４０の数は、図１９（ａ）の例に限定されず、それぞれのパワーモジュール２００が、それぞれ必要に応じた数の半導体チップ４０を搭載しても良い。
実施の形態に係るパワーモジュール３００の構成例（その２）では、図１９（ｂ）に例示するように、図１９（ａ）の構成例（その１）に比べて、各パワーモジュール２００の第１樹脂層１５の厚みを薄く形成している。図１９（ｂ）の例では、第１樹脂層１５の厚みは、半導体チップ４０の高さよりも少し高く設定されている。また、第１樹脂層１５の厚みを薄くした分、第２樹脂層１８の厚みを増加させて、二重モールド構造全体の厚みを、図１９（ａ）の構成例（その１）のものと同程度に形成している。
尚、図１９（ｂ）に示すパワーモジュール３００の例では、各パワーモジュール２００の第１樹脂層１５の厚みおよび第２樹脂層１８の厚みをそれぞれ一律にしているが、必要に応じて、各パワーモジュール２００毎に厚みを変更しても良い。
実施の形態に係るパワーモジュール３００の構成例（その３）では、図１９（ｃ）に例示するように、各パワーモジュール２００の第１樹脂層１５とシールド層２０との間に第３樹脂層１７ａを挿入している。第３樹脂層１７ａの熱膨張率は、第１樹脂層１５の熱膨張率よりも小さく、かつ第２樹脂層１８の熱膨張率よりも大きくなされていても良く、第３樹脂層１７ａの弾性率は、第１樹脂層１５の弾性率よりも大きくなされていても良く、かつ第２樹脂層１８の弾性率よりも小さくなされていても良い。
尚、図１９（ｃ）に示すパワーモジュール３００の例では、各パワーモジュール２００の第１樹脂層１５の厚み、第２樹脂層１８の厚み、第３樹脂層１７ａの厚みをそれぞれ一律にしているが、必要に応じて、各パワーモジュール２００毎に厚みを変更しても良い。また、各層の熱膨張率や弾性率も、必要に応じて、各パワーモジュール２００毎に変更しても良い。また、第３樹脂層１７ａを含まないパワーモジュール２００がパワーモジュール３００内に備えられても良い。また、第２樹脂層１８と第３樹脂層１７ａの一方又は双方は、導電性樹脂を備えていても良い。
実施の形態に係るパワーモジュール３００の構成例（その４）では、図１９（ｄ）に例示するように、各パワーモジュール２００の第１樹脂層１５とシールド層２０との間に第４樹脂層１７ｂを備える。第４樹脂層１７ｂは、比較的高い熱膨張率を有する樹脂（例えば第１樹脂層１５に用いられる樹脂）と比較的低い熱膨張率を有する樹脂（例えば第２樹脂層１８に用いられる樹脂）とが混合された樹脂を含有していても良い。第４樹脂層１７ｂの熱膨張率は、第１樹脂層１５の熱膨張率よりも小さくなされていても良く、かつ第２樹脂層１８の熱膨張率よりも大きくなされていても良く、第４樹脂層１７ｂの弾性率は、第１樹脂層１５の弾性率よりも大きくなされていても良く、かつ第２樹脂層１８の弾性率よりも小さくなされていても良い。
尚、図１９（ｄ）に示すパワーモジュール３００の例では、各パワーモジュール２００の第１樹脂層１５の厚み、第２樹脂層１８の厚み、第４樹脂層１７ｂの厚みをそれぞれ一律にしているが、必要に応じて、各パワーモジュール２００毎に厚みを変更しても良い。また、各層の熱膨張率や弾性率も、必要に応じて、パワーモジュール２００毎に変更しても良い。また、第４樹脂層１７ｂを含まないパワーモジュール２００がパワーモジュール３００内に備えられても良い。また、第２樹脂層１８と第４樹脂層１７ｂの一方又は双方は、導電性樹脂を備えていても良い。
（冷却器を備えるパワーモジュールの構成例）
冷却器１０５を備えた実施の形態に係るパワーモジュール３００の構成例（その１）は、図２０に例示するように、パワーモジュール２００と、冷却器接着層２６を介してパワーモジュール２００の下面に接着された冷却器１０５とを備える。冷却器は、水冷式又は空冷式のいずれも適用可能である。
図２０に例示する冷却器１０５は、１つ以上の空洞部１１５を備える水冷式の冷却手段である。また、パワーモジュール２００の構成は、図１７（ａ）に示したパワーモジュール２００の構成例（その１）と同様であるので、詳細な説明は省く。
尚、実施の形態に係るパワーモジュール３００の構成例（その１）においては、図１７（ｂ）−図１７（ｄ）に示したパワーモジュール２００と同様の構成を有するパワーモジュール２００を備えても良い。
冷却器１０５を備えた実施の形態に係るパワーモジュール３００の構成例（その２）は、図２１に例示するように、複数のパワーモジュール２００と、冷却器接着層２６を介して複数のパワーモジュール２００の下面に接着された冷却器１０５とを備える。図２１に例示する冷却器１０５は、図２０に示した冷却器１０５と同様であり、複数のパワーモジュール２００の構成は、図１９（ａ）に示したパワーモジュール３００の構成例（その１）に備えられる複数のパワーモジュール２００と同様であるので、詳細な説明は省く。
尚、パワーモジュール３００の構成例（その２）においても、図１９（ｂ）−図１９（ｄ）に示した各パワーモジュール３００が備える複数のパワーモジュール２００と同様の構成を有するパワーモジュール２００群を備えても良い。
冷却器１０５を備えた実施の形態に係るパワーモジュール３００の構成例（その３）は、図２２に例示するように、パワーモジュール２００と、冷却器接着層２６を介してパワーモジュール２００の下面に接着された冷却器１０６とを備える。図２２に例示する冷却器１０６は、１つ以上の冷却フィンを備える空冷式の冷却手段である。また、パワーモジュール２００の構成は、図１７（ａ）に示したパワーモジュール２００の構成例（その１）と同様であるので、詳細な説明は省く。
尚、パワーモジュール３００の構成例（その３）においても、図１７（ｂ）−図１７（ｄ）に示したパワーモジュール２００と同様の構成を有するパワーモジュール２００を備えても良い。
冷却器１０５を備えた実施の形態に係るパワーモジュール３００の構成例（その４）は、図２３に例示するように、複数のパワーモジュール２００と、冷却器接着層２６を介して複数のパワーモジュール２００の下面に接着された冷却器１０６とを備える。図２３に例示する冷却器１０６は、図２２に示した冷却器１０６と同様であり、複数のパワーモジュール２００の構成は、図１９（ａ）に示したパワーモジュール３００の構成例（その１）に備えられる複数のパワーモジュール２００と同様である。
尚、パワーモジュール３００の構成例（その４）においても、図１９（ｂ）−図１９（ｄ）に示した各パワーモジュール３００が備える複数のパワーモジュール２００と同様の構成を有するパワーモジュール２００群を備えていても良い。
（パワーモジュールの製造方法）
パワーモジュール３００の製造方法について説明する。なお、パワーモジュール３００の製造方法は、二重モールド構造の製造方法と同じであり、必要に応じて図１１・図１２も参照する。
パワーモジュール３００の実装後の絶縁基板８０の模式的鳥瞰構成図は、図２４に示すように表される。また、実装後の絶縁基板８０を第１樹脂層１５で封止した状態を示す模式的鳥瞰構成図は、図２５に示すように表される。また、シールド層２０Ｂの模式的鳥瞰構成図は、図２６に示すように表される。第１樹脂層１５上にシールド層２０Ｂを配置した状態を示す模式的鳥瞰構成図は、図２７に示すように表される。第１樹脂層１５とシールド層２０を第２樹脂層１８で封止した状態を示す模式的鳥瞰構成図は、図２８に示すように表される。
図２４に示す絶縁基板８０は、半導体デバイスＱ１とＱ４のそれぞれを、半導体チップ４０を２個（４０11・４０12，４０41・４０42）用いて構成した例を示す。半導体チップ４０11・４０12の配列方向と直交する方向に導出される端子ＳＳ１・Ｇ１・Ｔ１１・Ｔ２１・Ｔ４２・Ｔ４１・Ｇ４・ＳＳ４は、半導体デバイスＱ１・Ｑ４の制御端子である。なお、端子Ｔ１１・Ｔ２１・Ｔ４２・Ｔ４１は、温度センサ用の端子である。各制御端子についての説明は省く。
図２４に示す実装後の絶縁基板８０を、金型内に設置する（図１１（ａ）参照）。金型内に入れ子を挿入した状態の金型に対して第１の樹脂を投入して、絶縁基板８０の表面を覆うように第１樹脂層１５を、例えばトランスファーモールドで形成する（図１１（ｃ）参照）。
第１樹脂層１５を形成した状態を図２５に示す。各制御端子ＳＳ１〜ＳＳ４、主電源端子Ｐ・Ｎ、及び出力端子Ｏの絶縁基板８０と反対側の端部を除いて絶縁基板８０は、第１樹脂層１５で覆われる。
次に、金型から入れ子を取り除き、第1樹脂層１５の上にシールド層２０を形成する。シールド層２０の形成は、例えば図２６に例示するシールド層２０Ｂを用意し、第１樹脂層１５上に、シールド層２０Ｂをはめ込んで形成しても良い。
シールド層２０Ｂは、第１樹脂層１５と対向する平面２０ＢＭと当該平面２０ＢＭの各辺から第１樹脂層１５の周囲を囲む形状である。主電源端子Ｐ・Ｎと制御端子ＳＳ１〜ＳＳ４と、干渉する部分のシールド層２０の周囲部分は、干渉しないように切り欠き部ＡＰ・ＡＮ・ＡＧＳが形成されている。
図２７に、第１樹脂層１５上にシールド層２０Ｂを、完全にはめ込む前の状態を示す。第１樹脂層１５上にシールド層２０Ｂを完全にはめ込んだ状態は、例えばシールド層２０Ｂの周辺の先端部は、第１樹脂層１５の底面１５Ｔと同じ高さである。
次に、第１樹脂層１５とシールド層２０Ｂとを、入れ子が取り除かれた金型に設置する。そして、入れ子が取り除かれた金型に第２の樹脂を投入して、第１樹脂層１５の少なくとも上面を覆うように第１樹脂層１５の上に第２樹脂層１８を形成する（図１２（ｂ）参照）。
図２８に、第１樹脂層１５の上面を、覆うように封止した第２樹脂層１８を示す。第２樹脂層１８は、例えばトランスファーモールドで形成する。ここで、第２樹脂層１８の代わりに第１樹脂層１５を再び投入すれば、単一モールド構造のパワーモジュールを得ることができる。
なお、シールド層２０Ｂは、例えば図２９にシールド層２０Ｈの模式的鳥瞰構成図を示すように封止樹脂が通れる穴ＡＨを備えたシールド層２０Ｈを用いても良い。シールド層２０Ｈは、シールド層２０Ｂの平面２０ＢＭに複数の穴ＡＨを空けたものである。穴ＡＨが有ることで、シールド層２０Ｈと第１樹脂層１５との間に、第２の樹脂が入り易くなる。
以上説明したように実施の形態に係るパワーモジュールの製造方法は、第１の樹脂による１次モールドの後、シールド層２０Ｂをかぶせ、さらに２第２の樹脂による２次モールドを行う。１次モールドと２次モールドによって、第１樹脂層１５と第２樹脂層１８の組成を任意に設計することが可能である。
例えば、第２樹脂層１８は、第１樹脂層１５の熱膨張率よりも小さい熱膨張率を有するとともに、第１樹脂層１５の弾性率よりも大きい弾性率を有するようにすることもできる。
（パワーモジュールおよび半導体チップの詳細構成例）
実施の形態に係るパワーモジュール２００であって、ツーインワンモジュール（2 in 1 Module：ハーフブリッジ内蔵モジュール）において、第２樹脂層１８を形成前の模式的平面パターン構成は図３０に示すように表され、第２樹脂層１８を形成後の模式的鳥瞰構成は図３２に示すように表される。また、実施の形態に係るパワーモジュールであって、半導体デバイス（チップ）としてＳｉＣ ＭＯＳＦＥＴを適用した図３０（図３２）に対応したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成は、図３１に示すように表される。
実施の形態に係るパワーモジュール２００は、２個のＭＯＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
図３０においては、ＭＯＳＦＥＴＱ１・Ｑ４は、それぞれ４チップ並列に配置されている例が示されている。
実施の形態に係るパワーモジュール２００は、図３２に示すように、第２樹脂層１８に被覆されたセラミックス基板８の第１の辺に配置された正側電力端子Ｐおよび負側電力端子Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏと、第２の辺に対向する第４の辺に配置されたゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４とを備える。ここで、図３０に示すように、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＭＯＳＦＥＴＱ１のゲート用信号配線パターンＧＬ１・ソース用信号配線パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＭＯＳＦＥＴＱ４のゲート用信号配線パターンＧＬ４・ソース用信号配線パターンＳＬ４に接続される。
図３０に示すように、ＭＯＳＦＥＴＱ１・Ｑ４から信号基板２４1・２４4上に配置されたゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４に向けてゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４が接続される。また、ゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４が半田付けなどによって接続される。
図３０に示す信号基板２４1・２４4は、セラミックス基板８上に、半田付けなどによって接続される。
また、実施の形態に係るパワーモジュール２００であって、ハーフブリッジ内蔵モジュールにおいて、上面板電極２２1・２２4を形成後で第２樹脂層１８を形成前の模式的鳥瞰構成は、図３３に示すように表される。４チップ並列に配置されたＭＯＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続される。尚、図３３においては、ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は図示を省略している。
また、図３０−図３３においては、図示は省略されているが、ＭＯＳＦＥＴＱ１・Ｑ４のＤ１・Ｓ１間およびＤ４・Ｓ４間に図３４−図３６に示すような逆並列にダイオードが接続されていても良い。
図３０−図３３に示された例では、４チップ並列に配置されたＭＯＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続されているが、上面板電極２２1・２２4の代わりにソース同士がワイヤで導通されていても良い。
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
信号基板２４1・２４4は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
主配線導体（電極パターン）３２1・３２4・２２nは、例えば、Ｃｕ、Ａｌなどで形成可能である。
ＭＯＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４と上面板電極２２１・２２4を接続する柱状電極２５1・２５4（図３３参照）および上面板電極２２１・２２4部分は、例えば、Ｃｕ、ＣｕＭｏなどで形成されていても良い。ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。また、上面板電極２２１・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約２ｍｍである。
ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は、例えば、Ａｌ、ＡｌＣｕ、若しくはＣｕなどで形成可能である。
ＭＯＳＦＥＴＱ１・Ｑ４としては、図３７−図４１の説明において後述するようなＳｉＣ ＤＩＭＯＳＦＥＴ、ＳｉＣ ＴＭＯＳＦＥＴなどのＳｉＣ系パワーデバイス、或いはＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）などのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＯＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。
実施の形態に係るパワーモジュール２００においては、４チップ構成のＭＯＳＦＥＴＱ１は、主配線導体（電極パターン）３２1上に半田層などを介して配置された第１器部材１０1内の主配線導体（電極パターン）３２1上にチップ下接合層（半田層）を介して配置されている。さらに、第１器部材１０1内には、第１樹脂層１５1が充填され、４チップ構成のＭＯＳＦＥＴＱ１を樹脂封止している。同様に、４チップ構成のＭＯＳＦＥＴＱ４は、主配線導体（電極パターン）３２4上に半田層などを介して配置された第２器部材１０4内の主配線導体（電極パターン）３２4上にチップ下接合層（半田層）を介して配置されている。さらに、第２器部材１０4内には、第１樹脂層１５4が充填され、４チップ構成のＭＯＳＦＥＴＱ４を樹脂封止している。第１樹脂層１５1と第１樹脂層１５4は同一材料で形成される。
第１樹脂層１５1と第１樹脂層１５4の上に、シールド層２０が配置される。この例のシールド層２０の平面形状は、ほぼセラミック基板８の平面形状に等しい。シールド層２０は、例えばＣｕ、Ａｌなどで形成可能である。この例のシールド層２０は板状である。
パワーモジュール２００は、複数のチップからなる半導体デバイスと、複数の半導体デバイスの同一種別の主電極に接続される主配線導体３２1・３２4を備え、シールド層２０の平面形状は、主配線導体３２1・３２4の平面形状より大きく、かつシールド層２０は、主配線導体３２1・３２4に平面視で重なるように配置される。
尚、器部材１０1・１０4は、図３０および図３３に示す例では複数のＭＯＳＦＥＴＱ１・Ｑ４を内包しているが、複数のＭＯＳＦＥＴＱ１・Ｑ４をそれぞれ内包するように配置しても良い。
実施の形態に係るパワーモジュール２００の主要部は、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイスＱ１・Ｑ４と、セラミックス基板８上に配置され、半導体デバイスＱ１・Ｑ４を囲む器部材１０1・１０4と、器部材１０1・１０4の内側に配置され、半導体デバイスＱ１・Ｑ４を封止する第１樹脂層１５1・１５4と、器部材１０1・１０4の外側および第１樹脂層１５1・１５4上に配置されるシールド層２０と、第１樹脂層１５1・１５4、シールド層２０、およびセラミックス基板８を封止する第２樹脂層１８とを備える。
（パワーモジュール回路の具体例）
実施の形態に係るパワーモジュール５０であって、ワンインワンモジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図３４（ａ）に示すように表され、ワンインワンモジュールのＩＧＢＴの模式的回路表現は、図３４（ｂ）に示すように表される。
図３４（ａ）には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図３４（ｂ）には、ＩＧＢＴＱに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴＱの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。
また、実施の形態に係るパワーモジュール５０であって、ワンインワンモジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現は、図３５に示すように表される。
実施の形態に係るパワーモジュール５０は、例えば、ワンインワンモジュールの構成を備える。すなわち、１個または、複数個が並列化されたＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＯＳＦＥＴ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図３５に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図３５において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。尚、実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール５０Ｔであって、ツーインワンモジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図３６（ａ）に示すように表される。
図３６（ａ）に示すように、２個または２組のＭＯＳＦＥＴＱ１・Ｑ４と、ＭＯＳＦＥＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＯＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＯＳＦＥＴＱ１のソース端子である。Ｇ４は、ＭＯＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＯＳＦＥＴＱ４のソース端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
また、実施の形態に係るパワーモジュール５０Ｔであって、ツーインワンモジュールのＩＧＢＴの模式的回路表現は、図３６（ｂ）に示すように表される。図３６（ｂ）に示すように、２個のＩＧＢＴＱ１・Ｑ４と、ＩＧＢＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に適用可能な半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図３７（ａ）に示すように表され、ＩＧＢＴの模式的断面構造は、図３７（ｂ）に示すように表される。
実施の形態に適用可能な半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図３７（ａ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３７（ａ）では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、後述する図４１に示すように、ｎチャネル縦型ＳｉＣ ＴＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に適用可能な半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
実施の形態に適用可能な半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系のいずれかのパワーデバイスを採用可能である。
さらには、実施の形態に適用可能な半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶのワイドバンドギャップ半導体を用いることができる。
同様に、実施の形態に適用可能な半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴは、図３７（ｂ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
図３７（ｂ）では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
実施の形態に適用可能な半導体デバイス１１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図３８に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図３８に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、本実施の形態に適用可能な半導体デバイスでは、図３７−図４１に示す微細構造のトランジスタ構造を複数並列接続したものを１つの半導体デバイス１１０としている。ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図３７（ａ）或いは、図３８の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図３８に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に適用する半導体デバイス１１０Ａの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図３９に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図３９に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図３７（ｂ）或いは、図３９の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図３９に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
―ＳｉＣ ＤＩＭＯＳＦＥＴ―
実施の形態に適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＤＩＭＯＳＦＥＴの模式的断面構造は、図４０に示すように表される。
実施の形態に適用可能なＳｉＣ ＤＩＭＯＳＦＥＴは、図４０に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図４０では、半導体デバイス１１０は、ｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０が、ダブルイオン注入（ＤＩ）で形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図４０に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
ＳｉＣ ＤＩＭＯＳＦＥＴは、図４０に示すように、ｐボディ領域１２８に挟まれたｎ-高抵抗層からなる半導体基板１２６内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲＪＦＥＴが形成される。また、ｐボディ領域１２８／半導体基板１２６間には、図４０に示すように、ボディダイオードＢＤが形成される。
―ＳｉＣ ＴＭＯＳＦＥＴ―
実施の形態に適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＴＭＯＳＦＥＴの模式的断面構造は、図４１に示すように表される。
実施の形態に適用可能なＳｉＣ ＴＭＯＳＦＥＴは、図４１に示すように、ｎ層からなる半導体基板１２６Ｎと、半導体基板１２６Ｎの表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチの内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧと、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図４１では、半導体デバイス１１０は、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧが形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図４１に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４Ｕ上に配置される。
ＳｉＣ ＴＭＯＳＦＥＴでは、ＳｉＣ ＤＩＭＯＳＦＥＴのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETは形成されない。また、ｐボディ領域１２８／半導体基板１２６Ｎ間には、ボディダイオードＢＤが形成される。
実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０の模式的回路構成において、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図４２（ａ）に示すように表される。同様に、実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０Ａの模式的回路構成において、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図４２（ｂ）に示すように表される。
実施の形態に係るパワーモジュールを電源Ｅと接続し各スイッチング素子によるスイッチング動作を行わせると、ＳｉＣ ＭＯＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、接続ラインの有するインダクタンスＬによって、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(Ａ／ｓ)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図４３を参照して、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０について説明する。
図４３に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０と、ゲートドライブ部１５０に接続されたパワーモジュール部１５２と、３相交流モータ部１５４とを備える。パワーモジュール部１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０は、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２は、蓄電池（Ｅ）１４６が接続されたコンバータ１４８のプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
図２に示したように、本実施の形態に係るパワーモジュールではゲートドライブ部１５０との間にシールド層２０Ｆを有する構造になっているので、パワーモジュール部１５２で生じたノイズの影響をゲートドライブ部１５０では殆ど受けないようにすることが容易に可能となっている。
次に、図４４を参照して、半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュール５０Ｔを用いて構成した３相交流インバータ１４０Ａについて説明する。
図４４に示すように、３相交流インバータ１４０Ａは、ゲートドライブ部１５０Ａと、ゲートドライブ部１５０Ａに接続されたパワーモジュール部１５２Ａと、３相交流モータ部１５４Ａとを備える。パワーモジュール部１５２Ａは、３相交流モータ部１５４ＡのＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０Ａは、ＩＧＢＴＱ１・Ｑ４、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２Ａは、蓄電池（Ｅ）１４６Ａが接続されたコンバータ１４８Ａのプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＩＧＢＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。さらに、ＩＧＢＴＱ１〜Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワン若しくはセブンインワン型のいずれにも形成可能である。
以上説明したように、本実施形態によれば、パワーモジュールとシールド層を一体化することで、小型で電磁遮蔽可能なパワーモジュールおよびその製造方法を提供することができ、パワーモジュールを用いたシステム全体の小型化を可能にする。
［その他の実施の形態］
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、ここでは記載していない様々な実施の形態などを含む。
本実施の形態のパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュール作製技術に利用することができ、ＨＥＶ／ＥＶ向けのインバータ、産業機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１１０、１１０Ａ、Ｑ、Ｑ１〜Ｑ６、４０、４０1、４０2、４０3、４０n…半導体デバイス（半導体チップ）（ＭＯＳＦＥＴ、ＩＧＢＴ）
８、８０…セラミックス基板
１０、１０1、１０4…器部材
１３…フィラー
１５、１５1、１５4…第１樹脂層（第１樹脂層、汎用樹脂）
１６…空隙
１８…第２樹脂層（第２樹脂層、多フィラー樹脂）
２０Ａ、２０Ｂ、２０Ｆ、２０Ｈ…シールド層（シールド板）
２６…冷却器接着層
１７ａ…第３樹脂層
１７ｂ…第４樹脂層
５０、５０Ｔ、１００、２００、３００…パワーモジュール
２２1、２２4…上面板電極
２４1、２４4…信号基板
２５1、２５4…柱状電極
３２、３２1、３２4、３２n…主配線導体（電極パターン）
１０５、１０６…冷却器
１１５…空洞部
３１０…入れ子
３５０…金型
ａ…幅
Ａ…断面積
ＣＴＥ、ＣＴＥ１、ＣＴＥ２…熱膨張率
Ｅ…ヤング率
Ｌ…長さ
Ｉ…断面二次モーメント
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ１１、Ｍ１２、Ｍ１３…反り量の実測値
Ｓ１、Ｓ２、Ｓ３…ポイント
ｔ、ｔ０…樹脂厚（厚み）
Ｗ１…反り量

Claims (25)

  1. 半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、
    前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、
    前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層と
    を備え、
    前記シールド層の一部は、前記第２樹脂層から露出していることを特徴とするパワーモジュール。
  2. 半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、
    前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、
    前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層と
    を備え、
    前記シールド層は、前記第１樹脂層と対向する平面、および前記平面の各辺から前記第１樹脂層を囲む周囲に配置されたことを特徴とするパワーモジュール。
  3. 半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、
    前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、
    前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層と
    を備え、
    前記第１樹脂層の熱膨張率と前記第２樹脂層の熱膨張率は、それぞれ前記絶縁基板の熱膨張率よりも大きいことを特徴とするパワーモジュール。
  4. 半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、
    前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、
    前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層と、
    前記第１樹脂層と前記シールド層との間に挿入される第３樹脂層と
    を備え、
    前記第３樹脂層の熱膨張率は、前記第１樹脂層の前記熱膨張率よりも小さく、かつ前記第２樹脂層の前記熱膨張率よりも大きく、
    前記第３樹脂層の弾性率は、前記第１樹脂層の弾性率よりも大きく、かつ前記第２樹脂層の弾性率よりも小さいことを特徴とするパワーモジュール。
  5. 半導体デバイスを搭載した絶縁基板を封止する第１樹脂層と、
    前記第１樹脂層の少なくとも一面に対向して配置されるシールド層と、
    前記第１樹脂層の少なくとも一面と前記シールド層とを封止する第２樹脂層と、
    前記第１樹脂層と前記シールド層との間に挿入される第４樹脂層と
    を備え、
    前記第４樹脂層は、前記第１樹脂層に用いられる樹脂と前記第２樹脂層に用いられる樹脂とが混合された樹脂を含有し、
    前記第４樹脂層の熱膨張率は、前記第１樹脂層の前記熱膨張率よりも小さく、かつ前記第２樹脂層の前記熱膨張率よりも大きく、
    前記第４樹脂層の弾性率は、前記第１樹脂層の前記弾性率よりも大きく、かつ前記第２樹脂層の前記弾性率よりも小さいことを特徴とするパワーモジュール。
  6. 半導体デバイスに接続される主電源端子と出力端子とを備え、
    前記第１樹脂層は、前記絶縁基板、前記主電源端子、および前記出力端子の少なくとも一部を封止し、
    前記シールド層は、前記半導体デバイスと対向する平面を覆う位置に配置され、
    前記第２樹脂層は、前記第１樹脂層と前記シールド層とを一体化し、前記主電源端子と前記出力端子を外部に導出させて封止する
    ことを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  7. 前記シールド層は、導電性材料で構成されることを特徴とする請求項６に記載のパワーモジュール。
  8. 前記シールド層は、前記主電源端子を除く前記出力端子を含む他端子と電気的に絶縁されていることを特徴とする請求項６または７に記載のパワーモジュール。
  9. 前記第２樹脂層の少なくとも一面と対向するゲートドライバ基板を備え、
    前記ゲートドライバ基板は、前記半導体デバイスを駆動するドライバ回路を搭載することを特徴とする請求項１〜８のいずれか１項に記載のパワーモジュール。
  10. 前記シールド層は、樹脂を通過させる複数の穴を備えることを特徴とする請求項１〜９のいずれか１項に記載のパワーモジュール。
  11. 前記シールド層は、前記第１樹脂層と対向する平面、および前記平面の各辺から前記第１樹脂層を囲む周囲に配置されたことを特徴とする請求項１、３〜１０のいずれか１項に記載のパワーモジュール。
  12. 前記第２樹脂層は、導電性樹脂を備えることを特徴とする請求項１〜１１のいずれか１項に記載のパワーモジュール。
  13. 前記第１樹脂層の熱膨張率と前記第２樹脂層の熱膨張率は、それぞれ前記絶縁基板の熱膨張率よりも大きいことを特徴とする請求項１〜２、４〜１２のいずれか１項に記載のパワーモジュール。
  14. 前記第１樹脂層と前記シールド層との間に挿入される第３樹脂層をさらに備え、
    前記第３樹脂層の熱膨張率は、前記第１樹脂層の前記熱膨張率よりも小さく、かつ前記第２樹脂層の前記熱膨張率よりも大きく、
    前記第３樹脂層の弾性率は、前記第１樹脂層の弾性率よりも大きく、かつ前記第２樹脂層の弾性率よりも小さいことを特徴とする請求項１〜３、５〜１３のいずれか１項に記載のパワーモジュール。
  15. 前記第２樹脂層と前記第３樹脂層の一方又は双方は、導電性樹脂を備えることを特徴とする請求項４または１４に記載のパワーモジュール。
  16. 前記第１樹脂層と前記シールド層との間に挿入される第４樹脂層をさらに備え、
    前記第４樹脂層は、前記第１樹脂層に用いられる樹脂と前記第２樹脂層に用いられる樹脂とが混合された樹脂を含有し、
    前記第４樹脂層の熱膨張率は、前記第１樹脂層の前記熱膨張率よりも小さく、かつ前記第２樹脂層の前記熱膨張率よりも大きく、
    前記第４樹脂層の弾性率は、前記第１樹脂層の前記弾性率よりも大きく、かつ前記第２樹脂層の前記弾性率よりも小さいことを特徴とする請求項１〜４、６〜１３のいずれか１項に記載のパワーモジュール。
  17. 前記第２樹脂層と前記第４樹脂層の一方又は双方は、導電性樹脂を備えることを特徴とする請求項５または１６に記載のパワーモジュール。
  18. 前記第１樹脂層と前記第２樹脂層に含有されるフィラーは、それぞれ５０容量パーセント濃度（ｖｏｌ％）以上であることを特徴とする請求項１〜１７のいずれか１項に記載のパワーモジュール。
  19. 前記第１樹脂層の厚さは、前記第２樹脂層の厚さよりも薄いことを特徴とする請求項１〜１８のいずれか１項に記載のパワーモジュール。
  20. 前記半導体デバイスは複数のチップからなり、
    複数の前記半導体デバイスの同一種別の主電極に接続される主配線導体を備え、
    前記シールド層の平面形状は、前記主配線導体の平面形状より大きく、かつ前記シールド層は、前記主配線導体に平面視で重なるように配置されることを特徴とする請求項１〜１９のいずれか１項に記載のパワーモジュール。
  21. 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワン、セブンインワンのいずれかの構成を備えることを特徴とする請求項１〜２０のいずれか１項に記載のパワーモジュール。
  22. 冷却器接着層を介して前記絶縁基板に接着された冷却器を備えることを特徴とする請求項１〜２１のいずれか１項に記載のパワーモジュール。
  23. 前記冷却器は、水冷式又は空冷式の冷却器であることを特徴とする請求項２２に記載のパワーモジュール。
  24. 金型内に半導体デバイスが表面に搭載された基板を設置するステップと、
    前記金型内に入れ子を挿入するステップと、
    前記入れ子を挿入した状態の前記金型に対して第１の樹脂を投入して、前記基板の表面を覆うように第１樹脂層を形成するステップと、
    前記第１樹脂層の上にシールド層を形成するステップと、
    前記第１樹脂層とシールド層を入れ子が取り除かれた金型に設置するステップと、
    前記入れ子が取り除かれた前記金型に対して第２の樹脂を投入して、前記第１樹脂層の少なくとも上面を覆うように前記第１樹脂層の上に第２樹脂層を形成するステップと、
    前記金型を取り外すステップと
    を有することを特徴とするパワーモジュールの製造方法。
  25. 前記基板の下面に冷却器接着層を介して冷却器を接着させるステップを更に有することを特徴とする請求項２４に記載のパワーモジュールの製造方法。
JP2016087938A 2016-04-26 2016-04-26 パワーモジュールおよびその製造方法 Expired - Fee Related JP6697941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016087938A JP6697941B2 (ja) 2016-04-26 2016-04-26 パワーモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016087938A JP6697941B2 (ja) 2016-04-26 2016-04-26 パワーモジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2017199752A JP2017199752A (ja) 2017-11-02
JP6697941B2 true JP6697941B2 (ja) 2020-05-27

Family

ID=60239426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016087938A Expired - Fee Related JP6697941B2 (ja) 2016-04-26 2016-04-26 パワーモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6697941B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113973429B (zh) * 2021-10-26 2023-05-30 西安微电子技术研究所 一种双层结构的隔离栅极驱动器的结构及方法
JP7557692B2 (ja) 2023-02-09 2024-09-30 株式会社Flosfia 電子装置
WO2024241362A1 (ja) * 2023-05-19 2024-11-28 三菱電機モビリティ株式会社 電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218739A (ja) * 1985-07-18 1987-01-27 Sumitomo Electric Ind Ltd 混成集積回路
JPS62189798A (ja) * 1986-02-14 1987-08-19 松下電器産業株式会社 ハイブリツドｉｃの構成方法
JPH0632419B2 (ja) * 1986-04-07 1994-04-27 日本電気株式会社 混成集積回路装置
JPS6413796U (ja) * 1987-07-15 1989-01-24
JP2002315357A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd インバータ装置
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP4683053B2 (ja) * 2008-01-28 2011-05-11 日亜化学工業株式会社 射出成形用金型及びこれによって成形される半導体パッケージ並びに半導体パッケージの製造方法
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP5893082B2 (ja) * 2014-06-18 2016-03-23 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2017199752A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
JP6280265B2 (ja) パワーモジュール半導体装置
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US10485139B2 (en) Power module, thermal dissipation structure of the power module and contact method of the power module
US20180350710A1 (en) Semiconductor device, and power module
JP6371610B2 (ja) パワーモジュールおよびその製造方法
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN217719586U (zh) 电子器件
TW201911427A (zh) 半導體模組之製造方法及半導體模組
JP7155748B2 (ja) 半導体装置
EP3321962B1 (en) Power module and inverter device
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP6305778B2 (ja) パワーモジュールおよびその製造方法
CN119581448A (zh) 封装体及制造封装体的方法
JP6739993B2 (ja) パワーモジュールの製造方法
JP2017011028A (ja) 半導体装置
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
US20240395676A1 (en) Package with Single Integral Body Carrying Two Transistor Chips with Half Bridge Configuration
JP6630762B2 (ja) パワーモジュール
US20240282668A1 (en) Protection dam for a power module with spacers
CN210403714U (zh) 一种功率模块
JP2023045018A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6697941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees