JP6630762B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6630762B2
JP6630762B2 JP2018040380A JP2018040380A JP6630762B2 JP 6630762 B2 JP6630762 B2 JP 6630762B2 JP 2018040380 A JP2018040380 A JP 2018040380A JP 2018040380 A JP2018040380 A JP 2018040380A JP 6630762 B2 JP6630762 B2 JP 6630762B2
Authority
JP
Japan
Prior art keywords
power module
semiconductor device
resin
metal frame
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018040380A
Other languages
English (en)
Other versions
JP2018093235A (ja
Inventor
吉記 岩▲崎▼
吉記 岩▲崎▼
清太 岩橋
清太 岩橋
匡男 濟藤
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018040380A priority Critical patent/JP6630762B2/ja
Publication of JP2018093235A publication Critical patent/JP2018093235A/ja
Application granted granted Critical
Publication of JP6630762B2 publication Critical patent/JP6630762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワーモジュールに関し、特に樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、低コスト化可能なパワーモジュールに関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するためのパワーモジュールの設計は必須である。
ＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファーモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
また、半導体デバイスを封止するための樹脂と接する金属基板表面に凹凸もしくは粗面化処理を形成し、密着性を向上したパワーモジュール例も開示されている（例えば、特許文献２〜４参照。）。
これまでのパワーモジュールでは、小型化の点で薄型パワーモジュールが求められ、実装プロセスにおいて、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）基板若しくはＡＭＢ（Active Metal Brazed, Active Metal Bond）基板が使われている。
特開２００５−１８３４６３号公報 特開２０１２−６４８８０号公報 特開２００２−２９９５３８号公報 特開２０１３−５８７３９号公報
本発明の目的は、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールを提供することにある。
本発明の一態様によれば、セラミックス基板上に形成されている第１金属フレームと、前記第１金属フレーム上に配置された第１半導体デバイスと、平面視において、前記第１金属フレームの表面に、前記第１半導体デバイスの第１辺と平行になるように所定間隔をあけて複数形成されたフレーム穴と、前記第１金属フレームおよび前記第１半導体デバイスを覆うように形成された第１樹脂層と、前記セラミックス基板上に形成された第２金属フレームと、前記セラミックス基板の第１辺において、前記第２金属フレームの長手方向に向かって延びるように構成された第１リード端子と、前記セラミックス基板の第１辺と対向する第３辺において、長手方向に向かって延びるように構成された第２リード端子と、前記第１半導体デバイス上に形成された第１ブロック端子電極と、前記第１ブロック端子電極と前記第１リード端子を接続するように構成された第１上面板電極と、前記第２金属フレーム上に配置された第２半導体デバイスと、前記第２半導体デバイス上に形成された第２ブロック端子電極と、前記第２ブロック端子電極と前記第２リード端子を接続するように構成された第２上面板電極と、前記第１半導体デバイスおよび前記第２半導体デバイスを接続するように構成されたブロック端子電極とを備え、平面視において、前記第１リード端子および前記第２リード端子は、それぞれ前記セラミックス基板の対角線上に配置され、平面視において、前記第１リード端子および前記第２リード端子は、それぞれ円形状の穴が形成されており、前記第１ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記第１上面板電極に直接接続され、前記第２ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記第２上面板電極に直接接続され、前記ブロック端子電極は、前記フレーム穴を跨ぐように形成されているパワーモジュールが提供される。また、別の態様によれば、セラミックス基板上に形成されている第１金属フレームと、前記第１金属フレーム上に配置された第１半導体デバイスと、平面視において、前記第１金属フレームの表面に、前記第１半導体デバイスの第１辺と平行になるように所定間隔をあけて複数形成されたフレーム穴と、前記第１金属フレームおよび前記第１半導体デバイスを覆うように形成された第１樹脂層と、前記第１半導体デバイス上に形成された第１ブロック端子電極と、前記第１ブロック端子電極上に形成された上面板電極とを備え、前記第１ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記上面板電極に直接接続されているとともに、前記第１ブロック端子電極は、前記フレーム穴を跨ぐように形成されたパワーモジュールが提供される。
本発明によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールを提供することができる。
比較例に係るパワーモジュールの模式的断面構造図。 高耐熱試験における温度と時間との関係を示す図。 （ａ）第１の実施の形態に係るパワーモジュールの模式的平面パターン構成図、（ｂ）図３（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュールの製造方法であって、（ａ）金属リブを準備する工程図、（ｂ）金属フレームにフレーム穴を形成する工程図、（ｃ）半田層を介して金属リブを金属フレームに接続する工程図。 （ａ）第１の実施の形態の変形例１に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的平面パターン構成図、（ｂ）図５（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図、（ｃ）第１の実施の形態の変形例２に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、（ｄ）第１の実施の形態の変形例３に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図。 第１の実施の形態に係るパワーモジュールであって、（ａ）変形例１に係るパワーモジュールの模式的断面構造図、（ｂ）変形例２に係るパワーモジュールの模式的断面構造図、（ｃ）変形例３に係るパワーモジュールの模式的断面構造図。 第１の実施の形態の変形例４に係るパワーモジュールの模式的平面パターン構成図。 （ａ）第１の実施の形態の変形例５に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、（ｂ）第１の実施の形態の変形例６に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、（ｃ）第１の実施の形態の変形例７に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図、（ｄ）第１の実施の形態の変形例８に係るパワーモジュールにおいて、金属フレーム上に配置される器部材の模式的断面構造図。 第１の実施の形態に係るパワーモジュールの主要部の模式的断面構造図。 第１の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その２）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その３）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その４）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その５）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その６）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その７）、（ｂ）実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その８）。 （ａ）第２の実施の形態に係るパワーモジュールの模式的平面パターン構成図、（ｂ）図１５（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第２の実施の形態に係るパワーモジュールの製造方法であって、（ａ）樹脂リブを準備する工程図、（ｂ）金属フレームに穴を形成する工程図、（ｃ）樹脂リブを穴を介して金属フレームに接続する工程図。 第２の実施の形態に係るパワーモジュールであって、（ａ）変形例１に係るパワーモジュールの模式的断面構造図、（ｂ）変形例２に係るパワーモジュールの模式的断面構造図、（ｃ）変形例３に係るパワーモジュールの模式的断面構造図。 第２の実施の形態の変形例４に係るパワーモジュールの模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュールの模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 第４の実施の形態に係るパワーモジュールの模式的平面パターン構成図。 第４の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に半導体デバイスを囲む器部材を配置した構成の模式的鳥瞰図。 （ａ）第５の実施の形態に係るパワーモジュールの模式的断面構造図、（ｂ）ヒートシンクを接続した第５の実施の形態に係るパワーモジュールの模式的断面構造図。 （ａ）第６の実施の形態に係るパワーモジュールの模式的断面構造図、（ｂ）ヒートシンクを接続した第６の実施の形態に係るパワーモジュールの模式的断面構造図。 第７の実施の形態に係るパワーモジュールであって、ツーインワンモジュール（2 in 1 Module）（ハーフブリッジ内蔵モジュール）において、第２樹脂層を形成前の模式的平面パターン構成図。 第７の実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ 絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を適用したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成図。 第７の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、第２樹脂層を形成後の模式的鳥瞰構成図。 第７の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、上面板電極を形成後で第２樹脂層を形成前の模式的鳥瞰構成図。 実施の形態に係るパワーモジュールであって、（ａ）ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ワンインワンモジュールのＩＧＢＴの模式的回路表現図。 実施の形態に係るパワーモジュールであって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現図。 実施の形態に係るパワーモジュールであって、（ａ）ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ツーインワンモジュールの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）の模式的回路表現図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、（ａ）ＳｉＣ ＭＩＳＦＥＴの模式的断面構造図、（ｂ）ＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＤＩ（Double Implanted）ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ トレンチ（Ｔ：Ｔrench）ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成において、（ａ）半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。 半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
比較例に係るパワーモジュール２０Ａの模式的断面構造は、図１に示すように、セラミックス基板８と、セラミックス基板８上に配置された銅箔（金属フレーム）３と、金属フレーム３上にチップ下接合層２を介して配置された半導体デバイス１と、半導体デバイス１および金属フレーム３上に配置され、半導体デバイス１を封止する樹脂層１４Ａとを備える。セラミックス基板８の裏面には、銅箔９が配置されている。
比較例に係るパワーモジュールの高耐熱試験における温度Ｔと時間ｔとの関係は、模式的に図２に示すように表される。図２において、低温側の温度−Ｔ1の値は、例えば、約−５０℃、高温側の温度＋Ｔ2の値は、例えば、約＋２００℃である。高耐熱試験においては、−５０℃〜＋２００℃の温度変化範囲で、時刻ｔ１〜ｔ２・時刻ｔ３〜ｔ４等の高温時間３０分、時刻ｔ２〜ｔ３等の低温時間３０分として、５００サイクル程度の温度変化をパワーモジュールに与えている。その結果、樹脂層１４Ａと金属フレーム３との界面ＩＮＦ、樹脂層１４Ａと半導体デバイス１との界面ＩＮＣにおいて、樹脂層１４Ａの剥離が生じることがある。特に、樹脂層１４Ａと金属からなるフレーム３との界面ＩＮＦの接着性が低く、樹脂層１４Ａの剥離が生じ、その結果、樹脂層１４Ａと半導体デバイス１との界面ＩＮＣにおいて樹脂層１４Ａの剥離が生じることがある。
[第１の実施の形態]
第１の実施の形態に係るパワーモジュール２０の模式的平面パターン構成は、図３（ａ）に示すように表され、図３（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図３（ｂ）に示すように表される。
第１の実施の形態に係るパワーモジュール２０は、図３（ａ）および図３（ｂ）に示すように、金属フレーム３と、金属フレーム３上に配置された半導体デバイス１と、金属フレーム３表面上に半導体デバイス１を取り囲む位置に形成されたフレーム穴３Ｈ（図４（ｂ）参照）と、フレーム穴３Ｈ上に配置され、半導体デバイス１を取り囲む器部材１０Ｍと、半導体デバイス１および金属フレーム３上に配置され、半導体デバイス１を封止する樹脂層１４とを備える。ここで、第１の実施の形態に係るパワーモジュール２０は、セラミックス基板８を備え、金属フレーム３は、セラミックス基板８上に配置されていても良い。
第１の実施の形態に係るパワーモジュール２０において、フレーム穴３Ｈは、半導体デバイス１を取り囲む軌跡で連続して形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
また、器部材１０Ｍは、図３（ａ）に示すように、連続して形成されていても良い。
また、器部材１０Ｍは、金属リブで形成されていても良い。
また、この金属リブは、フレーム穴３Ｈ上に半田層１１を介して接続されていても良い。
また、金属フレーム３は、ＤＢＣ基板の表面Ｃｕ箔層で形成されていても良い。また、ＤＢＡ基板若しくはＡＭＢ基板のいずれかを用いても良い。
また、第１の実施の形態に係るパワーモジュール２０は、ヒートシンク１００を備え、上記のＤＢＣ基板等は、ヒートシンク１００上に配置されていても良い。
第１の実施の形態に係るパワーモジュール２０においては、半導体デバイス１の周囲の金属フレーム３に金属リブ１０Ｍを配置することによって、樹脂層１４と金属フレーム３間の接着性を向上させることができる。
第１の実施の形態に係るパワーモジュール２０においては、半導体デバイス１の周囲の金属フレーム３にフレーム穴３Ｈを形成し、このフレーム穴３Ｈに金属リブ１０Ｍを装着する。金属リブ１０Ｍに樹脂層１４が食い込み接着性が向上する。
第１の実施の形態に係るパワーモジュール２０の高耐熱試験において、図２と同様の−５０℃〜＋２００℃の温度変化範囲で、高温時間３０分・低温時間３０分として、５００サイクルの温度変化をパワーモジュール２０に与えた結果、樹脂層１４と金属フレーム３との界面、樹脂層１４と半導体デバイス１との界面において、樹脂層１４の剥離は観測されないと予想される。すなわち、樹脂層１４と金属フレーム３との界面の接着性が向上し、樹脂層１４の剥離が抑制され、その結果、樹脂層１４と半導体デバイス１との界面における樹脂層１４の剥離も抑制可能である。
金属リブ１０Ｍの断面構造としては、Ｉ字構造、Ｌ字構造、逆Ｌ字構造、Γ字構造、Ｔ字構造などを採用することができる。
また、金属リブ１０Ｍの表面は、粗面化処理されていても良い。
また、金属リブ１０Ｍには、通し穴、ザグリ穴、タップ穴、ブリッジ構造、イケール構造などを形成し、樹脂層１４との密着性をさらに向上させる構造を採用しても良い。
尚、金属リブ１０Ｍは、半導体デバイス１の周囲の金属フレーム３上に、半導体デバイス１を２重に囲んで配置されていても良い。
また、金属リブ１０Ｍの配置は、半導体デバイス１に近い方が良い。半導体デバイス１の封止性および接着性の向上を図るためである。また、パワーモジュール２０全体における半導体デバイス１部分の占有面積を低減化可能である。
（製造方法）
第１の実施の形態に係るパワーモジュール２０の製造方法は、金属フレーム３を形成する工程と、金属フレーム３上に半導体デバイス１を形成する工程と、金属フレーム３の表面上に半導体デバイス１を取り囲むフレーム穴３Ｈを形成する工程と、フレーム穴３Ｈ上に半導体デバイス１を取り囲む器部材１０Ｍを形成する工程と、半導体デバイス１および金属フレーム３上に半導体デバイス１を封止する樹脂層１４を形成する工程とを有する。フレーム穴３Ｈは、チップの周囲全体を囲むように形成する。樹脂層１４を形成する工程は、モールド成型によって形成されていても良い。
（リブの形成方法）
器部材を形成する工程は、金属リブ１０Ｍをフレーム穴３Ｈ上に半田層１１を介して接続する工程を有していても良い。
第１の実施の形態に係るパワーモジュールの製造方法であって、金属リブ１０Ｍを準備する工程は図４（ａ）に示すように表され、金属フレーム３の表面にフレーム穴３Ｈを形成する工程は図４（ｂ）に示すように表され、半田層１１を介して金属リブ１０Ｍを金属フレーム３に接続する工程は図４（ｃ）に示すように表される。フレーム穴３Ｈの深さは、Ｄで示されている。
また、器部材１０Ｍの外側および第１樹脂層１４上に、第１樹脂層１４および金属フレーム３を封止する第２樹脂層１５を形成する工程を有していても良い。
また、第１樹脂層１４を形成する工程と第２樹脂層１５を形成する工程は、同時にトランスファーモールド工程により実施され、第１樹脂層１４と第２樹脂層１５は、同一のトランスファーモールド樹脂で形成されていても良い。
或は、第１樹脂層１４と第２樹脂層１５は、互いに異なる材料で形成されていても良い。例えば、第１樹脂層１４はソフトレジンで形成され、第２樹脂層１５はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
また、金属フレームは基板上に配置されており、基板裏面をヒートシンク上に接続する工程を有していても良い。
また、金属リブ１０Ｍの表面をサンドブラスト処理などによって、粗面化処理する工程を有していても良い。
第１の実施の形態に係るパワーモジュール２０の製造方法においては、金属フレーム３の粗面化処理の代わりに、金属リブ１０Ｍを用いてフレームの上面に凹凸を形成することで、樹脂のくいつきを良好化し、密着性を向上している。さらに、金属リブ１０Ｍの表面を粗面化処理することによって、接着面積が増加し、接着性が更に向上化可能である。
（変形例１）
第１の実施の形態の変形例１に係るパワーモジュールにおいて、金属フレーム３上に配置される金属リブ１０Ｍの模式的平面パターン構成は、図５（ａ）に示すように表され、図５（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図５（ｂ）に示すように表される。また、第１の実施の形態に係るパワーモジュールであって、変形例１に係るパワーモジュールの模式的断面構造は、図６（ａ）に示すように表される。
第１の実施の形態の変形例１に係るパワーモジュールにおいては、金属リブ１０Ｍは、図５（ｂ）および図６（ａ）に示すように、金属リブ１０Ｍに突起構造のキャップ部分１０Ａを備えることによって、Ｔ字構造を有していても良い。金属リブ１０Ｍに突起構造のキャップ部分１０Ａを備えることによって、樹脂層１４の這い上がりを防止し、また樹脂層１４のくいつきを良くし、密着性を向上可能となる。
（変形例２）
第１の実施の形態の変形例２に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図５（ｃ）に示すように表される。また、第１の実施の形態に係るパワーモジュールであって、変形例２に係るパワーモジュールの模式的断面構造は、図６（ｂ）に示すように表される。
第１の実施の形態の変形例２に係るパワーモジュールにおいては、金属リブ１０Ｍは、図５（ｃ）および図６（ｂ）に示すように、キャップ部分１０Ｂを備えることによって、逆Ｌ字構造若しくはΓ（ガンマ）字構造を有していても良い。金属リブ１０Ｍに突起構造のキャップ部分１０Ｂを備えることによって、樹脂層１４の這い上がりを防止し、また樹脂層１４のくいつきを良くし、密着性を向上可能となる。
（変形例３）
第１の実施の形態の変形例３に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図５（ｄ）に示すように表される。また、第１の実施の形態に係るパワーモジュールであって、変形例３に係るパワーモジュールの模式的断面構造は、図６（ｃ）に示すように表される。
第１の実施の形態の変形例３に係るパワーモジュールにおいても、金属リブ１０Ｍは、図５（ｄ）および図６（ｃ）に示すように、キャップ部分１０Ｃを備えることによって、逆Ｌ字構造若しくはΓ字構造を有していても良い。金属リブ１０Ｍに突起構造のキャップ部分１０Ｃを備えることによって、樹脂層１５（図９参照）のくいつきを良くし、密着性を向上可能となる。
（変形例４）
第１の実施の形態の変形例４に係るパワーモジュールの模式的平面パターン構成は、図７に示すように表される。
第１の実施の形態の変形例４に係るパワーモジュールにおいて、フレーム穴３Ｈは、半導体デバイス１を取り囲む軌跡で連続して２重に形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
すなわち、金属リブ１０Ｍ1・１０Ｍ2は、図７に示すように、半導体デバイス１を取り囲む円形を有し、連続して２重に形成されていても良い。
（変形例５）
第１の実施の形態に係るパワーモジュールにおいて、金属リブ１０Ｍの表面は、粗面化処理されていても良い。
第１の実施の形態の変形例５に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図８（ａ）に示すように表される。
第１の実施の形態の変形例５に係るパワーモジュールにおいては、Ｉ字構造を有する金属リブ１０Ｍの表面１０Ｓは粗面化処理されていても良い。このように、金属リブ１０Ｍの表面１０Ｓを粗面化処理することによって、樹脂層１４・１５のくいつきを良くし、密着性を向上可能となる。
（変形例６）
第１の実施の形態の変形例６に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図８（ｂ）に示すように表される。
第１の実施の形態の変形例６に係るパワーモジュールにおいては、キャップ部分１０Ａを備えることによって、Ｔ字構造を有する金属リブ１０Ｍの表面１０Ｓは粗面化処理されていても良い。このように、金属リブ１０Ｍの表面１０Ｓを粗面化処理することによって、樹脂層１４・１５のくいつきを良くし、密着性を向上可能となる。
また、金属リブ１０Ｍに突起構造のキャップ部分１０Ａを備えることによって、樹脂層１４・１５の這い上がりを防止し、また樹脂層１４・１５のくいつきを良くし、密着性を向上可能となる。
（変形例７）
第１の実施の形態の変形例７に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図８（ｃ）に示すように表される。
第１の実施の形態の変形例７に係るパワーモジュールにおいては、キャップ部分１０Ｂを備えることによって、逆Ｌ字構造若しくはΓ字構造を有する金属リブ１０Ｍの表面１０Ｓは粗面化処理されていても良い。このように、金属リブ１０Ｍの表面１０Ｓを粗面化処理することによって、樹脂層１４・１５のくいつきを良くし、密着性を向上可能となる。
また、金属リブ１０Ｍに突起構造のキャップ部分１０Ｂを備えることによって、樹脂層１４の這い上がりを防止し、また樹脂層１４のくいつきを良くし、密着性を向上可能となる。
（変形例８）
第１の実施の形態の変形例８に係るパワーモジュールにおいて、金属フレーム上に配置される金属リブ１０Ｍの模式的断面構造は、図８（ｄ）に示すように表される。
第１の実施の形態の変形例８に係るパワーモジュールにおいては、キャップ部分１０Ｃを備えることによって、逆Ｌ字構造若しくはΓ字構造を有する金属リブ１０Ｍの表面１０Ｓは粗面化処理されていても良い。このように、金属リブ１０Ｍの表面１０Ｓを粗面化処理することによって、樹脂層１４・１５のくいつきを良くし、密着性を向上可能となる。
また、金属リブ１０Ｍに突起構造のキャップ部分１０Ｃを備えることによって、樹脂層１５のくいつきを良くし、密着性を向上可能となる。
（パワーモジュール）
第１の実施の形態に係るパワーモジュール２０の主要部の模式的断面構造は、図９に示すように表される。また、セラミックス基板８上の金属フレーム３上に金属リブ１０Ｍを配置した構成の模式的鳥瞰構成は、図１０に示すように表される。
第１の実施の形態に係るパワーモジュール２０は、図９および図１０に示すように、セラミックス基板８と、セラミックス基板８上の金属フレーム３上にチップ下接合層２を介して配置された半導体デバイス１と、金属フレーム３上に配置され、半導体デバイス１を囲む金属リブ１０Ｍと、金属リブ１０Ｍの内側に配置され、半導体デバイス１を封止する樹脂層１４と、金属リブ１０Ｍの外側および樹脂層１４上に配置され、樹脂層１４・金属フレーム３およびセラミックス基板８を封止する樹脂層１５とを備える。
また、樹脂層１４と樹脂層１５は、同一材料で形成されていても良い。
また、樹脂層１４と樹脂層１５は、同一材料で形成され、同時にトランスファーモールド成型されていても良い。
また、樹脂層１４と樹脂層１５は、互いに異なる材料で形成されていても良い。
また、樹脂層１４はソフトレジンで形成され、樹脂層１５はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
ソフトレジンとしては、熱硬化性樹脂などの耐熱絶縁材料を適用可能である。具体的には、シリコーン樹脂などの変性ポリシロキサンを主成分とする材料を適用可能である。ハードレジンとしては、エポキシ系樹脂などを適用可能である。
ソフトレジンの粘性は、例えば、２５℃において約１１００ｍＰａ・ｓである。一方、ハードレジンの粘性は、例えば、２５℃において約５０００ｍＰａ・ｓ〜３００００ｍＰａ・ｓである。すなわち、ハードレジンの粘性は、ソフトレジンの粘性に比べて、約４倍以上３０倍以下程度である。
ソフトレジンの線熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）は、ハードレジンのＣＴＥの値に比べて、約１０倍〜１００倍程度高い。例えば、ソフトレジンのＣＴＥは、例えば、約１０００ｐｐｍ／Ｋであり、ハードレジンのＣＴＥは、例えば、約１０ｐｐｍ／Ｋである。すなわち、ソフトレジンのＣＴＥは、ハードレジンのＣＴＥに比べて、約１０倍以上１００倍以下程度である。
ソフトレジンのヤング率は、例えば、約３．４ｋＰａである。一方、ハードレジンのヤング率は、例えば、約１５ＧＰａ〜１６ＧＰａ程度である。すなわち、ハードレジンのヤング率は、ソフトレジンのヤング率に比べて、約６桁以上高い。
ここで、基板は、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を用いている。また、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。また、基板としてＣｕ基板などの金属基板を適用することも可能である。
また、第１の実施の形態に係るパワーモジュール２０は、図１２（ｂ）に示すように、ヒートシンク１００を備え、セラミックス基板８は、ヒートシンク１００上に配置されていても良い。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
また、金属リブ１０Ｍの高さは、例えば、約０．５ｍｍ〜５ｍｍ程度である。また金属リブ１０Ｍの壁面の厚さは、例えば、約１．０ｍｍである。また、樹脂層１４の厚さは、金属リブ１０Ｍの高さと同程度であり、例えば、約０．５ｍｍ〜５ｍｍ程度である。また、ハードレジン１５の厚さは、例えば、約４．０ｍｍ〜１０ｍｍ程度である。
また、第２樹脂層１５は、トランスファーモールド成型されていても良い。
セラミックス基板８は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
第１の実施の形態に係るパワーモジュール２０においては、図９に示すように、金属リブ１０Ｍの断面構造は、Ｉ字構造を有していても良い。
（製造方法）
第１の実施の形態に係るパワーモジュール２０の製造方法は、図１１〜図１４に示すように、金属フレーム３上に金属リブ１０Ｍを形成する工程と、金属リブ１０Ｍの内側の金属フレーム３上に半導体デバイス１を配置する工程と、金属リブ１０Ｍの内側に半導体デバイス１を封止する樹脂層１４を形成する工程と、金属リブ１０Ｍの外側および樹脂層１４上に樹脂層１４・金属フレーム３および基板８を封止する樹脂層１５を形成する工程とを有する。
第１の実施の形態に係るパワーモジュールの製造方法を図１１〜図１４を参照して説明する。
（ａ）まず、図１１（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成後、金属フレーム３上に、フレーム穴３Ｈを形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、図１１（ｂ）に示すように、フレーム穴３Ｈに器部材下接合層１１を介して金属リブ１０Ｍを形成する。器部材下接合層１１には、例えば、半田層を適用可能である。
（ｃ）次に、図１２（ａ）に示すように、金属リブ１０Ｍの内側の金属フレーム３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｄ）次に、図１２（ｂ）に示すように、半導体デバイス１のゲート電極・ソース電極に対してボンディングワイヤ４・６をボンディングする。ここで、ボンディングワイヤ４・６は、パターニングされた銅箔５・７上にボンディング接続されていても良い。ボンディングワイヤ４・６は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
（ｅ）次に、図１３（ａ）に示すように、セラミックス基板８の表面上にパターニングされた銅箔５・７上に半田層（図示省略）を介してブロック端子電極１２・１３を接続する。ブロック端子電極１２・１３は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
（ｆ）次に、図１３（ｂ）に示すように、金属リブ１０Ｍの内側に樹脂層１４を形成し、半導体デバイス１を封止する。ここで、樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｇ）次に、図１４（ａ）に示すように、金属リブ１０Ｍの外側および樹脂層１４上に樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｈ）次に、図１４（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
パワーモジュールは大型化するため、トランスファーモジュール成型では樹脂が充分に回り込まないことが予想されるが、第１の実施の形態に係るパワーモジュール２０においては、信頼性は金属リブ１０Ｍの内側に配置される樹脂層１４で保持可能であり、耐振動性・耐湿性は金属リブ１０Ｍの外側および樹脂層１４上に配置される樹脂層１５で保持可能である。
また、金属リブ１０Ｍは、樹脂層１５の成型時の樹脂層１４へのダメージを防止するという効果もある。すなわち、樹脂層（モールド樹脂）１５をトランスファーモールド成型する場合、金属リブ１０Ｍが存在しないと樹脂層（ソフトレジン）１４を削ってしまう可能性が高いが、器部材１０によって、樹脂層１４へのダメージを防止することができる。
第１の実施の形態に係るパワーモジュールにおいては、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第１の実施の形態に係るパワーモジュールにおいては、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第１の実施の形態およびその変形例によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第２の実施の形態]
第２の実施の形態に係るパワーモジュール２０の模式的平面パターン構成は、図１５（ａ）に示すように表され、図１５（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１５（ｂ）に示すように表される。
第２の実施の形態に係るパワーモジュール２０は、図１５（ａ）および図１５（ｂ）に示すように、金属フレーム３と、金属フレーム３上に配置された半導体デバイス１と、金属フレーム３表面上に半導体デバイス１を取り囲む位置に形成されたフレーム穴３Ｈ（図１６（ｂ）参照）と、フレーム穴３Ｈ上に配置され、半導体デバイス１を取り囲む樹脂リブ１０Ｐと、半導体デバイス１および金属フレーム３上に配置され、半導体デバイス１を封止する樹脂層１４とを備える。ここで、第２の実施の形態に係るパワーモジュール２０は、セラミックス基板８を備え、金属フレーム３は、セラミックス基板８上に配置されていても良い。
第２の実施の形態に係るパワーモジュール２０において、フレーム穴３Ｈは、半導体デバイス１を取り囲む軌跡で連続して形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。
また、樹脂リブ１０Ｐは、図１５（ａ）に示すように、連続して形成されていても良い。
また、金属フレーム３は、ＤＢＣ基板の表面Ｃｕ箔層で形成されていても良い。また、ＤＢＡ基板若しくはＡＭＢ基板のいずれかを用いても良い。
また、第２の実施の形態に係るパワーモジュール２０は、ヒートシンク１００を備え、上記のＤＢＣ基板等は、ヒートシンク１００上に配置されていても良い。
第２の実施の形態に係るパワーモジュール２０においては、半導体デバイス１の周囲の金属フレーム３に樹脂リブ１０Ｐを配置することによって、樹脂封止における樹脂層１４と金属フレーム３間の接着性を向上させることができる。
第２の実施の形態に係るパワーモジュール２０においては、半導体デバイス１の周囲の金属フレーム３にフレーム穴３Ｈを形成し、このフレーム穴３Ｈに樹脂リブ１０Ｐを装着する。樹脂リブ１０Ｐに樹脂層１４が食い込み接着性が向上する。
第２の実施の形態に係るパワーモジュール２０の高耐熱試験において、図２と同様の−５０℃〜＋２００℃の温度変化範囲で、高温時間３０分・低温時間３０分として、５００サイクルの温度変化をパワーモジュール２０に与えた結果、樹脂層１４と金属フレーム３との界面、樹脂層１４と半導体デバイス１との界面において、樹脂層１４の剥離は観測されないと予想される。すなわち、樹脂層１４と金属フレーム３との界面の接着性が向上し、樹脂層１４の剥離が抑制され、その結果、樹脂層１４と半導体デバイス１との界面における樹脂層１４の剥離も抑制可能である。
樹脂リブ１０Ｐの構造としては、Ｉ字構造、Ｌ字構造、逆Ｌ字構造、Γ字構造、Ｔ字構造などを採用することができる。
また、樹脂リブ１０Ｐの表面は、粗面化処理されていても良い。
また、樹脂リブ１０Ｐには、通し穴、ザグリ穴、タップ穴、ブリッジ構造、イケール構造などを形成し、樹脂層１４との密着性をさらに向上させる構造を採用しても良い。
尚、樹脂リブ１０Ｐは、半導体デバイス１の周囲の金属フレーム３上に、半導体デバイス１を２重に囲んで配置されていても良い。
また、樹脂リブ１０Ｐの配置は、半導体デバイス１に近い方が良い。半導体デバイス１の封止性および接着性の向上を図るためである。また、パワーモジュール２０全体における半導体デバイス１部分の占有面積を低減化可能である。
（製造方法）
第２の実施の形態に係るパワーモジュール２０の製造方法は、金属フレーム３を形成する工程と、金属フレーム３上に半導体デバイス１を形成する工程と、金属フレーム３の表面上に半導体デバイス１を取り囲むフレーム穴３Ｈを形成する工程と、フレーム穴３Ｈ上に半導体デバイス１を取り囲む樹脂リブ１０Ｐを形成する工程と、半導体デバイス１および金属フレーム３上に半導体デバイス１を封止する樹脂層１４を形成する工程とを有する。フレーム穴３Ｈは、半導体デバイス１の周囲全体を囲むように形成する。樹脂層１４を形成する工程は、モールド成型によって形成されていても良い。
（リブの形成方法）
ここで、樹脂リブ１０Ｐを形成する工程は、樹脂リブ１０Ｐをフレーム穴３Ｈに挿入して接続する工程を有していても良い。
第２の実施の形態に係るパワーモジュールの製造方法であって、樹脂リブ１０Ｐを準備する工程は図１６（ａ）に示すように表され、金属フレーム３の表面にフレーム穴３Ｈを形成する工程は図１６（ｂ）に示すように表され、樹脂リブ１０Ｐを金属フレーム３に接続する工程は図１６（ｃ）に示すように表される。フレーム穴３Ｈの深さは、Ｄで示されている。
また、樹脂リブ１０Ｐの外側および樹脂層１４上に樹脂層１５を形成し、樹脂層１４および金属フレーム３を封止する工程を有していても良い。
また、樹脂層１４を形成する工程と樹脂層１５を形成する工程は、同時にトランスファーモールド工程により実施され、樹脂層１４と樹脂層１５は、同一のトランスファーモールド樹脂で形成されていても良い。
或は、樹脂層１４と樹脂層１５は、互いに異なる材料で形成されていても良い。例えば、樹脂層１４はソフトレジンで形成され、樹脂層１５はハードレジンで形成されていても良い。
また、ソフトレジンは熱硬化性樹脂で形成され、ハードレジンはエポキシ系樹脂で形成されていても良い。
また、樹脂リブ１０Ｐの表面をサンドブラスト処理などによって、粗面化処理する工程を有していても良い。
第２の実施の形態に係るパワーモジュール２０の製造方法においては、金属フレーム３の粗面化処理の代わりに、樹脂リブ１０Ｐを用いて金属フレーム３の上面に凹凸を形成することで、樹脂のくいつきを良好化し、密着性を向上している。さらに、樹脂リブ１０Ｐの表面を粗面化処理することによって、接着面積が増加し、接着性が更に向上化可能である。
（変形例１）
第２の実施の形態に係るパワーモジュールであって、変形例１に係るパワーモジュールの模式的断面構造は、図１７（ａ）に示すように表される。
第２の実施の形態の変形例１に係るパワーモジュールにおいては、樹脂リブ１０Ｐは、図１７（ａ）に示すように樹脂リブ１０Ｐに突起構造のキャップ部分１０Ａを備えることによって、Ｔ字構造を有していても良い。樹脂リブ１０Ｐに突起構造のキャップ部分１０Ａを備えることによって、樹脂層１４の這い上がりを防止し、また樹脂層１４のくいつきを良くし、密着性を向上可能となる。
（変形例２）
第２の実施の形態に係るパワーモジュールであって、変形例２に係るパワーモジュールの模式的断面構造は、図１７（ｂ）に示すように表される。
第２の実施の形態の変形例２に係るパワーモジュールにおいては、樹脂リブ１０Ｐは、図１７（ｂ）に示すように、キャップ部分１０Ｂを備えることによって、逆Ｌ字構造若しくはΓ（ガンマ）字構造を有していても良い。樹脂リブ１０Ｐに突起構造のキャップ部分１０Ｂを備えることによって、樹脂層１４の這い上がりを防止し、また樹脂層１４のくいつきを良くし、密着性を向上可能となる。
（変形例３）
第２の実施の形態に係るパワーモジュールであって、変形例３に係るパワーモジュールの模式的断面構造は、図１７（ｃ）に示すように表される。
第２の実施の形態の変形例３に係るパワーモジュールにおいても、樹脂リブ１０Ｐは、図１７（ｃ）に示すように、キャップ部分１０Ｃを備えることによって、逆Ｌ字構造若しくはΓ字構造を有していても良い。樹脂リブ１０Ｐに突起構造のキャップ部分１０Ｃを備えることによって、樹脂層１５のくいつきを良くし、密着性を向上可能となる。
（変形例４）
第２の実施の形態の変形例４に係るパワーモジュールの模式的平面パターン構成は、図１８に示すように表される。
第２の実施の形態の変形例４に係るパワーモジュールにおいて、フレーム穴３Ｈは、半導体デバイス１を取り囲む軌跡で連続して２重に形成されていても良い。また、この軌跡は、矩形もしくは円形を有していても良い。すなわち、樹脂リブ１０Ｐ1・１０Ｐ2は、図１８に示すように、半導体デバイス１を取り囲む円形を有し、連続して２重に形成されていても良い。
第２の実施の形態およびその変形例によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第３の実施の形態]
第３の実施の形態に係るパワーモジュール２０の模式的平面パターン構成は、図１９に示すように表され、セラミックス基板８上の金属フレーム３上に半導体デバイス１を囲む金属リブ１０Ｍを配置した構成の模式的鳥瞰図は、図２０に示すように表される。
第３の実施の形態に係るパワーモジュール２０においては、フレーム穴３Ｈは、金属フレーム３上に半導体デバイス１を取り囲む軌跡で複数個互いに離隔して形成されていても良い。すなわち、金属リブ１０Ｍは、図１９・図２０に示すように、複数個互いに離隔して形成されていても良い。その他の構成は、第１の実施の形態およびその変形例と同等である。
第３の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第４の実施の形態]
第４の実施の形態に係るパワーモジュール２０の模式的平面パターン構成は、図２１に示すように表され、第４の実施の形態に係るパワーモジュールにおいて、セラミックス基板８上の金属フレーム３上に半導体デバイス１を囲む樹脂リブ１０Ｐを配置した構成の模式的鳥瞰図は、図２２に示すように表される。
第４の実施の形態に係るパワーモジュール２０においては、フレーム穴３Ｈは、金属フレーム３上に半導体デバイス１を取り囲む軌跡で複数個互いに離隔して形成されていても良い。すなわち、樹脂リブ１０Ｐは、図２１・図２２に示すように、複数個互いに離隔して形成されていても良い。その他の構成は、第２の実施の形態およびその変形例と同等である。
第４の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第５の実施の形態]
（パワーモジュール）
第５の実施の形態に係るパワーモジュール２０は、図２３（ａ）および図２３（ｂ）に示すように、ボンディングワイヤ４・６の代わりにブロック端子電極１７を備える。
第５の実施の形態に係るパワーモジュール２０において、樹脂リブ１０Ｐは、半導体デバイス１の周囲に連続して形成されていても良く、或いは半導体デバイス１の周囲に複数の樹脂リブ１０Ｐが互いに離隔して配置されていても良い。
ボンディングワイヤ４・６がソフトレジン１４とハードレジン１５を横断すると、熱ストレスなどにより断線する可能性がある。このため、第５の実施の形態に係るパワーモジュール２０においては、ソフトレジン１４とハードレジン１５の横断部は、ボンディングワイヤ４・６の代わりにブロック端子電極１７を採用している。
ここで、ブロック端子電極１７は、半導体デバイス１の表面上のゲート電極若しくはソース電極上に配置可能である。図２３（ａ）および図２３（ｂ）に示す例では、ブロック端子電極１７は１本のみ図示されているが、ゲート電極およびソース電極用に複数本配置されていても良い。
尚、ブロック端子電極１７は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
また、樹脂リブ１０Ｐの代わりに金属リブ１０Ｍを適用しても良い。その他の構成は、第１〜第４の実施の形態と同様である。
（製造方法）
第５の実施の形態に係るパワーモジュールの製造方法は、図２３（ａ）・図２３（ｂ）に示すように、金属フレーム３上に樹脂リブ１０Ｐを形成する工程と、樹脂リブ１０Ｐの内側の金属フレーム３上に半導体デバイス１を配置する工程と、樹脂リブ１０Ｐの内側に配置され、半導体デバイス１を封止する樹脂層１４を形成する工程と、樹脂リブ１０Ｐの外側および樹脂層１４上に配置され、樹脂層１４および基板８を封止する樹脂層１５を形成する工程とを有する。
（ａ）まず、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成後、金属フレーム３の表面上に半導体デバイス１を取り囲むフレーム穴３Ｈを形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、フレーム穴３Ｈに樹脂リブ１０Ｐを挿入して接続する。
（ｃ）次に、樹脂リブ１０Ｐの内側の金属フレーム３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｄ）次に、図２３（ａ）に示すように、セラミックス基板８の表面上にパターニングされた銅箔５・７上に半田層（図示省略）を介してブロック端子電極１２・１３を接続する。また、半導体デバイス１の表面上のゲート電極若しくはソース電極上に半田層（図示省略）を介してブロック端子電極１７を接続する。
（ｅ）次に、図２３（ａ）に示すように、樹脂リブ１０Ｐの内側に樹脂層１４を形成し、半導体デバイス１を封止する。ここで、樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｆ）次に、図２３（ａ）に示すように、樹脂リブ１０Ｐの外側および樹脂層１４上に樹脂層１４およびセラミックス基板８を封止する樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｇ）次に、図２３（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
第５の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤ４・６の代わりにブロック端子電極１７を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第５の実施の形態に係るパワーモジュール２０においても、信頼性は樹脂リブ１０Ｐの内側に配置される樹脂層（ソフトレジン）１４で保持可能であり、耐振動性・耐湿性は樹脂リブ１０Ｐの外側および樹脂層１４上に配置される樹脂層（ハードレジン）１５で保持可能である。
また、第５の実施の形態に係るパワーモジュール２０においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第５の実施の形態に係るパワーモジュール２０においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第５の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第６の実施の形態]
（パワーモジュール）
第６の実施の形態に係るパワーモジュール２０は、図２４（ａ）および図２４（ｂ）に示すように、樹脂リブ１０Ｐの内側の金属フレーム３上に、ボンディングワイヤ１９とブロック端子電極２３とを切り替える中継用基板１８を備える。
第６の実施の形態に係るパワーモジュール２０において、樹脂リブ１０Ｐは、半導体デバイス１の周囲に連続して形成されていても良く、或いは半導体デバイス１の周囲に複数の樹脂リブ１０Ｐが互いに離隔して配置されていても良い。
中継用基板１８は、セラミックス基板と、セラミックス基板の表面・裏面に配置された銅箔とを備える。すなわち、中継用基板１８は、ＤＢＣ基板構造を有する。また、中継用基板１８としては、ＤＢＡ基板若しくはＡＭＢ基板を用いても良い。
ボンディングワイヤ１９は、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔との間をボンディング接続している。ボンディングワイヤ１９は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
ブロック端子電極２１は、半導体デバイス１上のソース電極とセラミックス基板８上の銅箔７との間を半田層（図示省略）を介して接続している。
ブロック端子電極２３は、中継用基板１８上の銅箔とセラミックス基板８上の銅箔５との間を半田層（図示省略）を介して接続している。
尚、ブロック端子電極２１・２３は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
ボンディングワイヤが樹脂層（ソフトレジン）１４と樹脂層（ハードレジン）１５を横断すると、熱ストレスなどにより断線する可能性がある。このため、第６の実施の形態に係るパワーモジュール２０においては、樹脂層１４と樹脂層１５の横断部は、ボンディングワイヤの代わりにブロック端子電極２１・２３を採用している。
また、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔との間をボンディング接続しているボンディングワイヤ１９は、樹脂層１４の内部に形成されており、樹脂層１４・１５を横断することはないため、熱ストレスなどによる断線を抑制可能である。
また、樹脂リブ１０Ｐの代わりに金属リブ１０Ｍを適用しても良い。その他の構成は、第１〜第２の実施の形態と同様である。その他の構成は、第１〜第４の実施の形態と同様である。
（製造方法）
第６の実施の形態に係るパワーモジュールの製造方法は、図２４（ａ）・図２４（ｂ）に示すように、金属フレーム３上に樹脂リブ１０Ｐを形成する工程と、樹脂リブ１０Ｐの内側の金属フレーム３上に半導体デバイス１を配置する工程と、樹脂リブ１０Ｐの内側に半導体デバイス１を封止する樹脂層１４を形成する工程と、樹脂リブ１０Ｐの外側および第１樹脂層１４上に樹脂層１４および基板８を封止する樹脂層１５を形成する工程とを有する。
（ａ）まず、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成後、金属フレーム３の表面上に半導体デバイス１を取り囲む位置にフレーム穴３Ｈを形成する。
セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、フレーム穴３Ｈに樹脂リブ１０Ｐを挿入して接続する。
（ｃ）次に、図２４（ａ）に示すように、樹脂リブ１０Ｐの内側の金属フレーム３上に、半田層（図示省略）を介して、中継用基板１８をダイボンディングにより形成する。
（ｄ）次に、図２４（ａ）に示すように、樹脂リブ１０Ｐの内側の金属フレーム３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｅ）次に、図２４（ａ）に示すように、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔との間をボンディングワイヤ１９を用いてボンディング接続する。
（ｆ）次に、図２４（ａ）に示すように、セラミックス基板８の表面上のパターニングされた銅箔５上に半田層（図示省略）を介してブロック端子電極１２を接続する。また、半導体デバイス１上のソース電極とセラミックス基板８上の銅箔７との間を半田層（図示省略）を介してブロック端子電極２１により接続する。また、中継用基板１８上の銅箔とセラミックス基板８上の銅箔５との間を半田層（図示省略）を介してブロック端子電極２３により接続する。
（ｇ）次に、図２４（ａ）に示すように、樹脂リブ１０Ｐの内側に樹脂層１４を形成し、半導体デバイス１を封止する。ここで、樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｈ）次に、図２４（ａ）に示すように、樹脂リブ１０Ｐの外側および樹脂層１４上に樹脂層１４およびセラミックス基板８を封止する樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｉ）次に、図２４（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
第６の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤ１９は、ソフトレジン１４の内部に形成されており、樹脂層１４・１５を横断することはないため、熱ストレスなどにより断線する可能性を抑制している。
第６の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤの代わりにブロック端子電極２１・２３を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第６の実施の形態に係るパワーモジュール２０においても、信頼性は樹脂リブ１０Ｐの内側に配置される樹脂層１４で保持可能であり、耐振動性・耐湿性は樹脂リブ１０Ｐの外側および樹脂層１４上に配置される樹脂層１５で保持可能である。
また、第６の実施の形態に係るパワーモジュールにおいても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第６の実施の形態に係るパワーモジュールにおいても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第６の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第７の実施の形態]
第７の実施の形態に係るパワーモジュール２００であって、ツーインワンモジュール（2 in 1 Module：ハーフブリッジ内蔵モジュール）において、樹脂層１５を形成前の模式的平面パターン構成は図２５に示すように表され、樹脂層１５を形成後の模式的鳥瞰構成は図２７に示すように表される。また、第７の実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した図２５に対応したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成は、図２６に示すように表される。
第７の実施の形態に係るパワーモジュール２００は、２個のＭＩＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
図２５においては、ＭＩＳＦＥＴＱ１・Ｑ４は、それぞれ４チップ並列に配置されている例が示されている。
第７の実施の形態に係るパワーモジュール２００は、図２７に示すように、樹脂層１５で被覆されたセラミックス基板８の第１の辺に配置された正側電力端子Ｐおよび負側電力端子Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏと、第２の辺に対向する第７の辺に配置されたゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４とを備える。ここで、図２５に示すように、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＭＩＳＦＥＴＱ１のゲート用信号配線パターンＧＬ１・ソース用信号配線パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＭＩＳＦＥＴＱ４のゲート用信号配線パターンＧＬ４・ソース用信号配線パターンＳＬ４に接続される。
図２５に示すように、ＭＩＳＦＥＴＱ１・Ｑ４から信号基板２４1・２４4上に配置されたゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４に向けてゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４が接続される。また、ゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４が半田付けなどによって接続される。
図２５に示すように、信号基板２４1・２４4は、セラミックス基板８上に、半田付けなどによって接続される。
また、第７の実施の形態に係るパワーモジュール２００であって、ハーフブリッジ内蔵モジュールにおいて、上面板電極２２1・２２4を形成後で第２樹脂層１５を形成前の模式的鳥瞰構成は、図２８に示すように表される。４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続される。尚、図２８においては、ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は図示を省略している。
また、図２５〜図２８においては、図示は省略されているが、ＭＩＳＦＥＴＱ１・Ｑ４のＤ１・Ｓ１間およびＤ４・Ｓ４間に逆並列にダイオードが接続されていても良い。
図２５〜図２８に示された例では、４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続されているが、上面板電極２２1・２２4の代わりにソース同士がワイヤで導通されていても良い。
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
信号基板２４1・２４4は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
金属フレーム３２1・３２4・２２nは、例えば、Ｃｕ、Ａｌなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４と上面板電極２２１・２２4を接続する柱状電極２５1・２５4および上面板電極２２１・２２4部分は、例えば、Ｃｕ、ＣｕＭｏなどで形成されていても良い。ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。また、上面板電極２２１・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約２ｍｍである。
ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４としては、ＳｉＣ ＤＩＭＩＳＦＥＴ、ＳｉＣ ＴＭＩＳＦＥＴなどのＳｉＣ系パワーデバイス、あるいはＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）などのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＩＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。
第７の実施の形態に係るパワーモジュール２００においては、４チップ構成のＭＩＳＦＥＴＱ１は、金属フレーム３２1上に半田層などを介して配置された器部材１０1内の金属フレーム３２1上にチップ下接合層２を介して配置されている。更に、器部材１０1内には、樹脂層１４1が充填され、４チップ構成のＭＩＳＦＥＴＱ１を樹脂封止している。同様に、４チップ構成のＭＩＳＦＥＴＱ４は、金属フレーム３２4上に半田層などを介して配置された器部材１０4内の金属フレーム３２4上にチップ下接合層２を介して配置されている。更に、器部材１０4内には、樹脂層１４4が充填され、４チップ構成のＭＩＳＦＥＴＱ４を樹脂封止している。樹脂層１４1と樹脂層１４4は同一材料で形成される。尚、器部材１０1・１０4は、図２５および図２８に示す例では複数のＭＩＳＦＥＴＱ１・Ｑ４を内包しているが、複数のＭＩＳＦＥＴＱ１・Ｑ４をそれぞれ内包するように配置しても良い。
すなわち、器部材１０1・１０4に囲まれた金属フレーム３２1・３２4上には、半導体デバイスＱ１・Ｑ４が複数個配置されていても良い。
また、半導体デバイスＱ１・Ｑ４を取り囲む器部材１０1・１０4は、金属フレーム３２1・３２4上に半導体デバイスＱ１・Ｑ４毎に複数配置されていても良い。
第７の実施の形態に係るパワーモジュール２００の主要部は、第１の実施の形態と同様に、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイスＱ１・Ｑ４と、セラミックス基板８上に配置され、半導体デバイスＱ１・Ｑ４を囲む器部材１０1・１０4と、器部材１０1・１０4の内側に配置され、半導体デバイスＱ１・Ｑ４を封止する樹脂層１４1・１４4と、器部材１０1・１０4の外側および樹脂層１４1・１４4上に配置され、樹脂層１４1・１４4およびセラミックス基板８を封止する樹脂層１５とを備える。
第７の実施の形態に係るパワーモジュール２００においても器部材１０1・１０4は、金属リブ１０Ｍ、若しくは樹脂リブ１０Ｐで構成可能である。また、これらの金属リブ１０Ｍ、若しくは樹脂リブ１０Ｐは、半導体デバイスの周囲を連続した軌跡で配置されていても良く、或いは、金属フレーム上に複数個互いに離隔して配置されていても良い。
第７の実施の形態に係るパワーモジュール２００においても第１の実施の形態と同様の樹脂層１４・１５の材料を適用可能である。
また、第７の実施の形態に係るパワーモジュール２００においても第１の実施の形態およびその変形例１〜８と同様の金属リブ１０Ｍの構成を採用することができる。
また、第７の実施の形態に係るパワーモジュール２００においてもワイヤ配線の代わりに第３の実施の形態と同様のブロック端子電極を半導体デバイスに対して適用しても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第７の実施の形態に係るパワーモジュール２００においても第４の実施の形態と同様の中継用基板およびブロック端子電極を備えていても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第７の実施の形態に係るパワーモジュール２００においても第１〜第２の実施の形態と同様の製造方法を適用可能である。
また、第７の実施の形態に係るパワーモジュール２００においても、信頼性はリブ１０1・１０4の内側に配置される樹脂層（ソフトレジン）１４で保持可能であり、耐振動性・耐湿性はリブ１０1・１０4の外側および樹脂層（ソフトレジン）１４上に配置される樹脂層（ハードレジン）１５で保持可能である。
また、第７の実施の形態に係るパワーモジュール２００においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第７の実施の形態に係るパワーモジュール２００においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第７の実施の形態によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュールの具体例を説明する。もちろん、以下に説明するパワーモジュールにおいても、金属フレームにフレーム穴および器部材を形成し、器部材の内部と外側で封止材を変える構成を採用している。例えば、器部材の内側はソフトレジンを封止、器部材の外側は、ハードレジンを封止する。信頼性は器部材内側のソフトレジンで保持し、耐振動性・耐湿性は器部材外側のハードレジンで保持する。ケース付け無しでモジュール作製が可能となり、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができ、ケースなどの部材が不要となり、低コスト化可能である。
実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図２９（ａ）に示すように表され、ワンインワンモジュールのＩＧＢＴの模式的回路表現は、図２９（ｂ）に示すように表される。
図２９（ａ）には、ＭＩＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＩＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図２９（ｂ）には、ＩＧＢＴＱに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴＱの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。
また、実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現は、図３０に示すように表される。
実施の形態に係るパワーモジュール２０は、例えば、ワンインワンモジュールの構成を備える。すなわち、１個のＭＩＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＩＳＦＥＴ×５）搭載可能であり、それぞれのＭＩＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図３０に示すように、ＭＩＳＦＥＴＱに並列にセンス用ＭＩＳＦＥＴＱｓが接続される。センス用ＭＩＳＦＥＴＱｓは、ＭＩＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図３０において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＩＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図３１（ａ）に示すように表される。
図３１（ａ）に示すように、２個のＭＩＳＦＥＴＱ１・Ｑ４と、ＭＩＳＦＥＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＩＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＩＳＦＥＴＱ１のソース端子である。Ｇ４は、ＭＩＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＩＳＦＥＴＱ４のソース端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＩＧＢＴの模式的回路表現は、図３１（ｂ）に示すように表される。図３１（ｂ）に示すように、２個のＩＧＢＴＱ１・Ｑ４と、ＩＧＢＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３２（ａ）に示すように表され、ＩＧＢＴの模式的断面構造は、図３２（ｂ）に示すように表される。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３２（ａ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３２（ａ）では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＩＳＦＥＴで構成されているが、後述する図３６に示すように、ｎチャネル縦型ＳｉＣ ＴＭＩＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＩＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系のいずれかのパワーデバイスを採用可能である。
更には、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
同様に、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴは、図３２（ｂ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
図３２（ｂ）では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３３に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図３３に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図３２（ａ）或いは、図３３の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図３３に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０・２０Ｔに適用する半導体デバイス１１０Ａの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図３４に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図３４に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図３２（ｂ）或いは、図３４の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図３４に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
―ＳｉＣ ＤＩＭＩＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＤＩＭＩＳＦＥＴの模式的断面構造は、図３５に示すように表される。
実施の形態に係るパワーモジュールに適用可能なＳｉＣ ＤＩＭＩＳＦＥＴは、図３５に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３５では、半導体デバイス１１０は、ｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０が、ダブルイオン注入（ＤＩ）で形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３５に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
ＳｉＣ ＤＩＭＩＳＦＥＴは、図３５に示すように、ｐボディ領域１２８に挟まれたｎ-高抵抗層からなる半導体基板１２６内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETが形成される。また、ｐボディ領域１２８／半導体基板１２６間には、図３５に示すように、ボディダイオードＢＤが形成される。
―ＳｉＣ ＴＭＩＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＴＭＩＳＦＥＴの模式的断面構造は、図３６に示すように表される。
実施の形態に係るパワーモジュールに適用可能なＳｉＣ ＴＭＩＳＦＥＴは、図３６に示すように、ｎ層からなる半導体基板１２６Ｎと、半導体基板１２６Ｎの表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチの内にゲート絶縁膜１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧと、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３６では、半導体デバイス１１０は、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁膜１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧが形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３６に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４Ｕ上に配置される。
ＳｉＣ ＴＭＩＳＦＥＴでは、ＳｉＣ ＤＩＭＩＳＦＥＴのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETは形成されない。また、ｐボディ領域１２８／半導体基板１２６Ｎ間には、図２と同様に、ボディダイオードＢＤが形成される。
実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０の模式的回路構成において、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３７（ａ）に示すように表される。同様に、実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０Ａの模式的回路構成において、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３７（ｂ）に示すように表される。
実施の形態に係るパワーモジュールを電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ ＭＩＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(Ａ／ｓ)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図３８を参照して、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０について説明する。
図３８に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０と、ゲートドライブ部１５０に接続されたパワーモジュール部１５２と、３相交流モータ部１５４とを備える。パワーモジュール部１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０は、ＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、ＳｉＣ ＭＩＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＩＳＦＥＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２は、蓄電池（Ｅ）１４６が接続されたコンバータ１４８のプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ ＭＩＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
次に、図３９を参照して、半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０Ａについて説明する。
図３９に示すように、３相交流インバータ１４０Ａは、ゲートドライブ部１５０Ａと、ゲートドライブ部１５０Ａに接続されたパワーモジュール部１５２Ａと、３相交流モータ部１５４Ａとを備える。パワーモジュール部１５２Ａは、３相交流モータ部１５４ＡのＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０Ａは、ＩＧＢＴＱ１・Ｑ４、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２Ａは、蓄電池（Ｅ）１４６Ａが接続されたコンバータ１４８Ａのプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＩＧＢＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。さらに、ＩＧＢＴＱ１〜Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。
以上説明したように、本発明によれば、樹脂と金属フレームとの接着性が向上し、樹脂の剥離を抑制し、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールを提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＩＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュール作製技術に利用することができ、ＨＥＶ／ＥＶ向けのインバータ、産業機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１、１１０、１１０Ａ、Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＭＩＳＦＥＴ、ＩＧＢＴ）
２…チップ下接合層（チップ下半田層）
３、３２1、３２4、３２n…金属フレーム（銅箔）
５、７、９…銅箔
３Ｈ…フレーム穴
４、６、１９…ボンディングワイヤ
８…セラミックス基板
１０、１０Ｍ、１０Ｐ、１０1、１０4…リブ（器部材）
１１…器部材下接合層（半田層）
１２、１３、２１、２３…ブロック端子電極
１４、１４1、１４4…第１樹脂層（ソフトレジン）
１５…第２樹脂層（ハードレジン）
１６…基板下接合層（半田層）
１８…中継用基板
２０、２０Ａ、２０Ｔ、２００…パワーモジュール
２２1、２２4…上面板電極
２４1、２４4…信号基板
２５1、２５4…柱状電極
１００…ヒートシンク

Claims (9)

  1. セラミックス基板上に形成されている第１金属フレームと、
    前記第１金属フレーム上に配置された第１半導体デバイスと、
    平面視において、前記第１金属フレームの表面に、前記第１半導体デバイスの第１辺と平行になるように所定間隔をあけて複数形成されたフレーム穴と、
    前記第１金属フレームおよび前記第１半導体デバイスを覆うように形成された第１樹脂層と、
    前記セラミックス基板上に形成された第２金属フレームと、
    前記セラミックス基板の第１辺において、前記第２金属フレームの長手方向に向かって延びるように構成された第１リード端子と、
    前記セラミックス基板の第１辺と対向する第３辺において、長手方向に向かって延びるように構成された第２リード端子と、
    前記第１半導体デバイス上に形成された第１ブロック端子電極と、
    前記第１ブロック端子電極と前記第１リード端子を接続するように構成された第１上面板電極と、
    前記第２金属フレーム上に配置された第２半導体デバイスと、
    前記第２半導体デバイス上に形成された第２ブロック端子電極と、
    前記第２ブロック端子電極と前記第２リード端子を接続するように構成された第２上面板電極と、
    前記第１半導体デバイスおよび前記第２半導体デバイスを接続するように構成されたブロック端子電極と
    を備え、
    平面視において、前記第１リード端子および前記第２リード端子は、それぞれ前記セラミックス基板の対角線上に配置され、平面視において、前記第１リード端子および前記第２リード端子は、それぞれ円形状の穴が形成されており、
    前記第１ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記第１上面板電極に直接接続され、前記第２ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記第２上面板電極に直接接続され、
    前記ブロック端子電極は、前記フレーム穴を跨ぐように形成されていることを特徴とするパワーモジュール。
  2. 平面視において、前記フレーム穴は、前記第１半導体デバイスの第１辺、第２辺、第３辺および第４辺に沿って、それぞれと平行になるように前記第１金属フレームの表面に形成されていることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記フレーム穴は、前記第１金属フレームの裏面に到達しないように形成されていることを特徴とする請求項１または２に記載のパワーモジュール。
  4. 前記セラミックス基板の前記第１辺と直交する第２辺において、前記第１リード端子および前記第２リード端子と直交する方向に向かって延びるように構成された第１制御端子と、
    前記セラミックス基板の第２辺と対向する第４辺において、前記第１リード端子および前記第２リード端子と直交する方向に向かって延びるように構成された第２制御端子と
    をさらに備えることを特徴とする請求項１に記載のパワーモジュール。
  5. セラミックス基板上に形成されている第１金属フレームと、
    前記第１金属フレーム上に配置された第１半導体デバイスと、
    平面視において、前記第１金属フレームの表面に、前記第１半導体デバイスの第１辺と平行になるように所定間隔をあけて複数形成されたフレーム穴と、
    前記第１金属フレームおよび前記第１半導体デバイスを覆うように形成された第１樹脂層と、
    前記第１半導体デバイス上に形成された第１ブロック端子電極と、
    前記第１ブロック端子電極上に形成された上面板電極と
    を備え、
    前記第１ブロック端子電極の他端は、前記第１樹脂層から一面が露出した前記上面板電極に直接接続されているとともに、前記第１ブロック端子電極は、前記フレーム穴を跨ぐように形成されたことを特徴とするパワーモジュール。
  6. 前記第１金属フレーム上に配置された第３半導体デバイスと、
    前記第３半導体デバイス上に形成され、前記上面板電極と直接接続されるように形成された第２ブロック端子電極と
    をさらに備えることを特徴とする請求項５に記載のパワーモジュール。
  7. 前記第１半導体デバイスは、
    半導体基板と、
    前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された制御電極と、
    前記制御電極と接続されないように前記半導体基板上に形成された出力電極と
    を備えることを特徴とする請求項１に記載のパワーモジュール。
  8. 前記半導体基板は第１導電型を有し、
    前記半導体基板の表面付近に第２導電型を有するように形成された第１不純物領域と、
    第１導電型を有し、前記第１不純物領域に含まれるように形成された第２不純物領域と
    をさらに備えることを特徴とする請求項７に記載のパワーモジュール。
  9. 前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項８に記載のパワーモジュール。
JP2018040380A 2018-03-07 2018-03-07 パワーモジュール Active JP6630762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018040380A JP6630762B2 (ja) 2018-03-07 2018-03-07 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018040380A JP6630762B2 (ja) 2018-03-07 2018-03-07 パワーモジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014015133A Division JP6305778B2 (ja) 2014-01-30 2014-01-30 パワーモジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018093235A JP2018093235A (ja) 2018-06-14
JP6630762B2 true JP6630762B2 (ja) 2020-01-15

Family

ID=62566365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018040380A Active JP6630762B2 (ja) 2018-03-07 2018-03-07 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6630762B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103907165B (zh) * 2011-11-04 2017-04-12 丰田自动车株式会社 功率模块、电力转换装置及电动车辆
JP6028793B2 (ja) * 2012-03-15 2016-11-16 富士電機株式会社 半導体装置
JP2013235882A (ja) * 2012-05-07 2013-11-21 Mitsubishi Electric Corp 半導体装置
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP6305778B2 (ja) * 2014-01-30 2018-04-04 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2018093235A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
JP6338937B2 (ja) パワーモジュールおよびその製造方法
JP6280265B2 (ja) パワーモジュール半導体装置
JP6371610B2 (ja) パワーモジュールおよびその製造方法
US10366957B2 (en) Semiconductor device
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
EP3321962B1 (en) Power module and inverter device
EP3026701B1 (en) Power module and manufacturing method thereof
JP6077773B2 (ja) パワーモジュール半導体装置
WO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
CN104064529A (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
JP6305778B2 (ja) パワーモジュールおよびその製造方法
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JP6630762B2 (ja) パワーモジュール
JP7145190B2 (ja) チップパッケージング構造およびその製造方法
JP7155748B2 (ja) 半導体装置
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP2019067950A (ja) 半導体装置の製造方法
KR20230092516A (ko) 양면 방열 전력반도체모듈 및 그 제조방법
JP2019140398A (ja) パワーモジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191209

R150 Certificate of patent or registration of utility model

Ref document number: 6630762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250