JP6028793B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6028793B2
JP6028793B2 JP2014504743A JP2014504743A JP6028793B2 JP 6028793 B2 JP6028793 B2 JP 6028793B2 JP 2014504743 A JP2014504743 A JP 2014504743A JP 2014504743 A JP2014504743 A JP 2014504743A JP 6028793 B2 JP6028793 B2 JP 6028793B2
Authority
JP
Japan
Prior art keywords
conductive
block
conductive pattern
fixed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014504743A
Other languages
English (en)
Other versions
JPWO2013136895A1 (ja
Inventor
瑶子 中村
瑶子 中村
典弘 梨子田
典弘 梨子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2013136895A1 publication Critical patent/JPWO2013136895A1/ja
Application granted granted Critical
Publication of JP6028793B2 publication Critical patent/JP6028793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、パワー半導体モジュールなどの半導体装置に関する。
図１１は、特許文献１に記載の構造と類似の構造をした従来の半導体装置の要部断面図である。従来の半導体装置であるパワー半導体モジュールは、絶縁基板１０１とこの絶縁基板１０１の表裏に形成される銅回路パターン１０２ａ，１０２ｂで構成される導電パターン付絶縁基板であるＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板１０４を備える。また、このパワー半導体モジュールは、ＤＣＢ基板１０４の銅回路パターン１０２ａに拡散接合等で固着する銅ブロック１０３ａと、ＤＣＢ基板１０４の銅回路パターン１０２ｂに拡散接合等で固着する銅ブロック１０３ｂを備える。さらに、このパワー半導体モジュールは、銅ブロック１０３ａ上に半田などの接合材１０５で裏面が固着する半導体チップ１０６と、半導体チップ１０６の上面電極に半田などの接合材１０７で固着する導電ポスト１０８と、この導電ポスト１０８を有するプリント基板１０９とを備える。さらにまた、このパワー半導体モジュールは、前記の半導体チップ１０６およびＤＣＢ基板１０４およびプリント基板１０９を封止する封止樹脂１１１を備える。符号１１０は、外部導出端子を示す。
また、特許文献２では、ＤＣＢ基板にパワー半導体チップを半田接合するときに、セラミック基板との境界部分に沿う導体パターンの縁部に複数の応力緩和用のディンブルを設けることが記載されている。
さらに、特許文献３では、放熱基体に繰り返し与えられる熱応力を低減するために、回路部材と支持基体を接合するための金属層の外周縁部に平面視で凹凸を形成することが記載されている。
さらにまた、特許文献４では、セラミックス基板に銅板等の金属板を、直接接合法や活性金属法等で接合して構成したセラミックス回路基板において、銅板の接合面と反対面側の外周縁部内側に、例えば外周縁部に沿って所定の間隔で直線状に不連続な溝を形成している。こうすることで、冷熱サイクルが付加された場合等においても、セラミックス基板のクラック発生や強度低下を有効に防止することができることが記載されている。
特開２００９−６４８５２号公報 特開２００９−９４１３５号公報 特開２００９−８８１７６号公報 特開平８−２７４４２３号公報
樹脂封止型半導体においては、内蔵される部材との樹脂密着性が信頼性に大きく影響を与える。図１１の構造においては、ＤＣＢ基板１０４を構成するセラミックからなる絶縁基板１０１と、銅で形成される銅回路パターン１０２ａ，１０２ｂとの線膨張率差が原因となり、絶縁基板１０１近傍の銅回路パターン１０２ａ，１０２ｂと封止樹脂１１１の間で応力が発生し、ＤＣＢ基板１０４と封止樹脂１１１との間に剥離が生じるという課題があった。
半導体チップ１０６が搭載されるＤＣＢ基板１０４と封止樹脂１１１との間に剥離が進行した場合、半導体チップ１０６と銅ブロック１０３ａとの接合部にも応力が集中し、接合部劣化が発生して、故障の原因となる。
特に、銅回路パターン１０２ａと封止樹脂１１１との間に生じた剥離が絶縁基板１０１にまで進展すると、絶縁不良が発生する。また、封止樹脂１１１が絶縁基板１０１とのみ密着し、銅回路パターン１０２ａから剥離している状態でも、銅回路パターン１０２ａ近傍の絶縁基板１０１に応力が集中するため、絶縁基板１０１にクラックが発生し、同様に絶縁不良となる。
さらに、近年適用が進むＳｉＣ（炭化珪素）デバイス等のＷＢＧ（ワイドバンドギャップ）素子を搭載したパワー半導体モジュールでは、動作温度範囲が従来のＳｉ（シリコン）デバイスを搭載したパワー半導体モジュールと比べ高くなっており、Ｓｉデバイスを搭載したパワー半導体モジュール以上（Ｔｊｍａｘ≧１７５℃）の高温駆動となる。そのような場合、さらに熱応力が増大するため、前記のような封止樹脂１１１の剥離が起こりやすくなることが想定され、信頼性の低下が懸念される。
前記の特許文献１〜特許文献４では、銅ブロックの周囲の銅回路パターンの銅の平均の体積を銅ブロックから外に向って小さくすることで、銅回路パターンと絶縁基板との線膨張率差を緩やかにして、熱応力集中を回避し、樹脂の剥離を生じにくくすることについては記載されていない。
この発明の目的は、前記の課題を解決して、樹脂封止型パワー半導体モジュールなどの半導体装置において、封止樹脂の密着性を保持し、モジュールの信頼性および寿命を向上させることができる半導体装置を提供することにある。
前記の目的を達成するために、本発明は、導電パターン付絶縁基板（例えば、ＤＣＢ基板など）と、該導電パターン付絶縁基板の導電パターン（例えば、回路パターンなど）上に固着された導電ブロック（例えば、銅ブロックなど）と、該導電ブロック上に固着された半導体チップと、該半導体チップ上に固着された導電ポストを備えるプリント基板と、これらを封止する樹脂（封止樹脂）とを備えている半導体装置において、前記導電ブロックが固着した箇所の周囲の前記導電パターンに、該導電ブロックから外に向って単位面積あたりの個数が増加するように穿設穴を配置して、前記導電パターンの前記導電ブロックが固着した箇所の周囲全体が、該導電ブロックの端部から外に向って単位面積あたりの平均の導電膜の体積を減少するような断面形状を有している構成とする。
また、本発明は、導電パターン付絶縁基板と、該導電パターン付絶縁基板の導電パターン上に固着された導電ブロックと、該導電ブロック上に固着された半導体チップと、該半導体チップ上に固着された導電ポストを備えるプリント基板と、これらを封止する樹脂とを備えている半導体装置において、
前記導電ブロックが固着した箇所の周囲の前記導電パターンに、該導電ブロックから外に向って単位長さあたりの本数が増加する環状の穿設溝を配置して、前記導電パターンの前記導電ブロックが固着した箇所の周囲全体が、該導電ブロックの端部から外に向って単位面積あたりの平均の導電膜の体積を減少するような断面形状を有している構成とする。
また、本発明によれば、前記穿設穴もしくは前記環状の穿設溝の底部を、前記導電膜により塞いでもよい。
また、本発明によれば、前記導電パターン付絶縁基板の表（おもて）面側に前記導電パターンが接合され、該導電パターン上に前記導電ブロックおよび前記半導体チップが順に固着されており、かつ、前記導電パターン付絶縁基板の裏面側に他の導電パターンが接合され、該他の導電パターン上に他の導電ブロックが固着されており、前記他の導電ブロックの一の主面が前記樹脂から露出しているとよい。
また、本発明によれば、前記導電パターンおよび他の導電パターンが金属膜であり、前記導電ブロックおよび他の導電ブロックが金属ブロックであるとよい。また、本発明によれば、前記他の導電パターンに穿設穴が形成されているとよい。
本発明によれば、導電ブロックが固着した導電パターン付絶縁基板の導電パターンにおいて、導電ブロックが固着した箇所の周囲の導電パターンの単位面積あたりの平均の体積を導電ブロックから外に向って減少させるように配置したことで、導電パターン付絶縁基板と封止樹脂の密着性を向上させ、半導体装置の信頼性および寿命を向上させることができる。
本発明の第１実施例における半導体装置の要部断面図である。 図１のＤＣＢ基板の要部平面図である。 穿設穴を増やした場合のＤＣＢ基板の要部平面図である。 本発明の第２実施例における半導体装置のＤＣＢ基板の要部平面図である。 穿設穴の平面形状が矩形の場合のＤＣＢ基板の要部平面図である。 本発明の第３実施例における半導体装置のＤＣＢ基板の要部平面図である。 環状の穿設溝の幅を外に向って広くした場合のＤＣＢ基板の要部平面図である。 穿設穴１２ｈもしくは環状の穿設溝１２ｊを貫通させずに薄い銅層を底部に残した構造とした場合のＤＣＢ基板の要部断面図である。 本発明の第４実施例における半導体装置のＤＣＢ基板の要部平面図（ａ）および（ｂ）要部断面図である。 図９のスロープ状銅回路パターン１４を階段状銅回路パターン１５とした場合のＤＣＢ基板の要部断面図である。 特許文献１に記載の構造と類似の構造をした従来の半導体装置の要部断面図である。
本発明を実施するための形態のポイントは、銅ブロックの周囲の銅回路パターンの銅の単位面積あたりの平均の体積を外に向って小さくすることで、銅回路パターンと絶縁基板との線膨張率差を緩やかにして、熱応力集中を回避し、樹脂の剥離を生じにくくすることである。平均の体積を減少させる方法としては、穿設穴の配置密度や、環状の穿設溝の占める面積、厚さなどを変える方法がある。また、穿設穴や環状の穿設溝を形成することでアンカー効果が出てきて、さらに樹脂の剥離が生じにくくなる。実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、本発明の第１実施例における半導体装置の要部断面図である。
図２は、図１のＤＣＢ基板の要部平面図である。
図１において、半導体装置である半導体パワーモジュールは、絶縁基板１とこの絶縁基板１の表裏に形成される銅回路パターン２ａ，２ｂで構成される導電パターン付絶縁基板であるＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板４を備える。また、この半導体パワーモジュールは、ＤＣＢ基板４の銅回路パターン２ａに拡散接合等で固着する銅ブロック３ａと、ＤＣＢ基板４の銅回路パターン２ｂに拡散接合等で固着する銅ブロック３ｂを備える。さらに、この半導体パワーモジュールは、銅ブロック３ａ上に半田などの接合材５で裏面が固着する半導体チップ６と、半導体チップ６の上面電極に半田などの接合材７で固着する導電ポスト８と、この導電ポスト８を有するプリント基板９とを備える。さらにまた、この半導体パワーモジュールにおいて、銅ブロック３ａとプリント基板９にはそれぞれ、外部導出端子１０が、図示しない接合材により固着されている。さらにまた、この半導体パワーモジュールは、前記の半導体チップ６およびＤＣＢ基板４およびプリント基板９を封止する封止樹脂１１を備える。封止樹脂１１からは、外部導出端子１０の端部と銅ブロック３ｂの一の主面が露出している。
図２に示すように、銅回路パターン２ａには、平面視したときの断面形状が円形であり、絶縁基板１の表面の位置まで開口した小さな穿設穴１２ａが複数配置されている。これらの穿設穴１２ａは、銅ブロック３ａの端部から外に向かって離れるにつれて、単位面積あたりの個数を増やすように配置することで、銅回路パターン２ａの単位面積あたりの銅膜の体積を外に向かって減少させている。
このように、銅回路パターン２ａに形成される穿設穴１２ａの数を銅ブロック３ａから外に向かって離れるにつれて増加させることで、銅膜の平均の体積密度は外に向って減少する。平均の体積密度とは、銅ブロックを一周する穿設穴１２ａの中央線２０の長さをＬ、所定の幅（例えば、穿設穴の直径の１倍超の幅）をＷ、環状の帯の面積Ｓ１、穿設穴１２ａの面積をＳ２、環状の面積Ｓ１に存在する穿設穴１２ａの数をｎ、環状の面積Ｓ１に存在する穿設穴１２ａの総面積をＳ３、銅の平均の面積密度Ｓｏとしたとき、Ｓ１＝Ｌ×Ｗ、Ｓ３＝Ｓ２×ｎであり、Ｓｏ＝（Ｓ１−Ｓ３）／Ｓ１となる。この平均の面積密度Ｓｏを銅ブロックから外に向って小さくする。このＳｏに銅回路パターン２ａの厚さｔを掛けたもの（Ｓｏ×ｔ）が平均の体積密度Ｖｏとなり、この平均の体積密度Ｖｏを銅ブロック３ａから外に向って離れるにつれて小さくする。
樹脂封止することにより、銅回路パターン２ａに形成される穿設穴１２ａに樹脂１１が充填され硬化する。樹脂１１が硬化することで、樹脂１１と部材（例えば、銅回路パターン２ａ）の化学的結合による接着に加え、穿設穴１２ａに樹脂１１が充填された後に硬化することで、物理的に剥がれにくくなる（アンカー効果）。
さらに、ＤＣＢ基板４全体では、見かけ上の穿設穴１２ａが多い部分は銅回路パターン部分の面積（または体積）が小さくなり、絶縁基板１を形成するセラミックに占める銅回路パターンの銅膜の体積が小さくなる。そのため、銅回路パターンの線膨張率は絶縁基板に近くなる。また、穿設穴１２ａが少ない部分は銅回路パターン２ａの面積（または体積）が大きく、セラミックに占める銅回路パターンの銅の体積が大きくなり、銅回路パターンの線膨張率は銅に近くなる。
そのため、セラミック付近（銅ブロック３ａから外の方へ離れた箇所の銅回路パターン２ａ）の銅の面積（または体積）を小さくし、銅ブロック３ａ付近の銅の面積（または体積）を大きくすることで、銅回路パターン２ａと絶縁基板１であるセラミックの線膨張率差が緩やかとなり、熱源となる半導体チップ周辺での、熱による絶縁基板近傍の銅回路パターンと封止樹脂の間の応力集中を回避できる。その結果、穿設穴１２ａのアンカー効果と相まって樹脂１１の剥離が防止される。また、セラミックの割れによる絶縁不良が抑制されて、高い信頼性を実現することができる。
尚、図１には図示していないが、半導体チップ６が搭載されない裏面側の銅回路パターン２ｂにも、同様に穿設穴を形成してもよい。半導体装置は銅ブロック３ｂの一の主面が冷却器に接触するように使用され、銅ブロック３ｂの周辺は、半導体チップ６が固着した銅ブロック３ａの周辺に比べれば低温となるが、銅回路パターン２ｂの絶縁基板１に占める面積が大きい場合には、銅回路パターン２ａ，２ｂ両方に形成することにより銅回路パターン２ａ，２ｂと絶縁基板１の線膨張率差を全体として小さくでき、さらに信頼性を向上できる。
また、図３に示すように、穿設穴１２ａの個数を増やすことでアンカー効果が増進され、一層樹脂１１の剥離が防止される。
＜実施例２＞
図４は、本発明の第２実施例における半導体装置の要部平面図である。この図は半導体装置を構成するＤＣＢ基板４の要部平面図である。この平面図は図２に相当する平面図である。
図２との違いは、単位面積あたりの個数をほぼ同じにして穿設穴１２ｂのそれぞれの大きさ（断面の面積）を変えた点である。銅ブロック３ａ近傍で穿設穴１２ｂを小さくし、離れた箇所の穿設穴１２ｂを大きくすることで、実施例１と同様の効果が得られる。
尚、実施例１、実施例２ともに穿設穴１２ａ，１２ｂの形状は円形であるが、これに限られるものではなく、図５に示すような矩形の穿設穴１２ｃ等にしても構わない。また、矩形と円形の組み合わせでも構わない。
＜実施例３＞
図６は、本発明の第３実施例における半導体装置の要部平面図である。この図は半導体装置を構成するＤＣＢ基板４の要部平面図である。この平面図は図２に相当する平面図である。
図２との違いは、形成する穿設穴１２ａを環状の穿設溝１２ｄに変えた点である。環状の穿設溝１２ｄの、銅ブロック３ａから外に向かう方向における単位長さあたりの本数を外に向かって密にする（大きくする）ことで、銅ブロックから離れたセラミック付近の銅の面積を小さくし、銅ブロック付近の銅の面積を大きくすることで、実施例１と同様の効果が得られる。図７に示すように、穿設溝１２ｅのそれぞれの幅を外に向って広くしても同様の効果が得られる。また、図示しないが、環状の穿設溝１２ｄ，１２ｅは、環状によらず途中で途切れた形状等でもよく、部分的に穿設溝が形成されている箇所があっても構わない。
前記実施例１〜実施例３において、図８の断面図に示すように、穿設穴１２ｈもしくは環状の穿設溝１２ｊを絶縁基板１の表面の位置まで貫通させないで薄い銅層を底部１３に残した構造としても同様の効果が得られる。また、残す銅層の厚さを銅ブロック３ａから外に向って徐々に薄くしても同様の効果が得られる。
＜実施例４＞
図９は、本発明の第４実施例における半導体装置のＤＣＢ基板の要部平面図（ａ）および要部断面図（ｂ）である。図２との違いは、穿設穴を形成するのではなく、銅回路パターン２ａの厚さを変えた点である。厚さを外に向って一定の割合で徐々に薄くしたスロープ状銅回路パターン１４により、同様の効果が得られる。また、図１０のようにスロープ状でなく階段状に薄くした階段状銅回路パターン１５にしても同様の効果が得られる。また、図示しないが、この構造に穿設穴もしくは環状の穿設溝を均一に配置すると、アンカー効果が発生するため、樹脂１１の密着性はさらに向上する。
１ 絶縁基板
２ａ，２ｂ 銅回路パターン
３ａ，３ｂ 銅ブロック
４ ＤＣＢ基板
５，７ 接合材
６ 半導体チップ
８ 導電ポスト
９ プリント基板
１０ 外部導出端子
１１ 封止樹脂
１２ａ，ｂ，ｃ 穿設穴
１２ｄ，１２ｅ 環状の穿設溝
１２ｈ 底面がある穿設穴
１２ｊ 底面がある環状の穿設溝
１３ 底部
１４ スロープ状銅回路パターン
１５ 階段状銅回路パターン

Claims (7)

  1. 導電パターン付絶縁基板と、該導電パターン付絶縁基板の導電パターン上に固着された導電ブロックと、該導電ブロック上に固着された半導体チップと、該半導体チップ上に固着された導電ポストを備えるプリント基板と、これらを封止する樹脂とを備えている半導体装置において、
    前記導電ブロックが固着した箇所の周囲の前記導電パターンに、該導電ブロックから外に向って単位面積あたりの個数が増加するように穿設穴を配置して、前記導電パターンの前記導電ブロックが固着した箇所の周囲全体が、該導電ブロックの端部から外に向って単位面積あたりの平均の導電膜の体積を減少するような断面形状を有している半導体装置。
  2. 導電パターン付絶縁基板と、該導電パターン付絶縁基板の導電パターン上に固着された導電ブロックと、該導電ブロック上に固着された半導体チップと、該半導体チップ上に固着された導電ポストを備えるプリント基板と、これらを封止する樹脂とを備えている半導体装置において、
    前記導電ブロックが固着した箇所の周囲の前記導電パターンに、該導電ブロックから外に向って単位長さあたりの本数が増加する環状の穿設溝を配置して、前記導電パターンの前記導電ブロックが固着した箇所の周囲全体が、該導電ブロックの端部から外に向って単位面積あたりの平均の導電膜の体積を減少するような断面形状を有している半導体装置。
  3. 前記穿設穴の底部が、前記導電膜により塞がれていることを特徴とする請求項１に記載の半導体装置。
  4. 前記環状の穿設溝の底部が、前記導電膜により塞がれていることを特徴とする請求項２に記載の半導体装置。
  5. 前記導電パターン付絶縁基板の表面側に前記導電パターンが接合され、該導電パターン上に前記導電ブロックおよび前記半導体チップが順に固着されており、かつ、前記導電パターン付絶縁基板の裏面側に他の導電パターンが接合され、該他の導電パターン上に他の導電ブロックが固着されており、
    前記他の導電ブロックの一の主面が前記樹脂から露出していることを特徴とする請求項１に記載の半導体装置。
  6. 前記導電パターンおよび他の導電パターンが金属膜であり、前記導電ブロックおよび他の導電ブロックが金属ブロックであることを特徴とする請求項５に記載の半導体装置。
  7. 前記他の導電パターンに穿設穴が形成されている請求項５に記載の半導体装置。
JP2014504743A 2012-03-15 2013-02-12 半導体装置 Active JP6028793B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012058729 2012-03-15
JP2012058729 2012-03-15
PCT/JP2013/053292 WO2013136895A1 (ja) 2012-03-15 2013-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013136895A1 JPWO2013136895A1 (ja) 2015-08-03
JP6028793B2 true JP6028793B2 (ja) 2016-11-16

Family

ID=49160814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014504743A Active JP6028793B2 (ja) 2012-03-15 2013-02-12 半導体装置

Country Status (5)

Country Link
US (1) US9648732B2 (ja)
EP (1) EP2827364B1 (ja)
JP (1) JP6028793B2 (ja)
CN (1) CN104170075B (ja)
WO (1) WO2013136895A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
KR20150072898A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
WO2015182284A1 (ja) * 2014-05-30 2015-12-03 富士電機株式会社 半導体装置
JP6369228B2 (ja) 2014-08-29 2018-08-08 富士電機株式会社 半導体装置
JP6252412B2 (ja) * 2014-09-10 2017-12-27 三菱電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6601038B2 (ja) * 2015-07-28 2019-11-06 株式会社デンソー 回転電機の製造方法
JP6604184B2 (ja) * 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
DE112017001838T5 (de) 2016-04-04 2018-12-20 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
CN108346649B (zh) * 2017-01-24 2021-03-02 比亚迪半导体股份有限公司 一种半桥功率模块及其制造方法
CN110313064A (zh) 2017-03-23 2019-10-08 株式会社东芝 陶瓷金属电路基板及使用了该陶瓷金属电路基板的半导体装置
JP6630762B2 (ja) * 2018-03-07 2020-01-15 ローム株式会社 パワーモジュール
JP6574019B2 (ja) * 2018-04-25 2019-09-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102021125557A1 (de) * 2021-10-01 2023-04-06 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
DE102022129493A1 (de) 2022-11-08 2024-05-08 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung von Metall-Keramik-Substraten

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JP2913247B2 (ja) * 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JP3192911B2 (ja) 1995-03-30 2001-07-30 株式会社東芝 セラミックス回路基板
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
US6670216B2 (en) * 2001-10-31 2003-12-30 Ixys Corporation Method for manufacturing a power semiconductor device and direct bonded substrate thereof
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4345686B2 (ja) * 2005-02-22 2009-10-14 三菱マテリアル株式会社 絶縁回路基板およびパワーモジュール
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP2009088176A (ja) 2007-09-28 2009-04-23 Kyocera Corp 放熱基体およびこれを用いた電子装置
JP5056325B2 (ja) 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP5083226B2 (ja) * 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法
JP5527330B2 (ja) * 2010-01-05 2014-06-18 富士電機株式会社 半導体装置用ユニットおよび半導体装置

Also Published As

Publication number Publication date
EP2827364A4 (en) 2015-11-18
US20140347836A1 (en) 2014-11-27
JPWO2013136895A1 (ja) 2015-08-03
CN104170075A (zh) 2014-11-26
WO2013136895A1 (ja) 2013-09-19
EP2827364B1 (en) 2019-11-27
US9648732B2 (en) 2017-05-09
EP2827364A1 (en) 2015-01-21
CN104170075B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
JP6028793B2 (ja) 半導体装置
US8441121B2 (en) Package carrier and manufacturing method thereof
JP4984485B2 (ja) 半導体装置
JP6210818B2 (ja) 半導体装置およびその製造方法
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US8415780B2 (en) Package carrier and manufacturing method thereof
JP6370257B2 (ja) 半導体装置
JP2012243890A (ja) 半導体装置およびその製造方法
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP7006812B2 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JP2008277654A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
WO2017006391A1 (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP2017011216A (ja) 回路基板および電子装置
CN111937127B (zh) 功率半导体芯片上的材料减少的金属板
JP2011096830A (ja) 半導体装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2002222998A (ja) 光半導体素子
JP2008277595A (ja) 半導体装置およびその製造方法
KR101910587B1 (ko) 광디바이스용 단위 기판 및 원판
JP2016111255A (ja) 半導体装置の製造方法
JP2016033952A (ja) 半導体装置およびその製造方法
JP2008251596A (ja) プリント配線基板の配線パターン

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6028793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250