JP2002299495A - 半導体回路基板 - Google Patents

半導体回路基板

Info

Publication number
JP2002299495A
JP2002299495A JP2001099534A JP2001099534A JP2002299495A JP 2002299495 A JP2002299495 A JP 2002299495A JP 2001099534 A JP2001099534 A JP 2001099534A JP 2001099534 A JP2001099534 A JP 2001099534A JP 2002299495 A JP2002299495 A JP 2002299495A
Authority
JP
Japan
Prior art keywords
copper pattern
insulating substrate
semiconductor circuit
circuit board
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001099534A
Other languages
English (en)
Inventor
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001099534A priority Critical patent/JP2002299495A/ja
Publication of JP2002299495A publication Critical patent/JP2002299495A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

(57)【要約】 【課題】銅パターンと絶縁基板の熱膨張係数差による熱
応力が小さく、銅パターンと絶縁基板の接合界面の剥離
や絶縁基板2の割れが生じ難く、銅パターン層が厚く、
耐ヒートサイクル性に優れた高い信頼性を有する半導体
回路基板を提供すること。 【解決手段】絶縁基板2上に銅パターン7が固着し、銅
パターン2上にはんだ4を介して半導体チップが固着す
る。銅パターン7には銅パターン表面に応力吸収目的の
溝8を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体回路基板に係
り、配線抵抗低減のために導電部の銅パターンを厚くし
ても冷熱サイクルに対する耐性を維持でき、絶縁基板と
銅パターンの剥離及び絶縁基板の割れの無い、信頼性に
優れた半導体回路基板に関する。
【0002】
【従来の技術】従来の技術では、図3に示すように導電
部である銅パターン1と絶縁部であるアルミナ等の絶縁
基板2とを直接接合法(DBC法)や活性金属接合法等
により接合した半導体回路基板60を使用している。半
導体回路基板60は各種電気・電子部品の実装に使用さ
れるが、特にIGBT等のパワーモジュールでは、発熱
体である半導体チップ3が、直接、半導体回路基板60
の表面に実装されるので、半導体チップ3から発生する
熱により半導体回路基板の温度は150℃近くまで上昇
する。半導体チップ3は導電部である銅パターン1には
んだ4等を用いて接合されており、半導体チップ3で発
生した熱は銅パターン1を通じて絶縁基板2および図示
しない銅ベースや冷却フィン等に伝導させ冷却を行う。
【0003】
【発明が解決しようとする課題】図3に示すように半導
体チップ3が発する熱により銅パターン1と絶縁基板2
との接合界面5に応力が生じる。これは銅パターン1と
絶縁基板2の熱膨張係数が大きく違うことによるもので
あり、銅パターン材料である銅の熱膨張係数は絶縁基板
材料(例えばアルミナなど)の熱膨張係数よりも大き
く、高温時には図4に示すように銅パターン1の膨張量
の方が絶縁基板2の膨張量よりも大きいため接合界面に
図に示した矢印の方向のせん断力応力が生じる。また低
温時にはこの逆で、図5に示すように絶縁基板2よりも
銅パターン1の方の収縮量が大きいため、図5に示した
矢印の方向のせん断応力が生じる。
【0004】半導体回路基板60を用いた装置のスイッ
チングや使用環境温度の変化による冷熱繰り返しによ
り、銅パターン1と絶縁基板2の接合面5には繰り返し
応力が加わり、接合端部に生じる集中応力により接合端
部にクラックが生じ、さらには同パターン1と絶縁基板
2の接合面5(界面)に剥離が生じる。すなわち熱応力
による疲労破壊が生じ、図示しない銅ベースや冷却フィ
ン等への熱伝導ができないという問題が生ずる。
【0005】さらに、半導体チップ本体の温度はスイッ
チング損失やスイッチング速度,耐圧等のチップ性能に
影響し、温度を低く維持することが大変重要である。半
導体チップの性能を充分に発揮するには半導体チップ及
びパッケージ全体の効率よい冷却が必要であり、銅パタ
ーン1と絶縁基板2は高い接合信頼性を持っている必要
がある。特に、機器の小型化のためのパッケージ寸法の
小型化及びパッケージ内の半導体チップの高密度実装で
は放熱性能が非常に重要な技術となる。また、半導体パ
ッケージの電力損失はなるべく小さく抑える必要がある
が、銅パターン1の配線抵抗による電力損失が問題とな
る。銅パターンを厚くすることで配線抵抗の低減が可能
となるが、銅パターン1を厚くすることで銅パターン1
と絶縁基板2との接合界面5に生ずる熱応力が増大し、
耐ヒートサイクル性が落ちるという問題がある。銅パタ
ーンによる配線に替え、空中配線による太線化が考えら
れるが、パッケージ寸法、特にパッケージの高さが設計
上決められている場合には空中配線ができず、銅パター
ンによる配線構造を取るしかない。
【0006】本発明の目的は、前記の課題を解決して、
冷熱繰り返し時の銅パターン1と絶縁基板2の熱膨張係
数差による熱応力を低減し、銅パターン1と絶縁基板2
の接合面5(界面)の剥離や絶縁基板2の割れが生じる
ことがなく、損失電力低減のための配線抵抗低減目的で
銅パターン層の厚さを厚くしても、耐ヒートサイクル性
に優れた高い信頼性を有する半導体回路基板を提供する
ことにある。
【0007】
【課題を解決するための手段】前記の目的を達成するた
めに、絶縁基板と、該絶縁基板上に、一方の面を固着し
た配線導体とからなる半導体回路基板であって、前記配
線導体の他方の面に溝を形成する構成とする。また、絶
縁基板と、該絶縁基板上に、一方の面を固着した配線導
体からなる半導体回路基板であって、前記配線導体の一
方の面の前記絶縁基板との固着箇所と、前記絶縁基板の
前記配線導体との固着箇所とがそれぞれ凹凸を有し、前
記配線導体の凹凸と、前記絶縁基板の凹凸が嵌合して固
着するとよい。
【0008】また、前記配線導体の凹凸と前記絶縁基板
の凹凸は前記固着箇所の端部に設けるとよい。また、前
記溝の合計体積が、前記配線導体の全体積に対して、1
0%以上で、50%以下であるとよい。前記のように、
配線導体の表面に溝を設け、この部分で配線導体と絶縁
基板2の熱膨張係数差により発生した熱応力を吸収す
る。
【0009】
【発明の実施の形態】図1は、本発明の第1実施例の半
導体回路基板の要部断面図である。半導体回路基板50
は、銅パターン7(配線導体のこと)と絶縁基板2で構
成される。絶縁基板2上に銅パターン7が固着し、銅パ
ターン2上にはんだ4を介して半導体チップが固着す
る。
【0010】銅パターン7には銅パターン表面に応力吸
収目的の溝8が設けてある。半導体チップ3で生じた熱
は、ハンダ4を介して銅パターン7に伝導し、さらに、
絶縁基板2に伝導する。その後、熱は絶縁基板下部に設
置した図示しない銅ベース及び図示しない冷却装置等に
伝導し、冷却される。銅パターン7に設けた溝8は、巾
5mm×厚さ0.3mmの銅パターンでは例えば溝の幅
Wは1mmで溝と溝の間隔を1mmとし、深さTは例え
ば0.15mmとして、銅パターン7の全体積に対し
て、複数個の溝8の合計体積が40%になるようにし
た。また、溝の形状がストライブ状の場合、その溝1個
の体積は、W×T×奥行き(紙面に垂直方向の長さ)と
なる。
【0011】尚、図6に示すように、溝8の平面形状
は、ストライプ状、円形状、多角形状、リング状などで
ある。また、溝8は、銅パターン7全面に、ほぼ均等に
形成される。熱膨張係数は、絶縁基板材料(例えばアル
ミナ等)よりも銅パターン7の方が大きいので、熱高温
時においては銅パターン7は絶縁基板2よりも熱膨張量
が大きく、銅パターン7と絶縁基板2との接合面5(界
面)に応力が生じるが、銅パターン7に設けた溝8の部
分には膨張に寄与する材料が無く、さらにこの空隙によ
り銅パターン7の熱膨張による変形が吸収されることに
より、銅パターン7と絶縁基板2との接合界面5に生ず
る応力が緩和される。これにより、スイッチングや使用
環境温度の変化による冷熱繰り返しに対し、銅パターン
7と絶縁基板2との接合面5からの剥離及び絶縁基板2
のクラックの発生は無く、耐ヒートサイクル性に優れた
信頼性の高い半導体回路基板とすることができる。
【0012】また、前記した銅パターン7に設けた溝8
の幅Wおよび深さTの寸法は、銅パターン7のシート抵
抗値が1mΩ/□程度になるようにしながら、溝8の合
計体積を銅パターン7の全体積の10%から50%にな
るように決めるとよい。溝8の体積が10%未満となる
と、銅パターン7の体積が大きくなり、銅パターン7と
絶縁基板2との接合界面5の応力は大きくなる。そのた
め、接合界面5からの剥離や絶縁基板2のクラックの発
生が起こる。一方、溝8の合計体積が銅パターン7の全
体積の50%を超すと1mΩ/□程度のシート抵抗値を
確保する銅パターン7の体積(厚さ)が大きくなり過ぎ
て好ましくない。
【0013】図2は、本発明の第2実施例の半導体回路
基板の要部断面図である。図2に示す半導体回路基板5
0では、銅パターン9に第1実施例で述べた銅パターン
7と同様の応力緩和目的の溝8が設置されており、さら
に、絶縁基板11と固着する銅パターン9の接合面5に
溝10を形成し、表面を凹凸にして、その凹凸と、噛み
合うように絶縁基板11の固着面も凹凸にして、互いに
噛み合わせて、銅パターン9と絶縁基板11を接合面5
で固着する。
【0014】このように、銅パターン9の接合面5にも
溝10を形成することで、溝8、10の合計体積を増や
すことができるために、銅パターン9の厚さLを厚くし
ても、銅パターン9の線膨張量を減少させることができ
る。また、溝8、10の合計体積を銅パターン9の全体
積に対して10%から50%にすることで、銅パターン
9の絶縁基板11からの剥離や絶縁基板11のクラック
は発生しない。また、銅パターン9の厚さLを厚くでき
るために、シート抵抗値の確保が第1実施例より容易に
なる。
【0015】尚、前記の銅パターン9および絶縁基板1
1の固着面に形成した凹凸は、それぞれの外周部のみに
設けても構わない。
【0016】
【発明の効果】本発明によれば、銅パターンに溝を形成
し銅パターンの体積を減少されることで、銅パターンと
絶縁基板との接合界面に生ずる応力集中が緩和され、銅
パターンと絶縁基板との接合界面からの剥離発生のな
い、耐ヒートサイクル性に優れた半導体回路基板を得る
ことができる。
【0017】また、銅パターンの絶縁基板との固着面に
も溝を形成することで、銅パターンを厚くしても、銅パ
ターンと絶縁基板との接合界面に生ずる応力を低く抑え
ることができ、低配線抵抗で耐ヒートサイクル性に優れ
た半導体回路基板を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の半導体回路基板の要部断
面図
【図2】本発明の第2実施例の半導体回路基板の要部断
面図
【図3】従来の半導体回路基板の要部断面図
【図4】従来の半導体回路基板の断面図における高温時
の状態示す図
【図5】従来の半導体回路基板の断面図における低温時
の状態を示す図
【図6】溝の平面形状を示す図
【符号の説明】 1、7、9 銅パターン 2、11 絶縁基板 3 半導体チップ 4 はんだ 5 接合面 8、10 溝 50、60 半導体回路基板 W 溝の幅 T 溝の深さ L 銅パターンの厚み
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA01 AA18 BB02 BB19 BB25 BB61 BB72 CC01 CD05 EE01 EE27 EE28 EE51 5E343 AA24 BB01 BB24 BB54 GG02

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、該絶縁基板上に、一方の面を
    固着した配線導体とからなる半導体回路基板であって、
    前記配線導体の他方の面に溝を有することを特徴とする
    半導体回路基板。
  2. 【請求項2】絶縁基板と、該絶縁基板上に、一方の面を
    固着した配線導体からなる半導体回路基板であって、前
    記配線導体の一方の面の前記絶縁基板との固着箇所と、
    前記絶縁基板の前記配線導体との固着箇所とがそれぞれ
    凹凸を有し、前記配線導体の凹凸と、前記絶縁基板の凹
    凸が嵌合して固着することを特徴とする半導体回路基
    板。
  3. 【請求項3】前記配線導体の凹凸と前記絶縁基板の凹凸
    は前記固着箇所の端部に設けることを特徴とする請求項
    2に記載の半導体回路基板。
  4. 【請求項4】前記溝の合計体積が、前記配線導体の全体
    積に対して、10%以上で、50%以下であることを特
    徴とする請求項1ないし3のいずれかに記載の半導体回
    路基板。
JP2001099534A 2001-03-30 2001-03-30 半導体回路基板 Pending JP2002299495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001099534A JP2002299495A (ja) 2001-03-30 2001-03-30 半導体回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099534A JP2002299495A (ja) 2001-03-30 2001-03-30 半導体回路基板

Publications (1)

Publication Number Publication Date
JP2002299495A true JP2002299495A (ja) 2002-10-11

Family

ID=18953062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001099534A Pending JP2002299495A (ja) 2001-03-30 2001-03-30 半導体回路基板

Country Status (1)

Country Link
JP (1) JP2002299495A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048508A (ja) * 2006-08-11 2008-02-28 Sumitomo Heavy Ind Ltd リニアモータ及びステージ装置
CN100461466C (zh) * 2006-02-21 2009-02-11 台湾积体电路制造股份有限公司 避免沉积厚膜发生脱层的方法及其制造的太阳能电池
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009200250A (ja) * 2008-02-21 2009-09-03 Nec Corp 半導体素子の実装構造
JP2011152501A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 静電霧化装置
JP2013008771A (ja) * 2011-06-23 2013-01-10 Nissan Motor Co Ltd 半導体モジュール
WO2013136895A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
CN104798185A (zh) * 2012-11-15 2015-07-22 日产自动车株式会社 Au系钎料模片接合半导体装置及其制造方法
WO2017018212A1 (ja) * 2015-07-28 2017-02-02 京セラ株式会社 配線基板および電子装置
US10079212B2 (en) 2015-11-27 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device having solder groove
CN112331572A (zh) * 2021-01-04 2021-02-05 度亘激光技术(苏州)有限公司 半导体器件的封装方法
EP3940769A1 (de) * 2020-07-17 2022-01-19 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
CN114071987A (zh) * 2020-07-29 2022-02-18 北大方正集团有限公司 Smt贴片机、埋铜方法、装置和介质
CN116496098A (zh) * 2022-01-18 2023-07-28 上海富乐华半导体科技有限公司 双面覆接金属的陶瓷基板及其制备方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461466C (zh) * 2006-02-21 2009-02-11 台湾积体电路制造股份有限公司 避免沉积厚膜发生脱层的方法及其制造的太阳能电池
JP2008048508A (ja) * 2006-08-11 2008-02-28 Sumitomo Heavy Ind Ltd リニアモータ及びステージ装置
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009200250A (ja) * 2008-02-21 2009-09-03 Nec Corp 半導体素子の実装構造
JP2011152501A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 静電霧化装置
JP2013008771A (ja) * 2011-06-23 2013-01-10 Nissan Motor Co Ltd 半導体モジュール
US9648732B2 (en) 2012-03-15 2017-05-09 Fuji Electric Co, Ltd. Semiconductor device
CN104170075B (zh) * 2012-03-15 2018-06-26 富士电机株式会社 半导体装置
CN104170075A (zh) * 2012-03-15 2014-11-26 富士电机株式会社 半导体装置
WO2013136895A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置
EP2922087A4 (en) * 2012-11-15 2016-03-23 Nissan Motor AU-BASED WELD CHIP FIXING SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US9698082B2 (en) 2012-11-15 2017-07-04 Nissan Motor Co., Ltd. Au-based solder die attachment semiconductor device and method for manufacturing the same
CN104798185A (zh) * 2012-11-15 2015-07-22 日产自动车株式会社 Au系钎料模片接合半导体装置及其制造方法
CN107851616B (zh) * 2015-07-28 2020-07-31 京瓷株式会社 布线基板以及电子装置
CN107851616A (zh) * 2015-07-28 2018-03-27 京瓷株式会社 布线基板以及电子装置
JPWO2017018212A1 (ja) * 2015-07-28 2018-04-12 京セラ株式会社 配線基板および電子装置
WO2017018212A1 (ja) * 2015-07-28 2017-02-02 京セラ株式会社 配線基板および電子装置
US10672697B2 (en) 2015-07-28 2020-06-02 Kyocera Corporation Wiring board and electronic package
US10079212B2 (en) 2015-11-27 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device having solder groove
EP3940769A1 (de) * 2020-07-17 2022-01-19 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
CN114071987A (zh) * 2020-07-29 2022-02-18 北大方正集团有限公司 Smt贴片机、埋铜方法、装置和介质
CN112331572A (zh) * 2021-01-04 2021-02-05 度亘激光技术(苏州)有限公司 半导体器件的封装方法
CN116496098A (zh) * 2022-01-18 2023-07-28 上海富乐华半导体科技有限公司 双面覆接金属的陶瓷基板及其制备方法

Similar Documents

Publication Publication Date Title
JP2002299495A (ja) 半導体回路基板
JPH07226457A (ja) 電子パッケージ及びその製造方法
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
ES2369422T3 (es) Dispositivo electrónico con una placa base.
JP2004047883A (ja) 電力半導体装置
GB2194477A (en) Solder joint
JP6200759B2 (ja) 半導体装置およびその製造方法
JP2010021410A (ja) サーモモジュール
JP3193142B2 (ja) 基 板
JP5145168B2 (ja) 半導体装置
JP2000228491A (ja) 半導体モジュール及び電力変換装置
JP4992302B2 (ja) パワー半導体モジュール
JP2017204589A (ja) 放熱チップ及び放熱構造
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2009164511A (ja) 半導体装置およびその製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP6967063B2 (ja) パワー・デバイスのパッケージ構造
JPH10125831A (ja) ヒートシンク放熱フィン
JP2521624Y2 (ja) 半導体装置
JP2661230B2 (ja) 混成集積回路装置
JPS6315430A (ja) 半導体装置の製造方法
JPS6076179A (ja) 熱電変換装置
JPH09331150A (ja) 半導体装置
JP2023070145A (ja) 埋め込みpcbを有するパワーデバイスアセンブリ及びその製造方法
JP2022037487A (ja) 半導体装置及びその製造方法