CN112331572A - 半导体器件的封装方法 - Google Patents
半导体器件的封装方法 Download PDFInfo
- Publication number
- CN112331572A CN112331572A CN202110000675.6A CN202110000675A CN112331572A CN 112331572 A CN112331572 A CN 112331572A CN 202110000675 A CN202110000675 A CN 202110000675A CN 112331572 A CN112331572 A CN 112331572A
- Authority
- CN
- China
- Prior art keywords
- layer
- solder layer
- buffer layer
- heat sink
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 192
- 238000002844 melting Methods 0.000 claims abstract description 46
- 230000008018 melting Effects 0.000 claims abstract description 46
- 238000003466 welding Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 230000007704 transition Effects 0.000 claims description 16
- 238000005476 soldering Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 298
- 238000003825 pressing Methods 0.000 description 14
- 229910010271 silicon carbide Inorganic materials 0.000 description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种半导体器件的封装方法，涉及半导体技术领域，包括以下步骤：提供第一器件、第二器件、缓冲层、第一焊料层和第二焊料层；第二焊料层的熔点低于第一焊料层的熔点，第一焊料层的熔点低于缓冲层的熔点；其中，第一器件和第二器件中的一个为热沉结构，另一个为巴条结构，首先在温度较高的第一温度范围内用第一焊料层将第一器件与缓冲层焊接先释放了一部分应力，然后在温度较低的第二温度范围内用第二焊料层再将第二器件与缓冲层焊接，以使第一器件和第二器件之间具有更小的焊接应力，避免热沉结构和巴条结构的分离或者翘曲，同时，设置在热沉结构和巴条结构之间的缓冲层还能够进一步起到缓冲热沉结构与巴条结构之间应力的作用。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体器件的封装方法。
背景技术
现有的半导体器件的热沉和巴条是通过一层焊料连接在一起，其中，热沉通常为铜热沉，巴条采用砷化镓材质，将焊料放置在两者之间，然后通过一起加热，使巴条和热沉焊接在一起。然而，铜热沉的热膨胀系数为16.7E-6/K，远大于砷化镓巴条的热膨胀系数6.7E-6/K，由于膨胀系数相差较大，在焊接时易于产生较大的应力，为了缓解上述压力，现有技术中还在两者之间设置有应力缓冲结构，由于热沉、巴条、应力缓冲结构以及之间的焊料共同加热，使焊料熔化从而将热沉和巴条连接在一起，这样热沉和巴条同时在焊料熔化过程中进行了加热，产生的热量会使巴条和热沉之间因热膨胀的差异同样会产生应力，应力缓冲结构能够缓冲一部分应力，但两者的热膨胀差异较大还会使热沉和巴条之间产生应变而具有分离或者翘曲的风险。
发明内容
本发明的目的在于提供一种半导体器件的封装方法，以缓解了现有技术中巴条和热沉在焊接时巴条和热沉之间因热膨胀的差异而产生应力，容易使热沉和巴条之间产生应变而具有分离或者翘曲风险的技术问题。
本发明提供的半导体器件的封装方法，包括以下步骤：
提供第一器件、第二器件、缓冲层、第一焊料层和第二焊料层；所述第二焊料层的熔点低于所述第一焊料层的熔点，所述第一焊料层的熔点低于所述缓冲层的熔点；其中，所述第一器件和所述第二器件中的一个为热沉结构，另一个为巴条结构；
将所述第一焊料层设置在所述第一器件与所述缓冲层之间，在第一温度范围内将所述第一焊料层加热至熔化并保温设定时长，将所述第一器件与所述缓冲层通过所述第一焊料层焊接；
当所述第一器件与所述缓冲层通过所述第一焊料层焊接后，将所述第二焊料层设置在所述缓冲层和所述第二器件之间，在第二温度范围内将所述第二焊料层加热至熔化并保温设定时长，将所述第二器件与所述缓冲层通过所述第二焊料层焊接，以使所述第一器件、所述缓冲层和所述第二器件焊接在一起。
进一步的，所述将所述第一焊料层设置在所述第一器件与所述缓冲层之间的步骤包括，在所述第一器件和所述缓冲层之中高度更高的一个的上方放置压块；
和，所述当所述第一器件与所述缓冲层通过所述第一焊料层焊接后，将所述第二焊料层设置在所述缓冲层和所述第二器件之间的步骤包括，在所述第一器件和所述第二器件之中高度更高的一个的上方放置压块。
进一步的，所述热沉结构包括铜热沉；
或者，所述热沉结构包括SiC热沉和金属过渡层，所述金属过渡层设置在所述SiC热沉的上表面，所述第一焊料层设置在所述金属过渡层上。
进一步的，所述缓冲层的上表面和下表面设置有凹凸结构。
进一步的，所述凹凸结构包括设置在所述缓冲层表面的多个凹槽，多个所述凹槽间隔设置。
进一步的，所述凹槽的横切面为三角形、矩形或者梯形。
进一步的，所述第一温度范围内的所有温度大于等于所述第一焊料层的熔点且低于所述缓冲层的熔点；
所述第二温度范围内的所有温度大于等于所述第二焊料层的熔点且低于所述第一焊料层的熔点。
进一步的，所述缓冲层的材质为铟；
所述第一焊料层为InAg；所述第二焊料层InSn或者BiSn中的一种；或者，所述第一焊料层为BiSn，所述第二焊料层为InSn。
进一步的，所述第一焊料层的厚度为1-15微米，所述第二焊料层的厚度为3-20微米，所述缓冲层的厚度为5-50微米。
本发明提供的半导体器件的封装方法，包括以下步骤：提供第一器件、第二器件、缓冲层、第一焊料层和第二焊料层；所述第二焊料层的熔点低于所述第一焊料层的熔点，所述第一焊料层的熔点低于所述缓冲层的熔点；其中，所述第一器件和所述第二器件中的一个为热沉结构，另一个为巴条结构；将所述第一焊料层设置在所述第一器件与所述缓冲层之间，在第一温度范围内将所述第一焊料层加热至熔化并保温设定时长，将所述第一器件与所述缓冲层通过所述第一焊料层焊接；当所述第一器件与所述缓冲层通过所述第一焊料层焊接后，将所述第二焊料层设置在所述缓冲层和所述第二器件之间，在第二温度范围内将所述第二焊料层加热至熔化并保温设定时长，将所述第二器件与所述缓冲层通过所述第二焊料层焊接，以使所述第一器件、所述缓冲层和所述第二器件焊接在一起。
实际操作时，首先将第一器件通过第一焊料层与缓冲层焊接在一起，然后再将第二器件通过第二焊料层与缓冲层焊接在一起，从而实现第一器件、缓冲层和第二器件的依次连接，由于第一焊料层的熔点高于第二焊料层的熔点且低于缓冲层的熔点，因此，首先在温度较高的第一温度范围内对第一焊料层进行加热并保温设定时长，将第一器件与缓冲层焊接在一起先释放了一部分应力，然后在温度较低的第二温度范围内对第二焊料层进行加热并保温设定时长，再将第二器件与缓冲层焊接在一起，以使第一器件和第二器件之间具有较小的热膨胀差异，具有更小的焊接应力，避免热沉结构和巴条结构的分离或者翘曲发生，同时，设置在热沉结构和巴条结构之间的缓冲层还能够进一步起到缓冲热沉结构与巴条结构之间应力的作用。
进一步的，在缓冲层的表面上设置有凹凸结构，凹凸结构可以为规则或不规则分布的凹槽结构，这些凹凸结构能够对应力进一步的释放，还可以提高焊料与缓冲层的粘附性，而进一步的起到应力缓冲的作用。并且使用软质的铟材料作为缓冲层，由于自身材料的软质特性和表面应力释放的结构，热沉结构和巴条结构焊接在一起之后即使具有一些残存的应力，也会在缓冲层中得到缓冲和释放，也不会导致巴条结构和热沉结构的分离或翘曲。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件的封装方法的流程图；
图2为本发明实施例提供的半导体器件的封装方法中热沉结构与第一焊料层的连接结构图；
图3为本发明实施例提供的半导体器件的封装方法中缓冲层的正视图；
图4为本发明实施例提供的半导体器件的封装方法中缓冲层的俯视图；
图5为图3中的A-A剖视图；
图6为本发明实施例提供的半导体器件的封装方法中巴条结构与第二焊料层的连接结构图；
图7为本发明实施例提供的半导体器件的封装方法的热沉结构、缓冲层和压块的待堆叠示意图；
图8为本发明实施例提供的半导体器件的封装方法的热沉结构、缓冲层和压块的堆叠示意图；
图9为本发明实施例提供的半导体器件的封装方法的热沉结构与缓冲层通过第一焊料层焊接的示意图；
图10为本发明实施例提供的半导体器件的封装方法的热沉结构、缓冲层、巴条结构和压块的待堆叠示意图；
图11为本发明实施例提供的半导体器件的封装方法的热沉结构、缓冲层、巴条结构和压块的堆叠示意图；
图12为本发明实施例提供的半导体器件的封装方法制得的半导体器件的结构图；
图13为本发明提供的半导体器件的封装方法的电极片的第一种形式焊接的待堆叠示意图；
图14为本发明提供的半导体器件的封装方法的电极片的第一种形式焊接示意图；
图15为本发明提供的半导体器件的封装方法的电极片的第二种形式焊接示意图。
图标：110-SiC热沉；120-金属过渡层；130-第一焊料层；200-巴条结构；210-第二焊料层；300-缓冲层；310-凹槽；400-压块；500-介质层；600-电极片；610-极片焊料层；620-金属线；700-绝缘片。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图15所示，本实施例提供的半导体器件的封装方法，包括以下步骤：
提供第一器件、第二器件、缓冲层300、第一焊料层130和第二焊料层210；第二焊料层210的熔点低于第一焊料层130的熔点，第一焊料层130的熔点低于缓冲层300的熔点；其中，第一器件和第二器件中的一个为热沉结构，另一个为巴条结构200。
将第一焊料层130设置在第一器件与缓冲层300之间，在第一温度范围内将第一焊料层130加热至熔化并保温设定时长，将第一器件与缓冲层300通过第一焊料层130焊接。
当第一器件与缓冲层300通过第一焊料层130焊接后，将第二焊料层210设置在缓冲层300和第二器件之间，在第二温度范围内将第二焊料层210加热至熔化并保温设定时长，将第二器件与缓冲层300通过第二焊料层210焊接，以使第一器件、缓冲层300和第二器件焊接在一起。
本实施例提供的半导体器件的封装方法，在实际操作时，首先将第一器件通过第一焊料层130与缓冲层300焊接在一起，然后再将第二器件通过第二焊料层210与缓冲层300焊接在一起，从而实现第一器件、缓冲层300和第二器件的依次连接，由于第一焊料层130的熔点高于第二焊料层210的熔点且低于缓冲层300的熔点，因此，首先在温度较高的第一温度范围内对第一焊料层130进行加热并保温设定时长，将第一器件与缓冲层300焊接在一起先释放了一部分应力，然后在温度较低的第二温度范围内对第二焊料层210进行加热并保温设定时长，再将第二器件与缓冲层300焊接在一起，以使第一器件和第二器件之间具有较小的热膨胀差异，具有更小的焊接应力，避免热沉结构和巴条结构200的分离或者翘曲发生，同时，设置在热沉结构和巴条结构200之间的缓冲层300还能够进一步起到缓冲热沉结构与巴条结构200之间应力的作用。
本实施例中，第一器件为热沉结构，第二器件为巴条结构200。需要说明的是，第一器件也可以为巴条结构200，第二器件也可以为热沉结构，连接的原理与本实施例相同，不再赘述。
需要说明的是，在第一温度范围内将第一焊料层130加热至熔化并保温设定时长的目的是用于将热沉结构和缓冲层300能够充分接触并焊接在一起，同理，在第二温度范围内将第二焊料层210加热到熔化并保温设定时长的目的是用于将巴条结构200和缓冲层300进行更好的焊合，对应具体的设定时长，本领域技术人员可以根据需要进行合理选择，这里不再赘述。
进一步的，第一温度范围内的所有温度大于等于第一焊料层130的熔点且低于缓冲层300的熔点；第二温度范围内的所有温度大于等于第二焊料层210的熔点且低于第一焊料层130的熔点。
因上述的第一温度范围内的温度高于第二温度范围内的温度，且均低于缓冲层300的熔点温度，所以，首先完成的热沉结构与缓冲层300焊接的过程是在较高温度下进行的，随后完成的巴条结构200与缓冲层300焊接的过程是在较低的温度下进行的，因第一温度范围内的温度和第二温度范围内的温度均低于缓冲层300的熔点，所以，整个焊接完成后，形成的半导体器件中缓冲层300不熔化，保留在热沉结构和巴条结构200之间，能够起到缓冲两者之间应力的作用。
具体地，本实施例中，第二焊料层210的熔点低于第一焊料层130的熔点，首先选择第一温度范围内的任一温度对第一焊料层130进行加热并保温一定时间，以使热沉结构首先与缓冲层300实现焊接，然后再利用第二温度范围内的任一温度对第二焊料层210进行加热并保温一定时间，实现缓冲层300与巴条结构200之间的焊接，从而分步将巴条结构200和热沉结构连接在一起，首先焊接缓冲层300与热沉结构，然后再完成缓冲层300与巴条结构200之间的焊接，在较高温度下先完成焊接的热沉结构和缓冲层300之间的焊接应力可得到部分的释放，然后再在较低的温度下完成巴条结构200与缓冲层300之间的焊接，这时热膨胀较小，焊接应力相对较小，从而使最终形成的半导体器件的应力相对较小，避免发生因应力应变大而产生的巴条结构200和热沉结构的分离或者翘曲。
进一步的，将第一焊料层130设置在第一器件与缓冲层300之间的步骤包括，在第一器件和缓冲层300之中高度更高的一个的上方放置压块400；和，当第一器件与缓冲层300通过第一焊料层130焊接后，将第二焊料层210设置在缓冲层300和第二器件之间的步骤包括，在第一器件和第二器件之中高度更高的一个的上方放置压块400。
具体地，本实施例中，在第一焊料层130焊接和第二焊料层210焊接时均放置压块400，利用压块400的重力作用能够更好的实现上下两者焊接时的接触性能，同时，焊接过程中可能会产生气泡，压块400能够提供一定的挤压力，从而将产生的气泡排出，提高焊接的牢固性。
首先在热沉结构的上表面设置第一焊料层130，将缓冲层300堆叠在第一焊料层130的上方，在缓冲层300上方放置压块400，然后在第一温度范围内对第一焊料层130进行加热使其熔化，并保温设定时长，从而将热沉结构与缓冲层300焊接在一起，然后去除压块400，将第二焊料层210设置在巴条结构200的P面（即下表面），然后将带有第二焊料层210的巴条结构200堆叠在上述焊接后的缓冲层300的上方，并使第二焊料层210处于缓冲层300与巴条结构200之间，并在巴条结构200上方放置压块400，然后在第二温度范围内对第二焊料层210进行加热使其熔化，并保温设定时长，从而将巴条结构200与缓冲层300焊接在一起，最终将热沉结构、缓冲层300和巴条结构200依次连接在一起。
需要说明的是，在第一器件和缓冲层300之中高度更高的一个的上方放置压块400的步骤还包括，在压块400的下方放置介质层500；同时，在第一器件和第二器件之中高度更高的一个的上方放置压块400的步骤也可以包括，在压块400的下方放置介质层500。
本实施例中，在进行热沉结构与缓冲层300焊接时，在缓冲层300与压块400之间设置介质层500；在进行巴条结构200与缓冲层300焊接时，在与巴条结构200的P面相对的N面上方放置一个压块400，在巴条结构200的N面与压块400之间放置一介质层500。其中，热沉结构、缓冲层300、巴条结构200、压块400的组装方法可以是通过工装夹具进行手动组装，也可通过贴片机进行贴装。
具体地，在缓冲层300与压块400之间设置介质层500以及在巴条结构200与压块400之间可以放置介质层500，防止具有重量的压块400在下压过程中损伤缓冲层300或者巴条结构200，同时，也可以减少焊接过程中压块400吸收缓冲层300或者巴条结构200的热量，介质层500的尺寸可以与缓冲层300和巴条结构200相匹配。
优选地，介质层500的材质可以是陶瓷、玻璃等。
进一步的，热沉结构包括铜热沉；或者，热沉结构包括SiC热沉110和金属过渡层120，金属过渡层120设置在SiC热沉110的上表面，第一焊料层130设置在金属过渡层120上。
提供的热沉结构可以为铜热沉，这时可以直接将第一焊料层130设置在铜热沉的上表面。
另外，由于铜热沉的热膨胀系数和巴条材料（通常为砷化镓）的热膨胀系数相差很大，所以本实施例中，热沉结构选用SiC热沉110（即碳化硅热沉），但SiC热沉110不容易直接与第一焊料层130进行连接，因此，首先在SiC热沉110上形成一层金属过渡层120，金属过渡层120选用导热性较好并且热膨胀系数与巴条结构200的材质接近的金属铬（铬的热膨胀系数为6.2E-6/K）或铂（铂的热膨胀系数9.0E-6/K），然后在金属过渡层120上涂覆第一焊料层130。
提供的巴条结构200可以为砷化镓激光巴条，在巴条结构200的P面涂覆第二焊料层210。
本实施例中，第一焊料层130和第二焊料层210设置的方法可以是真空沉积，也可以是化学电镀。
进一步的，缓冲层300的上表面和下表面设置有凹凸结构。
如图3、图4及图5所示，本实施例中，缓冲层300的上表面和下表面均设置有凹凸结构，优选地，凹凸结构包括设置在缓冲层300表面的多个凹槽310，多个凹槽310间隔设置。
进一步的，凹槽310的横切面为三角形、矩形或者梯形。
提供的缓冲层300，其熔点大于第一焊料层130也大于第二焊料层210的熔点，并且在缓冲层300的上表面和下表面均形成凹凸结构，该凹凸结构可以包括设置在缓冲层300表面的多个凹槽310，凹槽310的横切面可以为矩形、三角形或梯形，当然，需要说明的是，该凹槽310也可以为其他的多边形结构，这里不做限制。
在缓冲层300的表面上的凹凸结构可以为横向、纵向或者横向和纵向交叉设置的，其可以释放应力，并且能够填充部分焊料，防止焊料过多时的逸出，并且当焊料进入到凹凸结构中时还可以提高粘附性能，这样会增加焊接的牢固性，凹凸结构还能够释放焊接过程中的部分应力，即使有微小的应力也不容易发生使热沉结构和巴条结构200产生分离或翘曲。
优选地，缓冲层300的材质为铟；第一焊料层130为InAg；第二焊料层210为InSn或者BiSn中的一种；或者，第一焊料层130为BiSn，第二焊料层210为InSn。
具体地，缓冲层300的材质为铟，铟材质比较软，在具有应力时能够发生一定的形变，对应力起到缓冲的作用，其熔点约为157℃，InAg中Ag的质量含量为3%，其熔点约为143℃，InSn中In和Sn的质量含量比值为52：48，其熔点约为118℃；BiSn中Bi和Sn的质量含量比值为58：42，其熔点为138℃。其中，In为金属铟，Ag为金属银，Sn为金属锡，Bi为金属铋。
本实施例中，第一焊料层130可以为InAg，第二焊料层210可以为InSn或者BiSn中的一种；需要说明的是，第一焊料层130也可以为BiSn，这时，第二焊料层210为InSn。
优选地，本实施例中，第一焊料层130的厚度为1-15微米，第二焊料层210的厚度为3-20微米，缓冲层300的厚度为5-50微米。
本实施例提供的半导体器件的封装方法可以采用的热沉为碳化硅热沉，碳化硅具有良好的导热性能以及较小的热膨胀系数，可以与激光巴条的材料的热膨胀系数相匹配，在碳化硅热沉表面先镀一层金属过渡层120，金属过渡层120可以为导热性较好并且热膨胀系数与巴条结构200相接近的金属铬或铂，然后在金属过渡层120上表面涂覆第一焊料层130；在巴条结构200上涂覆第二焊料层210，且第二焊料层210的熔点小于第一焊料层130，同时，在缓冲层300上下表面形成有凹凸结构，缓冲层300的凹凸结构可以为纵、横或者纵横交叉的凹槽310，这样既可以缓解应力，而且熔化的焊料可以部分流入到凹凸结构的凹槽310中，防止过多的焊料逸出，也增大了焊料的接触面积，提高焊接性能。本实施例中，缓冲层300的材质为铟，较软，能够更好的起到应力缓冲效果。
在焊接时，首先将带有第一焊料层130的热沉结构、缓冲层300在较高温度的第一温度范围内加热至其熔化并保温设定时长，将缓冲层300和热沉结构焊接，然后再将第二焊料层210设置在巴条结构200和缓冲层300之间，并在较低温度的第二温度范围内加热至第二焊料层210熔化并保温设定时长，最终使热沉结构和巴条结构200焊接在一起。由于热沉结构和巴条结构200不是同时与缓冲层300焊接的，热沉结构与巴条结构200之间的应力较小，即使巴条结构200和热沉结构之间具有微小的热膨胀差异，保留的缓冲层300还能够起到缓冲应力的作用，从而避免了热沉结构和巴条结构200之间的分离或者翘曲。
如图13、图14及图15所示，本实施例中，上述的半导体器件的封装方法还包括电极片600的安装步骤。
具体地，通常热沉结构即作为整个半导体器件的正极，为了完成整个半导体器件的封装，还需要对巴条结构200的N面进行电连接，常见的电连接方式有电极片600焊接和打金属线两种。
一、电极片600的焊接
在电极片600的下部设置极片焊料层610，极片焊料层610可以是单层焊料，也可以是不同熔点的双层焊料。
首先，将热沉结构、缓冲层300、巴条结构200、极片焊料层610和电极片600以及绝缘片700堆叠，在电极片600的上部与焊料对应的位置处放置压块400，加热完成电极片600的焊接。
当处于热沉结构和巴条结构200之间的焊料层为上述的第一焊料层130、缓冲层300和第二焊料层210时，将带有第一焊料层130的热沉结构、缓冲层300、带有第二焊料层210的巴条结构200、极片焊料层610和极片由下至上依次堆叠，并将绝缘片700放置在热沉结构的非焊接区和电极片600之间，然后在电极片600上放置压块400，可以分别加热第二焊料层210并保温一段时间，加热极片焊料层610保温一段时间，冷却，从而实现半导体器件的电极片600的封装。
二、打金属线
将绝缘片700与电极片600分别固定在热沉结构的非焊接面，可与巴条结构200焊接同步完成，也可以在巴条结构200焊接后进行，固定方式可以是焊接，也可以是粘接。
用金属线620连接巴条结构200面与电极片600，即金属线620的一端与电极片600连接，另一端与巴条结构200连接。
采用上述的半导体器件的封装方法制得半导体器件的内应力较小，不容易发生分离或翘曲，连接更加牢靠。
综上所述，本发明提供的半导体器件的封装方法，包括以下步骤：提供第一器件、第二器件、缓冲层300、第一焊料层130和第二焊料层210；第二焊料层210的熔点低于第一焊料层130的熔点，第一焊料层130的熔点低于缓冲层300的熔点；其中，第一器件和第二器件中的一个为热沉结构，另一个为巴条结构200；将第一焊料层130设置在第一器件与缓冲层300之间，在第一温度范围内将第一焊料层130加热至熔化并保温设定时长，将第一器件与缓冲层300通过第一焊料层130焊接；当第一器件与缓冲层300通过第一焊料层130焊接后，将第二焊料层210设置在缓冲层300和第二器件之间，在第二温度范围内将第二焊料层210加热至熔化并保温设定时长，将第二器件与缓冲层300通过第二焊料层210焊接，以使第一器件、缓冲层300和第二器件焊接在一起。实际操作时，首先将第一器件通过第一焊料层130与缓冲层300焊接在一起，然后再将第二器件通过第二焊料层210与缓冲层300焊接在一起，从而实现第一器件、缓冲层300和第二器件的依次连接，由于第一焊料层130的熔点高于第二焊料层210的熔点且低于缓冲层300的熔点，因此，首先在温度较高的第一温度范围内对第一焊料层130进行加热并保温设定时长，将第一器件与缓冲层300焊接在一起先释放了一部分应力，然后在温度较低的第二温度范围内对第二焊料层210进行加热并保温设定时长，再将第二器件与缓冲层300焊接在一起，以使第一器件和第二器件之间具有较小的热膨胀差异，具有更小的焊接应力，避免热沉结构和巴条结构200的分离或者翘曲发生，同时，设置在热沉结构和巴条结构200之间的缓冲层300还能够进一步起到缓冲热沉结构与巴条结构200之间应力的作用。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种半导体器件的封装方法，其特征在于，包括以下步骤：
提供第一器件、第二器件、缓冲层（300）、第一焊料层（130）和第二焊料层（210）；所述第二焊料层（210）的熔点低于所述第一焊料层（130）的熔点，所述第一焊料层（130）的熔点低于所述缓冲层（300）的熔点；其中，所述第一器件和所述第二器件中的一个为热沉结构，另一个为巴条结构（200）；
将所述第一焊料层（130）设置在所述第一器件与所述缓冲层（300）之间，在第一温度范围内将所述第一焊料层（130）加热至熔化并保温设定时长，将所述第一器件与所述缓冲层（300）通过所述第一焊料层（130）焊接；
当所述第一器件与所述缓冲层（300）通过所述第一焊料层（130）焊接后，将所述第二焊料层（210）设置在所述缓冲层（300）和所述第二器件之间，在第二温度范围内将所述第二焊料层（210）加热至熔化并保温设定时长，将所述第二器件与所述缓冲层（300）通过所述第二焊料层（210）焊接，以使所述第一器件、所述缓冲层（300）和所述第二器件焊接在一起；
所述缓冲层（300）的上表面和下表面设置有凹凸结构；
所述缓冲层（300）的材质为铟。
2.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述将所述第一焊料层（130）设置在所述第一器件与所述缓冲层（300）之间的步骤包括，在所述第一器件和所述缓冲层（300）之中高度更高的一个的上方放置压块（400）；
和，所述当所述第一器件与所述缓冲层（300）通过所述第一焊料层（130）焊接后，将所述第二焊料层（210）设置在所述缓冲层（300）和所述第二器件之间的步骤包括，在所述第一器件和所述第二器件之中高度更高的一个的上方放置压块（400）。
3.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述热沉结构包括铜热沉；
或者，所述热沉结构包括SiC热沉（110）和金属过渡层（120），所述金属过渡层（120）设置在所述SiC热沉（110）的上表面，所述第一焊料层（130）设置在所述金属过渡层（120）上。
4.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述凹凸结构包括设置在所述缓冲层（300）表面的多个凹槽（310），多个所述凹槽（310）间隔设置。
5.根据权利要求4所述的半导体器件的封装方法，其特征在于，所述凹槽（310）的横切面为三角形、矩形或者梯形。
6.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述第一温度范围内的所有温度大于等于所述第一焊料层（130）的熔点且低于所述缓冲层的熔点；
所述第二温度范围内的所有温度大于等于所述第二焊料层（210）的熔点且低于所述第一焊料层（130）的熔点。
7.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述第一焊料层（130）为InAg；所述第二焊料层（210）InSn或者BiSn中的一种；或者，所述第一焊料层（130）为BiSn，所述第二焊料层（210）为InSn。
8.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述第一焊料层（130）的厚度为1-15微米，所述第二焊料层（210）的厚度为3-20微米，所述缓冲层（300）的厚度为5-50微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110000675.6A CN112331572B (zh) | 2021-01-04 | 2021-01-04 | 半导体器件的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110000675.6A CN112331572B (zh) | 2021-01-04 | 2021-01-04 | 半导体器件的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331572A true CN112331572A (zh) | 2021-02-05 |
| CN112331572B CN112331572B (zh) | 2021-04-02 |
Family
ID=74302418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110000675.6A Active CN112331572B (zh) | 2021-01-04 | 2021-01-04 | 半导体器件的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331572B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115106671A (zh) * | 2022-08-22 | 2022-09-27 | 度亘激光技术（苏州）有限公司 | 封装方法及封装夹具 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275170A (ja) * | 1996-04-03 | 1997-10-21 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002299495A (ja) * | 2001-03-30 | 2002-10-11 | Fuji Electric Co Ltd | 半導体回路基板 |
| JP2006294805A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 半導体レーザ装置 |
| JP2008288256A (ja) * | 2007-05-15 | 2008-11-27 | Sony Corp | 半導体レーザ素子の製造方法および半導体レーザ装置 |
| US20090104727A1 (en) * | 2007-09-20 | 2009-04-23 | Bookham Technology Plc | High power semiconductor laser diodes |
| JP6128005B2 (ja) * | 2014-02-18 | 2017-05-17 | 株式会社デンソー | 半導体装置 |
| CN108672965A (zh) * | 2018-05-07 | 2018-10-19 | 中国工程物理研究院电子工程研究所 | 一种缓解陶瓷与金属钎焊接头残余应力的方法 |
-
2021
- 2021-01-04 CN CN202110000675.6A patent/CN112331572B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275170A (ja) * | 1996-04-03 | 1997-10-21 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002299495A (ja) * | 2001-03-30 | 2002-10-11 | Fuji Electric Co Ltd | 半導体回路基板 |
| JP2006294805A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 半導体レーザ装置 |
| JP2008288256A (ja) * | 2007-05-15 | 2008-11-27 | Sony Corp | 半導体レーザ素子の製造方法および半導体レーザ装置 |
| US20090104727A1 (en) * | 2007-09-20 | 2009-04-23 | Bookham Technology Plc | High power semiconductor laser diodes |
| JP6128005B2 (ja) * | 2014-02-18 | 2017-05-17 | 株式会社デンソー | 半導体装置 |
| CN108672965A (zh) * | 2018-05-07 | 2018-10-19 | 中国工程物理研究院电子工程研究所 | 一种缓解陶瓷与金属钎焊接头残余应力的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115106671A (zh) * | 2022-08-22 | 2022-09-27 | 度亘激光技术（苏州）有限公司 | 封装方法及封装夹具 |
| CN115106671B (zh) * | 2022-08-22 | 2022-11-25 | 度亘激光技术（苏州）有限公司 | 封装方法及封装夹具 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331572B (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9214442B2 (en) | Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip | |
| US4556899A (en) | Insulated type semiconductor devices | |
| US8581106B2 (en) | Submount | |
| US7362580B2 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| EP3240125B1 (en) | Semiconductor device | |
| KR101142561B1 (ko) | 레이저 광원 모듈 | |
| EP1444730A2 (en) | An electronic assembly having a wetting layer on a thermally conductive heat spreader | |
| JPH08181392A (ja) | 電気素子の接合材料および接合方法 | |
| JP5214936B2 (ja) | 半導体装置 | |
| KR102082037B1 (ko) | 칩 배열 및 접촉 연결을 형성하는 방법 | |
| JP2007281274A (ja) | 半導体装置 | |
| JP5092168B2 (ja) | ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール | |
| CN112331572B (zh) | 半导体器件的封装方法 | |
| JP4228926B2 (ja) | 半導体装置 | |
| JP4349552B2 (ja) | ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール | |
| US6043985A (en) | Thermal connecting structure for connecting materials with different expansion coefficients | |
| JP2007227931A (ja) | 高出力アレイ型半導体レーザー装置の製造方法 | |
| CN111354684A (zh) | 一种芯片基板及其制作方法、封装芯片及其封装方法 | |
| CN213878715U (zh) | 半导体器件 | |
| JPH06216167A (ja) | 半導体装置及びその製造方法 | |
| JP2002313604A (ja) | ポリマーｐｔｃ素子 | |
| JP3216620B2 (ja) | 半導体装置 | |
| EP3703139A1 (en) | Thermoelectric module | |
| JP2535489B2 (ja) | 固体電解コンデンサ― | |
| JP4005937B2 (ja) | 熱電モジュールのパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210715 Address after: 226300 east side of Shuangfu Road, west side of Jinhe Road, north side of Zhongxiu Road, Tongzhou District, Nantong City, Jiangsu Province Patentee after: Dugen Optoelectronic Technology (Nantong) Co.,Ltd. Address before: 215000 rooms 215 and 217, building 20, Northwest District, 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee before: DUGEN LASER TECHNOLOGY (SUZHOU) Co.,Ltd. Patentee before: Suzhou Dugen optoelectronic device Co.,Ltd. |
|
| TR01 | Transfer of patent right |