JP2013008771A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2013008771A
JP2013008771A JP2011139170A JP2011139170A JP2013008771A JP 2013008771 A JP2013008771 A JP 2013008771A JP 2011139170 A JP2011139170 A JP 2011139170A JP 2011139170 A JP2011139170 A JP 2011139170A JP 2013008771 A JP2013008771 A JP 2013008771A
Authority
JP
Japan
Prior art keywords
semiconductor chip
convex
concavo
mounting substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011139170A
Other languages
English (en)
Other versions
JP5830958B2 (ja
Inventor
Takumi Shimomura
卓 下村
Tetsuya Hayashi
林　　哲也
Shigeharu Yamagami
滋春 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2011139170A priority Critical patent/JP5830958B2/ja
Publication of JP2013008771A publication Critical patent/JP2013008771A/ja
Application granted granted Critical
Publication of JP5830958B2 publication Critical patent/JP5830958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8436—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/84365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップを実装基材に実装する際に、冷却性能の向上と長期信頼性の確保との双方を満足させることを課題とする。
【解決手段】半導体チップ１１と接合する側の実装基材１３の面に凹凸部１３１が形成され、この凹凸部１３１は、接合材１２を介して半導体チップ１１と実装基材１３とが接合された際に、半導体チップ１１の電極部と実装基材１３との接合面の端部を跨ぐように配置され、半導体チップ１１と実装基材１３とは、凹凸部１３１の凸部頂点で最も近接していることを特徴とする。
【選択図】図１

Description

本発明は、半導体チップと実装基材との間に凹凸が形成されて実装された半導体モジュールに関する。
従来、半導体レーザ素子の半田接合に際して、過剰な半田がサブマウント細溝を介してサブマウントに流出し、さらに延長溝を通じて外部に排出される技術が、例えば以下に示す文献に記載されている（特許文献１参照）。このような技術を採用することで、半導体レーザアセンブリを製造する際に、半導体レーザ素子、サブマウント、あるいはヒートシンク上で球状接合材残留物が形成されることを防止できる。
国際公開ＷＯ２００４／０７７６３０号公報
上述したような半導体素子の実装技術においては、半導体素子の消費電力が大きくなるにつれて発熱対策が重要な課題であった。動作時に発熱する半導体素子において、温度上昇は半導体素子の破壊の原因となるため、熱伝達経路の熱抵抗を低減して冷却性能を向上する必要がある。半田などの接合材を介して半導体チップを実装基材上に実装した場合に、実装基材に比べて接合材は熱伝導率が低いため、熱伝達経路の熱抵抗を低減するためには接合材の薄化が有効である。
一方、接合材は、半導体チップと実装基材の間の線膨張係数差により発生する熱応力を緩和する効果がある。これにより、使用時の温度変化による繰り返し熱応力を考慮した長期信頼性を確保するためには、接合材には適切な厚さが必要である。
従来の実装構造では、熱抵抗の低減のために接合材を薄化すると、半導体チップと実装基材とが対向する側の平面部同士が近接することになる。このため、半導体チップと実装基材との近接部で熱応力による応力集中が顕著に発生して、接合材の長期信頼性が低下する。したがって、従来の実装構造では、冷却性能の向上と長期信頼性の確保の両立は困難であった。
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、半導体チップを実装基材に実装する際に、冷却性能の向上と長期信頼性の確保との双方を満足させる半導体モジュールを提供することにある。
上記目的を達成するために、本発明は、接合材材を介して半導体チップと実装基材とが接合された際に、半導体チップの電極部と実装基材との接合面の端部を跨ぐように凹凸が配置形成され、凹凸の凸部頂点で実装基材と半導体チップとが最も近接していることを特徴とする。
本発明によれば、凹凸が半導体チップの電極部と実装基材との接合面の端部を跨ぐように配置形成されるので、接合材の厚さを低減して熱抵抗を減少させることが可能となり、冷却性能を向上することができる。また、半導体チップと実装基材との近接部の面積を減少させて熱応力の集中を緩和することが可能となり、長期信頼性を確保することができる。
本発明の実施形態１に係る半導体モジュールの構成を示す断面図である。 図１に示す凹凸部の形状例を示す断面図である。 図１に示す凹凸部の配置例を示す図である。 図１に示す凹凸部の配置例を示す図である。 半導体チップの実装面に対する図１に示す凹凸部の配置例を示す平面図である。 半導体チップの実装面に対する図１に示す凹凸部の配置例を示す平面図である。 半導体チップの実装面に対する図１に示す凹凸部の配置例を示す平面図である。 本発明の実施形態２に係る半導体モジュールの構成を示す断面図である。 本発明の実施形態３に係る半導体モジュールの構成を示す断面図である。 図６に示す凹凸部材形状例を示す断面図である。 図６に示す凹凸部材の配置例を示す図である。 図６に示す凹凸部材の配置例を示す図である。 本発明の実施形態４に係る半導体モジュールの構成を示す断面図である。
以下、図面を用いて本発明を実施するための実施形態を説明する。
（実施形態１）
図１は本発明の実施形態１に係る半導体モジュールの構成を示す図であり、同図（ａ）は平面図、同図（ｂ）は断面図である。
図１において、半導体チップ１１は、接合材１２を介して実装基材１３に接合されて実装され、これらにより半導体モジュールが構成されている。なお、半導体モジュールは、電圧印加時に耐放電に対する沿面距離および空間距離の確保や長期信頼性の維持のため、任意の部位が絶縁層で覆われている。半導体チップ１１は、例えば車両を駆動するモータに電力を供給するインバータ回路などの電力変換用のパワーモジュールで構成され、例えば数百ボルトおよび数百アンペア定格のパワー半導体装置で構成される。一般的に、パワーモジュールにはダイオードとスイッチング素子の２種類の半導体素子を使用し、本発明は両半導体チップに適応可能である。半導体チップ１１は、例えば厚さ１００マイクロメートル前後で縦横サイズは数ミリメートル程度である。半導体チップ１１としては、例えばＳｉ、ＳｉＣ、ＧａＮや有機物系等の半導体基板材料、および集積度にかかわらず広範囲の半導体チップが使用可能である。
接合材１２は、この実施形態１では半田で構成される。なお、接合材１２は、半導体チップ１１の耐熱性や電気特性等の性能劣化の要因とならない熱伝導可能な無機または有機系の接合材や、それらを複合した接合材から適宜選択するが可能である。また、接合材１２の特性としては、熱や電磁波、振動等の一定条件により硬化または軟化する接合材が望ましい。
さらに、接合材１２は、各接合場所に適した接合材および接合法の選択が可能である。例えば、半導体チップ１１と実装基材１３との接合部の中央と外周、あるいは凹凸部１３１と平坦部で組成の異なる接合材の選択や、金属結合、化学接合、物理結合、複合接合等から異なる接合法の選択が可能である。
実装基材１３は、この実施形態１では熱伝導および電気伝導性に優れるＣｕ（銅）材で構成される。実装基材１３は、Ｃｕの他に例えば熱伝導が可能な無機および有機系やそれらの複合材を用いることも可能である。
実装基材１３の大きさは、半導体チップ１１の熱耐性により異なる。例えば、半導体チップ１１の発熱量が多い場合や熱伝達経路の熱抵抗が大きい場合には、実装基材１３を大きくすることが可能である。この実施形態１では、例えば一辺が数ミリから数十ミリメートル程度の大きさである。なお、半導体チップ１１の特性によっては、半導体チップ１１の面積よりも小さい実装基材１３を用いることも可能である。すなわち、半導体チップ１１と実装基材１３との面積の大小関係にかかわらず、半導体チップ１１と実装基材１３との大きさを選択して組み合わせることが可能である。
実装基材１３を半導体チップ１１の電流経路として使用する場合には、導電性を有する熱伝導が可能な無機および有機系やそれらの複合材の選択が可能である。例えば、ＣｕやＡｌやＭｏやＷ等の金属単体、またはこれらの合金または複合材を用いることが可能である。また、エポキシ系やアクリル系やイミド系等の樹脂やセラミクス、これらの樹脂と導電体や絶縁体の複合材、またはこれらの金属や樹脂やセラミクス等を積層した複合材を用いることが可能である。
実装基材１３には、半導体チップ１１と対向して半導体チップ１１が実装される側の実装面に、凹凸部１３１が形成されている。この凹凸部１３１は、少なくとも半導体チップ１１の電極部と実装基材１３とが接合材１２を介して電気的に接合される接合面の端部を跨ぐように配置形成されている。ここで、半導体チップの電極部とは、例えばスイッチング素子を構成するトランジスタのゲート端子、ソース端子、ドレイン端子などであり、ダイオードのアノード端子やカソード端子などである。
図２に凹凸部１３１の断面形状の一例を示す。図２において、同図（ａ）は凸部１３１１の断面が角錐状、同図（ｂ）は凸部１３１２の断面の先端部分が円錐状、同図（ｃ）は凸部１３１３の断面の先端部分が切り妻状の例を示している。凹凸部１３１の断面形状の特徴は、凸部が半導体チップ１１の接合面に対して傾斜を有していることである。この傾斜により、半導体チップ１１と実装基材１３との接合後、半導体チップ１１と凹凸部１３１との近接部は、点状または線状となる。
先にも触れたが、接合材１２は、半導体チップ１１と実装基材１３との間の熱応力を緩和する効果があるので、接合材１２には適切な厚さが必要となる。仮に、凹凸部１３１が無い場合には、半導体チップ１１と実装基材１３との接合後の近接部は平面となる。このため、半導体チップ１１と実装基材１３との近接部で熱応力による応力集中が顕著に発生し、接合材１２の長期信頼性が低下する。これに対して、実装基材１３に凹凸部１３１を設けることで、半導体チップ１１と実装基材１３との近接部の面積は設けない場合に比べて少なくなる。これにより、応力集中の発生を抑制することが可能となる。
図１に示す凹凸部１３１の形状は、図２（ａ）に示すような四角錐形状である。四角錐形状にすることにより、凹凸部１３１の凸部と半導体チップ１１との近接部の面積は非常に少なくなる。これにより、熱応力による応力集中の発生を抑えることが可能となる。図１に示す凹凸部１３１の内角は、約６０度程度であるが、より鋭角な形状や三角錐とすることで、熱応力による応力集中を分散し易い形状となり、長期信頼性が更に向上することが可能となる。
図２（ｂ）に示す断面形状は、凸部の先端が曲面である。このため、実装工程時に半導体チップ１１と実装基材１３を加圧して接合する場合でも、同図（ａ）、（ｃ）に示す断面形状に比べて加圧による応力集中が抑制される。したがって、凹凸形状の変形が少なく、半田厚を一定に保つことが可能となる。
また、上記断面形状を混在させることも可能である。例えば熱応力発生時に応力集中が大きい部位では、図２（ａ）の断面形状を用い、それ以外は熱抵抗を抑えるため同図（ｂ）の断面形状を用いる。これにより、混在させない場合に比べて、長期信頼性の確保と冷却性能の向上をより一層向上することができる。
実装基材１３の凹凸部１３１の高さは、例えば数十から数百マイクロメータ前後である。なお、凹凸部１３１の高さは、接合材１２や実装基材１３の物性や半導体モジュールの実際の使用温度やそのサイクルを考慮して決められる。すなわち、接合材１２および凹凸部１３１の近傍に発生する熱応力を、目標とする疲労限度以下に抑えることが可能な高さが望ましい。
また、凹凸部１３１の高さは、すべての凹凸部１３１で同一ではなく、使用する接合材１２や熱応力による応力集中の発生状況に応じて、複数の高さを用いることも可能である。
例えば、半導体チップ１１と実装基材１３との接合部中央は外周に比べて高くする一方、その逆であっても可能である。
凸部が図２（ａ）〜同図（ｃ）に示す断面構造を有する凹凸部１３１は、図３Ａ（ａ１），（ａ２）〜同図（ｄ１），（ｄ２）、図３Ｂ（ｅ１），（ｅ２）〜同図（ｈ１）、（ｈ２）に示すような配置が可能である。図３Ａ（ａ２）〜図３Ｂ（ｈ２）は図３Ａ（ａ１）〜図３Ｂ（ｈ１）の破線に沿った断面図である。図３Ａ（ａ１），（ａ２）では、円錐状の凸部１３１２が離散的に格子状に配置されている。図３Ａ（ｂ１），（ｂ２）では、円錐状の凸部１３１２が離散的に互い違いに格子状に配置されている。図３Ａ（ｃ１），（ｃ２）では、高さが異なる三角錐の凸部１３１１が接して格子状に配置されている。図３Ａ（ｄ１），（ｄ２）では、四角錐の凸部１３１１が接して格子状に配置されている。
一方、図３Ｂ（ｅ１），（ｅ２）では、鞍状（かまぼこ状）の凸部１３１４が複数並列して配置されている。図３Ｂ（ｆ１），（ｆ２）では、鞍状の凸部１３１４が互い違いに離散的に配置されている。図３Ｂ（ｇ１），（ｇ２）では、隣り合う列の鞍状の凸部１３１４が半導体チップ１１との近接部の方向が異なるように離散的に配置されている。図３Ｂ（ｈ１），（ｈ２）では、鞍状の凸部１３１４が格子状に配置されている。
実装基材１３の凹凸部１３１は、先にも触れたが、半導体チップ１１の電極部と実装基材１３との接合面の端部を跨いで配置されている。これにより、実装時に、低粘度な条件下における余剰な接合材１２は、凹凸部１３１の毛細管現象により半導体チップ１１の電極部下から連続的に半導体チップ１１の外周まで案内される。したがって、余剰な接合材１２が半導体チップ１１の電極部と実装基材１３との間に留まり、接合材１２の厚さが必要以上に厚くなることは回避される。この結果、冷却性能が低下することを抑制することができる。
図４Ａ（ａ）〜図４Ｃ（ｊ）は、半導体チップ１１の実装面に対する凹凸部１３１の配置例を示す平面図である。図４Ａ（ａ）に示すように、半導体チップ１１の全外周にわたって実装基材１３に凹凸部１３１を配置することで、冷却性能低下の抑制能力を高めることができる。
一方、図４Ａ（ｂ）では、半導体チップ１１が配置される部分の四隅に凹凸部１３１を配置している。接合時の半導体チップ１１は、接合材１２の実装基材１３への接触状態（濡れ状態）や、接合材１２の表面張力により実装基材１３の接合面に対して多少傾く。このため、余剰接合材が半導体チップ１１の四隅に溜まりやすくなる。したがって、接合材１２の厚さが必要以上に厚くなり冷却性能が低下しやすい。そこで、図４Ａ（ｂ）に示す配置にすることで、半導体チップ１１の四隅の余剰な接合材１２を毛細管現象により半導体チップ１１の外周に案内して半導体チップ１１外に排出することができる。この結果、接合材１２の厚さを適正かつ均一に保つことが可能となる。
図４Ａ（ｃ）では、先の同図（ｂ）の配置に対して半導体チップ１１の中央部にも対向して凹凸部１３１を加えて配置している。このような配置とすることで、図４Ａ（ｂ）に対して半導体チップ１１における温度が上昇しやすい中央部に対して、半導体チップ１１と熱伝導率が高い凹凸部１３１との近接部が設けられる。これにより、冷却性能をさらに一層向上することが可能となる。
図４Ａ（ｄ）では、半導体チップ１１の四隅を除いた各辺部に対応して凹凸部１３１を配置している。半導体チップ１１の四隅は接合材１２への応力が集中しやすい。したがって、図４Ａ（ｄ）に示すような配置にすることで、先の図４Ａ（ａ）に比べて半導体チップ１１の四隅の接合材１２の平均厚さを厚くすることができる。この結果、熱応力が分散されて長期信頼性をより一層向上することが可能となる。
図４Ｂ（ｅ）〜同図（ｈ）では、半導体チップ１１の中央部に対応して配置された凹凸部１３１が途切れることなく半導体チップ１１の外周へと連続して配置されている。このような配置にすることで、半導体チップ１１の中央部の余剰な接合材１２を確実に外周へ案内して半導体チップ１１外に排出することが可能となる。この結果、冷却性能の低下を抑制することができる。また、半導体チップ１１の中央部に、熱伝導率が高い凹凸部１３１と半導体チップ１１との近接部を設けることができるので、冷却性能を向上することが可能となる。
図４Ｃ（ｉ）では、凹凸部１３１が半導体チップ１１の接合面全体にわたって配置されている。このような配置とすることで、先の図４Ａ（ａ）に比べて半導体チップ１１と実装基材１３との近接部が増加する。これにより、接合材１２の平均厚さを低減することが可能となり、冷却性能を向上することが可能となる。
図４Ｃ（ｊ）では、先の図４Ｃ（ｉ）に示す配置例において、凹凸形状が異なる凹凸部を配置している。例えば、半導体チップ１１の外周部には図２（ａ）に示すような凸部が錘状体の第１の凹凸部１３１−１を配置する。一方、半導体チップ１１の中央部には図３Ｂ（ｅ１），（ｅ２）〜同図（ｈ１），（ｈ２）に示すような凸部が鞍状の第２の凹凸部１３１−２を配置する。
このような配置とすることで、接合材１２に応力集中が発生しやすい半導体チップ１１の端部は、図２（ａ）の錘状体とすることにより半導体チップ１１と実装基材１３との近接部の面積を低減することが可能となる。これにより、応力集中を抑制して長期信頼性を確保することが可能となる。また、半導体チップ１１の発熱により高温になりやすい半導体チップ１１の中央部は、図３Ｂに示す鞍状とすることにより接合材１２の平均厚さを低減して熱抵抗を低減することができる。この結果、冷却性能を向上することが可能となる。
実装基材１３の凹凸部１３１の凸部頂点の個数は、半導体チップ１１の安定した接合を考慮すると、半導体チップ１１と凹凸部１３１との接合面では３点以上が望ましい。これにより、接合材１２の厚さを一定に保つことが可能となり、極端な応力集中部の発生を防ぐことができ、長期信頼性の確保が可能となる。
また、凹凸部１３１の頂点間距離は、広げるほど接合面における接合材１２の割合が多くなる。このため、熱抵抗の大きな接合材１２により冷却性能が悪化する。したがって、凹凸部１３１の頂点間距離は、凹凸部１３１における凸部の高さと同等以下が望ましい。
これにより、熱の伝達経路および拡散部を確保するとともに接合材１２の平均厚さを低減して、冷却性能を向上することが可能となる。凹凸部１３１の頂点間距離は、例えば数十から数百マイクロメータ程度で実施することが可能である。
凹凸部１３１の頂点間距離は、種類の異なる接合材１２の使用や、接合材１２の流動性を制御する場合には、上記頂点間距離の範囲内で複数の混在も可能である。また、凹凸部１３１の頂点間距離と凸部の高さは、接合材１２に固形の添加物などを混入させた場合には、混入した添加物に応じて上記要件を変えることが可能である。すなわち、混入した添加物を含む接合材１２が、凹凸部１３１を通って半導体チップ１１の外周部に確実に案内されて半導体チップ１１外に排出される程度に変更される。
なお、図１に示す実装例では、半導体チップ１１と実装基材１３の凹凸部１３１における凸部頂点が接触して場合を例示しているが、必ずしも接触している必要はない。すなわち、冷却性能など各部仕様性能を損なわない範囲で両者が直接接触せずに接合材１２が介在して近接した状態であってもかまわない。
また、上記実施形態１では、実装基材１３に凹凸部１３１が形成されているが、例えば半導体チップ１１が実装基材１３によりも大きな場合には、実装基材１３に設けたと同様の凹凸部１３１を実装基材１３に代えて半導体チップ１１側に設けることも可能である。このような構成であっても、実装基材１３に設けた場合と同様の効果を得ることができる。
半導体モジュールの冷却性能は、熱伝達経路の熱抵抗の大きさに左右され、実装基材１３に比べて熱伝導率が低い接合材１２の薄化で向上する。この実施形態１では、半導体チップ１１の電極部と実装基材１３の接合面の端部を跨ぐように凹凸部１３１を有する。これにより、毛細管現象により半導体チップ１１下の接合材１２が半導体チップ１１の外周の凹凸部１３１まで流れ出し、半導体チップ１１下の接合材１２の厚さが減少する。また、凸部と半導体チップ１１が近接することにより接合材１２の平均厚さは低減し、熱抵抗を低減することで冷却性能を向上することが可能となる。
半導体モジュールの長期信頼性は、異種接合部の線膨張係数差および熱応力発生時の応力集中量と各部材の耐力で決まる。この実施形態１では、半導体チップ１１と実装基材１３が近接する平行面の面積と距離（接合材１２の厚さ）で決まるので、平行面の面積の減少および距離の増加により長期信頼性を向上することができる。凹凸部１３１の凸部は、半導体チップ１１に対して傾斜を持つため、半導体チップ１１と凸部頂点の近接部の平行面の面積が最少となり、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１が点状または線状で近接することにより、近接部の平行面の面積が最少となる。さらに、半導体チップ１１と凹凸部１３１は少なくとも１つ以上の点もしくは線状に近接しているため、凹凸部１３１の凹部における接合材１２に必要な最小の厚さが確保されるため、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１接合部に接合材１２を用いずに、互いの材料が拡散し合う直接の接合を用いることで、熱抵抗の高い接合材が介在しない部位が発生するため、接合材の平均厚さが低減し、冷却性能を向上することが可能である。
凹凸部１３１を、半導体チップ１１と実装基材１３との接合面における外周の全部もしくは一部に配置形成することで、余剰な接合材１２を半導体チップ１１外に排出することが可能となり、接合材１２の厚さを適正に保ち冷却性能の低下を抑制することができる。
（実施形態２）
図５は本発明の実施形態２に係る半導体モジュールの構成を示す断面図である。この実施形態２において、先の実施形態１と異なる点は、半導体チップ１１にも凹凸部１１１を設けたことである。図５（ａ）に示す構成では、半導体チップ１１の実装基材１３との接合面に凹凸部１１１を設け、半導体チップ１１の外周の実装基材１３に先の実施形態１と同様の凹凸部１３１を設けている。
このような構成により、接合材１２の平均厚さを低減して熱抵抗を低減することが可能となり、この結果、冷却性能を向上することができる。さらに加えて、半導体チップ１１の熱容量が凹凸部１１１により増加し、半導体チップ１１の過渡的な発熱に対して熱の拡散と伝達を俊敏に行うことができる。この結果、過渡的な発熱による半導体チップ１１の熱破壊を防ぐことが可能となる。
図５（ｂ）に示す構成では、先の同図（ａ）に示す構成に対して、半導体チップ１１の中央部に対向した実装基材１３の接合面に凹凸部１３１を加えたものである。このような構成により、先の図５（ａ）の構成で得られる効果に対して、接合材１２の平均厚さをより一層低減して熱抵抗を低減することが可能となり、この結果、より一層冷却性能を向上することができる。
半導体モジュールの冷却性能は、熱伝達経路の熱抵抗の大きさに左右され、実装基材１３に比べて熱伝導率が低い接合材１２の薄化で向上する。この実施形態１では、半導体チップ１１の電極部と実装基材１３の接合面の端部を跨ぐように凹凸部１３１を有する。これにより、毛細管現象により半導体チップ１１下の接合材１２が半導体チップ１１の外周の凹凸部１３１まで流れ出し、半導体チップ１１下の接合材１２の厚さが減少する。また、凸部と半導体チップ１１が近接することにより接合材１２の平均厚さは低減し、熱抵抗を低減することで冷却性能を向上することが可能となる。
半導体モジュールの長期信頼性は、異種接合部の線膨張係数差および熱応力発生時の応力集中量と各部材の耐力で決まる。この実施形態２では、半導体チップ１１と実装基材１３が近接する平行面の面積と距離（接合材１２の厚さ）で決まるので、平行面の面積の減少および距離の増加により長期信頼性を向上することができる。凹凸部１３１の凸部は、半導体チップ１１に対して傾斜を持つため、半導体チップ１１と凸部頂点の近接部の平行面の面積が最少となり、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１が点状または線状で近接することにより、近接部の平行面の面積が最少となる。さらに、半導体チップ１１と凹凸部１３１は少なくとも１つ以上の点もしくは線状に近接しているため、凹凸部１３１の凹部における接合材１２に必要な最小の厚さが確保されるため、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１の接合部に接合材１２を用いずに、互いの材料が拡散し合う直接の接合を用いることで、熱抵抗の高い接合材が介在しない部位が発生するため、接合材の平均厚さが低減し、冷却性能を向上することが可能である。
凹凸部１３１を、半導体チップ１１と実装基材１３との接合面における外周の全部もしくは一部に配置形成することで、余剰な接合材１２を半導体チップ１１外に排出することが可能となり、接合材１２の厚さを適正に保ち冷却性能の低下を抑制することができる。
（実施形態３）
図６は本発明の実施形態３に係る半導体モジュールの構成を示す断面図であり、同図（ａ）は接合前の各部材の断面図であり、同図（ｂ）は接合後の各部材の断面図である。
この実施形態３において、先の実施形態１，２と異なる点は、実装基材１３に形成された凹凸部１３１や半導体チップ１１に形成された凹凸部１１１を、半導体チップ１１や実装基材１３とは別体の凹凸部材６１として構成したことである。
なお、実装基材１３および凹凸部材６１の材質、大きさ、配置、ならびに半導体チップ１１、凹凸部材６１ならびに実装基材１３の接合方法は、先の実施形態１の同様である。
凹凸部材６１は、例えば実装基材１３と同様のＣｕで形成され、小さいもので１つの大きさが数十から数百マイクロメータ程度である。図６に示す構成では、先の図１に示すと同様の凸部が角錐状に形成された凹凸部材６１を介在させて、図１と同様に半導体チップ１１と実装基材１３とを接合して実装している。
接合後の構成として、凹凸部材６１が先の実施形態１と同様の形状である場合に、先の実施形態１と異なる点は、図６（ｂ）に示すように、実装基材１３と凹凸部材６１との間に接合材１２が介在することである。これにより、先の実施形態１に比べて応力集中を抑える効果が高まり、長期信頼性をより一層向上することが可能となる。
なお、実装基材１３と凹凸部材６１の線膨張係数の差が少ない場合には、互いの材料が拡散し合う直接の接合も可能である。このような場合には、熱抵抗となる接合材１２が存在しない部位が生じるので、接合材１２の平均厚さが低減し、冷却性能をより一層向上することが可能となる。
図７に凹凸部材６１の断面形状の一例を示す。図７において、同図（ａ）は凸部６１１の断面が角錐状、同図（ｂ）は凸部６１２の断面が円形、同図（ｃ）は凸部６１３の断面が菱形の例を示している。また、図７（ｄ）は凸部６１４の先端部分の断面が円錐状、同図（ｅ）は凸部６１５の先端部分の断面が切り妻状の例を示している。
図７に示す断面構造を有する凹凸部材６１は、実装基材１３に対して図８Ａ（ａ１），（ａ２）〜図８Ｂ（ｈ１），（ｈ２）に示すような配置が可能である。図８Ａ（ａ２）〜図８Ｂ（ｈ２）は、図８Ａ（ａ１）〜図８Ｂ（ｈ１）の断面図である。図８Ａ（ａ１），（ａ２）では、図７（ｂ）に示す断面形状で球体の凸部６１２が離散的に格子状に配置されている。図８Ａ（ｂ１），（ｂ２）では、図７（ｂ）に示す断面形状で球体の凸部６１２が離散的に互い違いに格子状に配置されている。図８Ａ（ｃ１），（ｃ２）では、凹凸部材６１における高さが異なる三角錐の凸部６１１が接して格子状に配置されている。図８Ａ（ｄ１），（ｄ２）では、図７（ａ）に示す四角錐の凸部６１１が接して格子状に配置されている。
図８Ｂ（ｅ１），（ｅ２）では、図７（ｂ）に示す断面形状で円柱状の凸部６１６が複数並列して配置されている。図８Ｂ（ｆ１），（ｆ２）では、図７（ｂ）に示す断面形状で円柱状の凸部６１６が互い違いに離散的に配置され、図８Ｂ（ｇ１），（ｇ２）では、隣り合う列の凸部６１６が半導体チップ１１との近接部の方向が異なるように離散的に配置されている。図８Ｂ（ｈ１），（ｈ２）では、図７（ｂ）に示す断面形状で円柱状の凸部６１６が格子状に配置されている。
なお、図示していないが、図８Ｂ（ｅ１），（ｅ２）〜同図（ｈ１），（ｈ２）において、図７（ｂ）に示す断面形状の凸部に代えて、図７（ａ），（ｃ）〜（ｅ）に示す断面形状の凸部とすることも可能である。
図７（ａ），（ｄ），（ｅ）に示す断面形状では、線膨張係数の差が最も大きく熱応力が多く発生する半導体チップ１１と凹凸部材６１の接合面に、凸部頂点が点または線状で接触もしくは近接する構造となる。これにより、応力集中を抑えて熱応力の発生を緩和することが可能となる。また、実装基材１３と凹凸部材６１との接合面は、面で近接することで接合材１２の平均厚さを低減し、冷却性能を向上することが可能となる。
図７（ｂ），（ｃ）に示す断面形状では、凹凸部材６１の上下面を共に点または線により接触または近接する構造となる。これにより、図７（ａ），（ｄ），（ｅ）に示す断面形状に比べて応力集中を更に抑えることが可能となり、長期信頼性をより一層向上することができる。
このような凹凸部材６１を製造する場合に、例えば複数の凹凸部材６１を任意の配置に整列するためのメス型形状の治具を用いて、実装前に予め凹凸部材６１を実装基材１３に接合することも可能である。
半導体モジュールの冷却性能は、熱伝達経路の熱抵抗の大きさに左右され、実装基材１３に比べて熱伝導率が低い接合材１２の薄化で向上する。この実施形態１では、半導体チップ１１の電極部と実装基材１３の接合面の端部を跨ぐように凹凸部１３１を有する。これにより、毛細管現象により半導体チップ１１下の接合材１２が半導体チップ１１の外周の凹凸部１３１まで流れ出し、半導体チップ１１下の接合材１２の厚さが減少する。また、凸部と半導体チップ１１が近接することにより接合材１２の平均厚さは低減し、熱抵抗を低減することで冷却性能を向上することが可能となる。
半導体モジュールの長期信頼性は、異種接合部の線膨張係数差および熱応力発生時の応力集中量と各部材の耐力で決まる。この実施形態３では、半導体チップ１１と実装基材１３が近接する平行面の面積と距離（接合材１２の厚さ）で決まるので、平行面の面積の減少および距離の増加により長期信頼性を向上することができる。凹凸部１３１の凸部は、半導体チップ１１に対して傾斜を持つため、半導体チップ１１と凸部頂点の近接部の平行面の面積が最少となり、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１が点状または線状で近接することにより、近接部の平行面の面積が最少となる。さらに、半導体チップ１１と凹凸部１３１は少なくとも１つ以上の点もしくは線状に近接しているため、凹凸部１３１の凹部における接合材１２に必要な最少の厚さが確保されるため、長期信頼性の確保が可能となる。
半導体チップ１１ならびに実装基材１３とは別体として凹凸部材６１を構成することで、応力緩和が可能な層（凹凸部材６１）が増加し、更に長期信頼性を向上することが可能となる。
半導体チップ１１と凹凸部１３１の接合部に接合材１２を用いずに、互いの材料が拡散し合う直接の接合を用いることで、熱抵抗の高い接合材が介在しない部位が発生するため、接合材の平均厚さが低減し、冷却性能を向上することが可能である。
凹凸部１３１を、半導体チップ１１と実装基材１３との接合面における外周の全部もしくは一部に配置形成することで、余剰な接合材１２を半導体チップ１１外に排出することが可能となり、接合材１２の厚さを適正に保ち冷却性能の低下を抑制することができる。
（実施形態４）
図９は本発明の実施形態４に係る半導体モジュールの構成を示す断面図である。
この実施形態４の特徴とするところは、先の実施形態１に対して、半導体チップ１１における、実装基材１３が接合された側の一方の面（図１では下面）と反対側の面（図１では上面）に電極材９１、９２を接合したことにある。また、半導体チップ１１における、電極材９２と接合する側の面に先の実施形態２と同様の凹凸部１１２を形成したことにある。
半導体チップ１１、半導体チップ１１の凹凸部１１２、接合材１２、実装基材１３、実装基材１３の凹凸部１３１の材質、大きさ、配置、ならびに各部材の接合方法は、先の実施形態１，２と同様である。
電極材９１、９２は、例えば実装基材１３と同様にＣｕで構成され、電極材９１には、先の実施形態１で説明した実装基材１３に形成されたのと同様の凹凸部９１１が形成されている。電極材９１、９２は、接合材１２を介して半導体チップ１１に接合される。例えば半導体チップ１１にＩＧＢＴなどの縦型のトランジスタが形成されている場合には、電極材９１にはトランジスタの例えばソース電極が接合され、電極材９２にはゲート電極が接合され、ドレイン電極が実装基材１３に接合される。
半導体チップ１１と実装基材１３との接合において、互いの線膨張係数が異なる場合は、実施形態１で採用した構成では、半導体チップ１１全体にバイメタル効果により反り応力が発生しやすくなる。このため、半導体チップ１１が変形しやすく半導体チップ１１の損傷を招きやすくなる。
これに対して、この実施形態４では、図９に示すように半導体チップ１１の上面に電極材９１、９２を接合することで、半導体チップ１１の下面を上面と同様の接合状態としている。これにより、上述したような反り応力が相殺され、半導体チップ１１の変形を抑えることが可能となる。
また、半導体チップ１１に対して実装基材１３に加えて電極材９１、９２を接合している。このため、実施形態１に比べて、熱伝達経路および熱容量が増加し、半導体チップ１１の過渡的な発熱に対して熱の拡散と伝達が俊敏に行われ、過渡的な発熱による半導体チップ１１の熱破壊を防ぐことが可能となる。
なお、この実施形態４は、半導体チップ１１ならびに実装基材１３に凹凸部を設けることに代えて、実施形態３で採用したの凹凸部材６１を介在させて各部材を接合することも可能である。
半導体モジュールの冷却性能は、熱伝達経路の熱抵抗の大きさに左右され、実装基材１３に比べて熱伝導率が低い接合材１２の薄化で向上する。この実施形態１では、半導体チップ１１の電極部と実装基材１３の接合面の端部を跨ぐように凹凸部１３１を有する。これにより、毛細管現象により半導体チップ１１下の接合材１２が半導体チップ１１の外周の凹凸部１３１まで流れ出し、半導体チップ１１下の接合材１２の厚さが減少する。また、凸部と半導体チップ１１が近接することにより接合材１２の平均厚さは低減し、熱抵抗を低減することで冷却性能を向上することが可能となる。
半導体モジュールの長期信頼性は、異種接合部の線膨張係数差および熱応力発生時の応力集中量と各部材の耐力で決まる。この実施形態４では、半導体チップ１１と実装基材１３が近接する平行面の面積と距離（接合材１２の厚さ）で決まるので、平行面の面積の減少および距離の増加により長期信頼性を向上することができる。凹凸部１３１の凸部は、半導体チップ１１に対して傾斜を持つため、半導体チップ１１と凸部頂点の近接部の平行面の面積が最少となり、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１が点状または線状で近接することにより、近接部の平行面の面積が最少となる。さらに、半導体チップ１１と凹凸部１３１は少なくとも１つ以上の点もしくは線状に近接しているため、凹凸部１３１の凹部における接合材１２の最低厚さが確保されるため、長期信頼性の確保が可能となる。
半導体チップ１１と凹凸部１３１の接合部に接合材１２を用いずに、互いの材料が拡散し合う直接の接合を用いることで、熱抵抗の高い接合材が介在しない部位が発生するため、接合材の平均厚さが低減し、冷却性能を向上することが可能である。
凹凸部１３１を、半導体チップ１１と実装基材１３との接合面における外周の全部もしくは一部に配置形成することで、余剰な接合材１２を半導体チップ１１外に排出することが可能となり、接合材１２の厚さを適正に保ち冷却性能の低下を抑制することができる。
半導体チップ１１の上面に設けられた電極材９１、９２を、実装基材１３と同様の接合形態にすることでバイメタル効果による反り応力を相殺し、半導体チップ１１の変形による破壊を抑えることが可能となる。また、半導体チップ１１に対して上下両面の接合により、熱伝達経路および熱容量が増加し、半導体チップ１１の過渡的な発熱に対して熱の拡散と伝達を俊敏に行うことが可能となる。これにより、過渡的な発熱による半導体チップ１１の熱破壊を防ぐことが可能となる。
半導体チップ１１の上面に複数の電極材が接合された半導体チップ１１において、半導体チップ１１の上面に有するすべての電極部を下面と同様の構造にすることで、更にバイメタル効果による反り応力の相殺効果が増大して、反り応力の発生を極力少なくすることができる。これにより、上面に２極以上の電極部を有する半導体チップ１１において、半導体チップ１１の変形による破壊を抑制することが可能となる。
１１…半導体チップ
１２…接合材
１３…実装基材
６１…凹凸部材
９１，９２…電極材
１１１，１１２，１３１，１３１−１，１３１−２，９１１…凹凸部
６１１〜６１６，１３１１〜１３１４…凸部

Claims (8)

  1. 接合部材を介して実装基材に半導体チップが実装された半導体モジュールにおいて、
    前記実装基材における前記半導体チップと接合する側の面と前記半導体チップにおける前記実装基材と接合する側の面の一方または双方に凹凸が形成され、前記凹凸は、前記半導体チップと前記実装基材とが接合された際に、前記半導体チップの電極部と前記実装基材との接合面の端部を跨ぐように配置され、前記実装基材と前記半導体チップとは、前記凹凸の凸部頂点で最も近接している
    ことを特徴とする半導体モジュール。
  2. 前記半導体チップにおける、前記実装基材が接合される面と反対の面に電極材が電気的に接合され、前記電極材における前記半導体チップと接合する側の面と前記半導体チップにおける前記電極材と接合する側の面の一方または双方に凹凸が形成され、前記凹凸は、前記半導体チップと前記電極材とが接合された際に、前記半導体チップの電極部と前記電極材との接合面の端部を跨ぐように配置され、前記電極材と前記半導体チップとは、前記凹凸の凸部頂点で最も近接している
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 接合部材を介して実装基材に半導体チップが実装された半導体モジュールにおいて、
    前記実装基材と前記半導体チップとの間に凹凸部材を有し、前記凹凸部材は、前記凹凸部材を介在させて前記半導体チップと前記実装基材とが接合された際に、前記半導体チップの電極部と前記実装基材との接合面の端部を跨ぐように配置され、前記凹凸部材と前記半導体チップとは、前記凹凸部材の凸部頂点で最も近接している
    ことを特徴とする半導体モジュール。
  4. 前記半導体チップにおける、前記実装基材が接合される面と反対の面に電極材が電気的に接合され、前記電極材と前記半導体チップとの間に凹凸部材を有し、前記凹凸部材は、前記凹凸部材を介在させて前記半導体チップと前記電極材とが接合された際に、前記半導体チップの電極部と前記電極材との接合面の端部を跨ぐように配置され、前記凹凸部材と前記半導体チップとは、前記凹凸部材の凸部頂点で最も近接している
    ことを特徴とする請求項３に記載の半導体モジュール。
  5. 前記凹凸または前記凹凸部材は、前記半導体チップと前記実装基材または電極材との接合面に対して傾斜を有する形状である
    ことを特徴とする請求項１〜４の何れか１項に記載の半導体モジュール。
  6. 前記凹凸または前記凹凸部材の凸部頂点は、少なくとも１以上の点または線状に近接している
    ことを特徴とする請求項１〜５の何れか１項に記載の半導体モジュール。
  7. 前記半導体チップと前記実装基材または前記凹凸部材もしくは前記電極材は、前記接合材または直接接合により接合されている
    ことを特徴とする請求項１〜６の何れか１項に記載の半導体モジュール。
  8. 前記凹凸または前記凹凸部材は、前記半導体チップと前記実装基材または前記電極材との接合面における外周の全部または一部に配置形成されている
    ことを特徴とする請求項１〜７の何れか１項に記載の半導体モジュール。
JP2011139170A 2011-06-23 2011-06-23 半導体モジュール Active JP5830958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011139170A JP5830958B2 (ja) 2011-06-23 2011-06-23 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011139170A JP5830958B2 (ja) 2011-06-23 2011-06-23 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2013008771A true JP2013008771A (ja) 2013-01-10
JP5830958B2 JP5830958B2 (ja) 2015-12-09

Family

ID=47675887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139170A Active JP5830958B2 (ja) 2011-06-23 2011-06-23 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5830958B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
JP2020102493A (ja) * 2018-12-20 2020-07-02 京セラ株式会社 配線基板および実装構造体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125833U (ja) * 1983-02-09 1984-08-24 日本電気ホームエレクトロニクス株式会社 半導体装置
JPS6196542U (ja) * 1984-11-29 1986-06-21
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2003168694A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp 半導体パッケージ
JP2004047800A (ja) * 2002-07-12 2004-02-12 Toyota Industries Corp 接続部材及び接続構造
JP2006294882A (ja) * 2005-04-12 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2006302940A (ja) * 2005-04-15 2006-11-02 Seiko Instruments Inc 半導体装置
JP2006344841A (ja) * 2005-06-10 2006-12-21 Mitsubishi Electric Corp パワー半導体モジュール
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125833U (ja) * 1983-02-09 1984-08-24 日本電気ホームエレクトロニクス株式会社 半導体装置
JPS6196542U (ja) * 1984-11-29 1986-06-21
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2003168694A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp 半導体パッケージ
JP2004047800A (ja) * 2002-07-12 2004-02-12 Toyota Industries Corp 接続部材及び接続構造
JP2006294882A (ja) * 2005-04-12 2006-10-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2006302940A (ja) * 2005-04-15 2006-11-02 Seiko Instruments Inc 半導体装置
JP2006344841A (ja) * 2005-06-10 2006-12-21 Mitsubishi Electric Corp パワー半導体モジュール
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
JP2020102493A (ja) * 2018-12-20 2020-07-02 京セラ株式会社 配線基板および実装構造体

Also Published As

Publication number Publication date
JP5830958B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
US20090139704A1 (en) Heat sink device
JP5542567B2 (ja) 半導体装置
WO2012157584A1 (ja) 半導体装置とその製造方法
US9077138B2 (en) Semiconductor laser device
JP2012033559A (ja) 半導体装置
US20110221076A1 (en) Semiconductor device
JP5538653B2 (ja) ヒートシンクおよび当該ヒートシンクを備えた半導体装置
JPWO2017130512A1 (ja) パワーモジュール
US20060220213A1 (en) Semiconductor device
JP6366723B2 (ja) 半導体装置およびその製造方法
JP6102676B2 (ja) 半導体装置
US11244880B2 (en) Semiconductor device
US11881444B2 (en) Semiconductor device
US10937937B2 (en) Optical semiconductor element
JP2019161108A (ja) 発光装置、発光素子、及び、発光素子の製造方法
JP5830958B2 (ja) 半導体モジュール
JP4458028B2 (ja) 半導体装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP6834815B2 (ja) 半導体モジュール
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP4645276B2 (ja) 半導体装置
CN111293095A (zh) 半导体装置及其制造方法
JP2012124247A (ja) 接合具、半導体装置の製造方法および半導体装置
JPWO2019135284A1 (ja) 半導体装置
JP2020136293A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R151 Written notification of patent or utility model registration

Ref document number: 5830958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151