JP4645276B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4645276B2
JP4645276B2 JP2005114055A JP2005114055A JP4645276B2 JP 4645276 B2 JP4645276 B2 JP 4645276B2 JP 2005114055 A JP2005114055 A JP 2005114055A JP 2005114055 A JP2005114055 A JP 2005114055A JP 4645276 B2 JP4645276 B2 JP 4645276B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
semiconductor device
solder
constraining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005114055A
Other languages
English (en)
Other versions
JP2006294882A (ja
Inventor
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005114055A priority Critical patent/JP4645276B2/ja
Publication of JP2006294882A publication Critical patent/JP2006294882A/ja
Application granted granted Critical
Publication of JP4645276B2 publication Critical patent/JP4645276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

この発明は、パワーモジュールなどの半導体装置に関する。
パワーデバイスは電力変換用途のスイッチングデバイスとして用いられる。図１３は、従来の半導体チップを実装したパワーモジュール（半導体装置）の要部断面図である。従来の半導体装置は、アルミニウムや銅などの良伝導体の材質で作られた銅ベース５７（放熱ベース）の上に半導体基板５１（半導体チップ）を固着した導電パターン５３、５４、５５、５６を形成した絶縁基板５２（配線基板）が固着されて配置され、単体のモジュールが形成される。このような単体のモジュールが外部ケース５９に収納され、半導体装置が構成される。また、半導体基板５１の表面電極からは、通常アルミワイヤ６０などが接合され、回路パターンを有する導電パターン５４との間の導通を保持する構造を有する。このアルミワイヤ６０には放熱上の効果はなく、半導体基板５１で発生した熱は、導電パターン５６に固着された半導体基板５１の下部の電極面および絶縁基板５２を介して銅ベース５７に放熱される。
このようなパワーモジュールでは、中小容量のモジュールはチップサイズが年々小型化する傾向が顕著であるため、実装上の配線密度が限界に達しつつある。また、大容量のモジュールは大定格動作の必要からチップの発熱密度が著しく増大する傾向にある。
このため、図１４のように、良伝導性のリードフレーム６１を半導体基板５１上面電極に固着させ、導通と放熱の双方の機能を付加する試みがなされている（例えば、特許文献１参照）。この構成は、半導体基板１の表面を冷却できる他、複数のアルミワイヤを接合する工程を単一の部材をチップに接合する工程に集約できる利点がある。
しかし、従来のリードフレーム構造を有する半導体装置では、放熱性を損なうことなく、長期に渡る使用環境温度の変化（熱サイクル）に対するリードフレーム６１と半導体基板５１の接続信頼性を確保することが難しいという問題があった。それは、半導体基板１とリードフレーム６１の熱膨張係数に大きな差があり、そのため、熱サイクルの度に半導体基板５１とリードフレーム６１の接合層に熱応力が加わり、接合層は破壊されてしまうためである。
これを解決するために、半導体基板５１（半導体チップ）の表面電極に固着する導電体をプレス加工して、導電体の接続領域の表面を複数の直線状の縦溝と複数の直線状の横溝とが交差するように形成し、接続領域の裏側を複数の縦突条と複数の横突条とが交差するように形成する。この導電体は蛇腹状をしているため、この導電体の表面側を半導体基板の表面電極に半田で固着すると、半導体基板が熱サイクルで膨張、伸縮したときでも、その変位を緩和できるため、熱応力による接続不良や損傷を防止することができることが開示されている（例えば、特許文献２参照）。
また、熱応力を緩和する方法として、半導体基板上に応力緩和層を設けてこの応力緩和層とリードフレームを半田接合するとが開示されている（特許文献３など）。
また、電子部品を導電パターン付き絶縁基板（配線基板）に半田付けする場合に、電子部品に応力緩和機構体を設けて熱応力を吸収する方法が開示されている（特許文献４など）。
特開２０００−１５６４３９号公報、第１図 特開２００４−４７８００号公報、第２図 特開２００３−２３４４４７号公報、第３図 特開平１１−２２４８９１号公報、第１図
しかし、前記の特許文献２において、導電体の縦溝および横溝が半田で充満されると、蛇腹効果（ばね効果）が薄れて、導電体は剛体化される。そのため、熱サイクルによる熱応力を吸収できなくなり、接続不良や損傷を防止することが困難になる。
この発明の目的は、前記の課題を解決して、放熱効率が高く、熱応力による接続不良や損傷の発生が防止できて高い接続信頼性が確保できる半導体装置を提供することにある。
前記の目的を達成するために、半導体基板と、該半導体基板に接合する接続体と、を有する半導体装置において、前記接続体は、前記半導体基板に固着される複数の拘束領域と、該拘束領域間を連接するとともに固着されない複数の非拘束領域とを有し、前記拘束領域は、格子状もしくは放射状に配置され、さらに、前記接続体は、断面形状が略波状となる部分を有し、略波状となる部分のうち、前記半導体基板側に凹んだ凹部を前記拘束領域とし、前記半導体基板とは反対側に膨らんだ凸部を前記非拘束領域とする構成とする。
また、前記非拘束領域は、前記拘束領域の表面より離れているとよい。
また、前記半導体基板と前記接続体との固着は導電性接着剤にて行うとよい。
また、前記複数の拘束領域からなる部分を前記半導体基板と前記接続体との接合領域とし、該接合領域の中心部から該接合領域の外周部に向かって複数の拘束領域が配置されるとともに、前記拘束領域の面積が前記中心部から前記外周部に向かって小さくなる構成とするとよい。
また、前記複数の拘束領域からなる部分を前記半導体基板と前記接続体との接合領域とし、前記半導体基板と前記接続体との接合領域の中心部から該接合領域の外周部に向かって複数の拘束領域が配置されるとともに、前記拘束領域と前記半導体基板との距離が前記中心部から前記外周部に向かって大きくなる構成とするとよい。
また、前記非拘束領域に前記導電性接着剤と接合しない非接合部材を設けるとよい。
また、前記導電性接着剤は半田であるとよい。
また、前記非接合部材は前記半田が濡れないソルダレジスト領域であるとよい。
また、前記拘束領域の形状を開口部として有する位置決め枠を前記拘束領域に嵌め込むとよい。
また、前記非拘束領域の一部に支持基板の導体パターンを接合するとよい。
また、前記非拘束領域の一部に外部導出用の導体を接合するとよい。
この発明によれば、半導体基板とリードフレームや導電パターン付き支持基板の間に、ばね作用のある接続体を挟んで半田などの接着材で固着することで、熱応力によって接着材内に発生する剪断作用を軽減して接続信頼性を向上させ、同時に放熱作用の向上を図ることができる。
発明の実施の形態を以下の実施例で説明する。
図１および図２は、この発明の第１実施例の半導体装置の要部構成図であり、図１（ａ）は半導体基板と接続体を組み合わせた要部平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線で切断した要部断面図、図２は組み立て後の要部断面図である。図１は接続体を半導体基板上に半田で固着した模式図を示す。
図１において、半導体基板１上に良伝導性のアルミニウム、銅などを２００μｍ程度にの圧延した材料を打ち抜き加工し、それに曲げ加工を施した接続体３を半田２で固着する。図１（ｂ）の断面図に示すように、接続体３の断面は波状（矩形波状）となっており、凹部の底部とそれに連続する側面の一部が半田２で固着され拘束領域４となる。凸部の上面とそれに連続する側面であって、半田が固着されない部分が非拘束領域５となる。接続体３の凹部の底面と半導体基板１との間には半田２が介在し、半導体基板上に接続体３が当接することはない。
ここで、半導体基板としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）に代表されるパワー半導体素子などの発熱の大きいものへ接続するには接続体として熱伝導性の良好な材料、上記に例示したように、良伝導性のアルミニウム、銅などの非鉄材料が好適である。発熱（放熱）の程度によっては、鉄とニッケルの合金なども適用可能である。また、半田以外にも、例えば、樹脂系の導電性接着剤の適用も可能である。
図２において、接続体３を半導体基板１上に半田２で固着した後、絶縁基板４６（支持基板）に形成した導電パターン４４に半導体基板１の裏面を固着し、接続体３の非拘束領域の一部をリードフレーム４３（外部導出導体）に形成した導電パターン４１に固着し、リードフレーム４３の他端を絶縁基板４６に形成した導電パターン４５に固着する。絶縁基板４６の裏面に形成した導電パターン４７を半田４８を介して銅ベース４９（冷却体と支持補強基板の働きをする）に固着し、銅ベース４９をヒートシンク５０に固着する。絶縁基板４６と銅ベース４９の代わりに、アルミニウム板の上に絶縁膜を被覆しこの絶縁膜の上に導電パターンを形成したアルミ基板を用いても構わない。
図３は、図１の接続体の製造方法であり、同図（ａ）〜同図（ｄ）は工程順に示した製造工程図である。尚、同図（ｄ）は同図（ｃ）の斜視図である。ここでは図１（ａ）の接続体３の１個の枡目を代表させて説明する。
良伝導性のアルミニウム、銅などの圧延された非鉄材料を打ち抜き加工し、格子状の導板６を形成する（同図（ａ））。
次に、格子状の交差箇所を拘束領域４となるように窪むように曲げ加工を施こし（同図（ｂ））、導板の箇所でａ、ｂ、ｃ、ｄを側壁とし、その先のｅ、ｆ、ｇ、ｈを直角に曲げて水平にして非拘束領域５として接続体３を形成する（同図（ｃ）、（ｄ））。
半導体基板１上にこのような接続体３の拘束領域４を半田２で固着することで、半田２に固着する拘束領域４が分散され、半田２が付かない上部の非拘束領域５がばね効果の働きをして、半導体基板１と接続体３の間の線膨張係数差で生じた熱応力ではんだ２にせん断ひずみが集中することを低減することができる。その結果、接続信頼性を向上させることができる。
尚、接続体３の形状は図１の格子状の他に、図４のように拘束領域４を大きくした格子状のものや、図５のように円形の拘束領域を放射状に配置し、その中心部の拘束領域４ａを周囲の拘束領域４ｂより大きくしたものでも良い。
図１５は、図４に示した接続体の変形例の部分斜視図である。半導体基板１や半田２の図示は省略している。非拘束領域５の幅に比べ、拘束領域４の幅（面積）が大きい格子状の接続体である。格子状に配置された複数の拘束領域４と、拘束領域４の上方（非接合面方向）へ屈曲した非接合領域５とが連設されている。非拘束領域５が上方へ屈曲していることにより、拘束領域４を導電性接着剤で半導体基板へ固着させたときに導電性接着剤から離れているため、非拘束領域のばね効果を有効に機能させることができる。尚、非拘束領域５を図１の如く拘束領域に対して鉛直に屈曲させて断面を矩形波状に形成してもよいし、図１５の如く、斜め上方へ略波状に屈曲させてもよい。
図１６は、図１５のＸ１〜Ｘ４平面で切断した部分の矢視断面図である。複数の拘束領域からなる部分を接合領域とした場合、半田２は、図１（ｂ）の如く半導体基板１と接続体３との接合領域全面に渡って設けてもよいし、図１６のように、拘束領域４の部分のみに設けてもよい。
しかし、前記の接続体３において、非拘束領域５に半田２が固着すると、非拘束領域５が拘束されてしまい、接続体３のばね機能が損なわれる。それを解決する方法をつぎの実施例で説明する。
図６は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いは、接続体３の非拘束領域５に半田２が濡れないソルダレジストとして用いられるエポキシ系の樹脂で樹脂塗布部７を形成した点である。非拘束領域５を樹脂塗布部７でコーティングすることで、非拘束領域５に半田２が固着しなくなり所望の機能を実現することができる。
また、図７のように、非拘束領域５下をポリイミド樹脂８などのリフロー耐熱性のあるもので型注入して先に硬化させて、非拘束領域５に半田２が固着しないようにして所望の機能を実現することができる。図７のように、エポキシ樹脂８で非拘束領域５を包囲してしまっても、エポキシ樹脂８自体の剛性は金属である接続体３に比較して十分低いのでばね機能は確保される。
半田２の代わりに樹脂系の導電性接着剤を用いた場合は、この樹脂系の導電接着剤と非接着の材質のものを樹脂塗布部７に相当する箇所に設けるとよい。
図８は、この発明の第３実施例の半導体装置の要部構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は位置決め枠の要部平面図である。これは接続体３を半導体基板１上に半田２で固着した模式図を示す。
接続体３の凹凸の形状が崩れないように同図（ｃ）のように、拘束領域４の形状の開口部１０を有する位置決め枠９を形成し、位置決め枠９の開口部１０に接続体３の拘束領域４を嵌め込み、この位置決め枠９を嵌め込んだ接続体３を半導体基板１上に半田２で固着する。位置決め枠９を用いることにより、厚さ２００μｍと薄い素材を複雑な形状に折って形成した接続体３の形状を損なうことなく接合することができる。また、位置決め枠９を半田に濡れない材質（例えば、エポキシなど）で形成しておけば、半田２の非拘束領域５へのはい上がりを抑制することもできる。あるいは、位置決め枠９を熱膨張係数の小さな材質（例えば、セタミックなど）で形成するようにしてよい。
また、図７のようにエポキシ樹脂８を非拘束領域５下に配置した後、この位置決め枠９をセットし半田３で固着すると、非拘束領域５に半田３が一層付き難くなり、接続体３のばね機能を確実に確保できる。
図９は、この発明の第４実施例の半導体装置の要部断面図である。この図の接続体３の断面は図５のＸ−Ｘ線で切断した断面図である。図１との違いは半導体基板１の中央部と接続する接続体３の拘束領域４ａが外周部の拘束領域４より面積を大きくし、またその深さを深くした点である。こうすることで、発熱が大きい半導体基板１の中央部の熱を効果的に放熱することができて、熱応力を低減して接続信頼性を向上させることができる。また、熱応力の大きな外周部で半田２の厚さが中央部より厚いため、外周部の熱応力を緩和できて接続信頼性を向上させることができる。
図１０は、この発明の第５実施例の半導体装置の要部断面図である。図１との違いは半導体基板１の中央部と接続する接続体３の拘束領域４ｃが外周部の拘束領域４ｂより表面からの深さを深くして、半導体基板１の外周部と接続する接続体３の拘束領域４ｂでの半田２の厚さを中央部の拘束領域４ｃでの半田２の厚さより厚くした点である。熱応力が大きく加わる外周部の半田２の厚さを厚くすることで熱応力を効果的に吸収することができて、接続信頼性を向上させることができる。また、中央部の大きな発熱を効果的に放熱することができる。
図１１、この発明の第６実施例の半導体装置の要部断面図である。これは図１の半導体基板１の裏面を導電パターン２２（接続体３の拘束領域４と固着する金属パターン）が形成された絶縁基板２１（支持基板）にエポキシ樹脂１８付き接続体１３を介して半田１２で固着し、エポキシ樹脂８付き接続体３に導体２５（外部導出導体）を固着し、半導体基板２１上の導電パターン２４と導体２５をリード導体２６で接続し、図示していないが、図２のように銅ベース１９とヒートシンク２０を固着してモジュールを形成する。勿論、図２で説明したようにアルミ基板を用いても構わない。絶縁基板２１の導電パターン２２の隙間に樹脂膜２３を形成しているのは、この部分と接する接続体３の非拘束領域５が絶縁基板２１に固定しないようにして、拘束されないようにするためである。
この実施例では、半導体基板１の裏面を接続体１３を介して半田１２接合するため、半導体基板１との線膨張係数差が大きい熱伝導性の良好な材質の絶縁基板２１を用いることができる。尚、接続体１３と導電パターン２２の固着は常温直接接合（圧着接合）や溶接接合（スポット溶接）などで温度を上昇させないで固着するとよい。
図１２、この発明の第７実施例の半導体装置の要部断面図である。図１１との違いは、リード導体２６を用いず、導電パターン３２を形成した熱伝導性の良好な絶縁基板３１を接続体３の非拘束領域５に接続した点である。この場合、半導体基板１が両面接合されるため、熱応力の強さは倍増することになるが、前述した接続体３、１３の熱応力低減効果により、接続信頼性を確保することができる。熱伝導性の良好な絶縁基板２１、３１からの同時に両面から放熱することができる。尚、この場合も樹脂膜３３は樹脂膜２３と同じ働きをする。
この発明の第１実施例の半導体装置の要部構成図であり、（ａ）は半導体基板と接続体を組み合わせた要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図 この発明の第１実施例の半導体装置の組み立て後の要部断面図 図１の接続体の製造方法であり、（ａ）〜（ｄ）は工程順に示した製造工程図 拘束領域を大きくした格子状の接続体の形状図 円形の拘束領域を放射状に配置し、その中心部の拘束領域を周囲の拘束領域より大きくした接続体の形状図 この発明の第２実施例の半導体装置の要部断面図 非拘束領域下にポリイミド樹脂を配置した接続体の要部断面図 この発明の第３実施例の半導体装置の要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は位置決め枠の要部平面図 この発明の第４実施例の半導体装置の要部断面図 この発明の第５実施例の半導体装置の要部断面図 この発明の第６実施例の半導体装置の要部断面図 この発明の第７実施例の半導体装置の要部断面図 従来のパワーモジュールの要部断面図（ワイヤ） 従来のパワーモジュールの別の要部断面図（リードフレーム） 図４に示した接続体の変形例の部分斜視図 図１５のＸ１〜Ｘ４平面で切断した部分の矢視断面図
１ 半導体基板
２、１２、４８ 半田
３、１３ 接続体
４、４ａ、４ｂ、４ｃ、１４ 拘束領域
５、１５ 非拘束領域
７ 樹脂塗布部
８、１８ エポキシ樹脂
９ 位置決め枠
１０ 開口部
２１、３１ 絶縁基板
２２、２４、３２、４１、４４、４５、４７ 導電パターン
２３ 樹脂膜
２５ 導体
２６ リード導体
４２、３３ 樹脂膜
４３ リードフレーム
４６ 絶縁基板
４９ 銅ベース
５０ ヒートシンク

Claims (11)

  1. 半導体基板と、該半導体基板に接合する接続体と、を有する半導体装置において、前記接続体は、前記半導体基板に固着される複数の拘束領域と、該拘束領域間を連接するとともに固着されない複数の非拘束領域とを有し、前記拘束領域は、格子状もしくは放射状に配置され、さらに、
    前記接続体は、断面形状が略波状となる部分を有し、略波状となる部分のうち、前記半導体基板側に凹んだ凹部を前記拘束領域とし、前記半導体基板とは反対側に膨らんだ凸部を前記非拘束領域とすることを特徴とする半導体装置。
  2. 前記非拘束領域は、前記拘束領域の表面より離れていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板と前記接続体との固着は導電性接着剤にて行うことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記複数の拘束領域からなる部分を前記半導体基板と前記接続体との接合領域とし、該接合領域の中心部から該接合領域の外周部に向かって複数の拘束領域が配置されるとともに、前記拘束領域の面積が前記中心部から前記外周部に向かって小さくなることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体装置。
  5. 前記複数の拘束領域からなる部分を前記半導体基板と前記接続体との接合領域とし、前記半導体基板と前記接続体との接合領域の中心部から該接合領域の外周部に向かって複数の拘束領域が配置されるとともに、前記拘束領域と前記半導体基板との距離が前記中心部から前記外周部に向かって大きくなることを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体装置。
  6. 前記非拘束領域に前記導電性接着剤と接合しない非接合部材を設けたことを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体装置。
  7. 前記導電性接着剤は半田であることを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体装置。
  8. 前記非接合部材は前記半田が濡れないソルダレジスト領域であることを特徴とする請求項７に記載の半導体装置。
  9. 前記拘束領域の形状を開口部として有する位置決め枠を前記拘束領域に嵌め込むことを特徴とする請求項１〜請求項８のいずれか一項に記載の半導体装置。
  10. 前記非拘束領域の一部に支持基板の導体パターンを接合したことを特徴とする請求項１〜請求項９のいずれか一項に記載の半導体装置。
  11. 前記非拘束領域の一部に外部導出用の導体を接合したことを特徴とする請求項１〜請求項９のいずれか一項に記載の半導体装置。
JP2005114055A 2005-04-12 2005-04-12 半導体装置 Expired - Fee Related JP4645276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005114055A JP4645276B2 (ja) 2005-04-12 2005-04-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005114055A JP4645276B2 (ja) 2005-04-12 2005-04-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2006294882A JP2006294882A (ja) 2006-10-26
JP4645276B2 true JP4645276B2 (ja) 2011-03-09

Family

ID=37415123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005114055A Expired - Fee Related JP4645276B2 (ja) 2005-04-12 2005-04-12 半導体装置

Country Status (1)

Country Link
JP (1) JP4645276B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP5830958B2 (ja) * 2011-06-23 2015-12-09 日産自動車株式会社 半導体モジュール
JP6133238B2 (ja) * 2014-06-09 2017-05-24 三菱電機株式会社 半導体装置
JP6256309B2 (ja) * 2014-11-11 2018-01-10 三菱電機株式会社 電力用半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS447543Y1 (ja) * 1966-04-04 1969-03-22
JPS63100847U (ja) * 1986-12-19 1988-06-30
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2004047800A (ja) * 2002-07-12 2004-02-12 Toyota Industries Corp 接続部材及び接続構造
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2006190728A (ja) * 2005-01-04 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS447543Y1 (ja) * 1966-04-04 1969-03-22
JPS63100847U (ja) * 1986-12-19 1988-06-30
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2004047800A (ja) * 2002-07-12 2004-02-12 Toyota Industries Corp 接続部材及び接続構造
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2006190728A (ja) * 2005-01-04 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
JP2006294882A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
WO2012157584A1 (ja) 半導体装置とその製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
JP2004172489A (ja) 半導体装置およびその製造方法
JP4989552B2 (ja) 電子部品
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP4645276B2 (ja) 半導体装置
JP6048238B2 (ja) 電子装置
JP6200759B2 (ja) 半導体装置およびその製造方法
JP2017135183A (ja) 半導体装置
JP6010942B2 (ja) 半導体装置およびその製造方法
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP5887716B2 (ja) 半導体装置の製造方法
JP2010021410A (ja) サーモモジュール
JP4797492B2 (ja) 半導体装置
JP2015069982A (ja) パワーモジュール
JP2008186977A (ja) サーモモジュールおよびその製造方法
JP2007012725A (ja) 半導体装置
JP5793295B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP5145168B2 (ja) 半導体装置
JP2005302882A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
WO2022244392A1 (ja) 半導体装置及び半導体装置の製造方法
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees