JP2019161108A - 発光装置、発光素子、及び、発光素子の製造方法 - Google Patents

発光装置、発光素子、及び、発光素子の製造方法 Download PDF

Info

Publication number
JP2019161108A
JP2019161108A JP2018048218A JP2018048218A JP2019161108A JP 2019161108 A JP2019161108 A JP 2019161108A JP 2018048218 A JP2018048218 A JP 2018048218A JP 2018048218 A JP2018048218 A JP 2018048218A JP 2019161108 A JP2019161108 A JP 2019161108A
Authority
JP
Japan
Prior art keywords
convex portion
light emitting
emitting element
electrode
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018048218A
Other languages
English (en)
Other versions
JP6729618B2 (ja
Inventor
若木　亮輔
Ryosuke Wakagi
亮輔 若木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2018048218A priority Critical patent/JP6729618B2/ja
Priority to US16/285,624 priority patent/US10727385B2/en
Publication of JP2019161108A publication Critical patent/JP2019161108A/ja
Application granted granted Critical
Publication of JP6729618B2 publication Critical patent/JP6729618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

【課題】信頼性を向上できる発光装置、発光素子、及び、発光素子の製造方法を提供する。【解決手段】第１リード１１と、発光層を含む半導体積層体２８と前記半導体積層体の下にある第１電極２１とを含む、発光素子２０と、前記第１リード１１と前記第１電極２１とを電気的に接続する第１接合部材３１と、を備え、前記第１電極の下面２１ｆは、第１凸部及び第２凸部と、前記第１凸部と前記第２凸部との間に位置する第１凹部と、を含み、前記第１凸部の第１高さは前記第２凸部の第２高さよりも高く、前記第１凸部は、第１側面を有し、前記第２凸部は、前記第１側面に対向する第２側面を有し、前記第１接合部材３１は、前記第１側面の少なくとも一部と接し、前記第２側面の少なくとも一部は、前記第１接合部材３１と離間する、発光装置１１０が提供される。【選択図】図１

Description

本発明の実施形態は、発光装置、発光素子、及び、発光素子の製造方法に関する。
発光装置において、リードを有するパッケージに発光素子が実装される。発光装置において、信頼性の向上が望まれる。
特開２００５−１９７４８８号公報
本発明の実施形態は、信頼性を向上できる発光装置、発光素子、及び、発光素子の製造方法を提供する。
本発明の実施形態によれば、第１リードと、発光層を含む半導体積層体と前記半導体積層体の下にある第１電極とを含む、発光素子と、前記第１リードと前記第１電極とを電気的に接続する第１接合部材と、を備え、前記第１電極の下面は、第１凸部及び第２凸部と、前記第１凸部と前記第２凸部との間に位置する第１凹部と、を含み、前記第１凸部の第１高さは前記第２凸部の第２高さよりも高く、前記第１凸部は、第１側面を有し、前記第２凸部は、前記第１側面に対向する第２側面を有し、前記第１接合部材は、前記第１側面の少なくとも一部と接し、前記第２側面の少なくとも一部は、前記第１接合部材と離間する、発光装置が提供される。
本発明の別の実施形態によれば、発光層を含む半導体積層体と、前記半導体積層体の下にある第１電極と、を備え、前記第１電極の下面は、第１凸部及び第２凸部と、前記第１凸部と前記第２凸部との間に位置する第１凹部と、を含み、前記第１凸部の第１高さは、前記第２凸部の第２高さよりも高く、前記第１凹部の前記第１凸部から前記第２凸部に向かう方向に沿う幅は、５μｍ以上である、発光素子が提供される。
本発明の別の実施形態によれば、半導体積層体と、前記半導体積層体の下面にあるベース金属部と、を含む第１構造体を準備する工程と、前記ベース金属部の第１部分を露出させる第１レジストを前記ベース金属部に形成し、前記第１部分に第１高さの第１金属部を形成する第１金属部形成工程と、前記ベース金属部の前記第１部分と離間する位置にある第２部分を露出させる第２レジストを前記ベース金属部に形成し、前記第１高さよりも高い第２高さを有する第２金属部を前記第２部分に形成する第２金属部形成工程と、を備える、発光素子の製造方法が提供される。
本発明の別の実施形態によれば、半導体積層体と、前記半導体積層体の下面にあるベース金属部と、を含む第１構造体を準備する工程と、前記ベース金属部の第１部分及び前記第１部分と離間する第２部分を露出させる第１レジストを前記ベース金属部に形成し、前記第１部分及び前記第２部分に第１金属部を形成する工程と、前記第１部分に形成された前記第１金属部の一部を覆い前記第２部分に形成された前記第１金属部の別の一部を露出させる第２レジストを前記ベース金属部に形成し、第２金属部を前記第２部分に形成された前記第１金属部の前記別の一部に形成する工程と、を備える、発光素子の製造方法が提供される。
本発明の実施形態によれば、信頼性を向上できる発光装置、発光素子、及び、発光素子の製造方法が提供される。
第１実施形態に係る発光装置を例示する模式的断面図である。 第１実施形態に係る発光素子を例示する模式的断面図である。 第１実施形態に係る発光素子を例示する模式的平面図である。 第１実施形態に係る発光装置の一部を例示する模式的断面図である。 第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る別の発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る別の発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る別の発光素子の製造方法を例示する模式的断面図である。 第２実施形態に係る別の発光素子の製造方法を例示する模式的断面図である。 第１実施形態に係る別の発光装置の一部を例示する模式的断面図である。 第１実施形態に係る別の発光素子を例示する模式的平面図である。 第１実施形態に係る別の発光装置の一部を例示する模式的断面図である。 第１実施形態に係る別の発光素子を例示する模式的平面図である。 第１実施形態に係る別の発光装置を例示する模式的平面図である。 第１実施形態に係る別の発光装置を例示する模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部材の厚さと幅との関係、部材間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る発光装置を例示する模式的断面図である。
図１に示すように、本実施形態に係る発光装置１１０は、パッケージ１０、発光素子２０（例えば、ＬＥＤなど）、及び接合部材３０（例えば、はんだなど）を含む。図１において、発光素子２０の電極等は簡略して図示している。パッケージ１０は、第１リード１１及び第２リード１２を含むリード部と、絶縁部１５とを含む。絶縁部１５（例えば樹脂などの成型体）により形成される凹部の底面において、リード部の上面が絶縁部１５から露出する。リード部の上に、発光素子２０が載置される。図１で示される発光装置１１０では、凹部に封止部材４０が設けられ、発光素子２０は、封止部材４０により封止されている。
発光素子２０は、半導体積層体２８、第１電極２１、及び第２電極２２を含む。第１電極２１及び第２電極２２は、半導体積層体２８とリード部との間に位置する。一方、接合部材３０は、第１接合部材３１及び第２接合部材３２を含む。第１接合部材３１は、第１電極２１と第１リード１１とを電気的に接続する。第２接合部材３２は、第２電極２２と第２リード１２とを電気的に接続する。
第１電極２１及び第２電極２２は、半導体積層体２８の下にある。本願明細書において、リード部（例えば第１リード１１）から電極（例えば第１電極２１）に向かう方向を「上方向」（＋Ｚ方向）とし、その反対の方向を「下方向」（−Ｚ方向）とする。Ｚ軸方向は、高さ方向に対応する。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
図１で示す発光装置１１０では、半導体積層体２８と第１電極２１との間に第１パッド電極２９ａが設けられている。同様に、半導体積層体２８と第２電極２２との間に第２パッド電極２９ｂが設けられている。
発光装置１１０において、第１リード１１と第２リード１２との間に電圧が印加される。これらのリードを介して、発光素子２０に電流が供給され、発光素子２０の半導体積層体２８に含まれる発光層から光が放出される。封止部材４０は、例えば、波長変換材料（例えば蛍光体粒子など）を含んでも良い。発光層から放出された光の波長が変換され、発光素子２０の出射光と波長変換材料の出射光とが混合され、任意の色（例えば白色など）の光が得られる。
第１電極２１は、下面２１ｆを有する。下面２１ｆは、第１リード１１に対向する面である。実施形態においては、後述するように、下面２１ｆに凹凸が設けられる。
以下、まず、発光素子２０の例について説明する。
図２及び図３は、第１実施形態に係る発光素子を例示する模式図である。
図２は、図３のII−II線断面図である。図３は、図２の矢印ＡＲ方向から見た平面図である。
図２に示すように、半導体積層体２８は、例えば、ｐ形半導体層２８ａ、ｎ形半導体層２８ｂ、及びそれらの間に位置する発光層２８ｃを含む。これらの半導体層は、例えば、Ｘ−Ｙ平面に対して平行に広がる。図２で示す発光素子２０では、第１電極２１とｎ形半導体層２８ｂとの間にｐ形半導体層２８ａが位置する。第１電極２１は、第１パッド電極２９ａを介してｐ形半導体層２８ａと電気的に接続される。第２電極２２は、第２パッド電極２９ｂを介して、ｎ形半導体層２８ｂと電気的に接続される。第１電極２１がｐ形半導体層２８ａと直接接して電気的に接続され、第２電極２２がｎ形半導体層２８ｂと直接接して電気的に接続されても良い。
図２で示す発光素子２０は、基板２５を含む。半導体積層体２８は、Ｚ軸方向において、基板２５と第１パッド電極２９ａとの間に位置する。半導体積層体２８は、Ｚ軸方向において、基板２５と第２パッド電極２９ｂとの間に位置する。基板２５は、例えば、サファイア基板である。また、図２で示す発光素子２０は、ｐ形半導体層２８ａと第２パッド電極２９との間に絶縁層２６を含む。絶縁層２６は、例えば、二酸化ケイ素を含む。
既に説明したように、第１電極２１の下面２１ｆに凹凸が設けられている。第２電極２２の下面２２ｆにも凹凸が設けられても良い。第２電極２２の構成は、第１電極２１の構成と同様でも良い。以下では、第１電極２１について説明する。以下の説明は、第２電極２２にも適用できる。
第１電極２１の下面２１ｆは、上面（半導体積層体２８と対向する面）とは反対の面である。実施形態においては、下面２１ｆは、第１凸部２１ａ、第２凸部２１ｂ、及び第１凹部２１ｃを含む。第１凹部２１ｃは、第１凸部２１ａと第２凸部２１ｂとの間に位置する。第１凸部２１ａの高さは、第２凸部２１ｂの高さよりも高い。
図３に示すように、下面視において、第２凸部２１ｂは、例えば、第１凸部２１ａの周りに設けられる。この例では、下面視において、第２凸部２１ｂは、第１凸部２１ａを囲む。
このような第１電極２１と、第１リード１１と、が、第１接合部材３１により接続される。以下、第１電極２１と第１リード１１との接続の状態の例について説明する。
図４は、第１実施形態に係る発光装置の一部を例示する模式的断面図である。
既に説明したように、第１凸部２１ａの高さ（第１高さｈ１）は、第２凸部２１ｂの高さ（第２高さｈ２）よりも高い。第１高さｈ１は、第１凹部２１ｃの底部と、第１凸部２１ａの頂部と、の間のＺ軸方向に沿う長さである。第２高さｈ２は、第１凹部２１ｃの底部と、第２凸部２１ｂの頂部と、の間の、Ｚ軸方向に沿う長さである。
第１凸部２１ａは、第１側面ｓｆ１を有する。第２凸部２１ｂは、第２側面ｓｆ２を有する。第２側面ｓｆ２は、第１側面ｓｆ１に対向する。これらの側面は、Ｘ−Ｙ平面と交差する。
なお、高さが高い第１凸部２１ａの周りに低い凸部が設けられ、その周りに、低い別の凸部がさらに設けられても良い。上記の低い凸部と、上記の別の凸部とは、低い複数の凸部とみなすことができる。第２凸部２１ｂは、低い複数の凸部（上記の低い凸部、及び、上記の別の凸部など）のうちで、第１凸部２１ａに最も近い凸部としても良い。すなわち、第１側面ｓｆ１と第２側面ｓｆ２との間に、別の凸部は設けられない。第１側面ｓｆ１は、第１凹部２１ｃと直接連続し、第２側面ｓｆ２は、第１凹部２１ｃと直接連続する。
第１接合部材３１は、第１側面ｓｆ１の少なくとも一部と接する。一方、第２側面ｓｆ２は、第１接合部材３１と離間する。例えば、第１接合部材３１は、第１側面ｓｆ１と接触し、第１凹部２１ｃ及び第２凸部２１ｂと接触しない。なお、実施形態において、第２側面ｓｆ２の少なくとも一部が、第１接合部材３１と離間しても良い。換言すると、第２側面ｓｆ２の少なくとも一部は、第１接合部材３１と接しても良い。また、第１凹部２１ｃの少なくとも一部が、第１接合部材３１から露出しても良い。封止部材４０が設けられる場合、封止部材４０は、第２側面ｓｆ２の少なくとも一部と接する。封止部材４０が第１凹部２１ｃの少なくとも一部と接しても良い。
例えば、電極とリード部とを接合部材３０で接続する際に、接合部材３０が液状になる温度（例えば溶融温度）に加熱され、その後、冷却される。このとき、リード部と半導体積層体２８との間の線膨張係数の差により、リード部と半導体積層体２８との間に応力が加わる。これにより、第１電極２１及び第２電極２２とパッド電極との間、またはパッド電極と半導体積層体２８との間に隙間が生じる場合がある。さらに、リードが銀などを含む場合、マイグレーションにより、電極または接合部材３０を介して、銀などが上記の隙間に到達し易い。銀などが上記の隙間に入ると、例えば、銀が入ることにより、上記隙間の大きさがさらに広がり、電気的に不通になる、または発光素子２０内の抵抗が大きくなる可能性がある。結果として、発光装置の信頼性が劣化する。
実施形態においては、接合部材３０（第１接合部材３１）は、第１電極２１の下面２１ｆの全体ではなく、下面２１ｆの一部（第１側面ｓｆ１）に接する。このため、例えば、第１電極２１と半導体積層体２８との間に応力が生じた場合でも、その応力が緩和される。第１電極２１と半導体積層体２８との間の応力が小さくできる。これにより、応力によって第１電極２１及び第２電極２２とパッド電極との間、または、パッド電極と半導体積層体２８との間に隙間が生じることが抑制される。さらに、第１凸部２１ａに加えて、第２凸部２１ｂが設けられる。沿面距離が拡大し、銀などが第２凸部２１ｂを超えて上記の隙間に到達することを抑制できる。実施形態によれば、信頼性を向上できる発光装置が提供できる。
実施形態においては、電極の下面に凹凸（第１凸部２１ａ、第２凸部２１ｂ、及び第１凹部２１ｃ）が設けられる。そして、接合部材３０（第１接合部材３１）は、第１凸部２１ａの第１側面ｓｆ１の少なくとも一部と接し、第２凸部２１ｂの第２側面ｓｆ２の少なくとも一部は、第１接合部材３１と離間する。第１接合部材３１が第１電極２１の下面２１ｆの一部だけと接し、下面２１ｆの全体とは接しない。これにより、応力が、小さくできる。これにより、隙間が生じることが抑制される。
さらに、第１凸部２１ａの周りに第２凸部２１ｂが設けられることにより、例えば、銀等のマイグレーションが起きたとしても、銀等が隙間に到達することを抑制できる。
さらに、第２凸部２１ｂにより、第１接合部材３１が第２凸部２１ｂを越えて広がることが抑制される。これにより、第１電極２１と第２電極２２とが接合部材３０によりショートすることも抑制できる。
実施形態によれば、信頼性を向上できる発光装置及び発光素子を提供することができる。
第１凹部２１ｃの幅ｗ１（図４参照）は、比較的大きい。幅ｗ１は、第１凸部２１ａから第２凸部２１ｂに向かう方向（例えば、図４においてＸ軸方向）に沿う、第１凹部２１ｃの幅である。幅ｗ１は、例えば、５μｍ以上５０μｍ以下である。
例えば、幅ｗ１は、第１凸部２１ａの第１高さｈ１の０．１倍以上１．２５倍以下である。１つの例において、幅ｗ１は、約４０μｍであり、第１高さｈ１は、４０μｍ〜５０μｍ程度である。幅ｗ１が第１高さｈ１の０．１倍未満であると、例えば、液状の第１接合部材３１が第１凸部２１ａの第１側面ｓｆ１と接する時に、液状の第１接合部材３１は、第１凹部２１ｃを介して、第２凸部２１ｂに過度に近づく。液状の第１接合部材３１の表面張力を考慮すると、幅ｗ１が第１高さｈ１の０．１倍以上であると、第１接合部材３１が第２凸部２１ｂに近づくことが抑制される。
一方、第１電極２１の幅ｗ２（図４参照）は、例えば、１００μｍ以上３００μｍ以下である。幅ｗ２は、第１凸部２１ａから第２凸部２１ｂに向かう方向（例えば、図４においてＸ軸方向）に沿う、第１電極２１の幅である。第１電極２１の幅ｗ２がこのように大きい場合においても、実施形態においては、第１接合部材３１が第２凸部２１ｂの第２側面ｓｆ２と離間することで、隙間が生じることが抑制される。その結果、銀が隙間へ入ることも抑制できる。
第１高さｈ１は、例えば、幅ｗ２の１／３以下であることが好ましい。第１高さｈ１が幅ｗ２の１／３以下であることで、例えば、第１凸部２１ａの電気抵抗を低くすることができる。さらに、第１凸部２１ａの強度が低下することを抑制することができる。
図４に示すように、第１リード１１は、例えば、第１層１１ａ及び第２層１１ｂを含んでも良い。第２層１１ｂは、発光素子２０と第１層１１ａとの間に位置する。第２層１１ｂは、例えば、光反射膜として機能する。例えば、第２層１１ｂの反射率は、第１層１１ａの反射率よりも高い。
以下、発光装置１１０に含まれる各部材の材料の例について説明する。
リードにおいて、第１層１１ａは、例えば、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル、コバルト、及びモリブデンよりなる群から選択された少なくとも１つを含む。第２層１１ｂは、例えば、銀、アルミニウム、ニッケル、パラジウム、及びロジウムよりなる群から選択された少なくとも１つを含む。特に、実施形態に係る発光装置１１０によると、第２層１１ｂが銀である場合であっても、銀のマイグレーションが起きた場合に、銀が半導体積層体２８とパッド電極２９との隙間等に達する可能性を低減することができる。
絶縁部１５は、例えば、熱硬化性樹脂（例えば、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、または、変性シリコーン樹脂など）を含む。絶縁部１５は、熱可塑性樹脂（例えば、ポリフタルアミド樹脂、液晶ポリマー、ポリブチレンテレフタレート、または、不飽和ポリエステルなど）を含んでも良い。
電極（第１電極２１及び第２電極２２）は、例えば、金属（例えば、銅など）を含む。パッド電極は、例えば、金、チタン、アルミニウム、ロジウム、ニッケル及びプラチナなどの少なくともいずれかを含み、例えば、チタン、プラチナ及び金がこの順に積層された積層体とすることができる。
半導体積層体２８は、例えば、窒化物半導体を含む。窒化物半導体は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を含む。
接合部材３０は、例えば、はんだ（錫−ビスマス系、錫−銅系、錫−銀系、または、金−錫系など）を含む。接合部材３０は、ろう材（低融点金属など）を含んでも良い。
封止部材４０は、例えば、樹脂（シリコーン樹脂またはエポキシ樹脂など）を含む。
図３に示すように、下面視において、第１凸部２１ａ及び／または第２凸部２１ｂは、例えば、線状である。例えば、第１凸部２１ａの延びる方向（この例では、Ｙ軸方向）に沿った第１凸部２１ａの長さは、その延びる方向と直交する方向（Ｘ軸方向）に沿った第１凸部２１ａの長さ（幅）よりも長い。第２凸部２１ｂの一部に着目する。第２凸部２１ｂの一部の延びる方向（例えば、Ｙ軸方向）に沿った第２凸部２１ｂのその一部の長さは、その延びる方向と直交する方向（Ｘ軸方向）に沿った第２凸部２１ｂのその一部の長さ（幅）よりも長い。
（第２実施形態）
第２実施形態は、発光素子２０の製造方法に係る。以下では、発光素子２０の電極の製造方法の例について、説明する。
図５Ａ〜図５Ｄは、第２実施形態に係る発光素子の製造方法を例示する模式的断面図である。
これらの図の下方向は、＋Ｚ方向である。従って、図５Ａ〜図５Ｄにおける「上方向」は、図２における「下方向」に対応する。
図５Ａに示すように、第１構造体Ｓ１を準備する（準備工程の実施）。第１構造体Ｓ１は、半導体積層体２８と、半導体積層体２８の下面２８ｆにあるベース金属部ＢＭと、を含む。半導体積層体２８の下面２８ｆは、図５Ａにおける半導体積層体２８の上側の面である。この例では、半導体積層体２８とベース金属部ＢＭとの間に、パッド電極２９が設けられる。
図５Ｂに示すように、第１金属部Ｍ１を形成する（第１金属部形成工程）。この工程では、まず、第１レジストＲ１をベース金属部ＢＭに形成する。例えば、ベース金属部ＢＭの第１部分ｐ１の上面にマスクを設けた後に、ベース金属部ＢＭの上面を被覆するように第１レジストＲ１を配置する。これにより、第１部分ｐ１の上面は第１レジストＲ１から露出する。例えば、第１レジストＲ１は、ベース金属部ＢＭの側面を覆う。そして、第１部分ｐ１に第１金属部Ｍ１を形成する。第１金属部Ｍ１は、例えば、めっきにより形成できる。第１金属部Ｍ１は、第１高さｈ０１を有する。第１高さｈ０１は、第１金属部Ｍ１のＺ軸方向に沿う長さである。
図５Ｃに示すように、第２金属部Ｍ２を形成する（第２金属部形成工程）。この工程では、まず、第１レジストＲ１を除去し、第２レジストＲ２をベース金属部ＢＭに形成する。例えば、ベース金属部ＢＭの第２部分ｐ２の上面にマスクを設けた後に、第１金属部Ｍ１の上面を被覆するように第２レジストＲ２を配置する。第２部分ｐ２は、第１部分ｐ１と離間する。例えば、第２レジストＲ２は、ベース金属部ＢＭの側面を覆う。そして、第２金属部Ｍ２を第２部分ｐ２に形成する。第２金属部Ｍ２は、例えば、めっきにより形成できる。第２金属部Ｍ２は、第２高さｈ０２を有する。第２高さｈ０２は、第１高さｈ０１よりも高い。第２高さｈ０２は、第２金属部Ｍ２のＺ軸方向に沿う長さである。なお、第２レジストＲ２は、第１レジストＲ１の上に積層して設けても良い。具体的には、図５Ｂにおいて、ベース金属部ＢＭの第１レジストＲ１のうち、第２部分ｐ２に相当する領域を除去する。その後、第２部分ｐ２上にマスクを設け、第１レジストＲ１の上に第２レジストＲ２を積層する。その後、例えば、第２部分ｐ２にめっきを積層することで、図５Ｃで示す例と同様に、第２金属部Ｍ２を形成することができる。
図５Ｄに示すように、第２レジストＲ２を除去する。これにより、ベース金属部ＢＭ、第１金属部Ｍ１、及び第２金属部Ｍ２から、第１電極２１が形成される。第１金属部Ｍ１は第２凸部２１ｂに対応する。第２金属部Ｍ２は、第１凸部２１ａに対応する。
以下、発光素子２０の電極の製造方法の別の例について、説明する。
図６Ａ〜図６Ｄは、第２実施形態に係る別の発光素子の製造方法を例示する模式的断面図である。
これらの図の下方向は、＋Ｚ方向である。従って、図６Ａ〜図６Ｄにおける「上方向」は、図２における「下方向」に対応する。以下では、図５Ａ〜図５Ｄに関して説明した製造方法と同様の部分については、省略する。
図６Ａに示すように、この場合も、第１構造体Ｓ１を準備する（準備工程）。
図６Ｂに示すように、第１金属部Ｍ１を形成する（第１金属部形成工程）。この工程では、まず、第１レジストＲ１をベース金属部ＢＭに形成する（第１金属部形成工程）。例えば、ベース金属部ＢＭの第１部分ｐ１及び第２部分ｐ２の上面にマスクを設けた後に、ベース金属部ＢＭの上面を被覆するように第１レジストＲ１を配置する。これにより、第１部分ｐ１及び第２部分ｐ２の上面は、第１レジストＲ１から露出する。第２部分ｐ２は、第１部分ｐ１と離間する。例えば、第１部分ｐ１は、下面視において、第２部分ｐ２の周りに設けられる。例えば、第１レジストＲ１は、ベース金属部ＢＭの側面を覆う。そして、第１部分ｐ１及び第２部分ｐ２に、第１金属部Ｍ１を形成する。第１金属部Ｍ１は、例えば、めっきにより形成できる。
図６Ｃに示すように、第２金属部Ｍ２を形成する（第２金属部形成工程）。この工程では、まず、第１レジストＲ１を除去した後、第２レジストＲ２を、ベース金属部ＢＭに形成する。第２レジストＲ２は、第１部分ｐ１に形成された、第１金属部Ｍ１の一部を覆いつつ、第２部分ｐ２に形成された、第１金属部Ｍ１の別の一部を露出させる。そして、第２部分ｐ２に形成された第１金属部Ｍ１の上記の別の一部に、第２金属部Ｍ２を形成する。第２金属部Ｍ２は、例えば、めっきにより形成できる。なお、図５Ａ〜５Ｄの実施形態と同様に、第２レジストＲ２は、第１レジストＲ１の上に積層して設けてもよい。
図６Ｄに示すように、第２レジストＲ２を除去する。ベース金属部ＢＭ、第１金属部Ｍ１、及び第２金属部Ｍ２から第１電極２１が得られる。この方法においては、第１部分ｐ１に形成された、第１金属部Ｍ１の一部が、第２凸部２１ｂに対応する。一方、第２部分ｐ２に形成された、第１金属部Ｍ１の別の一部と、第２金属部Ｍ２と、が、第１凸部２１ａとなる。
ベース金属部ＢＭ、第１金属部Ｍ１、及び第２金属部Ｍ２の材料として、例えば、電極の材料（上記）と同じ材料が使用できる。
実施形態に係る発光素子の製造方法によれば、信頼性を向上できる発光素子を製造できる。
以下、第１実施形態の別のいくつかの例について説明する。以下の説明では、既に説明した構成と同様の部分については、省略する。
図７は、第１実施形態に係る別の発光装置の一部を例示する模式的断面図である。
図７に示すように、本実施形態に係る別の発光装置１１１では、第１接合部材３１は、第１側面ｓｆ１、及び、第１凹部２１ｃの一部と接触し、第２凸部２１ｂと接触しない。発光装置１１１においても、クラックが抑制できる。銀などがクラックへ入ることを抑制できる。信頼性を向上できる発光装置を提供できる。
図８は、第１実施形態に係る別の発光素子を例示する模式的平面図である。
図８に示すように、本実施形態に係る別の発光素子２０Ａも、半導体積層体２８、第１電極２１及び第２電極２２を含む。この例では、第１電極２１の下面２１ｆは、第１凸部２１ａ、第２凸部２１ｂ、及び第１凹部２１ｃに加えて、第３凸部２１ｄ、及び第２凹部２１ｅをさらに含む。第２凹部２１ｅは、第１凸部２１ａと第３凸部２１ｄとの間に位置する。第２凹部２１ｅは、第１凹部２１ｃと連続しても良い。この例では、第１凸部２１ａの一部は、第３凸部２１ｄと第２凸部２１ｂとの間に位置する。後述するように、第３凸部２１ｄの高さは、第１凸部２１ａの高さ（第１高さｈ１）よりも低い。第２凸部２１ｂの高さと第３凸部２１ｄの高さは、同じであってもよいし、異なっていてもよい。第３凸部２１ｄの高さは、第２凸部２１ｂの高さよりも高くすることができる。これにより、第２電極２２側の第３凸部２１ｄの高さを高くすることで、例えば、第１電極２１と接合する接合部材が第２電極２２に達する可能性を低減することができる。
この例では、第３凸部２１ｄから第２凸部２１ｂに向かう方向は、Ｘ軸方向に沿う。Ｘ軸方向において、第３凸部２１ｄと第２凸部２１ｂとの間に第１凸部２１ａが位置する。この例では、凸部２１ｐ及び凸部２１ｑがさらに設けられている。Ｙ軸方向において、凸部２１ｐ及び凸部２１ｑの間に、第１凸部２１ａが位置する。例えば、凸部２１ｐ及び凸部２１ｑのそれぞれの高さは、第１高さｈ１よりも低い。この例では、第２凸部２１ｂ、第３凸部２１ｄ、凸部２１ｐ及び凸部２１ｑは、互いに離れている。実施形態において、第３凸部２１ｄ、凸部２１ｐ及び凸部２１ｑが、第２凸部２１ｂと連続しても良い。
下面視において、第１凸部２１ａ及び／または第２凸部２１ｂは、例えば、線状である。例えば、第１凸部２１ａの延びる方向（この例では、Ｙ軸方向）に沿った第１凸部２１ａの長さは、その延びる方向と直交する方向（Ｘ軸方向）に沿った第１凸部２１ａの長さ（幅）よりも長い。第２凸部２１ｂの延びる方向（この例では、Ｙ軸方向）に沿った第２凸部２１ｂの長さは、その延びる方向と直交する方向（Ｘ軸方向）に沿った第２凸部２１ｂの一部の長さ（幅）よりも長い。
図９は、第１実施形態に係る別の発光装置の一部を例示する模式的断面図である。
図９に示すように、本実施形態に係る発光装置１１０Ａは、第１リード１１、発光素子２０Ａ、及び第１接合部材３１を含む。既に説明したように、発光素子２０Ａは、第１凸部２１ａ、第２凸部２１ｂ、及び第１凹部２１ｃに加えて、第３凸部２１ｄ、及び第２凹部２１ｅをさらに含む。図９に示すように、第１凸部２１ａの第１高さｈ１は、第３凸部２１ｄの第３高さｈ３よりも高い。第３高さｈ３は、第３側面ｓｆ３のＺ軸方向に沿う長さである。
第３凸部２１ｄは、第３側面ｓｆ３を有する。第１凸部２１ａは、第４側面ｓｆ４を有する。第１側面ｓｆ１は第４側面ｓｆ４と第２側面ｓｆ２との間に位置する。第３側面ｓｆ３は、第４側面ｓｆ４に対向する。第１接合部材３１は、第４側面ｓｆ４の少なくとも一部と接する。第３側面ｓｆ３の少なくとも一部は、第１接合部材３１と離間する。
発光装置１１０Ａにおいても、クラックが抑制できる。銀などがクラックへ入ることを抑制できる。信頼性を向上できる発光装置を提供できる。
図１０は、第１実施形態に係る別の発光素子を例示する模式的平面図である。
図１０に示すように、本実施形態に係る別の発光素子２０Ｂも、半導体積層体２８、第１電極２１、及び第２電極２２を含む。第１電極２１の下面２１ｆは、第１凸部２１ａ、第２凸部２１ｂ、及び第１凹部２１ｃを含む。下面視において、第２凸部２１ｂの一部は、曲線状である。
図１１及び図１２は、第１実施形態に係る別の発光装置を例示する模式的平面図である。
図１１及び図１２に示すように、本実施形態に係る発光装置１２０及び１２１は、半導体積層体２８、第１電極２１、及び第２電極２２を含む発光素子２０を含む。
図１１及び図１２に示すように、発光装置１２０及び１２１では、発光素子２０において、複数の第１電極２１及び複数の第２電極が設けられる。複数の第１電極２１の少なくとも１つの下面２１ｆが、上記の、第１凸部２１ａ、第２凸部２１ｂ及び第１凹部２１ｃを含む。複数の第２電極２２の少なくとも１つが、第１電極２１と同様に凹凸を有しても良い。発光装置１２０及び１２１においても、信頼性を向上できる。
実施形態によれば、信頼性を向上できる発光装置、発光素子、及び、発光素子の製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光素子、リード、及び接合部材などのそれぞれの具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した発光装置、発光素子、及び、発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての発光装置、発光素子、及び、発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０…パッケージ、 １１…第１リード、 １１ａ…第１層、 １１ｂ…第２層、 １２…第２リード、 １５…絶縁部、 ２０、２０Ａ、２０Ｂ…発光素子、 ２１…第１電極、 ２１ａ…第１凸部、 ２１ｂ…第２凸部、 ２１ｃ…第１凹部、 ２１ｄ…第３凸部、 ２１ｅ…第２凹部、 ２１ｆ…下面、 ２１ｐ…凸部、 ２１ｑ…凸部、 ２２…第２電極、 ２２ｆ…下面、 ２５…基板、 ２６…絶縁層、 ２８…半導体積層体、 ２８ａ…ｐ形半導体層、 ２８ｂ…ｎ形半導体層、 ２８ｃ…発光層、 ２８ｆ…下面、 ２９…パッド電極、 ２９ａ、２９ｂ…第１、第２パッド電極、 ３０…接合部材、 ３１…第１接合部材、 ３２…第２接合部材、 ４０…封止部材、 １１０、１１０Ａ、１１１、１２０、１２１…発光装置、 ＡＲ…矢印、 ＢＭ…ベース金属部、 Ｍ１、Ｍ２…第１、第２金属部、 Ｒ１、Ｒ２…第１、第２レジスト、 Ｓ１…第１構造体、
ｈ０１、ｈ０２…第１、第２高さ、 ｈ１〜ｈ３…第１〜第３高さ、 ｐ１、ｐ２…第１、第２部分、 ｓｆ１〜ｓｆ４…第１〜第４側面、 ｗ１、ｗ２…幅

Claims (15)

  1. 第１リードと、
    発光層を含む半導体積層体と前記半導体積層体の下にある第１電極とを含む、発光素子と、
    前記第１リードと前記第１電極とを電気的に接続する第１接合部材と、
    を備え、
    前記第１電極の下面は、第１凸部及び第２凸部と、前記第１凸部と前記第２凸部との間に位置する第１凹部と、を含み、
    前記第１凸部の第１高さは前記第２凸部の第２高さよりも高く、
    前記第１凸部は、第１側面を有し、
    前記第２凸部は、前記第１側面に対向する第２側面を有し、
    前記第１接合部材は、前記第１側面の少なくとも一部と接し、
    前記第２側面の少なくとも一部は、前記第１接合部材と離間する、発光装置。
  2. 前記発光素子を被覆する封止部材をさらに備え、
    前記封止部材の少なくとも一部は、前記第２側面の少なくとも一部と接する、請求項１記載の発光装置。
  3. 前記第１凹部の少なくとも一部は、前記第１接合部材から露出している、請求項１または２に記載の発光装置。
  4. 前記第１凹部の前記第１凸部から前記第２凸部に向かう方向に沿う幅は、５μｍ以上である、請求項１〜３のいずれか１つに記載の発光装置。
  5. 下面視で、前記第２凸部は、前記第１凸部の周りにある、請求項１〜４のいずれか１つに記載の発光装置。
  6. 断面視において、前記下面は、第３凸部と、前記第１凸部と前記第３凸部との間に位置する第２凹部と、をさらに含み、
    前記第１凸部の一部は、前記第３凸部と前記第２凸部との間にあり、
    前記第１凸部の前記第１高さは前記第３凸部の第３高さよりも高く、
    前記第３凸部は、第３側面を有し、
    前記第１凸部は、第４側面を有し、前記第１側面は前記第４側面と前記第２側面との間にあり、
    前記第３側面は、前記第４側面に対向し、
    前記第１接合部材は、前記第４側面の少なくとも一部と接し、
    前記第３側面の少なくとも一部は、前記第１接合部材と離間する、請求項１〜５のいずれか１つに記載の発光装置。
  7. 前記第１リードは、銀及びアルミニウムよりなる群から選択された少なくとも１つを含む、請求項１〜６のいずれか１つに記載の発光装置。
  8. 発光層を含む半導体積層体と、
    前記半導体積層体の下にある第１電極と、
    を備え、
    前記第１電極の下面は、第１凸部及び第２凸部と、前記第１凸部と前記第２凸部との間に位置する第１凹部と、を含み、
    前記第１凸部の第１高さは、前記第２凸部の第２高さよりも高く、
    前記第１凹部の前記第１凸部から前記第２凸部に向かう方向に沿う幅は、５μｍ以上である、発光素子。
  9. 前記第１電極の前記第１凸部から前記第２凸部に向かう方向に沿う幅は、１００μｍ以上である、請求項８記載の発光素子。
  10. 前記第１電極は、第３凸部をさらに含み、
    前記第１凸部の一部は、前記第２凸部と前記第３凸部との間にあり、
    前記第１高さは、前記第１凹部を基準にした前記第３凸部の第３高さよりも高い、請求項８または９に記載の発光素子。
  11. 前記第１凸部及び／または前記第２凸部は下面視において線状である、請求項８〜１０のいずれか１つに記載の発光素子。
  12. 前記第２凸部は第１凸部の周りに設けられた、請求項８〜１１のいずれか１つに記載の発光素子。
  13. 半導体積層体と、前記半導体積層体の下面にあるベース金属部と、を含む第１構造体を準備する工程と、
    前記ベース金属部の第１部分を露出させる第１レジストを前記ベース金属部に形成し、前記第１部分に第１高さの第１金属部を形成する第１金属部形成工程と、
    前記ベース金属部の前記第１部分と離間する位置にある第２部分を露出させる第２レジストを前記ベース金属部に形成し、前記第１高さよりも高い第２高さを有する第２金属部を前記第２部分に形成する第２金属部形成工程と、
    を備える、発光素子の製造方法。
  14. 半導体積層体と、前記半導体積層体の下面にあるベース金属部と、を含む第１構造体を準備する工程と、
    前記ベース金属部の第１部分及び前記第１部分と離間する第２部分を露出させる第１レジストを前記ベース金属部に形成し、前記第１部分及び前記第２部分に第１金属部を形成する工程と、
    前記第１部分に形成された前記第１金属部の一部を覆い前記第２部分に形成された前記第１金属部の別の一部を露出させる第２レジストを前記ベース金属部に形成し、第２金属部を前記第２部分に形成された前記第１金属部の前記別の一部に形成する工程と、
    を備える、発光素子の製造方法。
  15. 前記第１金属部及び前記第２金属部は、めっきにより形成される、請求項１３または１４に記載の発光素子の製造方法。
JP2018048218A 2018-03-15 2018-03-15 発光装置、及び、発光装置の製造方法 Active JP6729618B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018048218A JP6729618B2 (ja) 2018-03-15 2018-03-15 発光装置、及び、発光装置の製造方法
US16/285,624 US10727385B2 (en) 2018-03-15 2019-02-26 Light emitting device, light emitting element and method for manufacturing the light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018048218A JP6729618B2 (ja) 2018-03-15 2018-03-15 発光装置、及び、発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019161108A true JP2019161108A (ja) 2019-09-19
JP6729618B2 JP6729618B2 (ja) 2020-07-22

Family

ID=67904179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018048218A Active JP6729618B2 (ja) 2018-03-15 2018-03-15 発光装置、及び、発光装置の製造方法

Country Status (2)

Country Link
US (1) US10727385B2 (ja)
JP (1) JP6729618B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070439A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 電子素子、および電子素子の搬送体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756054B1 (en) * 2019-07-24 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
TWI726685B (zh) * 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
US20230137996A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Conductive members with unobstructed interfacial area for die attach in flip chip packages

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349892A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000260803A (ja) * 1999-01-05 2000-09-22 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2013131515A (ja) * 2011-12-20 2013-07-04 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法
JP2014203963A (ja) * 2013-04-04 2014-10-27 三菱マテリアル株式会社 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液
US20160300988A1 (en) * 2013-11-21 2016-10-13 Lumens Co., Ltd. Light emitting device package, backlight unit, illumination apparatus, and method of manufacturing light emitting device package
JP2017520925A (ja) * 2014-07-01 2017-07-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
JP2017536700A (ja) * 2014-11-21 2017-12-07 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． リードフレームに直接的にアタッチされるｌｅｄダイを含む発光ダイオード（ｌｅｄ）部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116249A (ja) 1995-10-17 1997-05-02 Toshiba Corp 半導体装置及び表示装置
JP2005197488A (ja) 2004-01-08 2005-07-21 Sony Corp 突起電極及びボンディングキャピラリ並びに半導体チップ
JP2005347678A (ja) 2004-06-07 2005-12-15 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、並びに電子機器
JP2006012950A (ja) 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2012010203A1 (en) 2010-07-21 2012-01-26 Mppc Technology Process to operate continuously a solar array to its maximum power in variable shadowing conditions and device needed to carry it out

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349892A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000260803A (ja) * 1999-01-05 2000-09-22 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2013131515A (ja) * 2011-12-20 2013-07-04 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法
JP2014203963A (ja) * 2013-04-04 2014-10-27 三菱マテリアル株式会社 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液
US20160300988A1 (en) * 2013-11-21 2016-10-13 Lumens Co., Ltd. Light emitting device package, backlight unit, illumination apparatus, and method of manufacturing light emitting device package
JP2017520925A (ja) * 2014-07-01 2017-07-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
JP2017536700A (ja) * 2014-11-21 2017-12-07 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． リードフレームに直接的にアタッチされるｌｅｄダイを含む発光ダイオード（ｌｅｄ）部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070439A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 電子素子、および電子素子の搬送体

Also Published As

Publication number Publication date
US20190288169A1 (en) 2019-09-19
JP6729618B2 (ja) 2020-07-22
US10727385B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
TWI692122B (zh) 發光二極體封裝結構及其製作方法
JP5101645B2 (ja) 半導体発光装置
JP6729618B2 (ja) 発光装置、及び、発光装置の製造方法
JP5729126B2 (ja) 半導体装置の製造方法
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
JP2011502356A (ja) 発光素子パッケージ及びその製造方法
JP6316508B2 (ja) 半導体モジュールおよびその製造方法
JP2012015438A (ja) 半導体発光装置
US9660162B2 (en) Illumination device
JP2015050303A (ja) 発光装置
JP2012015437A (ja) 半導体発光装置
JP5519383B2 (ja) 半導体発光装置
KR100986397B1 (ko) 발광 장치
US9812432B2 (en) LED chip package
KR20120067643A (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
JP2017157593A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
KR101893701B1 (ko) Uv led 패키지
US10109776B2 (en) Light emitting device having curved light emitting element
JP2000012898A (ja) 半導体発光装置
JP2019153662A (ja) 発光装置及びその製造方法
JP4032752B2 (ja) 複合発光素子の製造方法
JP2016207739A (ja) 半導体発光装置及びその製造方法
WO2021192788A1 (ja) 半導体装置
JP2018125372A (ja) 半導体装置およびその製造方法
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250