JP2014203963A - ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液 - Google Patents

ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液 Download PDF

Info

Publication number
JP2014203963A
JP2014203963A JP2013078868A JP2013078868A JP2014203963A JP 2014203963 A JP2014203963 A JP 2014203963A JP 2013078868 A JP2013078868 A JP 2013078868A JP 2013078868 A JP2013078868 A JP 2013078868A JP 2014203963 A JP2014203963 A JP 2014203963A
Authority
JP
Japan
Prior art keywords
pillar
surface treatment
solder
bump
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013078868A
Other languages
English (en)
Inventor
康司 巽
Yasushi Tatsumi
康司 巽
琢磨 片瀬
Takuma Katase
琢磨 片瀬
増田 昭裕
Akihiro Masuda
昭裕 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2013078868A priority Critical patent/JP2014203963A/ja
Publication of JP2014203963A publication Critical patent/JP2014203963A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemical Treatment Of Metals (AREA)

Abstract

【課題】レジスト除去後のリフロー処理においてはんだの垂れ下がりを防止し、ピラー上に精度良くバンプを形成したピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液を提供する。
【解決手段】基板1上のレジスト11の開口部12に、銅からなるピラーと、ピラーの上に配置されるはんだ層とを形成するはんだ積層工程と、はんだ積層工程後にレジスト11を除去するレジスト除去工程と、レジスト11の除去により露出したピラーの外周面に、アゾール系化合物又はチオール基を有する有機物質から選択されるいずれかの表面処理剤を含有した溶液を塗布するピラー表面処理工程と、ピラー表面処理工程の後に加熱して前記はんだを溶融させバンプを形成するリフロー処理工程とを備える。
【選択図】図1

Description

本発明は、フリップチップ実装等により半導体装置として用いられるピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液に関する。
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装が求められてきている。ピラー付バンプは、銅などからなるピラー(pillar:柱)を介してはんだバンプを形成するため、はんだ量を抑えつつ高さを大きくして、高アスペクト比のパターンを形成することができ、微細なピッチに対応可能で、高密度のフリップチップ技術に適用されている。
特許文献1には、基板の上に厚いレジストを形成し、このレジストをパターニングして基板のパッド部分を開口し、その開口に電気めっきにより銅などの金属からなるピラーを形成し、そのピラーの上にはんだを設け、その後にレジストを除去することが開示されている。
特開2010−263208号公報
ところで、レジストを除去した後、はんだ表面の酸化皮膜を除去するとともに、表面形状を整えるために、加熱してはんだを溶融させる、リフロー処理を施すことが行われるが、このリフロー処理においては、はんだ周囲のレジストが除去されているので、溶融したはんだがピラーの外周面に垂れ下がり、その結果、バンプにダレが生じて形状不良となり、所期の高さが得られなくなるおそれがある。
本発明は、このような事情に鑑みてなされたもので、レジスト除去後のリフロー処理においてはんだの垂れ下がりに起因するバンプのダレを防止し、ピラー上に精度良くバンプを形成することを目的とする。
本発明のピラー付バンプを有する基板の製造方法は、基板上のレジストの開口部に、銅からなるピラーと、該ピラーの上に配置されるはんだ層とを形成するはんだ積層工程と、該はんだ積層工程後に前記レジストを除去するレジスト除去工程と、前記レジストの除去により露出した前記ピラーの外周面に、アゾール系化合物又はチオール基を有する有機物質から選択されるいずれかの表面処理剤を含有した溶液を塗布するピラー表面処理工程と、該ピラー表面処理工程の後に加熱して前記はんだを溶融させバンプを形成するリフロー処理工程とを備えることを特徴とする。
上記に列挙したピラー表面処理のための溶液に含まれる表面処理剤は、銅に対しては強固に吸着するが、はんだへの吸着性が悪いため、ピラーの外周面に選択的に付着する物質である。この表面処理溶液をピラーの外周面に塗布した後にリフロー処理することにより、溶融したはんだはピラー外周面に塗布された表面処理剤とは濡れ性が悪いため、ピラーの外周面には濡れ広がらないので、はんだがピラーの外周面に垂れ下がることなく、ピラーの上面にボール状のバンプを精度良く形成することができる。
本発明のピラー付バンプを有する基板の製造方法において、前記溶液中の前記表面処理剤の濃度は5質量%以上50質量%以下であるとよい。
表面処理剤の濃度が5質量%以上50質量%以下であれば、リフロー処理時のはんだの垂れ下がりを確実に防止することができ、より高精度のバンプを形成することができる。
本発明のピラー付バンプ用表面処理溶液は、アゾール系化合物又はチオール基を有する有機物質から選択されるいずれかの表面処理剤を含有することを特徴とする。
また、本発明のピラー付バンプ用表面処理溶液は、前記表面処理剤を5質量%以上50質量%以下の濃度で含有するとよい。
本発明によれば、銅に対して付着し、はんだに付着しない表面処理剤をピラー外周面に塗布して、はんだの垂れ下がりを防止するので、ピラーの上にバンプを精度良く形成することができる。
基板の上にレジストを形成した状態を示す断面図である。 図1のレジストの開口部にピラー及びはんだ層を形成した状態を示す断面図である。 図2のレジストを除去した状態を示す断面図である。 図3のピラーの外周面に表面処理皮膜を形成した状態を示す断面図である。 図4に示す状態からリフロー処理を施した後の状態を示す断面図である。 表面処理皮膜を形成しないでリフロー処理した状態を示す断面図である。
以下、本発明の実施形態を図面を参照しながら説明する。
図5は本発明の方法が適用されるピラー付バンプを有する基板を示しており、基板1のパッド2の上に銅からなるピラー3が立設され、そのピラー3の上面にはんだからなるバンプ4が設けられている。
基板1は、シリコンウエハ5の表面に回路層、絶縁層等が形成されたもので、図5には、シリコンウエハ5の表面に金属製パッド2が積層され、このパッド2の中央部を除き、シリコンウエハ5の表面に絶縁層6が形成されている。
パッド2の中央部は絶縁層6が被覆されない状態とされ、このパッド2の中央部にメタル層(アンダーバンプメタル)7を介してピラー3が設けられている。このピラー3は、純銅又は銅合金(本発明では単に銅と称す)からなり、断面円形または多角形の柱状に形成され、パッド2の上に垂直に配置されている。また、ピラー3の外周面には後述する表面処理皮膜8が形成されている。そして、このピラー3の上端面にはんだが球状に形成されてなるバンプ4が設けられている。このバンプ4となるはんだには、純Sn、Sn−Ag合金、Sn−Cu合金、Sn−Zn合金、Sn−Bi合金、Sn−Ag−Cu合金、Au−Sn合金、Pb−Sn合金等が適用される。
次に、このように構成されたピラー付バンプを有する基板を製造する方法について図1〜図5に示す工程順に説明する。
(レジスト形成工程)
予め、シリコンウエハ5の表面にパッド2及び絶縁層6が形成された基板1を形成し、その表面を覆うようにメタル層7aを形成しておく。そして、図1に示すように、基板1の上にレジスト11を形成し、このレジスト11に露光、現像処理を施すことにより、パッド2の上面を露出させた状態に開口部12を形成する。
(はんだ層積層工程)
次に、メタル層7aに通電して電解めっき処理にて、パッド2の上に銅めっきを施しピラー3を形成する。この場合、開口部12の上端部に後工程で形成するはんだ層13の積層分を残すように銅めっきしてピラー3を形成する。
そして、ピラー3の上に、開口部12の上端部の凹部を埋めるように、めっき法により、はんだ層13を形成する。このはんだ層13を形成した状態を図2に示す。
(レジスト除去工程)
次に、レジスト11を除去するとともに、メタル層7aの不要部分をエッチングにより除去し、ピラー3の下方に配置されるメタル層7とする。このレジスト11の除去により、図3に示すように、ピラー3及びはんだ層13の外周面が露出する。
(ピラー表面処理工程)
露出したピラー3の外周面に表面処理剤を塗布する。この表面処理剤は、銅には強固に吸着するが、はんだには付着し難い物質であり、例えば、アゾール系化合物、あるいはチオール基を有する有機物質などを用いることができ、これを溶媒に溶解した溶液として用いられる。
アゾール系化合物としては、トリアゾール類、イミダゾール類、チアゾール類、ピラゾール類、ピロール類、テトラゾール類を用いることができる。
トリアゾール類としては、1,2,3−ベンゾトリアゾール、トリルトリアゾール、1,2,4−トリアゾール、3−アミノ−1,2,4−トリアゾール、3−メルカプト−1,2,4−トリアゾール、4−アミノ−3−ヒドラジノ−5−メルカプト−1,2,4−トリアゾールなど、また、イミダゾール類としては、イミダゾール、2−メルカプトベンゾイミダゾールなど、チアゾール類としては、2−メルカプトベンゾチアゾール、ベンゾチアゾールなどをそれぞれ用いることができる。これらのアゾール系化合物は、銅と強固に吸着するという機能を有する。
チオール基を有する有機物質としては、ドデカンチオール、ベンゼンチオール、ナフタレンチオールなどが挙げられる。
その他、メルカプトプロピオン酸エチルヘキシル、メルカプトプロピオン酸メトキシブチル、メルカプトプロピオン酸トリデシル、ペンタエリスリトールテトラキスプロピオネート、4−メルカプトフェノール、チオグリコール酸、チオグリコール酸モノエタノールアミン、チオグリコール酸エチルヘキシル、チオグリコール酸メチル、チオグリコール酸エチル等も用いることができる。これらのチオール基を有する有機物質は、銅表面に分子膜を形成するという機能を有する。
溶媒としては、水、アルコール類、カルボン酸類、ケトン類、グリコール類、アミド類、エステル類などを用いることができる。
アルコール類としては、メタノール、エタノール、イソプロピルアルコール、ブタノールを用いることができる。
カルボン酸類としては、ギ酸、酢酸など、ケトン類としては、アセトン、メチルエチルケトンなど、グリコール類としては、エチレングリコール、プロピレングリコールなど、アミド類としては、ジメチルアセトアミド、ジエチルアセトアミドなど、エステル類としては、酢酸メチル、酢酸エチルなどをそれぞれ用いることができる。
かかる溶媒としては、イミダゾール系化合物等の表面処理剤を完全に溶解させるものであれば特に限定されるものではないが、これらの中でも、取り扱いの容易さ、作業性の点で水、または水と混和する有機溶媒、もしくは水と有機溶媒との混合溶媒が特に好ましい。
表面処理剤は、表面処理溶液中に若干量含んでいればよく、必ずしも濃度を限定するものではないが、表面処理剤によるキレート被覆を効果的に形成するために表面処理剤の濃度を5質量%以上とするのが好ましい。50質量%より大きくても表面処理効果は顕著には向上しない。
表面処理溶液をピラー3の表面に塗布する方法としては、特に制限はなく例えば表面処理溶液が入っている浴にピラー3を浸漬させる方法、表面処理溶液をピラー3の表面に充分な量を均等に滴下させる方法、表面処理溶液を噴霧させその中にピラー3を通過させる方法等が適用される。また、ベンゾトリアゾールのような気化性物質の場合は、気化による方法も適用することができる。
いずれの塗布方法の場合も、ピラー3の外周面に表面処理溶液が塗布されればよく、はんだ層13に塗布する必要はないが、浸漬や噴霧等の塗布方法においては、はんだ層13にも塗布される。そこで、表面処理溶液を塗布した後に、ピラー3及びはんだ層13の表面を水等で洗浄すると、表面処理剤ははんだへの付着力が弱いため、はんだ層13表面の表面処理剤は除去され、図4に示すように、ピラー3の表面にのみ表面処理皮膜8が形成された状態となる。
(リフロー処理工程)
以上のような表面処理溶液塗布の後、加熱してはんだのリフロー処理を行う。リフロー処理としては、窒素雰囲気あるいは低酸素雰囲気中で230℃〜250℃に数十秒間加熱する。
このリフロー処理において、ピラー3及びはんだ層13の外周を囲っていたレジスト11が予め除去されているので、加熱により溶融したはんだがピラー3の外周面に垂れ下がろうとするが、ピラー3の外周面には表面処理皮膜8が形成されており、この表面処理皮膜8を構成する表面処理剤に対してはんだの濡れ性が悪いので、溶融したはんだは表面処理皮膜8の表面に濡れ広がることはなく、表面張力によりピラー3の上にボール状に丸くなる。そして、冷却されることにより、図5に示すようにボール状のまま固化してバンプ4を形成する。
このようにして形成されるピラー付バンプは、ピラー3の上にバンプ4が精度よく形成され、これにより、少ないはんだ量であるにもかかわらず、基板1表面から高い位置にバンプ4を正確に形成することができる。したがって、バンプ4を配置できるピッチを小さくして、高密度実装を実現することができる。
なお、ピラー3表面の表面処理皮膜8は、リフロー処理においてはんだが溶融したときにピラー3の外周面に存在していればよく、その後に分解するものであってもよく、その場合でも、リフロー処理時間は短いので、溶融したはんだは表面張力により球状に維持される。
また、リフロー処理後にも表面処理皮膜8が残存している場合は、洗浄により除去してもよいが、残存していても、樹脂モールドされるなど、その後の処理等において支障なければ、洗浄しないで残しておいてもよい。
実施形態で述べた方法により、基板表面に形成した1369個のパッド上に、それぞれ直径20μm、高さ10μmの銅製のピラーを立設し、その上に15μmの高さでAg−Sn合金からなるはんだ層を形成した。この基板を複数個作製して試料とした。表面処理剤には1,2,3−ベンゾトリアゾールとイミダゾールを用い、これらをそれぞれエタノールに溶解し、表1に示す所定の濃度の表面処理溶液を作製した。
これらの表面処理溶液に各試料のピラー及びはんだ層を3分間浸漬した後、純水により15秒間洗浄し、ピラー表面に表面処理皮膜を形成した。比較のため、表面処理皮膜を形成しないものも作製した。
そして、これら試料を窒素と還元剤としてギ酸を用いた雰囲気下で240℃30秒間加熱するリフロー処理を施すことにより、はんだを溶融させ、冷却後に、バンプを顕微鏡観察し、ピラーの上端からのはんだの濡れ広がり距離Hが10μm以上であったものをダレと評価し、その個数をカウントし、ダレ数÷1369個により、ダレ発生率(%)を算出した。
その結果を表1に示す。
Figure 2014203963
表1に示されるように、ピラー外周面に表面処理剤による皮膜を形成した後にリフロー処理することにより、バンプのダレ防止に有効であることが確認された。この場合、表面処理剤として1,2,3−ベンゾトリアゾール、イミダゾールのいずれを用いた場合にもダレ防止効果があることが確認された。特に、表面処理剤の濃度を5質量%以上とすることにより、表面処理皮膜を形成しなかった比較例に比べてダレ発生率を半分以下に低減させることができた。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
1 基板
2 パッド
3 ピラー
4 バンプ
5 シリコンウエハ
6 絶縁層
7 メタル層
8 表面処理皮膜
11 レジスト
12 開口部
13 はんだ層

Claims (4)

  1. 基板上のレジストの開口部に、銅からなるピラーと、該ピラーの上に配置されるはんだ層とを形成するはんだ積層工程と、該はんだ積層工程後に前記レジストを除去するレジスト除去工程と、前記レジストの除去により露出した前記ピラーの外周面に、アゾール系化合物又はチオール基を有する有機物質から選択されるいずれかの表面処理剤を含有した溶液を塗布するピラー表面処理工程と、該ピラー表面処理工程の後に加熱して前記はんだを溶融させバンプを形成するリフロー処理工程とを備えることを特徴とするピラー付バンプを有する基板の製造方法。
  2. 前記溶液中の前記表面処理剤の濃度は5質量%以上50質量%以下であることを特徴とする請求項1記載のピラー付バンプを有する基板の製造方法。
  3. アゾール系化合物又はチオール基を有する有機物質から選択されるいずれかの表面処理剤を含有するピラー付バンプ用表面処理溶液。
  4. 前記表面処理剤を5質量%以上50質量%以下の濃度で含有する請求項3記載のピラー付バンプ用表面処理溶液。
JP2013078868A 2013-04-04 2013-04-04 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液 Pending JP2014203963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013078868A JP2014203963A (ja) 2013-04-04 2013-04-04 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078868A JP2014203963A (ja) 2013-04-04 2013-04-04 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液

Publications (1)

Publication Number Publication Date
JP2014203963A true JP2014203963A (ja) 2014-10-27

Family

ID=52354139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078868A Pending JP2014203963A (ja) 2013-04-04 2013-04-04 ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液

Country Status (1)

Country Link
JP (1) JP2014203963A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106723A1 (de) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur zur Chip-Sondierung
JP2019161108A (ja) * 2018-03-15 2019-09-19 日亜化学工業株式会社 発光装置、発光素子、及び、発光素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127734A1 (en) * 2002-01-07 2003-07-10 Jin-Yuan Lee Cylindrical bonding structure and method of manufacture
JP2006108182A (ja) * 2004-09-30 2006-04-20 Taiyo Yuden Co Ltd 半導体装置およびその実装体およびその製造方法
JP2006294949A (ja) * 2005-04-13 2006-10-26 Tamura Seisakusho Co Ltd 電極構造体及び突起電極並びにこれらの製造方法
US20110285011A1 (en) * 2010-05-18 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with l-shaped non-metal sidewall protection structure
US20120178251A1 (en) * 2011-01-11 2012-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal pillar
JP2013004843A (ja) * 2011-06-20 2013-01-07 Nec Casio Mobile Communications Ltd 電子機器のランド構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127734A1 (en) * 2002-01-07 2003-07-10 Jin-Yuan Lee Cylindrical bonding structure and method of manufacture
JP2006108182A (ja) * 2004-09-30 2006-04-20 Taiyo Yuden Co Ltd 半導体装置およびその実装体およびその製造方法
JP2006294949A (ja) * 2005-04-13 2006-10-26 Tamura Seisakusho Co Ltd 電極構造体及び突起電極並びにこれらの製造方法
US20110285011A1 (en) * 2010-05-18 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with l-shaped non-metal sidewall protection structure
US20120178251A1 (en) * 2011-01-11 2012-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal pillar
JP2013004843A (ja) * 2011-06-20 2013-01-07 Nec Casio Mobile Communications Ltd 電子機器のランド構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106723A1 (de) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur zur Chip-Sondierung
US9595482B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9911667B2 (en) 2015-03-16 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
DE102015106723B4 (de) 2015-03-16 2019-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
JP2019161108A (ja) * 2018-03-15 2019-09-19 日亜化学工業株式会社 発光装置、発光素子、及び、発光素子の製造方法

Similar Documents

Publication Publication Date Title
JP6169211B2 (ja) 鉛を含まないスズ合金電気めっき組成物および方法
JP5418894B2 (ja) 電子部品用複合ボールの製造方法
JP2013534367A (ja) 基板上にはんだ堆積物および非溶融バンプを形成する方法
TW201516143A (zh) 樹脂遮罩層用洗淨劑組合物及電路基板之製造方法
US20170330853A1 (en) Copper structures with intermetallic coating for integrated circuit chips
KR20160024868A (ko) 주석 또는 주석 합금용 전기 도금액 및 그의 용도
TWI582870B (zh) 製造經塗佈的銅柱
US9686871B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
CN101840846B (zh) 半导体封装的金属部分上的金属可焊性保持涂层
JP2014203963A (ja) ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
JP2010070838A (ja) 金属表面処理水溶液および金属表面のウィスカ抑制方法
US9765289B2 (en) Cleaning methods and compositions
US9324670B2 (en) Semiconductor device with copper-tin compound on copper connector
US9190376B1 (en) Organic coating to inhibit solder wetting on pillar sidewalls
JP5576004B1 (ja) OSP処理Cuボール、はんだ継手、フォームはんだ、およびはんだペースト
EP3443418B1 (en) Aqueous solution and process for removing substances from substrates
KR20150023916A (ko) 산화방지방법 및 반도체 제품의 제조방법
WO2014129584A1 (ja) 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤
JP2009046761A (ja) 表面処理剤
JP2009182263A (ja) 半導体装置の製造方法
JP2017011243A (ja) 電子デバイス装置及びその製造方法
JP2016178217A (ja) バンプ電極の製造方法
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
KR20240018632A (ko) 구리층과 유기층의 복합재 및 그 복합재의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128