KR20160024868A - 주석 또는 주석 합금용 전기 도금액 및 그의 용도 - Google Patents

주석 또는 주석 합금용 전기 도금액 및 그의 용도 Download PDF

Info

Publication number
KR20160024868A
KR20160024868A KR1020157035631A KR20157035631A KR20160024868A KR 20160024868 A KR20160024868 A KR 20160024868A KR 1020157035631 A KR1020157035631 A KR 1020157035631A KR 20157035631 A KR20157035631 A KR 20157035631A KR 20160024868 A KR20160024868 A KR 20160024868A
Authority
KR
South Korea
Prior art keywords
tin
electroplating
hole
plating
electroplating solution
Prior art date
Application number
KR1020157035631A
Other languages
English (en)
Inventor
마사오 호리
Original Assignee
가부시끼가이샤 제이씨유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 제이씨유 filed Critical 가부시끼가이샤 제이씨유
Publication of KR20160024868A publication Critical patent/KR20160024868A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/187—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

본 발명은 종래 이용되고 있는 주석이나 주석 합금 도금용 도금액에서, 비어 홀이나 쓰루 홀을 충전하려고 하면, 충전 자체가 잘 이루어질 수 없거나, 충전 자체는 가능하다 하여도 충전 시간이 극단적으로 길게 되는 문제를 해결하는 것을 과제로 한다. 이 과제를 해결한 주석 또는 주석 합금용 전기 도금액은 이하의 성분 (a) 및(b)
(a) 카르복실기 함유 화합물
(b) 카르보닐기 함유 화합물
을 함유하고, 성분 (a)가 1.3g/L이상 및 성분 (b)가 0.3g/L이상인 것을 특징으로 한다.

Description

주석 또는 주석 합금용 전기 도금액 및 그의 용도 {ELECTROPLATING SOLUTION FOR TIN OR TIN ALLOY, AND USE FOR SAME}
본 발명은 주석 또는 주석 합금용 전기 도금액 및 이것을 이용한 블라인드 홀 또는 쓰루 홀(through-hole)의 충전방법 및 전자 회로 기판의 제조방법에 관한다.
지금까지 반도체의 3차원 실장(實裝)이나 프린트 배선판에 있어서의 블라인드 홀이나 쓰루 홀의 충전공정에서는 구리 도금이 이용되어 왔으며, 실장공정에서는 납땜 볼(solder ball)이나 주석 합금이 이용되어 왔다.
그러나, 종래의 공정에서는 충전공정과 실장공정에서 상이한 금속 종류가 이용되기 때문에 공정이 복잡하다는 문제가 있었다.
그래서, 블라인드 홀이나 쓰루 홀의 충전공정에서 실장공정과 같은 방법으로 주석이나 주석 합금을 이용할 수 있으면, 실장공정을 생략할 수 있을 가능성이 있다. 실제로, 블라인드 홀이나 쓰루 홀의 충전공정에서, 주석이나 주석 합금을 적용한 기술도 일응 보고되고 있다(특허문헌 1).
특허문헌 1: 일본국 특허공개 2012-87393호 공보
그러나 종래 보고되어 있는 주석이나 주석 합금 도금용 도금액으로, 블라인드 홀이나 쓰루 홀을 충전하려고 하면, 실제로는 충전 자체가 잘 이루어질 수 없고, 충전 자체는 가능하다 하여도, 충전 시간이 극단적으로 길어지는 문제가 있었다.
본 발명자들은 상기 과제를 해결하기 위해서 예의 연구한 결과, 종래 공지의 주석이나 주석 합금 도금용 도금액에 특정 화합물을 특정 농도로 함유시킴으로써, 블라인드 홀이나 쓰루 홀을 신뢰성 높게 단시간에 충전할 수 있음을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명은 주석 또는 주석 합금용 전기 도금액으로, 이하의 성분 (a) 및 (b)
(a) 카르복실기 함유 화합물
(b) 카르보닐기 함유 화합물
을 함유하고, 성분 (a)가 1.3g/L이상 및 성분 (b)가 0.3g/L이상인 것을 특징으로 하는 주석 또는 주석 합금용 전기 도금액이다.
또한, 본 발명은 블라인드 홀 또는 쓰루 홀을 가지는 피도금물에, 상기 주석 또는 주석 합금용 전기 도금액으로 전기 도금하는 것을 특징으로 하는 블라인드 홀 또는 쓰루 홀의 도금 충전방법이다.
더욱이, 본 발명은 블라인드 홀 또는 쓰루 홀을 가지는 기판에 도금 충전하는 공정을 포함한 전자 회로 기판의 제조방법에 있어서, 도금 충전을 상기 블라인드 홀 또는 쓰루 홀의 도금 충전방법으로 행하는 것을 특징으로 하는 전자 회로 기판의 제조방법이다.
본 발명의 주석 또는 주석 합금용 전기 도금액은 블라인드 홀 또는 쓰루 홀을 가지는 피도금물에 전기 도금함으로써, 블라인드 홀 또는 쓰루 홀을 신뢰성 높게 단시간에 충전할 수가 있다.
또한, 본 발명의 주석 또는 주석 합금용 전기 도금액은 반도체의 3차원 실장이나 프린트 배선판에 있어서의 블라인드 홀이나 쓰루 홀의 충전공정이나 실리콘 관통 전극의 형성에 이용할 수가 있다.
도 1은 실시예 2에서 전기 도금 후의 기판의 단면 사진이다(도면 중, (a)는 비교품 1의 전기 도금액을 이용하여 0.075A/d㎡에서 15분 전기 도금을 행한 것, (b)는 실시품 1의 전기 도금액을 이용하고, 0.075A/d㎡에서 20분 전기 도금을 행한 것이다).
도 2는 실시예 3에서 전기 도금 후의 기판의 단면 사진이다(도면 중, (a)~(d)는 비교품 2의 전기 도금액을 이용하고, 0.05A/d㎡에서 전기 도금을 행하고, 15분 후, 30분 후, 60분 후, 90분 후의 것이다).
도 3은 실시예 3에서 전기 도금 후의 기판의 단면 사진이다(도면 중, (a)~(e)는 실시품 1의 전기 도금액을 이용하고, 0.05A/d㎡에서 전기 도금을 행하고, 15분 후, 30분 후, 60분 후, 90분 후, 120분 후의 것이다).
도 4는 실시예 6에서 전기 도금 후의 기판의 단면 사진이다(도면 중, (a)~(c)는 실시품 2의 전기 도금액을 이용하고, 1.5A/d㎡에서 전기 도금을 행하고, 15분 후, 25분 및 35분 후의 것이다).
본 발명의 주석 또는 주석 합금용 전기 도금액(이하, 「본 발명 도금액」이라고 한다)에 함유되는 성분 (a) 카르복실기 함유 화합물은 카르복실기를 가지는 화합물이면 특히 한정되지 않지만, 예를 들면, 메타크릴산, 아크릴산, 크로톤산, 프로필렌-1,2-디카르복실산, 에타크릴산, 메틸아크릴레이트, 메틸메타크릴레이트 등을 들 수 있으며, 이들 중에서도 메타크릴산, 아크릴산이 바람직하다. 또, 이들의 카르복실기 함유 화합물은 1종 또는 2종을 이용할 수가 있다.
본 발명 도금액에 있어서의 성분 (a) 카르복실기 함유 화합물의 함유량은 1.3g/L이상이고, 바람직하기로는 1.3~2.5g/L이다.
본 발명 도금액에 함유되는 성분 (b) 카르보닐기 함유 화합물은 카르보닐기를 가지는 화합물이면 특히 한정되지 않지만, 예를 들면, 벤잘아세톤, 나프트알데히드, 클로로벤즈알데히드, 프탈알데히드, 살리실알데히드, 클로로나프트알데히드, 메톡시벤즈알데히드, 바닐린(vanillin) 등을 들 수 있으며, 이들 중에서도 벤잘아세톤, 나프트알데히드, 클로로벤즈알데히드가 바람직하다. 또한, 이들 카르보닐기 함유 화합물은 1종 또는 2종을 이용할 수가 있다. 또, 본 발명 도금액에 카르보닐기 함유 화합물을 함유시키는 경우에는, 예를 들면, 메탄올, 이소프로필알코올 등의 용제도 함유시켜는 것이 바람직하다.
본 발명 도금액에 있어서의 성분 (b) 카르보닐기 함유 화합물의 함유량은 0.3g/L이상이고, 바람직하기로는 0.3~1.0g/L이다.
또, 발명 도금액에 대해서는, 성분 (a)와 성분 (b)의 몰비는 특히 한정되지 않지만, 바람직하기로는 10 이하, 보다 바람직하기로는 2~9이다.
본 발명 도금액의 베이스로 되는 종래 공지의 주석 또는 주석 합금용 전기 도금액으로서는, 특히 한정되지 않지만, 예를 들면, 주석 이온과 합금용의 금속 이온으로서 예를 들면, 은 이온, 금 이온, 구리 이온, 납 이온, 안티몬 이온, 인듐 이온, 비스머스 이온 등이나, 욕을 산성으로 하여 안정화시키는 산으로서 예를 들면, 황산, 메탄설폰산, 붕화불산, 페놀설폰산, 설파민산, 피로인산 등을 함유하는 것을 들 수 있다. 보다 구체적인 주석 또는 주석 합금용 전기 도금 욕으로서는, 황산욕, 메탄설폰산욕, 붕화불산욕 등을 들 수 있다. 이들 중에서도 황산욕, 메탄설폰산욕이 바람직하다.
또한, 본 발명 도금액에는, 종래 공지의 주석 또는 주석 합금용 전기 도금액에, 다시 공지의 비이온계, 양이온계, 음이온계의 계면활성제, 카테콜, 레조르시놀, 카테콜설폰산 등의 산화 방지제 등을 첨가시켜도 좋다.
이하, 본 발명 도금액의 바람직한 태양을 기재한다.
＜주석용 전기 도금액＞
메탄설폰산 제1 주석(주석으로서): 25~150g/L, 바람직하기로는 70~125g/L
메탄설폰산: 10~180 g/L, 바람직하기로는 15~120 g/L
폴리옥시에틸렌 라우릴아민: 0.1~8g/L, 바람직하기로는 3~6g/L
카테콜: 0.1~5g/L, 바람직하기로는 0.5~2g/L
메타크릴산: 0.2~4g/L, 바람직하기로는 1.3~2.5g/L
1-나프트알데히드: 0.05~1.5g/L, 바람직하기로는 0.3~1.0g/L
메탄올: 0.7~25g/L, 바람직하기로는 3.5~17g/L
＜주석 합금용 전기 도금액＞
메탄설폰산 제1 주석(주석으로서): 25~150g/L, 바람직하기로는 70~125g/L
메탄설폰산납(납으로서): 0.1~50g/L, 바람직하기로는 1~30g/L
메탄설폰산: 10~180g/L, 바람직하기로는 15~120g/L
폴리옥시에틸렌 라우릴아민: 0.1~8g/L, 바람직하기로는 3~6g/L
카테콜: 0.1~5g/L, 바람직하기로는 0.5~2g/L
메타크릴산: 0.2~4g/L, 바람직하기로는 1.3~2.5g/L
1-나프트알데히드: 0.05~1.5g/L, 바람직하기로는 0.3~1.0g/L
메탄올: 0.7~25g/L, 바람직하기로는 3.5~17g/L
본 발명 도금액은 종래 공지의 방법으로 피도금물에 전기 도금할 수 있다. 본 발명 도금액을 이용하는 전기 도금의 방법은 특히 한정되지 않고, 예를 들면, 피도금물에, 알칼리 탈지, 친수화 처리, 산활성 등의 전처리를 행한 후, 이를 본 발명 도금액에 침지하는 방법 등을 들 수 있다.
본 발명 도금액을 이용한 전기 도금의 조건은 특히 한정되지 않고, 통상의 주석 또는 주석 합금의 전기 도금의 조건을 이용하면 좋고, 예를 들면, 욕온 10~40℃에서, 양극으로 주석, 음극 전류밀도 0.2~3A/d㎡에서 행하면 좋다. 또한, 전기 도금 시에는 패들 등을 이용하여 교반하는 것이 바람직하다.
본 발명 도금액으로 전기 도금할 수 있는 피도금물은 특히 한정되지 않고, 예를 들면, 표면이 동, 니켈, 황동 등의 금속, ABS, 폴리이미드, 에폭시 등의 수지 등으로 형성된 것 등을 들 수 있다.
또, 본 발명 도금액은 상기와 같은 통상의 피도금물에 전기 도금을 할 수 있지만, 특히, 블라인드 홀 또는 쓰루 홀을 가지는 피도금물에 전기 도금하여 블라인드 홀 또는 쓰루 홀을 주석 또는 주석 합금으로 충전하는데 이용하는 것이 바람직하다.
본 발명 도금액을 블라인드 홀을 충전하는데 이용하는 경우, 본 발명 도금액에 있어서의 성분 (a)와 (b)의 몰비를 10 이하, 바람직하기로는 2~9로 한다. 또, 본 발명 도금액을 쓰루 홀을 충전하는데 이용하는 경우, 본 발명 도금액에 있어서의 성분 (a)와 (b)의 몰비를 10 이하, 바람직하기로는 3.5~10으로 한다.
본 발명 도금액으로 블라인드 홀 또는 쓰루 홀을 주석 또는 주석 합금으로 충전하는 경우, 전기 도금의 조건은 특히 한정되지 않고, 예를 들면, 욕온 10~40℃으로, 양극으로 주석을 이용하고, 음극 전류밀도 0.01~2.5A/d㎡에서 헹하면 좋다. 또, 도금 시간을 단축하기 위해서는, 전기 도금 중의 전류밀도를 전기 도금 개시시부터 상대적으로 높게 하면 좋다. 전기 도금중의 전류밀도를 전기 도금 개시시부터 상대적으로 높게 하는 방법은 특히 한정되지 않고, 예를 들면, 전기 도금중의 전류밀도를 전기 도금 개시시부터 소정 시간 경과 후에 단계적으로 높게 하는 방법, 전기 도금 중의 전류밀도를 전기 도금 개시시부터 직선적으로 높게 하는 방법 등을 들 수 있다.
상기와 같이 하여 블라인드 홀 또는 쓰루 홀을 주석 또는 주석 합금으로 충전할 수 있는 본 발명 도금액은 블라인드 홀 또는 쓰루 홀을 가지는 기판에 도금 충전하는 공정을 포함한, 예를 들면, 반도체의 3차원 실장이나 프린트 배선판에 있어서의 비어 홀이나 쓰루 홀의 충전공정이나 실리콘 관통 전극의 형성 등의 전자 회로 기판의 제조방법으로 이용할 수가 있다.
[실시예]
이하, 실시예를 들어 본 발명을 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 전혀 아니다.
실시예　1
　　　주석용 전기 도금액의 조제:
하기 조성의 주석용 전기 도금액을, 성분 1~5, 7을 혼합한 후, 성분 6을 혼합함으로써 조제했다.
단위는 모두 g/L
성분 비교품 1 실시품 1 비교품 2
1 주석*1 100 100 100
2 메탄설폰산 17 17 17
3 폴리옥시에틸렌 라우릴아민 4 4 4
4 카테콜 1 1 1
5 메타크릴산 2.0 2.0 0.8
6 1-나프트알데히드 0.1 0.75 0.75
7 메탄올 1.7 12.6 12.6
*1: 술폰산주석 중의 주석의 양
실시예　2
　　　주석 전기 도금에 의한 블라인드 홀의 충전:
애스펙트비가 6(10φx 60D)인 블라인드 홀을 가지는 실리콘 웨이퍼 기판을 수세하고, 전처리를 행했다. 이 전처리한 기판을 실시예 1에서 조제한 주석용 전기 도금액(비교품 1, 실시품 1)에 1분간 침지하고, 0.075A/d㎡의 전류밀도로 소정 시간(15분 (비교품 1) 또는 20분 (실시품 1)) 전기 도금을 행했다. 전기 도금 후의 기판의 단면으로부터 비어 홀의 충전 상태를 관찰했다(도 1).
비교품 1에서는 비어 홀 저부에 석출이 없었고, 공극이 관찰되었지만, 실시품 1에서는 비어 홀 저부로부터의 우선 석출이 확인되었다.
실시예　3
　　　주석 전기 도금에 의한 블라인드 홀의 충전:
실시예 2에서 이용한 것과 같은 기판에 전처리를 행한 후, 실시예 1에서 조제한 주석용 전기 도금액(실시품 1 또는 비교품 2)에 침지하고, 0.05A/d㎡의 전류밀도로 소정 시간(15분, 30분, 60분, 90분, 120분(실시품 1만)) 전기 도금을 행했다. 전기 도금 후의 기판의 단면으로부터 비어 홀의 충전 상태를 관찰했다(도 2 및 도 3).
비교품 2에서는 90분 도금한 후에도 비어 홀 내의 충전은 진행되고 있지 않았으나, 실시품 1은 도금 시간에 따라 석출량이 증가하고, 120분간 도금에서 거의 100% 충전할 수 있었다.
실시예　4
　　　주석 전기 도금에 의한 블라인드 홀의 충전:
실시예 2에서 이용한 것과 동일한 기판에 전처리를 행한 후, 실시예 1에서 조제한 주석용 전기 도금액(실시품 1)에 침지하고, 0.075A/d㎡의 전류밀도로 20분, 0.15A/d㎡의 전류밀도로 10분, 0.3A/d㎡의 전류밀도로 10분으로 변화시켜 전기 도금을 행했다.
이 전기 도금에 의해 40분에서 블라인드 홀이 완전하게 충전되었다. 전류밀도를 일정하게 했을 경우보다 전류밀도를 단계적으로 높게 함으로써 65% 정도 블라인드 홀의 충전 시간이 단축되었다.
실시예　5
　　　주석용 전기 도금액의 조제:
하기 조성의 주석용 전기 도금액을, 성분 1~5, 7을 혼합한 후, 성분 6을 혼합함으로써 조제했다.
단위는 모두 g/L
성분 실시품 2
1 주석*1 100
2 메탄설폰산 100
3 폴리옥시에틸렌 라우릴아민 4
4 카테콜 1
5 메타크릴산 2.0
6 1-나프트알데히드 0.5
7 메탄올 8.4
*1: 술폰산주석 중의 주석의 양
실시예　6
　　　주석 전기 도금에 의한 비어 홀의 충전:
애스펙트비가 0.57(70φx 40D)인 블라인드 홀을 가지는 프린트 배선판에 40℃에서 1분간, 알칼리 탈지 처리를 한 후, 실온에서 10 초간, 산활성 처리에 의해 전처리를 행했다. 이 전처리한 기판을, 실시예 5에서 조제한 주석용 전기 도금액(실시품 2)에 침지하고, 1.5A/d㎡의 전류밀도로 소정 시간(15분, 25분 또는 35분) 전기 도금을 행했다. 전기 도금 후의 기판의 단면으로부터 비어 홀의 충전 상태를 관찰했다(도 4).
도금 개시부터 비어 홀의 저부에서 석출이 확인되었고, 25분에 비어 홀 내부가 거의 충전되고, 35분에 비어 홀이 완전히 충전되었고, 표면에의 석출도 확인되었다. 또, 비어 홀 충전 후의 표면의 석출 막 두께는 임의로 제어할 수 있는 것도 확인되었다.
실시예　7
　　　주석용 전기 도금액의 조제:
하기 조성의 주석용 전기 도금액을, 성분 1~5, 8을 혼합한 후, 성분 6 또는 7을 혼합함으로써 조제했다.
단위는 모두 g/L
성분 실시품 3 실시품 4
1 주석*1 100 100
2 메탄설폰산 17 17
3 폴리옥시에틸렌 라우릴아민 4 4
4 카테콜 1 1
5 메타크릴산 1.5 1.5
6 1-나프트알데히드 1.0 -
7 벤잘아세톤 - 1.0
8 메탄올 16.8 16.8
*1: 술폰산주석 중의 주석의 양
실시예　8
　　　주석 전기 도금에 의한 비어 홀의 충전:
　애스펙트비가 5(20φx 100D)인 블라인드 홀을 가지는 실리콘 웨이퍼 기판에 전처리를 행한 후, 실시예 7에서 조제한 주석용 전기 도금액(실시품 3 또는 실시품 4)에 침지하고, 0.2A/d㎡의 전류밀도로 블라인드 홀이 충전될 때까지 전기 도금을 행했다.
실시품 3의 전기 도금액을 이용하여 전기 도금했을 경우에는 100분에 비어 홀이 완전하게 충전되었고, 실시품 4의 전기 도금액을 이용하여 전기 도금했을 경우에는 110분에 비어 홀이 완전하게 충전되었다.
실시예　9
　　　주석 합금용 전기 도금액의 조제:
하기 조성의 주석 합금용 전기 도금액을, 성분 1~6, 8을 혼합한 후, 성분 7을 혼합함으로써 조제했다.
단위는 모두 g/L
성분 실시품 5
1 주석*1 100
2 납*2 10
3 메탄설폰산 100
4 폴리옥시에틸렌 라우릴아민 4
5 카테콜 1
6 메타크릴산 2.0
7 1-나프트알데히드 0.5
8 메탄올 8.4
*1: 술폰산주석 중의 주석의 양
*2: 메탄설폰산납 중의 납의 양
실시예　10
　　　주석 합금 전기 도금에 의한 블라인드 홀의 충전:
실시예 6에서 이용한 것과 동일한 기판에 전처리를 행한 후, 실시예 9에서 조제한 주석 합금용 전기 도금액(실시품 5)에 침지하고, 1.5A/d㎡의 전류밀도로 30분간 전기 도금을 행했다.
이 전기 도금에 의해 비어 홀이 완전하게 충전되었다. 또, 블라인드 홀에 충전된 금속에 대해서 형광 X선 분석을 행한 바, 주석과 납이 각각 87%과 13%의 합금이었다.
[산업상 이용가능성]
본 발명에 의하면, 주석 또는 주석 합금에 의해 블라인드 홀이나 쓰루 홀을 충전할 수가 있다. 그 때문에, 본 발명은 반도체의 3차원 실장이나 프린트 배선판에 있어서의 블라인드 홀이나 쓰루 홀의 충전공정이나 실리콘 관통 전극의 형성에 이용할 수 있다.

Claims (8)

  1. 주석 또는 주석 합금용 전기 도금액으로, 이하의 성분 (a) 및(b)
    (a) 카르복실기 함유 화합물
    (b) 카르보닐기 함유 화합물
    을 함유하고, 성분 (a)가 1.3g/L이상 및 성분 (b)가 0.3g/L이상인 것을 특징으로 하는 주석 또는 주석 합금용 전기 도금액.
  2. 청구항 1에 있어서,　성분 (a)와 성분 (b)의 몰비가 10 이하인 주석 또는 주석 합금용 전기 도금액.
  3. 청구항 1에 있어서, 성분 (a)의 카르복실기 함유 화합물이 메타크릴산 및 아크릴산으로부터 선택되는 1종 또는 2종인 주석 또는 주석 합금용 전기 도금액.
  4. 청구항 1에 있어서, 성분 (b)의 카르보닐기 함유 화합물이, 벤잘아세톤, 나프트알데히드 및 클로로벤즈알데히드로부터 선택되는 1종 또는 2종인 주석 또는 주석 합금용 전기 도금액.
  5. 청구항 1 내지 4의 어느 1항에 있어서, 블라인드 홀 또는 쓰루 홀의 충전용인 주석 또는 주석 합금용 전기 도금액.
  6. 블라인드 홀 또는 쓰루 홀을 가지는 피도금물에, 청구항 1~5의 어느 1항에 기재된 주석 또는 주석 합금용 전기 도금액으로 전기 도금하는 것을 특징으로 하는 블라인드 홀 또는 쓰루 홀의 도금 충전방법.
  7. 청구항 6에 있어서, 전기 도금중의 전류밀도를 전기 도금 개시시부터 상대적으로 높게 하는 블라인드 홀 또는 쓰루 홀의 도금 충전방법.
  8. 블라인드 홀 또는 쓰루 홀을 가지는 기판에 도금 충전하는 공정을 포함한 전자 회로 기판의 제조방법에 있어서, 도금 충전을 청구항 6 또는 7에 기재된 비어 홀 또는 쓰루 홀의 도금 충전방법으로 행하는 것을 특징으로 하는 전자 회로 기판의 제조방법.
KR1020157035631A 2013-06-26 2014-05-08 주석 또는 주석 합금용 전기 도금액 및 그의 용도 KR20160024868A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-133292 2013-06-26
JP2013133292A JP6006683B2 (ja) 2013-06-26 2013-06-26 スズまたはスズ合金用電気メッキ液およびその用途
PCT/JP2014/062367 WO2014208204A1 (ja) 2013-06-26 2014-05-08 スズまたはスズ合金用電気メッキ液およびその用途

Publications (1)

Publication Number Publication Date
KR20160024868A true KR20160024868A (ko) 2016-03-07

Family

ID=52141557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035631A KR20160024868A (ko) 2013-06-26 2014-05-08 주석 또는 주석 합금용 전기 도금액 및 그의 용도

Country Status (6)

Country Link
US (1) US20160130712A1 (ko)
JP (1) JP6006683B2 (ko)
KR (1) KR20160024868A (ko)
CN (1) CN105308218B (ko)
TW (1) TWI625428B (ko)
WO (1) WO2014208204A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018478A (ko) * 2016-06-13 2019-02-22 이시하라 케미칼 가부시키가이샤 전기 주석 및 주석 합금 도금욕, 당해 도금욕을 이용하여 전착물을 형성한 전자 부품

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233334B1 (ko) * 2014-04-28 2021-03-29 삼성전자주식회사 주석 도금액, 주석 도금 장치 및 상기 주석 도금액을 이용한 반도체 장치 제조 방법
CN105755513A (zh) * 2016-04-28 2016-07-13 四川昊吉科技有限公司 一种镀锡防腐剂
KR20180024765A (ko) * 2016-08-31 2018-03-08 주식회사 호진플라텍 전기도금을 이용한 주석-비스무트-납 삼원합금 솔더 조성물
JP6620859B2 (ja) 2017-10-24 2019-12-18 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
JP6620858B2 (ja) 2017-10-24 2019-12-18 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
WO2019082884A1 (ja) 2017-10-24 2019-05-02 三菱マテリアル株式会社 錫又は錫合金めっき液
US11268203B2 (en) 2017-10-24 2022-03-08 Mitsubishi Materials Corporation Tin or tin alloy plating solution
CN111788337A (zh) 2018-03-20 2020-10-16 三菱综合材料株式会社 锡或锡合金电镀液、凸点的形成方法及电路基板的制造方法
WO2019181905A1 (ja) 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金のめっき液、バンプの形成方法、回路基板の製造方法
US20230038219A1 (en) 2020-01-27 2023-02-09 Mitsubishi Materials Corporation Tin or tin alloy electroplating solution, method for forming bumps, and method for producing circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012087393A (ja) 2010-10-22 2012-05-10 Rohm & Haas Denshi Zairyo Kk スズめっき液

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4530741A (en) * 1984-07-12 1985-07-23 Columbia Chemical Corporation Aqueous acid plating bath and brightener composition for producing bright electrodeposits of tin
US6508927B2 (en) * 1998-11-05 2003-01-21 C. Uyemura & Co., Ltd. Tin-copper alloy electroplating bath
JP4077119B2 (ja) * 1999-06-30 2008-04-16 エヌ・イーケムキャット株式会社 錫−ビスマス合金電気めっき浴およびめっき方法
JP2001089894A (ja) * 1999-09-22 2001-04-03 Ishihara Chem Co Ltd スズ合金メッキを施した表面被覆材料、並びに当該被覆材料を利用した電子部品
JP4547583B2 (ja) * 1999-09-24 2010-09-22 石原薬品株式会社 スズ合金メッキを施した表面被覆材料、並びに当該被覆材料を利用した電子部品
JP2004193520A (ja) * 2002-12-13 2004-07-08 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JP5158303B2 (ja) * 2006-04-14 2013-03-06 上村工業株式会社 錫電気めっき浴、錫めっき皮膜、錫電気めっき方法及び電子機器構成部品
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012087393A (ja) 2010-10-22 2012-05-10 Rohm & Haas Denshi Zairyo Kk スズめっき液

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018478A (ko) * 2016-06-13 2019-02-22 이시하라 케미칼 가부시키가이샤 전기 주석 및 주석 합금 도금욕, 당해 도금욕을 이용하여 전착물을 형성한 전자 부품
US11939691B2 (en) 2016-06-13 2024-03-26 Ishihara Chemical Co., Ltd. Tin or tin alloy electroplating bath, and electronic component having electrodeposit formed thereon using the plating bath

Also Published As

Publication number Publication date
JP2015007276A (ja) 2015-01-15
US20160130712A1 (en) 2016-05-12
TWI625428B (zh) 2018-06-01
CN105308218A (zh) 2016-02-03
CN105308218B (zh) 2018-07-13
TW201510295A (zh) 2015-03-16
JP6006683B2 (ja) 2016-10-12
WO2014208204A1 (ja) 2014-12-31

Similar Documents

Publication Publication Date Title
KR20160024868A (ko) 주석 또는 주석 합금용 전기 도금액 및 그의 용도
KR102220798B1 (ko) 주석 또는 주석 합금 도금액
US7968444B2 (en) Lead-free tin alloy electroplating compositions and methods
US20150267310A1 (en) Tin or tin alloy electroplating bath and process for producing bumps using same
TWI630176B (zh) Pretreatment agent for electroless plating, pretreatment method using printed wiring substrate using the above pretreatment agent for electroless plating, and manufacturing method thereof
KR101319863B1 (ko) 주석 전기도금액 및 주석 전기도금 방법
KR20070026832A (ko) 주석계 도금 피막 및 그 형성 방법
JP2011060824A (ja) 半導体チップ搭載用基板及びその製造方法
JP2009532586A (ja) 電解銅めっき方法
JP2004263291A (ja) スズめっき方法
CN111356789B (zh) 锡或锡合金电镀液
CN113430594B (zh) 一种含氮小分子的应用及电镀液
CA2296900A1 (en) Electroplating solution for electroplating lead and lead/tin alloys
Goh et al. Electrodeposition of lead‐free solder alloys
CN111279020B (zh) 锡或锡合金电镀液
KR102629674B1 (ko) 주석 합금 도금액
JP2009242860A (ja) 酸性銅用前処理剤およびこれを利用するめっき方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP2014027288A (ja) 半導体チップ搭載用基板及びその製造方法
CN115003863A (zh) 锡或锡合金电镀液、凸点的形成方法及电路基板的制造方法
KR19980056233A (ko) 인쇄회로기판용 동박의 표면처리방법
US20140262800A1 (en) Electroplating Chemical Leveler

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application