JP2017011243A - 電子デバイス装置及びその製造方法 - Google Patents

電子デバイス装置及びその製造方法 Download PDF

Info

Publication number
JP2017011243A
JP2017011243A JP2015128545A JP2015128545A JP2017011243A JP 2017011243 A JP2017011243 A JP 2017011243A JP 2015128545 A JP2015128545 A JP 2015128545A JP 2015128545 A JP2015128545 A JP 2015128545A JP 2017011243 A JP2017011243 A JP 2017011243A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
wiring layer
electronic device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015128545A
Other languages
English (en)
Inventor
池田　淳也
Junya Ikeda
淳也 池田
小澤　美和
Miwa Kozawa
美和 小澤
剛司 神吉
Goji Kamiyoshi
剛司 神吉
中田　義弘
Yoshihiro Nakada
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015128545A priority Critical patent/JP2017011243A/ja
Priority to US15/161,661 priority patent/US20160381795A1/en
Publication of JP2017011243A publication Critical patent/JP2017011243A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0085—Apparatus for treatments of printed circuits with liquids not provided for in groups H05K3/02 - H05K3/46; conveyors and holding means therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1361—Coating by immersion in coating bath
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電子デバイス装置及びその製造方法に関し、Ｃｕ拡散防止を維持した状態で配線と被覆絶縁層の密着性を向上する。
【解決手段】 基板上に設けたＣｕを含む配線層の露出表面を、Ｃｕを含む配線層に達しない孔を有するＣｕの拡散を防止するバリアメタル層で被覆する。
【選択図】図１

Description

本発明は、電子デバイス装置及びその製造方法に関する。
近年、回路基板、Ｆａｎ Ｏｕｔ ＷＬＰ（ファンアウト ウェーハレベルパッケージ）、複数チップ間を樹脂基板上で再配線する技術（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）などに用いられるビルトアップ配線には微細で高密度の配線が求められている。
例えば、主に銅配線を用いたビルトアップ配線においては、Ｌｉｎｅ／Ｓｐａｃｅとして、１μｍ〜５μｍの微細配線が求められており、そのためには、配線の高信頼性化が必要になる。
これらの微細配線を高信頼性で製造するために、例えば、ＮｉＰ等のメタルキャップをバリアメタルとしてＣｕ配線に被覆させて長期間使用時のＣｕのイオンマイグレーション等の信頼性上の不具合を防ぐことが提案されている（例えば、特許文献１参照）。
ここで、図１１を参照して、従来の電子デバイス装置の製造工程を説明する。まず、図１１（ａ）に示すように、下地絶縁膜４２を設けた基板４１上に例えば、スパッタ法等を用いてＴｉ層等の密着層４３及びＣｕメッキシード層４４を順次成膜する。次いで、フォトレジストにより形成したメッキフレーム（図示は省略）を利用してＣｕ配線層４５を電解メッキ法により形成する。
次いで、図１１（ｂ）に示すように、メッキフレームを除去したのち、露出するＣｕメッキシード層４４を除去する。次いで、図１１（ｃ）に示すように、Ｃｕ配線層４５の表面にＮｉＰバリアメタル層４６を例えば、無電解メッキ法により形成する。
次いで、図１１（ｄ）に示すように、密着層４３の露出部を選択的にエッチングして除去する。次いで、全面にエポキシ樹脂やポリイミド樹脂やフェノール樹脂を用いて樹脂層４７を形成する。
特開２０１２−０１５４０５号公報
しかし、ＮｉＰ等のメタルバリア層を設けた配線においては、それらに接する樹脂絶縁膜との密着が弱いという問題がある。この密着性の弱さにより、信頼性試験や接合時の半田リフロー時の加熱工程や高温加速信頼性試験時などに樹脂絶縁膜とバリアメタル界面での剥がれが起こり絶縁膜にクラックが生じ、配線構造物が部分的に破壊する等の問題があった。
したがって、Ｃｕ拡散防止を維持した状態で、電子デバイス実装装置における配線と被覆絶縁層の密着性を向上することを目的とする。
開示する一観点からは、基板と、前記基板上に設けたＣｕを含む配線層と、前記Ｃｕを含む配線層の露出表面を覆いＣｕの拡散を防止するバリアメタル層と、前記バリアメタル層を覆う被覆絶縁層とを有し、前記バリアメタル層は、前記Ｃｕを含む配線層に達しない孔を有し、前記孔に前記被覆絶縁層が入り込んでいることを特徴とする電子デバイス装置が提供される。
また、開示する別の観点からは、基板上にＣｕを含む配線層を形成する工程と、前記Ｃｕを含む配線層の表面を水溶性有機物質を含む水溶液に浸漬する工程と、前記水溶液に浸漬したのちの前記Ｃｕを含む配線層の露出表面を無電解メッキ法によってＣｕの拡散を防止するバリアメタル層で被覆する工程と、前記バリアメタル層の表面を被覆絶縁層で被覆する工程とを有することを特徴とする電子デバイス装置の製造方法が提供される。
開示の電子デバイス装置及びその製造方法によれば、Ｃｕ拡散防止を維持した状態で、配線と被覆絶縁層の密着性を向上することが可能になる。
本発明の実施の形態の電子デバイス装置の電極構造の説明図である。 本発明の実施の形態の電子デバイス装置の電極の製造工程の途中までの説明図である。 本発明の実施の形態の電子デバイス装置の電極の製造工程の図２以降の説明図である。 本発明の実施の形態の作用効果の説明図である。 本発明の実施例１の半導体装置の概略的断面図である。 本発明の実施例１の半導体装置の製造工程の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図６以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図７以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図８以降の途中までの説明図である。 本発明の実施例１の半導体装置の製造工程の図９以降の説明図である。 従来の電子デバイス装置の電極の製造工程の説明図である。
ここで、図１乃至図４を参照して、本発明の実施の形態の電子デバイス装置及びその製造方法を説明する。図１は、本発明の実施の形態の電子デバイス装置の電極構造の説明図であり、図１（ａ）は電極構造の概略的断面図であり、図１（ｂ）はバリアメタル層の断面の電子顕微鏡像であり、図１（ｃ）は、バリアメタル層の表面の電子顕微鏡像である。
図１（ａ）に示すように、下地絶縁膜１２を介して基板１１上に設けたＣｕを含む配線層１５の露出表面をＣｕの拡散を防止するバリアメタル層１８で被覆する。バリアメタル層１８にはＣｕを含む配線層１５に達しない孔１９を有している。Ｃｕを含む配線層１５とバリアメタル層１８の界面の少なくとも一部に水溶性有機物質薄膜（１７）が設けられており、この水溶性有機物質被膜によりバリアメタル層１８が二次元的にではなく三次元的に島状に成長する。成長粒が成長すると、隣接する成長粒と衝突して界面に孔１９が形成されると推定される。
図１（ｂ）及び図１（ｃ）に示すように、孔１９は、バリアメタル層１８の成長粒の界面に見られ、直径は５ｎｍ〜５０ｎｍ程度であり、そのピッチは１００ｎｍ程度である。したがって、Ｃｕを含む配線層１５の表面を被覆樹脂で覆った場合には、被覆樹脂がバリアメタル層１８に設けられた孔１９に入り込み、アンカー効果によって剥離が起きにくくなる。
基板１１としては、ガラス基板等の絶縁性基板、プリント配線基板或いは半導体集積回路基板を樹脂モールドした樹脂モールド基板等が典型的なものである。なお、ガラス基板等の場合には、表面に樹脂絶縁膜を設けることが望ましい。また、樹脂モールド基板の場合には、半導体集積回路チップの表面に設けた電極とＣｕを含む配線層１５とを接続する。その場合には、電極に対してＴｉ層等の密着層及びＣｕ等のメッキシード層を介してＣｕを含むメッキ層を設ければ良い。
次に、図２乃至図３を参照して、本発明の実施の形態の電子デバイス装置の電極の製造工程を説明する。まず、図２（ａ）に示すように、下地絶縁膜１２を介して基板１１上に例えば、スパッタ法等を用いてＴｉ層等の密着層１３及びＣｕ等のメッキシード層１４を順次成膜する。次いで、フォトレジストから形成したメッキフレーム（図示は省略）を利用してＣｕを含む配線層１５を電解メッキ法により形成する。なお、Ｃｕを含む配線層１５としてはＣｕ配線層或いはＳｉを含むＣｕ系配線層等を用いる。なお、密着層１３の厚さは、例えば、２０ｎｍ〜３０ｎｍ程度とし、メッキシード層１４の厚さは５０ｎｍ〜１００ｎｍ程度とし、Ｃｕを含む配線層１５は厚さが１μｍ〜５μｍで、幅が１μｍ〜５μｍとする。
次いで、図２（ｂ）に示すように、メッキフレームを除去したのち、露出するメッキシード層１４を除去する。次いで、図２（ｃ）に示すように、Ｃｕを含む配線層１５の表面を水溶性有機物質を含む水溶液１６中に常温で３分間程度浸漬する。この場合の水溶性有機物質としては、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールイソプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールｔ−ブチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノメチルエーテル等のグリコールエーテル、或いは、ポリビニルピロリドン、ポリビニルフェノール、ポリビニルアルコール、ポリアクリル酸塩、ポリアクリルアミド或いはポリエチレンオキシド等の水溶性樹脂を用いる。
この時、水溶性有機物質を含む水溶液１６における水溶性有機物質の濃度を０．５重量％〜１．０重量％にすることによって、図２（ｄ）に示すように、Ｃｕを含む配線層１５の表面に水溶性有機物質被膜１７がまばらに付着することになる。濃度が低すぎると水溶性有機物質被膜１７を形成する意味がなく、また、高すぎると全面に付着するので、三次元成長が生じなくなり、孔１９が形成されなくなる。
次いで、図３（ｅ）に示すように、Ｐｄ触媒を用いた無電解メッキ法によりバリアメタル層１８を形成する。Ｐｄ触媒はＴｉには付着しないので、メッキシード層１４の側面及びＣｕを含む配線層１５の表面にのみバリアメタル層１８が形成される。この時、Ｃｕを含む配線層１５の表面に水溶性有機物質被膜１７がまばらに付着しているので、バリアメタル層１８は水溶性有機物質被膜１７により部分的にバリアメタル成膜時の膜成長が阻害される。そのため、メタルバリア層１８は、三次元的に島状に成長粒が成長し、大きく成長して隣接する成長粒との界面に孔１９が形成される。この孔１９の直径は、５ｎｍ〜５０ｎｍ径程度となる。バリアメタル層１８の厚さは、例えば、５０ｎｍ〜２００ｎｍとする。また、バリアメタルとしては、ＮｉＰ、ＮｉＷＰ、ＮｉＢ、ＮｉＷＢ、ＣｏＰ、ＣｏＢ、ＣｏＷＰ或いはＣｏＷＢ等を用いる。
次いで、図３（ｆ）に示すように、密着層１３の露出部を選択的にエッチングして除去する。この時、例えば、ＣＦ４を用いたドライエッチングを用いる。次いで、図３（ｇ）に示すように、全面に樹脂を用いて被覆絶縁層２０を形成する。この場合の被覆絶縁層２０としては、エポキシ樹脂やポリイミド樹脂やフェノール樹脂を用いる。
この時、被覆絶縁層２０がバリアメタル層１８の表面に形成された孔１９に入り込むので、信頼性試験時や長期間使用時の配線材料の絶縁膜への拡散を防止する機能は従来通り保ったままで、被覆絶縁層２０との密着を向上することができる。
図４は、本発明の実施の形態の作用効果の説明図であり、図４（ａ）は水溶性有機物質としてエチレングリコールメチルエーテルを用いた場合の剥離強度の説明図である。また、図４（ｂ）は、水溶性有機物質としてポリビニルピロリドンを用いた場合の剥離強度の説明図である。
図４（ａ）に示すように、水溶性有機物質としてエチレングリコールメチルエーテルを用いた場合には、水溶液中に浸漬しない場合に比べて剥離強度が高まることが確認された。特に、エチレングリコールメチルエーテルの濃度を０．５重量％〜１．０重量％とした場合に、水溶液中に浸漬しない場合に比べて５倍以上の剥離強度が得られた。
図４（ｂ）に示すように、水溶性有機物質としてポリビニルピロリドンを用いた場合には、水溶液中に浸漬しない場合に比べて剥離強度が高まることが確認された。特に、ポリビニルピロリドンの濃度を０．５重量％〜１．０重量％とした場合に、水溶液中に浸漬しない場合に比べて５倍弱以上の剥離強度が得られた。
このように、本発明の実施の形態においては、バリアメタル層１８にＣｕを含む配線層１５に達しない孔１９を形成しているので、ビルトアップ配線,ウェハーレベルパッケージ配線等の信頼性を向上することができる。
次に、図５乃至図１０を参照して、本発明の実施例１の半導体装置を説明する。図５は本発明の実施例１の半導体装置の概略的断面図であり、チップ側電極２２を設けた半導体集積回路チップ２１をモールド樹脂でモールドして樹脂モールド半導体チップとする。この樹脂モールド半導体チップに対して、従来と同様に、ビルトアップ法を用いてＣｕ配線層２７を設け、このＣｕ配線層２７に対してＣｕパッド３５を設け、このＣｕパッド３５にハンダボール３８を転写したのち、実装基板に実装する。
本発明の実施例１においては、Ｃｕ配線層２７を孔３１を有するＮｉＰバリアメタル層３０で被覆したのち、全面にエポキシ樹脂フィルムを貼り合せて樹脂層３７を形成している。なお、Ｃｕ配線層２７のＮｉＰバリアメタル層３０との界面にはグリコールエーテル被膜２９が形成されている。
次に、図６乃至図１０を参照して、本発明の実施例１の半導体装置の製造工程を説明する。まず、図６（ａ）に示すように、チップ側電極２２を設けた半導体集積回路チップ２１をモールド樹脂２３で覆った樹脂モールド半導体チップを用意する。次いで、図６（ｂ）に示すように、スパッタ法を用いて、厚さが２０ｎｍのＴｉ密着層２４及び厚さが１００ｎｍのＣｕメッキシード層２５を順次成膜する。
次いで、図６（ｃ）に示すように、フォトレジストを塗布したのち、所定配線パターンを形成するように露光し、現像することによってメッキフレーム２６を形成する。次いで、図７（ｄ）に示すように、メッキフレーム２６をマスクとして、厚さが３μｍで幅が３μｍのＣｕ配線層２７を形成する。
次いで、図７（ｅ）に示すように、メッキフレーム２６を除去する。次いで、図７（ｆ）に示すように、Ｃｕ３９３０液（メルテック社製商品型番）を用いたウェットエッチングによりＣｕメッキシード層２５の露出部を除去する。
次いで、図８（ｇ）に示すように、１．０％のグリコールエーテル水溶液中に常温で３分間浸漬する。なお、ここでは、グリコールエーテルとして、エチレングリコールメチルエーテルを用いる。この時、図８（ｈ）に示すように、Ｃｕ配線層２７の表面にグリコールエーテル被膜２９がまばらに形成される。
次いで、図８（ｉ）に示すように、Ｐｄを触媒に用いた無電解メッキ法により厚さが１００ｎｍのＮｉＰバリアメタル層３０を成膜する。この時、ＮｉＰバリアメタル層３０には、Ｃｕ配線層２７に達しない直径が５ｎｍ〜５０ｎｍ程度の孔３１が形成される。なお、Ｐｄ触媒はＴｉ上には付着しないので、ＮｉＰバリアメタル層３０はＣｕ面のみに成膜することになる。
次いで、図９（ｊ）に示すように、ＣＦ４を用いたドライエッチングにより、Ｔｉ密着層２４の露出部を選択的に除去する。次いで、図９（ｋ）に示すように、厚さが１０μｍのエポキシ樹脂フィルムをラミネートして樹脂層３２を形成する。次いで、Ｃｕ配線層２７に対する開口部３３を形成する。
次いで、図９（ｌ）に示すように、スパッタ法により厚さが１００ｎｍのＣｕメッキシード層３４を形成した後、メッキフレーム（図示は省略）をマスクとして厚さが３０μｍのＣｕメッキ層を電解メッキ法で形成する。次いで、メッキフレームを除去したのち、Ｃｕメッキシード層３４の露出部を除去してＣｕパッド３５を形成する。
次いで、図１０（ｍ）に示すように、Ｐｄを触媒とした無電解メッキ方法によりＣｕメッキシード層３４の露出側面及びＣｕパッド３５の表面に厚さが１００ｎｍのＮｉＡｕバリアメタル層３６を選択的に形成する。
次いで、図１０（ｎ）に示すように、全面にフェノール樹脂を塗布して厚さが５０μｍの樹脂層３７を形成する。次いで、Ｃｕパッド３５に対する開口部を設けたのち、開口部にハンダボール３８を転写することによって本発明の実施例１の半導体装置の基本構成が完成する。以降は、この半導体装置を実装基板に実装することになる。
本発明の実施例１においては、樹脂モールド半導体装置を実装する際のビルトアップ配線を形成する際に、ＮｉＰバリアメタル層３０にＣｕ配線層２７に達しない微小な孔３１を形成しているので、樹脂層３２との密着性が大幅に向上する。したがって、配線材料の絶縁膜への拡散を防止するために樹脂層との密着性が低いバリアメタル層を形成しても、信頼性試験時や長期間使用時に剥離が生ずることがない。
なお、上記の実施例１においては、ビルトアップ配線を樹脂モールド半導体チップに対して形成しているが、樹脂モールド半導体チップに限られるものではなく、回路基板やガラス基板上に形成して良いものである。この場合も表面に孔を有するメタルバリア層を設けることで、配線層と被覆絶縁層の密着性が向上するので、ビルトアップ配線構造の信頼性が向上する。
ここで、実施例１を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）基板と、前記基板上に設けたＣｕを含む配線層と、前記Ｃｕを含む配線層の露出表面を覆いＣｕの拡散を防止するバリアメタル層と、前記バリアメタル層を覆う被覆絶縁層とを有し、前記バリアメタル層は、前記Ｃｕを含む配線層に達しない孔を有し、前記孔に前記被覆絶縁層が入り込んでいることを特徴とする電子デバイス装置。
（付記２）前記Ｃｕを含む配線層と前記バリアメタル層の界面の少なくとも一部に有機物質被膜が設けられており、前記孔は前記バリアメタル層の成長粒の界面に形成されていることを特徴とする付記１に記載の電子デバイス装置。
（付記３）前記有機物質被膜が、グリコールエーテル或いは水溶性樹脂のいずれかからなる被膜であることを特徴とする付記２に記載の電子デバイス装置。
（付記４）前記グリコールエーテルが、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールイソプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールｔ−ブチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールモノメチルエーテル或いはトリプロピレングリコールモノメチルエーテルのいずれかであることを特徴とする付記３に記載の電子デバイス装置。
（付記５）前記水溶性樹脂が、ポリビニルピロリドン、ポリビニルフェノール、ポリビニルアルコール、ポリアクリル酸塩、ポリアクリルアミド或いはポリエチレンオキシドのいずれかであることを特徴とする付記３に記載の電子デバイス装置。
（付記６）前記孔の直径が、５ｎｍ〜５０ｎｍであることを特徴とする付記１乃至付記５のいずれか１に記載の電子デバイス装置。
（付記７）基板が、半導体集積回路チップをモールド樹脂で被覆した樹脂モールド基板であり、前記Ｃｕを含む配線層が前記半導体集積回路チップに設けられた電極と接していることを特徴とする付記１乃至付記６のいずれか１項に記載の電子デバイス装置。
（付記８）前記電極が、前記基板の表面に対する密着層とメッキシード層を介して前記Ｃｕを含む配線層に接していることを特徴とする付記７に記載の電子デバイス装置。
（付記９）基板上にＣｕを含む配線層を形成する工程と、前記Ｃｕを含む配線層の表面を水溶性有機物質を含む水溶液に浸漬する工程と、前記水溶液に浸漬したのちの前記Ｃｕを含む配線層の露出表面を無電解メッキ法によってＣｕの拡散を防止するバリアメタル層で被覆する工程と、前記バリアメタル層の表面を被覆絶縁層で被覆する工程とを有することを特徴とする電子デバイス装置の製造方法。
（付記１０）前記水溶性有機物質が、グリコールエーテル或いは水溶性樹脂のいずれかからなる被膜であることを特徴とする付記９に記載の電子デバイス装置の製造方法。
（付記１１）前記グリコールエーテルが、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールイソプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールｔ−ブチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールモノメチルエーテル或いはトリプロピレングリコールモノメチルエーテルのいずれかであることを特徴とする付記１０に記載の電子デバイス装置の製造方法。
（付記１２）前記水溶性樹脂が、ポリビニルピロリドン、ポリビニルフェノール、ポリビニルアルコール、ポリアクリル酸塩、ポリアクリルアミド或いはポリエチレンオキシドのいずれかであることを特徴とする付記１０に記載の電子デバイス装置の製造方法。
（付記１３）前記水溶液中の水溶性有機物質の濃度が、０．５重量％〜１．０重量％であることを特徴とする付記１１または付記１２に記載の電子デバイス装置の製造方法。
（付記１４）基板上にＣｕを含む配線層を形成する工程が、前記Ｃｕを含む配線層を形成する側の面に電極を有する半導体集積回路チップをモールド樹脂で被覆した樹脂モールド半導体チップ上に密着層を形成する工程と、前記密着層上にメッキシード層を形成する工程と、前記メッキシード層上にＣｕを含むメッキ層を電解メッキする工程とを有することを特徴とする付記９乃至付記１３のいずれか１に記載の電子デバイス装置の製造方法。
１１ 基板
１２ 下地絶縁膜
１３ 密着層
１４ メッキシード層
１５ Ｃｕを含む配線層
１６ 水溶性有機物質を含む水溶液
１７ 水溶性有機物質被膜
１８ バリアメタル層
１９ 孔
２０ 被覆絶縁層
２１ 半導体集積回路チップ
２２ チップ側電極
２３ モールド樹脂
２４ Ｔｉ密着層
２５ Ｃｕメッキシード層
２６ メッキフレーム
２７ Ｃｕ配線層
２８ グリコールエーテル水溶液
２９ グリコールエーテル被膜
３０ ＮｉＰバリアメタル層
３１ 孔
３２ 樹脂層
３３ 開口部
３４ Ｃｕメッキシード層
３５ Ｃｕパッド
３６ ＮｉＡｕバリアメタル層
３７ 樹脂層
３８ ハンダボール
４１ 基板
４２ 下地絶縁膜
４３ 密着層
４４ Ｃｕメッキシード層
４５ Ｃｕ配線層
４６ ＮｉＰバリアメタル層
４７ 樹脂層

Claims (6)

  1. 基板と、
    前記基板上に設けたＣｕを含む配線層と、
    前記Ｃｕを含む配線層の露出表面を覆いＣｕの拡散を防止するバリアメタル層と、
    前記バリアメタル層を覆う被覆絶縁層と
    を有し、
    前記バリアメタル層は、前記Ｃｕを含む配線層に達しない孔を有し、
    前記孔に前記被覆絶縁層が入り込んでいることを特徴とする電子デバイス装置。
  2. 前記Ｃｕを含む配線層と前記バリアメタル層の界面の少なくとも一部に有機物質被膜が設けられており、
    前記孔は前記バリアメタル層の成長粒の界面に形成されていることを特徴とする請求項１に記載の電子デバイス装置。
  3. 前記有機物質被膜が、グリコールエーテル或いは水溶性樹脂のいずれかからなる被膜であることを特徴とする請求項２に記載の電子デバイス装置。
  4. 基板が、半導体集積回路チップをモールド樹脂で被覆した樹脂モールド基板であり、
    前記Ｃｕを含む配線層が前記半導体集積回路チップに設けられた電極と接していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイス装置。
  5. 基板上にＣｕを含む配線層を形成する工程と、
    前記Ｃｕを含む配線層の表面を水溶性有機物質を含む水溶液に浸漬する工程と、
    前記水溶液に浸漬したのちの前記Ｃｕを含む配線層の露出表面を無電解メッキ法によりＣｕの拡散を防止するバリアメタル層で被覆する工程と、
    前記バリアメタル層の表面を被覆絶縁層で被覆する工程と
    を有することを特徴とする電子デバイス装置の製造方法。
  6. 前記水溶性有機物質が、グリコールエーテル或いは水溶性樹脂いずれかであることを特徴とする請求項５に記載の電子デバイス装置の製造方法。
JP2015128545A 2015-06-26 2015-06-26 電子デバイス装置及びその製造方法 Withdrawn JP2017011243A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015128545A JP2017011243A (ja) 2015-06-26 2015-06-26 電子デバイス装置及びその製造方法
US15/161,661 US20160381795A1 (en) 2015-06-26 2016-05-23 Electronic device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015128545A JP2017011243A (ja) 2015-06-26 2015-06-26 電子デバイス装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017011243A true JP2017011243A (ja) 2017-01-12

Family

ID=57603300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015128545A Withdrawn JP2017011243A (ja) 2015-06-26 2015-06-26 電子デバイス装置及びその製造方法

Country Status (2)

Country Link
US (1) US20160381795A1 (ja)
JP (1) JP2017011243A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163572A (zh) 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
KR101749694B1 (ko) * 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
JP5885828B2 (ja) * 2012-02-24 2016-03-16 関西ペイント株式会社 複層塗膜形成方法、及び塗装物品

Also Published As

Publication number Publication date
US20160381795A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
KR100890534B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
US9780017B2 (en) Packaged device with additive substrate surface modification
TWI399148B (zh) 電路板焊接墊結構及其製法
KR20120004423A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
US20180158759A1 (en) Chip package and a wafer level package
JP6009300B2 (ja) 配線基板及びその製造方法
JP2006228947A (ja) 半導体装置の製造方法、半導体装置
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
JP6557953B2 (ja) 構造体及びその製造方法
JP2016092245A (ja) 電子デバイス装置及びその製造方法
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
JP2008205387A (ja) サポートプレートの処理方法
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP2016213283A (ja) 製造方法、および貫通電極付配線基板
JP2017011243A (ja) 電子デバイス装置及びその製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
US20150294938A1 (en) Conductive via structure and fabrication method thereof
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
US20070145587A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
JP2011258871A (ja) 回路基板及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
US20080265405A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
CN211088206U (zh) 重新布线层
US20240047321A1 (en) Integrated fan-out package and method of making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180703