JP2007035996A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007035996A
JP2007035996A JP2005218444A JP2005218444A JP2007035996A JP 2007035996 A JP2007035996 A JP 2007035996A JP 2005218444 A JP2005218444 A JP 2005218444A JP 2005218444 A JP2005218444 A JP 2005218444A JP 2007035996 A JP2007035996 A JP 2007035996A
Authority
JP
Japan
Prior art keywords
layer
wiring
layers
film
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005218444A
Other languages
English (en)
Inventor
Masaki Yamada
雅基 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005218444A priority Critical patent/JP2007035996A/ja
Priority to US11/493,928 priority patent/US20070023917A1/en
Publication of JP2007035996A publication Critical patent/JP2007035996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】多層配線を有する半導体装置において、空孔率の高い配線間構造を用い、配線間の電気的短絡を抑制する。
【解決手段】基板上にそれぞれ同一レベルに備えられた第一および第二の配線層１１０、３１０と空孔率６０％以上を有する第一および第二の空洞層１２０、３２０を有する配線構造において、第一および第二の空洞層１２０、３２０と接する配線層の側壁に第一および第二の酸化チタン層１６０、３６０からなる絶縁層を備え、配線層と接する側壁に第二および第四のチタン層１５０ａ、３５０ａを備え、バリアメタル層と絶縁層の間に酸素バリア層として第一のおよび第二の窒化チタン層１５０ｂ、３５０ｂを備えることにより、隣り合う配線間の電気的耐圧を向上し、配線間短絡を抑制する。
【選択図】図１

Description

本発明は多層配線を有する半導体装置およびその製造方法に関する。
ＬＳＩの高集積化を目的として素子の微細化が進み、配線構造の微細化により配線間の寄生容量の増大による配線遅延が顕著になり、ＬＳＩ高速動作への影響が無視できなくなっている。
配線遅延を改善するために、配線材料を従来のアルミニウム合金からより低抵抗な銅に変更し、さらに配線間を絶縁する層間絶縁膜の低誘電率化が検討されている。層間絶縁膜として、フッ素添加シリコン酸化膜よりも比誘電率の低いＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、あるいはスピン塗布によるメチルシロキサンを用いる技術が開発されている。
しかし、近年の集積化の向上により、さらに比誘電率を低くする必要があり、メチルシロキサンやメチルシロキサンに空孔を設けたポーラスな低誘電率膜を配線間に用いる方法が提案されている。（例えば特許文献１参照。）。究極の低誘電率化した配線間構造として、配線間を空孔率１００％にした空中配線構造がある。（例えば特許文献２参照。）。
一方、低誘電率膜の空孔率を高くするにつれて、配線を支える機械的強度と、低誘電率膜の空孔内への金属の拡散による配線間短絡が問題となる。また、空孔を形成する際に空洞層の壁面に残る微小な残膜によって配線間の短絡が発生するという問題がある。
以上のことから、空孔率の高い配線間構造を用い、かつ隣接配線間の電気的短絡を充分に防ぐ信頼性の高い多層配線構造および製造方法が求められている。
特開２００３−３４７４０１号公報 特開平９−２３７８３１号公報
本発明は、空孔率の高い配線間構造を用い、配線間の電気的短絡を抑制することにより信頼性の高い半導体装置およびその製造方法を提供する。
本発明の一態様は、基板上の同一レベルに形成された導電材料からなる複数の配線層と、前記複数の配線層と同一レベルに形成され空孔率６０％以上を有する複数の空洞層と、前記複数の配線層および前記複数の空洞層の上部に形成された層間絶縁膜とを有し、前記複数の配線層の側壁にはバリアメタルと、酸素バリア層と、絶縁層とを備えることを特徴としている。
また、本発明の一態様は、基板上に形成された複数の第一の配線層と、空孔率６０％以上を有する複数の第二の空洞層を有する第一の配線レベルと、前記第一の配線レベルの上部に形成され、複数の第二の配線層と、空孔率６０％以上を有する複数の第二の空洞層を有する第二の配線レベルと、前記第一の配線レベルと前記第二の配線レベルを絶縁する層間絶縁膜中に形成され、前記第一の配線層と前記第二の配線層を電気的に接続するプラグ部とを有し、前記第一および第二の配線層の側壁には第一および第二のバリアメタルと、第一および第二の酸素バリア層と、第一および第二の絶縁層とを備えることを特徴としている。
さらに、本発明の一態様は、半導体基板上に犠牲膜を堆積する工程と、前記犠牲膜に配線溝を形成する工程と、前記配線溝内の側壁部にメタル層を形成する工程と、前記配線溝内の側壁部に酸素バリア層を形成する工程と、前記配線溝内の側壁部にバリアメタルを形成する工程と、前記配線溝内に配線層を形成する工程と、前記配線層の上部に層間絶縁膜を形成する工程と、熱処理によって前記層間絶縁膜を介して前記犠牲膜を気化し空孔率６０％以上を有する空洞層を形成するとともに、前記メタル層を酸化し絶縁層を形成する工程とを有することを特徴としている。
本発明によれば、空孔率の高い低誘電率膜を用いた配線間の電気的短絡を抑制し、信頼性の高い半導体装置および製造方法を提供することができる。
以下に本発明による実施例を説明する。
図１から図９を用いて本発明の実施例１について説明する。
図１は本発明の実施例１における半導体装置の構成を概略的に示す断面図である。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みや比率は現実のものとは異なることに留意すべきである。実施例１では、多層配線のうち最も単純な２層配線の場合を模式的に示している。
実施例１における半導体装置の構成は、たとえばシリコンからなる基板１０上に、たとえばトランジスタやキャパシタや素子分離領域からなる素子など（図示せず）が備えられ、この素子の上部はたとえば約５００ｎｍのシリコン酸化膜からなる第一の層間絶縁膜２０で覆われ平坦化されている。
この第一の層間絶縁膜２０上に、例えば銅が埋め込まれた第一の配線層１１０と、空孔率が６０％以上を有する第一の空洞層１２０が同一レベルに備えられている。
第一の配線層１１０と第一の空洞層１２０との境界領域にあたる側壁部分には、第一の配線層１１０と隣接する側から順に、銅などの拡散を抑制するバリアメタルとして第二のチタン層１５０ｂ、酸化を抑制する第一の窒化チタン層１５０ａ、さらに外側に絶縁層として第一の酸化チタン層１６０が備えられている。この第一の酸化チタン層１６０は第一の空洞層１２０との側壁に備えられており、配線層間の絶縁耐性を向上させる効果がある。また、配線層のうち、第一の層間絶縁膜２０と接する底面の領域には、薄い第一のチタン層１４０が備えられている。
第一の配線層１１０の上端には、第一の配線層１１０を形成する配線部材料である銅などの拡散を抑制するための第一の拡散防止層１７０が備えられている。第一の拡散防止層１７０の上端は、第一の空洞層１２０と同じ高さにそろえられている。
第一の配線層１１０および第一の空洞層１２０の上部は、例えばシリコン酸化膜からなる第二の層間絶縁膜２００で覆われ平坦化されている。以上により同一レベルに形成された第一の配線レベルが構成される。
第二の層間絶縁膜２００上には、低誘電率を有する第一のシリコンベース酸化膜２１０が堆積され、第一のシリコンベース酸化膜２１０中の第一の拡散防止膜１７０の上部には銅などが埋め込まれたプラグ部２２０が備えられている。
第一のシリコンベース酸化膜２１０の上層には第二の配線層３１０および第二の空洞層３２０を有する第二の配線レベルが備えられている。
第二の配線層３１０は、プラグ部２２０および第一の拡散防止膜１７０を介して第一の配線層１１０と電気的に接続されている。
プラグ部２２０の側壁部は、プラグ部に埋め込まれた銅と接する側から順に、銅の拡散を抑制するためのバリアメタルとして第四のチタン層３５０ｂ、酸素バリア層として第二の窒化チタン層３５０ａ、その外側に第三のチタン層３４０が形成されている。
第二の配線レベルも第一の配線レベルと同様の構造になっている。具体的には、第二の配線層３１０と第二の空洞層３２０との境界部分には、第二の配線層３１０と隣接する側から順に、銅などの拡散を抑制するバリアメタルとして第四のチタン層３５０ｂ、酸化を抑制する酸素バリア層として第二の窒化チタン層３５０ａ、さらに外側に絶縁層として第二の酸化チタン層３６０が備えられている。この第二の酸化チタン層３６０は第一の空洞層３２０との側壁に備えられており、配線層間の絶縁耐性を向上させる効果がある。
第二の配線層の上端には銅などの拡散を抑制するための第二の拡散防止膜３７０が備えられている。第二の拡散防止膜３７０の上端は第二の空洞層３２０と同じ高さにそろえられている。
第二の配線層３１０および第二の空洞層３２０の上部は、例えばシリコン酸化膜からなる第三の層間絶縁膜４００で覆われ平坦化されている。以上により同一レベルに形成された第二の配線レベルが構成される。
次に図２から図８の工程断面図を参照しながら、本実施例における半導体装置の製造方法を説明する。本工程断面図においては、素子分離ならびにＭＯＳＦＥＴ形成工程は省略し、本実施例にかかる多層配線の形成方法に直接関わる工程部分のみを説明する。
まず、図２に示すように、シリコンの基板１０上に素子分離ならびにＭＯＳＦＥＴなどからなるデバイス（図示せず）を形成し、その上部に絶縁分離層となる第一の層間絶縁膜２０として、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いボロンとリンを不純物としてドープさせたＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を、たとえば５００ｎｍ程度形成する。
次に、第一の層間絶縁膜２０の上部に、第一の犠牲膜として例えば第一のカーボン膜１３０を２００ｎｍ程度堆積する。（図２（ａ）参照）。この第一の犠牲膜は将来熱処理により空洞部を形成するのに用いられる。この第一の犠牲膜としてとして、たとえばスパッタ法やＣＶＤ法により形成されるカーボン膜などが好ましい。この膜はカーボン膜でなくても、たとえばグラファイト膜や、カーボンを多量に含む有機膜などでもよい。ここで成膜されたカーボン膜などは後の熱処理によって一部または全部が気化することが好ましい。
次に、第一のカーボン膜１３０上にハードマスクとしてシリコン酸化膜（図示せず）を堆積し、その上部にレジスト（図示せず）を塗布する。この後通常のフォトレジスト技術を用いてレジストパターンを形成し、このレジストパターンをマスクとしてドライエッチング法などを用いてマスクとなるシリコン酸化膜をパターニングする。この後レジストパターンの剥離が行われる。
次に、パターニングされたシリコン酸化膜をマスク（図示せず）として、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて第一のカーボン膜１３０を加工し、配線層を形成するための配線溝である溝部１８０を形成する。（図２（ｂ）参照）。
次に、この溝部１８０の底壁部および側壁部を含む全面に、下層から順に第一のチタン層１４０、第一の窒化チタン層１５０ａ、第二のチタン層１５０ｂを全面に堆積する。（図３（ａ）参照）このとき、溝の側壁部に形成され、第一のカーボン膜と接する第一のチタン層１４０は、将来熱処理を行う際に酸化され、第一のチタン酸化膜となり配線間の絶縁耐性を向上させる効果がある。第一の窒化チタン層１５０ａは、酸化雰囲気中における熱処理時に酸素を透過しない酸素バリア層としての効果がある。第二のチタン層１５０ｂは配線層である銅などの拡散を抑制するバリアメタルとしての効果がある。
第一のチタン層１４０、第一の窒化チタン層１５０ａ、第二のチタン層１５０ｂからなる３層構造の形成方法として、溝部の底部および側壁部に均一に堆積されるＡＬＣＶＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ法）やスパッタ法などを用いることが好ましい。また、形成される第一のチタン層１４０、第一の窒化チタン層１５０ａ、第二のチタン層１５０ｂの各膜厚はそれぞれ５ｎｍ、１ｎｍ、５ｎｍ程度が好ましい。これは、第一のチタン層１４０および第二のチタン層１５０ｂはスパッタ法を用いて形成する際５ｎｍ程度の膜厚があれば十分に膜として形成できるためである。第一の窒化チタン層１５０ａはＡＬＣＶＤ法を用いて形成する場合、１ｎｍ程度あれば十分に良好な膜が形成できるためである。なお、バリアメタルは、配線の主金属である銅に比べて比抵抗が２桁以上高く、配線中に占めるバリアメタルの膜厚が多くなると配線抵抗が上昇するためできるだけ薄い膜厚に設定することが好ましい。
続いて第二のチタン層１５０ｂの上部に、たとえば銅などからなる導電性のある第一の配線層１１０を堆積し、溝部１８０を完全に埋め込む。（図３（ｂ）参照）。
続いて、第一の配線層１１０が第一のカーボン膜１３０上部端と同じ高さになるまでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを用いて表面を平坦化する。このとき、第一のカーボン膜１３０の上部に堆積された第一のチタン層１４０、第一の窒化チタン層１５０ａ、第二のチタン層１５０ｂは除去される。
続いて、第一の配線層１１０上端部にリセス工程を行う。リセス工程とは選択エッチング手法の一つであり、たとえば第一の配線層１１０が銅の場合は以下のような手順が用いられる。
まず、希釈したアンモニアを用いて第一の配線層１１０の銅表面を酸化し、酸化銅を形成する。この酸化銅をたとえば塩酸などを用いてエッチングする。このときエッチングされる銅の表面の厚さは２０−３０ｎｍ程度が好ましい。（図４（ａ）参照）。
続いて、リセスによってエッチングされた第一の配線層１１０の上端部分に、配線材料である銅の拡散防止膜となる第一の拡散防止膜１７０を選択的に堆積させる。この拡散防止膜１７０として、たとえばＣｏを用いる。また、Ｃｏ以外にもＣｏＷ、ＣｏＷＢ、ＣｏＷＰあるいはＳｉＮやＳｉＣＮ、ＳｉＣなどを第一の拡散防止膜１７０として用いることもできる。
続いて、第一の拡散防止膜１７０、および第一のカーボン膜１３０の上面に第二の層間絶縁膜２００を堆積する。（図４（ｂ）参照）。ここで第二の層間絶縁膜２００は、比誘電率が低く、かつ第二の層間絶縁膜２００上に形成される第二の配線レベルなどの重みに耐えられる程度の機械的強度ある膜が好ましい。たとえば第二の層間絶縁膜として、シリコン酸化膜、多孔質なシリコン酸化膜、あるいはメチルシロキサンなどをＣＶＤ法や塗布法で形成することができる。
ここで、半導体基板１０を酸素雰囲気中で熱処理を加える。この熱処理により、第二の層間絶縁膜２００を介して第一のカーボン膜１３０は気化され第一の空洞層１２０を形成する。この熱処理時に、第一のチタン層１４０のうち、第一のカーボン膜１３０と接する側壁部は、酸化雰囲気によって同時に酸化され、第一の酸化チタン層１６０を形成する。（図５参照）。このとき、第一の酸化チタン層１６０は表面のみ酸化されたチタンリッチな酸化チタン層であってもよい。このように第一の酸化チタン層１６０が形成されることにより、第一の空洞層１２０中で第一のカーボン膜１３０が完全に気化せずに導電可能な材料が第一の空洞層１２０の側壁や上端および下端部に微量残り、これが配線間の短絡の原因となるような場合でも、第一の空洞層１２０の両端に備えられる２つの隣り合う配線層間の絶縁性を向上させる効果が得られる。すなわち、配線間の側壁に第一の酸化チタン層１６０を形成することにより配線間のショート不良などが発生せず、配線の信頼性を向上させるという効果が得られる。
その後、第二の層間絶縁膜２００上に、第一のシリコンベース酸化膜２１０を形成し、その上部に第二のカーボン膜３３０を２００ｎｍ程度形成する。（図５参照）。
続いて、通常のリソグラフィー法およびエッチング法を用い、図６（ａ）に示すように、第二のカーボン膜３３０に第二の配線層を形成するための溝２３０を形成し、溝２３０の下部にあたる第一のシリコンベース酸化膜２１０および第二の層間絶縁膜２００中にプラグ部を形成するための接続孔２４０を形成する。この、接続孔２４０は第一の配線層１１０および第一の拡散防止膜１７０の直上に形成し、第一の拡散防止膜１７０部に達する形状とする。
次に、溝２３０および接続孔２４０の内壁を含む全面に、第三のチタン層３４０を堆積し、その上部に第二の窒化チタン層３５０ａおよび第四のチタン層３５０ｂを堆積する。
第三のチタン層３４０のうち、第二のカーボン膜と接する側壁部は、将来酸化雰囲気中の熱処理を行う際に酸化され、第二のチタン酸化膜となり配線間の絶縁耐性を向上させる効果がある。第二の窒化チタン層３５０ａは、酸化雰囲気中における熱処理時に酸化を抑制する酸素バリア層としての効果がある。第四のチタン層３５０ｂは配線層である銅などの拡散を防止する効果がある。
続いて、その上部に第二の配線層とするためのたとえば銅からなる配線膜３１０を全面に堆積する。（図６（ｂ）参照）。
続いて、第二の配線層３１０を第二のカーボン膜３３０の上端部と同じ高さになるまでＣＭＰなどを用いて平坦化する。このとき、第二のカーボン膜３３０上に堆積された第四のチタン層３５０ｂ、第二の窒化チタン層３５０ａおよび第三のチタン層３４０は除去される。
さらに、第二の配線層３１０の上端部を第一の配線層１１０と同様にリセスし、銅の拡散防止膜となる第二の拡散防止膜３７０を選択的に堆積させる。
次に、その上部にたとえばシリコン酸化膜からなる第三の層間絶縁膜４００を全面に形成する。（図７参照）。
続いて、酸素雰囲気中で熱処理を行う。この熱処理により、第二のカーボン膜３３０は燃焼され第二の空洞層３２０を形成し、さらに、第二の空洞層３２０に接する第三のチタン層３４０の側壁部も酸化され、第二の酸化チタン層３６０を形成する。（図８参照）。このとき、第二の酸化チタン層３６０は、第三のチタン層３４０が完全に酸化されず、第三のチタン層３４０の一部のみが酸化されていてもかまわない。以上の方法を用いることにより、第二の配線レベルが形成される。
本実施例では配線層が２層の場合について説明したが、１層のみの配線に適用することも可能であるし、２層以上の配線層の場合は、図５から図８を同様に所定の回数繰り返すことにより、３層以上の多層配線層を形成することが可能となる。
本実施例の方法により、各配線層において空洞層と接する配線層の側壁に酸化チタン層を形成することにより、空洞層を挟んで隣り合う配線層間における電気的短絡を抑制することが可能となる。
なお、本実施例では配線層側壁のバリアメタルにチタンを用いたが、これはチタン以外でも同様に銅の拡散を抑制する効果を有する材料であれば、例えばタンタル、窒化タンタルなどを用いることができる。
また、本実施例では酸素バリア層として窒化チタンを用いたが、これは窒化チタン以外でも同様に酸素の拡散バリアとしての効果を有し、電気抵抗が小さい材料であれば、例えば窒化タンタルなどを用いることができる。
さらに、本実施例では、空洞層側壁にチタンを形成し、酸化された酸化チタンを絶縁層として用いているが、同様に酸化される前は電気抵抗が小さく、酸化されることによって良好な絶縁特性を有する材料であればよい。このような材料として、例えばタンタルを形成し、酸化して酸化タンタルとして用いる方法や、アルミニウムを形成し、酸化して酸化アルミニウムとして用いる方法、あるいは導電性シリコンを形成し、酸化して酸化シリコンを用いる方法などがある。
また本実施例では、空洞層の形成方法について、カーボン膜を用いて熱処理により配線間を空洞化した場合について説明したが、本実施例のように完全に空洞化される方法に限らない。とくに、空孔率が６０％以上の空洞層である場合には、空孔を介して空洞層の側壁部である第一のチタン層および第三のチタン層の酸化が促進されることから、酸化チタンが形成されやすくなり絶縁耐性を向上させる効果が大きいことから、空孔率が６０％以上の絶縁膜によって配線間が満たされている場合において有効である。
図９から図１５を用いて本発明の実施例２について説明する。
実施例１では、配線層の側壁部にバリアメタル層としてチタン層を形成し、酸素バリア層として窒化チタン層を形成し、絶縁層として酸化チタン層を形成した３層構造を用いたが、実施例２ではバリアメタル層としてタンタル層、酸素バリア層および絶縁層として窒化シリコン層を形成した２層構造を用いている点で実施例１と異なっている。
図９は本発明の実施例２における半導体装置の構成を概略的に示す断面図である。以下の図面の記載において、実施例１と同一の部分には同一の符号を付している。
実施例２における半導体装置の構成は、たとえばシリコンからなる基板１０上に、たとえばトランジスタやキャパシタや素子分離領域からなる素子など（図示せず）が備えられ、この素子の上部はたとえば約５００ｎｍのシリコン酸化膜からなる第一の層間絶縁膜２０で覆われ平坦化されている。
この第一の層間絶縁膜２０上に、第一の配線層１１０と第一の空洞層１２０が同一レベルに備えられ第一の配線レベルを形成している。
第一の配線層１１０の側壁および底部には第一のタンタル層５５０ｂが備えられ、第一の空洞層１２０と接する側壁部のみに第一の窒化シリコン層５５０ａが備えられている。この第一の窒化シリコン層５５０ａは酸素バリア層としての効果と、隣り合う配線間の絶縁耐性を向上させる効果を有する。
第一の配線層１１０の上端には、第一の配線層１１０を形成する配線部材料であるたとえば銅などの拡散を抑制する効果のある第一の拡散防止層１７０が備えられている。
第一の拡散防止層１７０の上端は、第一の空洞層１２０と同じ高さにそろえられている。第一の配線層１１０および第一の空洞層１２０の上部は、第二の層間絶縁膜２００で覆われ平坦化されている。以上により第一の配線レベルが構成される。
第二の層間絶縁膜２００上には、低誘電率を有する第一のシリコンベース酸化膜２１０が堆積され、第一のシリコンベース酸化膜２１０中の第一の拡散防止膜１７０の上部には、銅などが埋め込まれたプラグ部２２０が備えられている。
第一のシリコンベース酸化膜２１０の上層には第二の配線層３１０および第二の空洞層３２０を有する第二の配線レベルが備えられている。
第二の配線層３１０は、プラグ部２２０および第一の拡散防止膜１７０を介して第一の配線層１１０と電気的に接続されている。
プラグ部２２０の側壁部は、プラグ部２２０内に埋め込まれた銅と接する側に銅の拡散を抑制するバリアメタル層として第二のタンタル層６５０ｂが備えられ、その外側に酸素バリア層および絶縁層として第二の窒化シリコン層６５０ａが備えられている。
第二の配線レベルも第一の配線レベルと同様の構造になっている。具体的には、第二の配線層３１０の側壁および底部には第二のタンタル層６５０ｂが備えられ、第二の空洞層３２０と接する側壁部のみに第二の窒化シリコン層６５０ｂが備えられている。この第二の窒化シリコン層６５０ｂは、酸素バリア層としての効果と、隣り合う配線間の絶縁耐性を向上させる効果を有する。
第二の配線層３１０の上端には、銅などの拡散を抑制する効果のある第二の拡散防止膜３７０が備えられている。
第二の拡散防止層３７０の上端は、第二の空洞層３２０と同じ高さにそろえられている。第二の配線層３１０および第二の空洞層３２０の上部は第三の層間絶縁膜４００で覆われ平坦化されている。以上により第二の配線レベルが構成されている。
次に図１０から図１５の工程断面図を参照しながら、本実施例における半導体装置の製造方法を説明する。本工程断面図においては、実施例１と同様の工程部分については省略し、本実施例にかかる多層配線の形成方法に直接関わる工程部分のみを説明する。
図２（ｂ）までの工程は実施例１と同様であり、ここでは説明を省略する。
図１０を参照する。第一のカーボン膜１３０からなる犠牲膜中に形成された溝部１８０の底壁部および側壁部を含む全面に、第一の窒化シリコン層５５０ａを堆積形成する。
次に、異方性のドライエッチング等の方法を用いてエッチングすることにより、第一のカーボン膜１３０上、溝の底部に形成された窒化シリコン層を除去し、側壁部のみに第一の窒化シリコン層５５０ａを残置する。
続いて、窒化シリコン層５５０ａを側壁に残置した溝１８０上全面にバリアメタルとなる第一のタンタル膜５５０ｂを堆積形成する。（図１０（ａ）参照）。このとき、第一の窒化シリコン層５５０ａは、配線間の短絡を抑制する効果と同時に将来熱処理を行う際に酸素の拡散バリア層としてタンタルの酸化を抑制する効果がある。
第一の窒化シリコン層５５０ａ、第一のタンタル層５５０ｂの２層からなる積層構造の形成方法として、溝部の底部および側壁部に均一に堆積されるＡＬＣＶＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ ＣＶＤ法）やスパッタ法などを用いることが好ましい。また、形成される第一の窒化シリコン層５４０、第一のタンタル層５５０ａの各膜厚は５ｎｍ、５ｎｍ程度が好ましい。ここで、第一の窒化シリコン層５４０は比誘電率が約７と高いため、配線間容量を抑制するためにはできるだけ薄いほうが好ましい。第一のタンタル層５５０ａはスパッタ法を用いて形成する場合に、５ｎｍ程度あれば十分に良好な膜が形成できるためである。
続いて第一のタンタル層５５０ｂの上部にたとえば銅などからなる導電性のある第一の配線膜１１０を堆積し、溝部１８０を完全に埋め込む。（図１０（ｂ）参照）。
続いて、第一の配線層１１０が第一のカーボン膜１３０上部端と同じ高さになるまでＣＭＰ法などを用いて表面を平坦化する。このとき、第一のカーボン膜１３０の上部に堆積された第一タンタル層５５０ｂは除去される。
続いて、第一の配線層１１０上端部に実施例１と同様にリセス工程を行い、第一の配線層１１０の上端部に２０−３０ｎｍ程度の窪みを形成する。（図１１（ａ）参照）。
続いて、実施例１と同様にリセスによってエッチングされた第一の配線層１１０の上端部分に、配線材料である銅の拡散防止膜となる第一の拡散防止膜１７０を選択的に堆積させる。この拡散防止膜１７０として、たとえばＣｏを用いる。また、Ｃｏ以外にもＣｏＷ、ＣｏＷＢ、ＣｏＷＰあるいはＳｉＮ膜やＳｉＣＮ膜、ＳｉＣ膜などを第一の拡散防止膜１７０として用いることもできる。
続いて、第一の拡散防止膜１７０、および第一のカーボン膜１３０の上面に第二の層間絶縁膜２００を堆積する。（図１１（ｂ）参照）。ここで第二の層間絶縁膜２００は、比誘電率が低く、かつ第二の層間絶縁膜上に形成される第二の配線層などの重みに耐えられる程度の機械的強度ある膜が好ましい。たとえば第二の層間絶縁膜として、シリコン酸化膜などを全面に堆積する。
ここで、半導体基板１０を酸素雰囲気中で熱処理を加える。この熱処理により、第二の層間絶縁膜２００を介して第一のカーボン膜１３０は気化され第一の空洞層１２０を形成する。この第一の熱処理時に、第一のカーボン膜１３０と接する第一の窒化シリコン層５５０ａは酸素の拡散バリアとして、タンタル層および銅の酸化を抑制する。このように第一の窒化シリコン層５５０aを第一の空洞層との境界領域に形成することにより、第一の空洞層１２０で第一のカーボン膜１３０が完全に気化せずに導電可能な材料が第一の空洞層１２０の側壁や上端および下端部に微量残りこれが配線間の短絡の原因となるような場合でも、第一の空洞層１２０の両端に備えられる２つの隣り合う配線層間の絶縁性を向上させる効果が得られる。すなわち、配線間の側壁に第一の窒化シリコン層５５０ａを形成することにより配線間のショート不良などが発生せず、配線の信頼性を向上させるという効果が得られる。
その後、第一の拡散防止膜１７０および空洞層１２０上に、メチルシロキサンなどを用いた第二のシリコンベース酸化膜２１０を形成し、その上部に第二のカーボン膜３３０を全面に２００ｎｍ程度順次形成する。（図１２参照）。
続いて、図１３（ａ）に示すように、第二のカーボン膜３３０に第二の配線層を形成するための溝２３０を形成し、第一のシリコンベース酸化膜２１０中にはプラグ部を形成するための接続孔２４０を形成する。この、接続孔２４０は第一の配線層１１０および第一の拡散防止膜１７０の直上に形成し、第一の拡散防止膜１７０部に達する形状とする。
次に、接続孔２４０の内壁を含む全面に、第二の窒化シリコン層６５０ａを堆積形成し、異方性エッチング法を用いて溝底部の窒化シリコン層を除去し、側壁部のみに第二の窒化シリコン層６５０ａを残置する。
続いて、全面に第二のタンタル層６５０ａを堆積形成する。
続いて、その上部に第二の配線層とするためのたとえば銅からなる第二の配線層３１０を全面に堆積する。（図１３（ｂ）参照）。
続いて、第二の配線層３１０を第二のカーボン膜３３０の上端部と同じ高さになるまでＣＭＰなどを用いて平坦化する。このとき、第二のカーボン膜３３０上の第二のタンタル層６５０ｂは除去される。
さらに、第二の配線層３１０の上端部を第一の配線層１１０と同様にリセスし、銅の拡散防止膜となる第二の拡散防止膜３７０を選択的に堆積させる。
次に、その上部に第三の層間絶縁膜４００を全面に形成する。（図１４参照）。
続いて、酸素雰囲気中で熱処理を行う。この熱処理により、第二のカーボン膜３３０は燃焼され第二の空洞層３２０を形成する。
本実施例では配線層が２層の場合について説明したが、１層のみの配線に適用することも可能であるし、２層以上の配線層の場合は、図１０から図１５を同様に所定の回数繰り返すことにより、３層以上の多層配線層を形成することが可能となる。
本実施例の方法により、各配線層において空洞層と接する配線層の側壁に窒化シリコン膜を形成することにより、空洞層を挟んで隣り合う配線層間における電気的短絡を抑制することが可能となる。
また本実施例では、カーボン膜を用いて熱処理により配線間を空洞化した場合について説明したが、本実施例のように完全に空洞化される方法に限らない。
とくに、空孔率が６０％以上の空洞層である場合に効果が大きいことから、空孔率が６０％以上の絶縁膜によって配線間が満たされている場合において有効である。
本実施例の方法により、実施例１と同様の効果がある。さらに、実施例１では３層の膜を堆積したが、実施例２は２層構造を用いていることにより、実施例に比較して成膜工程を簡略化することが可能となる。
なお、本発明は以上の構成に限定されるものではなく、種々の変形が可能である。例えば、実施例２において、第一および第二の窒化シリコン層５５０ａ、６５０ａはシリコン窒化膜に限定されるものではなく、良好な絶縁耐性を有し、酸素バリアの効果を有する材料であれば、たとえば窒化タンタル、窒化アルミニウム、酸化シリコン、炭化シリコンなどを用いてもかまわない。また、第一および第二のタンタル層５５０ｂ、６５０ｂのかわりに、層間膜への銅の拡散を防ぐことのできる材料であればたとえばチタンやアルミニウムなどを含む膜であってもかまわない。また、実施例１ないし実施例２において説明する構造、プロセスを適宜組み合わせて実施することも可能である。
本発明の実施例１に係る半導体装置の断面構造を示す図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 本発明の実施例１に係る半導体装置の製造方法を示す断面図。 実施例２に係る半導体装置の断面構造を示す図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。 本発明の実施例２に係る半導体装置の製造方法を示す断面図。
符号の説明
１０ 基板
２０ 第一の層間絶縁膜
１１０ 第一の配線層
１２０ 第一の空洞層
１３０ 第一のカーボン膜
１４０ 第一のチタン層
１５０ａ 第一の窒化チタン層
１５０ｂ 第二のチタン層
１６０ 第一の酸化チタン層
１７０ 第一の拡散防止膜
１８０ 溝部
２００ 第二の層間絶縁膜
２１０ 第一のシリコンベース酸化膜
２２０ プラグ部
２３０ 溝部
２４０ 接続孔
３１０ 第二の配線層
３２０ 第二の空洞層
３３０ 第二のカーボン膜
３４０ 第三のチタン層
３５０ａ 第二の窒化チタン層
３５０ｂ 第四のチタン層
３６０ 第二の酸化チタン層
３７０ 第二の拡散防止膜
４００ 第三の層間絶縁膜
５５０ａ 第一の窒化シリコン層
５５０ｂ 第一のタンタル層
６５０ａ 第二の窒化シリコン層
６５０ｂ 第二のタンタル層

Claims (5)

  1. 基板上の同一レベルに形成された導電材料からなる複数の配線層と、
    前記複数の配線層と同一レベルに形成され空孔率６０％以上を有する複数の空洞層と、
    前記複数の配線層および前記複数の空洞層の上部に形成された層間絶縁膜とを有し、
    前記複数の配線層の側壁にはバリアメタルと、酸素バリア層と、絶縁層とを備えることを特徴とする半導体装置。
  2. 基板上に形成された複数の第一の配線層と、空孔率６０％以上を有する複数の第二の空洞層を有する第一の配線レベルと、
    前記第一の配線レベルの上部に形成され、複数の第二の配線層と、空孔率６０％以上を有する複数の第二の空洞層を有する第二の配線レベルと、
    前記第一の配線レベルと前記第二の配線レベルを絶縁する層間絶縁膜中に形成され、前記第一の配線層と前記第二の配線層を電気的に接続するプラグ部とを有し、
    前記第一および第二の配線層の側壁には第一および第二のバリアメタルと、
    第一および第二の酸素バリア層と、第一および第二の絶縁層とを備えることを特徴とする半導体装置。
  3. 前記第一および第二の絶縁層は酸化チタン、酸化タンタル、酸化アルミニウム、窒化シリコン、酸化シリコン、炭化シリコンから選ばれるすくなくともひとつの材料を含む膜からなることを特徴とする請求項１および請求項２記載の半導体装置。
  4. 前記酸素バリア層は窒化チタン、窒化アルミニウム、窒化タンタル、窒化タングステン、窒化シリコンから選ばれるすくなくとも一つの材料を含む膜からなることを特徴とする請求項１および２記載の半導体装置。
  5. 半導体基板上に犠牲膜を堆積する工程と、
    前記犠牲膜に配線溝を形成する工程と、
    前記配線溝内の側壁部にメタル層を形成する工程と、
    前記配線溝内の側壁部に酸素バリア層を形成する工程と、
    前記配線溝内の側壁部にバリアメタルを形成する工程と、
    前記配線溝内に配線層を形成する工程と、
    前記配線層の上部に層間絶縁膜を形成する工程と、
    熱処理によって前記層間絶縁膜を介して前記犠牲膜を気化し空孔率６０％以上を有する空洞層を形成するとともに、前記メタル層を酸化し絶縁層を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2005218444A 2005-07-28 2005-07-28 半導体装置およびその製造方法 Pending JP2007035996A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005218444A JP2007035996A (ja) 2005-07-28 2005-07-28 半導体装置およびその製造方法
US11/493,928 US20070023917A1 (en) 2005-07-28 2006-07-27 Semiconductor device having multilayer wiring lines and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218444A JP2007035996A (ja) 2005-07-28 2005-07-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007035996A true JP2007035996A (ja) 2007-02-08

Family

ID=37693430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218444A Pending JP2007035996A (ja) 2005-07-28 2005-07-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20070023917A1 (ja)
JP (1) JP2007035996A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511469A (ja) * 2008-02-07 2011-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い漏れ抵抗を有する相互接続構造体
JP2012104647A (ja) * 2010-11-10 2012-05-31 Fujitsu Ltd 配線基板の製造方法及び配線基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP2008091835A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
US8952547B2 (en) 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
JP2017011243A (ja) * 2015-06-26 2017-01-12 富士通株式会社 電子デバイス装置及びその製造方法
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6723635B1 (en) * 2002-04-04 2004-04-20 Advanced Micro Devices, Inc. Protection low-k ILD during damascene processing with thin liner
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
JP2005167081A (ja) * 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511469A (ja) * 2008-02-07 2011-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い漏れ抵抗を有する相互接続構造体
JP2012104647A (ja) * 2010-11-10 2012-05-31 Fujitsu Ltd 配線基板の製造方法及び配線基板

Also Published As

Publication number Publication date
US20070023917A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2007035996A (ja) 半導体装置およびその製造方法
WO2009104233A1 (ja) 半導体装置及びその製造方法
TWI536520B (zh) 半導體裝置及方法
JP5089244B2 (ja) 半導体装置
JP2002246467A (ja) 半導体装置及びその形成方法
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
JP2006019480A (ja) 半導体装置の製造方法
JP4764606B2 (ja) 半導体装置およびその製造方法
JP2004327909A (ja) 半導体装置及びその製造方法
JP2007035955A (ja) 半導体装置およびその製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2009277729A (ja) 半導体装置および半導体装置の製造方法
JP2015167153A (ja) 集積回路装置及びその製造方法
JP2002009149A (ja) 半導体装置およびその製造方法
JP4878434B2 (ja) 半導体装置およびその製造方法
JP2007208170A (ja) 半導体装置及びその製造方法
TW200816380A (en) Semiconductor device and method for manufacturing semiconductor device
JP2008277437A (ja) 半導体装置およびその製造方法
US20090149019A1 (en) Semiconductor device and method for fabricating the same
JP2007043018A (ja) 半導体装置
JP2006253666A (ja) 半導体装置およびその製造方法
JP2007335578A (ja) 半導体装置及びその製造方法
JP2004296802A (ja) 半導体装置およびその製造方法
JP4383262B2 (ja) 半導体装置及びその製造方法