JP2012104647A - 配線基板の製造方法及び配線基板 - Google Patents
配線基板の製造方法及び配線基板 Download PDFInfo
- Publication number
- JP2012104647A JP2012104647A JP2010251721A JP2010251721A JP2012104647A JP 2012104647 A JP2012104647 A JP 2012104647A JP 2010251721 A JP2010251721 A JP 2010251721A JP 2010251721 A JP2010251721 A JP 2010251721A JP 2012104647 A JP2012104647 A JP 2012104647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- barrier film
- film
- interlayer insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】 基板の上に配線を形成する。基板の表層部をウェット処理で除去することにより、配線の長さ方向の一部において、配線と基板との間に空洞を形成する。配線の側面、上面、及び底面に、バリア膜を形成する。
【選択図】 図2−3
Description
基板の上に配線を形成する工程と、
前記配線の側面、上面、及び底面に、バリア膜を形成する工程と
を有する配線基板の製造方法が提供される。
支持基板の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜内に埋め込まれた導電性の支柱と、
前記支柱及び前記第1の層間絶縁膜の上に形成され、前記支柱に接続された配線と、
前記配線の上面、側面、及び底面を覆い、前記配線の長さ方向に直交する断面において膜と膜との境界を持つこと無く前記配線を取り囲むバリア膜と
を有する配線基板が提供される。
図1Aに、実施例1による配線基板の配線の平面図を示す。2本の下層配線11と12とが、上層の配線10で相互に接続されている。下層配線11と上層の配線10との交差箇所、及び下層配線12と上層の配線10との交差箇所に、それぞれ導電性の支柱(ビアポスト)13が配置されている。上層の配線10は、ビアポスト13を介して下層配線11、12に接続される。図1B及び図1Cに、それぞれ図1Aの一点鎖線1B−1B、1C−1Cにおける断面図を示す。
図3Aa〜図3Ebを参照して、実施例2による配線基板の製造方法について説明する。実施例2の配線の平面図は、図1Aに示した実施例1のものと同一である。図3Aa、図3Ba、図3Ca、図3Da、図3Eaは、図1Aの一点鎖線1B−1Bにおける断面に相当し、図3Ab、図3Bb、図3Cb、図3Db、図3Ebは、図1Aの一点鎖線1C−1Cにおける断面に相当する。
次に、図5Aa〜図5Hbを参照して、実施例3による配線基板の製造方法について説明する。実施例3の配線の平面図は、図1Aに示した実施例1のものと同一である。図5Aa、図5Ba、図5Ca、図5Da、図5Ea、図5Fa、図5Ga、及び図5Haは、図1Aの一点鎖線1B−1Bにおける断面に相当し、図5Ab、図5Bb、図5Cb、図5Db、図5Eb、図5Fb、図5Gb、及び図5Hbは、図1Aの一点鎖線1B−1Bにおける断面に相当する。
図6Aに、実施例4によるインターポーザの断面図を示す。支持基板60内に、複数の貫通電極61が配置されている。貫通電極61の底面にバンプ62が形成されている。支持基板60の上に、多層配線層63が形成されている。多層配線層63の各配線は、上記実施例1〜実施例3のいずれかの方法で形成される。多層配線層63の上に、電極パッド64が形成されている。電極パッド64は、多層配線層63内の配線及び導電性ビアを介して、貫通電極61に接続される。
図6Bに、実施例5によるウエハレベルパッケージの断面図を示す。半導体チップ70が、樹脂基板71の開口内に配置され、固定用樹脂72で樹脂基板71に固定されている。半導体チップ70の回路形成面の上、及び樹脂基板71の上に、多層配線層73が形成されている。多層配線層73内の各配線は、上記実施例1〜実施例3のいずれかの方法で形成される。多層配線層73の上に、バンプ74が形成されている。バンプ74は、多層配線層73内の配線及び導電性ビアを介して、半導体チップ70の電極パッド70Aに接続されている。
基板の上に配線を形成する工程と、
前記基板の表層部をウェット処理で除去することにより、前記配線の長さ方向の一部において、前記配線と前記基板との間に空洞を形成する工程と、
前記配線の側面、上面、及び底面に、バリア膜を形成する工程と
を有する配線基板の製造方法。
前記基板は、支持基板、該支持基板の上に形成された第1の層間絶縁膜、該第1の層間絶縁膜の上に形成された暫定膜、及び該第1の層間絶縁膜に埋め込まれ、上面が露出している導電性の支柱を含み、
前記配線を形成する工程において、前記配線の一部が前記支柱と重なるように前記配線を形成し、
前記空洞を形成する工程において、前記暫定膜を除去することにより、前記空洞を形成する付記1に記載の配線基板の製造方法。
前記バリア膜を形成する工程は、前記空洞を形成した後、前記配線の長手方向と直交する断面において、該配線を取り囲むように前記バリア膜を形成する付記1または2に記載の配線基板の製造方法。
前記バリア膜は、無電解めっきにより形成される付記3に記載の配線基板の製造方法。
前記バリア膜は、PまたはBを含む合金である付記4に記載の配線基板の製造方法。
前記バリア膜は、化学気相成長により形成される付記3に記載の配線基板の製造方法。
前記バリア膜は、N、O、またはCを含む絶縁性のシリコン化合物である付記6に記載の配線基板の製造方法。
前記配線を形成する前に、前記基板の上に、前記バリア膜の一部となる第1のバリア膜を形成し、
前記配線を形成する工程において、前記第1のバリア膜の上に前記配線を形成し、
前記空洞を形成する前に、前記配線が形成されていない領域の前記第1のバリア膜を除去し、
前記空洞を形成した後、前記配線の表面のうち、前記第1のバリア膜が形成されていない領域に、前記バリア膜の一部となる第2のバリア膜を形成する付記1または2に記載の配線基板の製造方法。
前記バリア膜を形成した後、前記空洞に充填されるように、前記基板及び前記配線の上に、第2の層間絶縁膜を形成する付記1乃至8のいずれか1項に記載の配線基板の製造方法。
支持基板の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜内に埋め込まれた導電性の支柱と、
前記支柱及び前記第1の層間絶縁膜の上に形成され、前記支柱に接続された配線と、
前記配線の上面、側面、及び底面を覆い、前記配線の長さ方向に直交する断面において膜と膜との境界を持つこと無く前記配線を取り囲むバリア膜と
を有する配線基板。
前記配線と前記第1の層間絶縁膜との間、及び前記第1の層間絶縁膜の上に、前記配線を埋め込むように配置された第2の層間絶縁膜を、さらに有する付記10に記載の配線基板。
前記バリア膜は、PまたはBを含む合金である付記10または11に記載の配線基板。
前記バリア膜は、N、O、またはCを含む絶縁性のシリコン化合物である付記10または11に記載の配線基板。
10 配線
11、12 下層配線
13 支柱(ビアポスト)
15 シード層
16 配線主部
20 第1の層間絶縁膜
21 暫定膜
22 第1のバリア膜
23 第2のバリア膜
24 ビアホール
25 バリア膜
26 レジスト膜
27 パーティクル
30 第2の層間絶縁膜
50、55 櫛歯型配線
51、56 共通接続配線
52、57 ランド
60 支持基板
61 貫通電極
62 バンプ
63 多層配線層
64 電極パッド
70 半導体チップ
71 樹脂基板
71A 電極パッド
72 固定用樹脂
73 多層配線層
74 バンプ
Claims (10)
- 基板の上に配線を形成する工程と、
前記基板の表層部をウェット処理で除去することにより、前記配線の長さ方向の一部において、前記配線と前記基板との間に空洞を形成する工程と、
前記配線の側面、上面、及び底面に、バリア膜を形成する工程と
を有する配線基板の製造方法。 - 前記基板は、支持基板、該支持基板の上に形成された第1の層間絶縁膜、該第1の層間絶縁膜の上に形成された暫定膜、及び該第1の層間絶縁膜に埋め込まれ、上面が露出している導電性の支柱を含み、
前記配線を形成する工程において、前記配線の一部が前記支柱と重なるように前記配線を形成し、
前記空洞を形成する工程において、前記暫定膜を除去することにより、前記空洞を形成する請求項1に記載の配線基板の製造方法。 - 前記バリア膜を形成する工程は、前記空洞を形成した後、前記配線の長手方向と直交する断面において、該配線を取り囲むように前記バリア膜を形成する請求項1または2に記載の配線基板の製造方法。
- 前記バリア膜は、無電解めっきにより形成される請求項3に記載の配線基板の製造方法。
- 前記バリア膜は、PまたはBを含む合金である請求項4に記載の配線基板の製造方法。
- 前記バリア膜は、化学気相成長により形成される請求項3に記載の配線基板の製造方法。
- 前記バリア膜は、N、O、またはCを含む絶縁性のシリコン化合物である請求項6に記載の配線基板の製造方法。
- 前記配線を形成する前に、前記基板の上に、前記バリア膜の一部となる第1のバリア膜を形成し、
前記配線を形成する工程において、前記第1のバリア膜の上に前記配線を形成し、
前記空洞を形成する前に、前記配線が形成されていない領域の前記第1のバリア膜を除去し、
前記空洞を形成した後、前記配線の表面のうち、前記第1のバリア膜が形成されていない領域に、前記バリア膜の一部となる第2のバリア膜を形成する請求項1または2に記載の配線基板の製造方法。 - 前記バリア膜を形成した後、前記空洞に充填されるように、前記基板及び前記配線の上に、第2の層間絶縁膜を形成する請求項1乃至8のいずれか1項に記載の配線基板の製造方法。
- 支持基板の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜内に埋め込まれた導電性の支柱と、
前記支柱及び前記第1の層間絶縁膜の上に形成され、前記支柱に接続された配線と、
前記配線の上面、側面、及び底面を覆い、前記配線の長さ方向に直交する断面において膜と膜との境界を持つこと無く前記配線を取り囲むバリア膜と
を有する配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251721A JP5640670B2 (ja) | 2010-11-10 | 2010-11-10 | 配線基板の製造方法及び配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251721A JP5640670B2 (ja) | 2010-11-10 | 2010-11-10 | 配線基板の製造方法及び配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104647A true JP2012104647A (ja) | 2012-05-31 |
JP5640670B2 JP5640670B2 (ja) | 2014-12-17 |
Family
ID=46394709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251721A Expired - Fee Related JP5640670B2 (ja) | 2010-11-10 | 2010-11-10 | 配線基板の製造方法及び配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640670B2 (ja) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60161675A (ja) * | 1984-02-02 | 1985-08-23 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
JPH01264243A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 半導体装置の製造方法 |
JPH02142132A (ja) * | 1988-11-24 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH02177550A (ja) * | 1988-12-28 | 1990-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH02307247A (ja) * | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 多層配線法 |
JPH04122051A (ja) * | 1990-09-12 | 1992-04-22 | Rohm Co Ltd | 半導体装置の製造方法 |
JPH04320049A (ja) * | 1991-04-18 | 1992-11-10 | Fujitsu Ltd | 多層配線構造体およびその製造方法 |
JPH0529318A (ja) * | 1991-07-23 | 1993-02-05 | Toshiba Corp | 多層配線構造を有する半導体装置の製造方法 |
JPH10289950A (ja) * | 1997-04-15 | 1998-10-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2004200273A (ja) * | 2002-12-17 | 2004-07-15 | Sony Corp | 半導体装置の製造方法 |
JP2006120664A (ja) * | 2004-10-19 | 2006-05-11 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2006156592A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006351732A (ja) * | 2005-06-14 | 2006-12-28 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
JP2007035996A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2010
- 2010-11-10 JP JP2010251721A patent/JP5640670B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60161675A (ja) * | 1984-02-02 | 1985-08-23 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
JPH01264243A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 半導体装置の製造方法 |
JPH02142132A (ja) * | 1988-11-24 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH02177550A (ja) * | 1988-12-28 | 1990-07-10 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH02307247A (ja) * | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 多層配線法 |
JPH04122051A (ja) * | 1990-09-12 | 1992-04-22 | Rohm Co Ltd | 半導体装置の製造方法 |
JPH04320049A (ja) * | 1991-04-18 | 1992-11-10 | Fujitsu Ltd | 多層配線構造体およびその製造方法 |
JPH0529318A (ja) * | 1991-07-23 | 1993-02-05 | Toshiba Corp | 多層配線構造を有する半導体装置の製造方法 |
JPH10289950A (ja) * | 1997-04-15 | 1998-10-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2004200273A (ja) * | 2002-12-17 | 2004-07-15 | Sony Corp | 半導体装置の製造方法 |
JP2006120664A (ja) * | 2004-10-19 | 2006-05-11 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2006156592A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006351732A (ja) * | 2005-06-14 | 2006-12-28 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
JP2007035996A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5640670B2 (ja) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100595885B1 (ko) | 반도체장치 및 그 제조방법 | |
US10930625B2 (en) | Semiconductor package and method of fabricating the same | |
KR100956229B1 (ko) | 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법 | |
EP0145862B1 (en) | Metallization of a ceramic substrate | |
TWI387064B (zh) | 半導體封裝基板及其製法 | |
KR20140012689A (ko) | 지지 터미널 패드를 갖는 반도체 칩 | |
US7919408B2 (en) | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
JP2002050647A (ja) | 半導体装置及びその製造方法 | |
JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
CN101127345B (zh) | 半导体装置及其制造方法 | |
JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
JP5640670B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
JP2010062170A (ja) | 半導体装置およびその製造方法 | |
KR101920434B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP5906812B2 (ja) | 配線構造、半導体装置及び配線構造の製造方法 | |
JP2000195890A (ja) | 半導体装置の製造方法 | |
JP4987683B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |