JP7230462B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP7230462B2 JP7230462B2 JP2018223569A JP2018223569A JP7230462B2 JP 7230462 B2 JP7230462 B2 JP 7230462B2 JP 2018223569 A JP2018223569 A JP 2018223569A JP 2018223569 A JP2018223569 A JP 2018223569A JP 7230462 B2 JP7230462 B2 JP 7230462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- substrate
- main surface
- columnar body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 287
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 239000000758 substrate Substances 0.000 claims description 166
- 239000011347 resin Substances 0.000 claims description 160
- 229920005989 resin Polymers 0.000 claims description 160
- 239000000463 material Substances 0.000 claims description 94
- 238000007789 sealing Methods 0.000 claims description 67
- 238000007747 plating Methods 0.000 claims description 45
- 230000000149 penetrating effect Effects 0.000 claims description 30
- 238000000206 photolithography Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000009719 polyimide resin Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000227 grinding Methods 0.000 description 33
- 238000005530 etching Methods 0.000 description 21
- 238000005192 partition Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910001245 Sb alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、基板に半導体素子を搭載した半導体装置およびその製造方法に関する。
近年、ＬＳＩ製造技術を応用することで、微細加工したＳｉ基板（シリコンウエハ）に様々な半導体素子を搭載した、いわゆるマイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）が普及しつつある。このようなマイクロマシンの製造にあたって、Ｓｉ基板を貫通する電極を設ける場合がある。たとえば特許文献１には、シリコンウエハ基板に有底ビアホールを形成し、当該有底ビアホール内にＣｕめっきを充填し、有底ビアホールの開口とは反対側の面から研削を行ってＣｕめっきを露出させることで、基板を貫通する電極を設ける方法が記載されている。
Ｓｉ基板に有底ビアホールのような凹部を形成する方法として、プラズマを用いた枚葉エッチングを行う場合、装置コストと加工時間から加工コストが高くなる。薬液を用いたバッチ式のエッチングを行えば、加工コストを抑制することができる。しかし、この場合、Ｓｉ基板に直交する側面を有する凹部を形成することができない。例えば、単結晶基板において、結晶方位が（１００）である（１００）面から異方性エッチングで凹部を形成した場合、凹部の側面は（１１１）面になり、（１００）面に対してなす角度が約５５°になる。このような凹部にＣｕめっきを充填して電極とし、基板の反対側から研削を行った場合、研削量によって、露出する電極の面積にバラツキが生じる。
本発明は上記事情に鑑み、基板の研削量によって露出する電極の面積にバラツキが生じることを抑制できる半導体装置およびその製造方法を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く主面および実装面と、厚さ方向に貫通する貫通孔とを有する基板と、前記主面に搭載された半導体素子と、前記主面に形成され、前記半導体素子に導通する主面配線と、前記貫通孔の内部に形成され、前記主面配線に導通する柱状体と、前記実装面側に形成され、前記柱状体に導通する電極部と、前記半導体素子を覆う封止樹脂とを備えていることを特徴とする。
本発明の実施において好ましくは、前記柱状体と前記貫通孔の内壁との間に介在する樹脂層貫通部をさらに備え、前記樹脂層貫通部は、前記柱状体に接し、かつ、前記実装面に直交する直交面を備えている。
本発明の実施において好ましくは、前記貫通孔の、前記実装面に平行な断面の面積は、前記実装面側ほど小さくなる。
本発明の実施において好ましくは、前記樹脂層貫通部は、ポリイミド樹脂から構成される。
本発明の実施において好ましくは、前記基板は、単結晶の真性半導体材料を主成分とし、前記主面は結晶方位が（１００）の面である。
本発明の実施において好ましくは、前記半導体素子は、ホール素子である。
本発明の実施において好ましくは、前記主面配線は、互いに積層された下地層およびめっき層から構成され、前記めっき層は、前記下地層より厚い。
本発明の実施において好ましくは、前記下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、前記めっき層は、Ｃｕから構成される。
本発明の実施において好ましくは、前記基板は、前記主面と前記実装面とに接続する側面を備えており、前記側面は、前記封止樹脂で覆われている。
本発明の実施において好ましくは、前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、前記基板は、前記各電極バンプにそれぞれ導通する前記各主面配線が形成される領域ごとに、前記封止樹脂で区切られている。
本発明の実施において好ましくは、前記基板の前記主面には、凹部が形成されており、前記半導体素子は、前記凹部に配置されている。
本発明の実施において好ましくは、前記基板の前記主面には、複数の凹部が形成されており、前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、前記電極バンプがそれぞれ前記凹部のいずれかに位置するようにして、配置されている。
本発明の実施において好ましくは、前記凹部は、前記実装面まで貫通している。
本発明の実施において好ましくは、前記半導体素子は、前記基板とは反対側を向く素子主面を備えており、前記素子主面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記主面配線から起立して形成され、前記主面配線に導通する柱状部と、前記柱状部の先端側に配置され、前記柱状部に導通するインダクタとをさらに備えている。
本発明の実施において好ましくは、前記基板は、基材と、前記基材のうち前記実装面とは反対側から臨む部分を覆っている絶縁層とを備えている。
本発明の実施において好ましくは、前記柱状体の内部に配置され、前記柱状体の前記実装面側の部分を複数の部分に分割する分割部をさらに備えている。
本発明の実施において好ましくは、前記分割部は、前記基板と同じ材料からなる。
本発明の第３の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を有する基板材料の主面に凹部を形成する工程と、前記凹部の内側に位置し、かつ、前記裏面に直交する直交面を有する樹脂層貫通部を含む樹脂層を形成する工程と、前記直交面に囲まれた部分に充填される柱状体を含む配線部を形成する工程と、前記配線部に導通する半導体素子を搭載する工程と、前記半導体素子を覆う封止樹脂を形成する工程と、前記裏面側に位置する前記基板材料の一部を除去し、前記基板材料から前記柱状体の一部を露出させる工程とを備えることを特徴とする。
本発明の実施において好ましくは、前記樹脂層を形成する工程は、前記基板材料の前記主面側の全面に、前記樹脂層となる感光性樹脂材料を塗布する工程と、露光および現像により、前記直交面に囲まれた部分を除去する工程とを含む。
本発明の実施において好ましくは、前記配線部を形成する工程は、スパッタリング法により、前記基板材料の前記主面側に下地層を形成する工程と、めっき層を形成するためのマスク層を、フォトリソグラフィにより、前記下地層に対して形成する工程と、電解めっきにより前記下地層に接する前記めっき層を形成する工程とを含む。
本発明の実施において好ましくは、前記柱状体の一部を露出させる工程の後に、前記主面とは反対側を向く実装面を覆い、かつ、前記柱状体の露出面を囲む開口部を有する絶縁膜を、フォトリソグラフィにより形成する工程と、前記開口部に、前記柱状体の前記露出面に接する電極パッドを無電解めっきにより形成する工程とをさらに備える。
本発明にかかる半導体装置は、主面に搭載された半導体素子と実装面に形成された電極部との導通経路として、貫通孔の内部に形成された柱状体を備えている。そして、柱状体と貫通孔の内壁との間には樹脂層貫通部が介在しており、樹脂層貫通部の柱状体と接する直交面は、実装面に直交している。したがって、樹脂層の直交面に接する柱状体の面も、実装面に直交する面になっている。よって、柱状体の、実装面に平行な断面は、貫通孔の内壁の傾斜に関係なく、同じ形状になる。したがって、製造工程における、基板の実装面側の研削工程において研削量が異なった場合でも、研削により露出する柱状体の露出面の形状は変わらず、露出面の面積にバラツキが生じない。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図４に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１、配線部２０、樹脂層２２、絶縁膜２４、電極パッド２６、半導体素子３１、接合層３２、および封止樹脂４を備える。
図１～図４に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１、配線部２０、樹脂層２２、絶縁膜２４、電極パッド２６、半導体素子３１、接合層３２、および封止樹脂４を備える。
図１は、半導体装置Ａ１０の平面図であり、理解の便宜上、封止樹脂４を透過している。図２は、半導体装置Ａ１０の底面図である。図３は、図１のＩＩＩ－ＩＩＩ線に沿う断面図である。図４は、半導体装置Ａ１０の要部拡大断面図である。
これらの図に示す半導体装置Ａ１０は、様々な機器の回路基板に表面実装される装置である。本実施形態では、半導体装置Ａ１０は、ホール素子である半導体素子３１を搭載した磁気センサである。図１に示すように、半導体装置Ａ１０の基板１の厚さ方向Ｚ視（以下「平面視」という。）の形状は矩形状である。ここで、説明の便宜上、基板１の厚さ方向Ｚに対して直角である半導体装置Ａ１０の長辺方向（平面図の左右方向）を第１方向Ｘと定義する。また、基板１の厚さ方向Ｚおよび第１方向Ｘに対していずれも直角である半導体装置Ａ１０の短辺方向（平面図の上下方向）を第２方向Ｙと定義する。本実施形態においては、半導体装置Ａ１０の厚さ方向Ｚの寸法は１４０～２００μｍ程度であり、第１方向Ｘの寸法は７００～１２００μｍ程度であり、第２方向Ｙの寸法は３５０～６００μｍ程度である。なお、各寸法は限定されない。
基板１は、図１～図４に示すように、半導体素子３１を搭載し、かつ半導体装置Ａ１０を回路基板に実装するための部材である。基板１の平面視の形状は、長辺が第１方向Ｘに沿った矩形状である。基板１の厚さ方向Ｚの寸法は、３０～５０μｍ程度である。なお、基板１の形状および寸法は限定されない。基板１は、主面１１、実装面１２および貫通孔１４を有する。
図１～図３に示すように、主面１１および実装面１２は、基板１の厚さ方向Ｚにおいて互いに反対側を向く面である。また、主面１１および実装面１２は、ともに基板１の厚さ方向Ｚに対して直交する平坦面である。主面１１は、図３の上方を向く面である。主面１１の形状は矩形状である。実装面１２は、図３の下方を向く面である。実装面１２の形状は矩形状である。
貫通孔１４は、図３および図４に示すように、基板１の主面１１から実装面１２まで、厚さ方向Ｚに貫通する孔である。本実施形態では、貫通孔１４は、基板１の４つの角の近辺にそれぞれ１つずつ、合計４つ設けられている。本実施形態では、貫通孔１４の平面視の形状は矩形状である。貫通孔１４の内壁１４１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１４１とがなす角度は約５５°である。したがって、貫通孔１４の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。よって、貫通孔１４の、実装面１２に平行な断面の面積も、実装面１２に向かうほど小さくなる。貫通孔１４の主面１１側の開口の各寸法は、１２０～１８０μｍ程度である。なお、貫通孔１４の個数、配置、形状および寸法は限定されない。
また、基板１は、基材１０１および絶縁層１０２を備えている。基材１０１は、単結晶の真性半導体材料を主成分とし、本実施形態においては、Ｓｉを主成分としている。なお、基材１０１の材質は限定されない。本実施形態においては、主面１１として、基材１０１の結晶方位が（１００）である（１００）面を採用している。貫通孔１４は、基材１０１の（１００）面に、ＫＯＨを用いた異方性エッチングで形成されている。したがって、内壁１４１は、厚さ方向Ｚに対して傾斜している。
絶縁層１０２は、基材１０１上に形成されており、基材１０１のうち実装面１２とは反対側から臨む部分を覆っている。本実施形態では、絶縁層１０２は、ＳｉＯ2からなり、基材１０１を熱酸化することによって形成されている。絶縁層１０２は、基材１０１と配線部２０とを電気的に絶縁する。本実施形態において、絶縁層１０２の厚さ（厚さ方向Ｚの寸法）は、たとえば０．７～１．０μｍ程度である。なお、樹脂層２２が絶縁層１０２としての機能を果たすので、基板１は絶縁層１０２を備えなくてもよい。
樹脂層２２は、基板１と配線部２０との間に介在している。樹脂層２２は、たとえばポリイミド樹脂からなる。樹脂層２２は、外面２２ａを有し、樹脂層主面部２２２および樹脂層貫通部２２１を備えている。
外面２２ａは、厚さ方向Ｚに対して直交する面であり、図４の上方を向く面である。外面２２ａは、樹脂層２２の全体にわたって面一状になっている。樹脂層主面部２２２は、樹脂層２２のうち主面１１に形成された部分であり、均一な厚さになっている。本実施形態において、樹脂層主面部２２２の厚さ（厚さ方向Ｚの寸法）は、たとえば５～１０μｍ程度である。
樹脂層貫通部２２１は、樹脂層２２のうち貫通孔１４の内部に形成された部分である。樹脂層貫通部２２１は、貫通孔１４の内壁１４１と、後述する配線部２０の柱状体２０２との間に介在している。樹脂層貫通部２２１は、直交面２２１ａおよび露出面２２１ｂを有している。露出面２２１ｂは、厚さ方向Ｚに対して直交する面であり、図４の下方を向く面である。露出面２２１ｂは、基板１の実装面１２から露出した、実装面１２側から見た場合に矩形環状の面である。露出面２２１ｂは、実装面１２と面一状である。
直交面２２１ａは、貫通孔１４の内壁１４１とは反対側を向く面であり、実装面１２に直交する平坦面である。各貫通孔１４に形成された樹脂層貫通部２２１は、それぞれ、４つの矩形状の直交面２２１ａを有している。樹脂層貫通部２２１は、厚さ方向Ｚに対して傾斜した内壁１４１を有する貫通孔１４の内部に形成されて、厚さ方向Ｚに平行な直交面２２１ａによって構成される孔を形成する。なお、樹脂層２２は、ポリイミド樹脂に限定されない。樹脂層２２は、後述する製造方法で説明するように、フォトリソグラフィにより形成される。したがって、樹脂層２２は、感光性樹脂である必要があり、例えばエポキシ樹脂やソルダーレジストなどであってもよい。
配線部２０は、図１～図４に示すように、基板１に形成され、かつ半導体素子３１に導通する導電体である。配線部２０は、互いに積層された下地層およびめっき層から構成される。下地層は、基板１に形成され、絶縁層１０２および樹脂層２２によって、基材１０１に対して電気的に絶縁されている。下地層は互いに積層されたＴｉ層およびＣｕ層から構成され、その厚さは２００～８００ｎｍ程度である。めっき層は、下地層の外側（基板１とは反対側）に下地層に接するように形成されている。めっき層はＣｕから構成され、その厚さは、下地層より厚く設定されており、３～１０μｍ程度である。下地層とめっき層とは一体となっているので、図３および図４では、区別せずに配線部２０として示している。なお、配線部２０の材質や膜厚は限定されない。本実施形態にかかる配線部２０は、主面配線２０１および柱状体２０２を含む。
図１～図４に示すように、主面配線２０１は、基板１の主面１１側に形成された配線部２０の一部である。半導体素子３１は、主面配線２０１に接続されている。また、図３および図４に示すように、柱状体２０２は、基板１を貫通するように形成された導電体である。柱状体２０２は、貫通孔１４の内部において、樹脂層貫通部２２１の直交面２２１ａに囲まれた部分に充填されるようにして形成されている。柱状体２０２は、基板１の主面１１および実装面１２からそれぞれ露出している。主面１１から露出する柱状体２０２の一端は、主面配線２０１に接続している。また、実装面１２から露出する柱状体２０２の他端は、電極パッド２６に接続している。本実施形態では、柱状体２０２は、角柱状であり、側面２０２ａおよび露出面２０２ｂを有している。露出面２０２ｂは、実装面１２から露出する柱状体２０２の他端側の面であり、実装面１２と面一状である。側面２０２ａは、露出面２０２ｂにつながる面である。側面２０２ａは、樹脂層貫通部２２１の直交面２２１ａに接しており、実装面１２に直交する平坦面になっている。なお、柱状体２０２の形状は限定されず、たとえば円柱形状などであってもよい。本実施形態では、主面配線２０１と柱状体２０２とは、同じ材料により一体として形成されている。なお、主面配線２０１と柱状体２０２とは、異なる材料で別々に形成されていてもよい。
図３および図４に示すように、電極パッド２６は、柱状体２０２の露出面２０２ｂに接する導電体である。図４に示すように、電極パッド２６は、互いに積層されたＮｉ層２６１、Ｐｄ層２６２およびＡｕ層２６３から構成される。本実施形態では、電極パッド２６は、実装面１２から露出する柱状体２０２の露出面２０２ｂを覆っている。また、本実施形態では、電極パッド２６の形状は、矩形状である。本実施形態において、電極パッド２６の厚さ（厚さ方向Ｚの寸法）は、たとえば３～１５μｍ程度である。なお、電極パッド２６の厚さ、材質および形状は限定されない。電極パッド２６は、半導体装置Ａ１０をたとえば図示しない電子機器の回路基板に面実装するために用いられる。電極パッド２６が、本開示の「電極部」に相当する。なお、電極パッド２６上にはんだボールを形成してもよい。また、電極パッド２６を設けず、柱状体２０２の露出面２０２ｂに直接接するはんだボールを形成してもよい。この場合、はんだボールが、本開示の「電極部」に相当する。
配線部２０および電極パッド２６は、半導体素子３１と半導体装置Ａ１０が実装される回路基板との導電経路を構成する。なお、図１～図４に示す配線部２０および電極パッド２６の配置形態は一例であり、実際の半導体装置Ａ１０における配線部２０および電極パッド２６の配置形態はこれに限定されない。
絶縁膜２４は、基板１の実装面１２に形成されており、各電極パッド２６を互いに電気的に絶縁するために設けられている。絶縁膜２４は、実装面１２の全面を覆っており、半導体装置Ａ１０における、実装面１２側の面のうち、電極パッド２６が形成された部分以外の全面を覆っている。絶縁膜２４は、実装面１２の全面を覆っていればよく、実装面１２から露出する柱状体２０２の露出面２０２ｂの一部を覆っていてもよい。絶縁膜２４は、後述する製造工程において、電極パッド２６を無電解めっきにより形成する際に、実装面１２に電極パッド２６の材料が析出することを防止する役割も果たす。絶縁膜２４は、たとえばポリイミド樹脂などの絶縁材料によって、たとえばフォトリソグラフィにより形成されている。本実施形態において、絶縁膜２４の厚さ（厚さ方向Ｚの寸法）は、たとえば３～１０μｍ程度である。なお、絶縁膜２４の厚さ、材質および形成方法は限定されない。
半導体素子３１は、図１～図３に示すように、主面配線２０１に接合層３２を介して接続されることによって、基板１の主面１１に搭載されている。半導体素子３１は、平面視矩形状の板状であり、素子主面３１２および素子裏面３１３を有する。図３に示すように、素子主面３１２および素子裏面３１３は、厚さ方向Ｚにおいて互いに反対側を向く面である。素子主面３１２は、図３の上方を向く面である。素子裏面３１３は、図３の下方を向く面であり、半導体素子３１を基板１に搭載する際に利用される面である。素子裏面３１３には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＳｎを含む合金はんだまたはＮｉ／Ｐｄ／Ａｕから構成される。電極バンプ３１１は、主面配線２０１に接する接合層３２に接している。つまり、本実施形態にかかる半導体素子３１は、いわゆるフリップチップ型の素子である。半導体素子３１の厚さ（厚さ方向Ｚの寸法）は、たとえば６０～８０μｍ程度である。本実施形態にかかる半導体素子３１は、たとえばホール素子である。なお、半導体素子３１は、これに限定されず、その他の半導体素子であってもよい。
接合層３２は、図３に示すように、半導体素子３１の電極バンプ３１１と主面配線２０１との間に介在する導電体である。接合層３２によって、半導体素子３１は主面配線２０１に固着により接続され、かつ半導体素子３１と主面配線２０１との導通が確保される。本実施形態にかかる接合層３２は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ－Ａｇ系合金またはＳｎ－Ｓｂ系合金などの鉛フリーはんだである。なお、接合層３２の材質は限定されない。
封止樹脂４は、図３に示すように、基板１の主面１１側に形成され、半導体素子３１を覆う部材である。本実施形態にかかる封止樹脂４は、半導体素子３１に加え、配線部２０も覆っている。封止樹脂４は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。本実施形態においては、封止樹脂４は、半導体素子３１、配線部２０、および基板１の主面１１を露出させることなく覆っている。本実施形態では、封止樹脂４は平面視において基板１と重なっているので、平面視の形状は矩形状である。なお、封止樹脂４の材質および形状は限定されない。
次に、図５～図２１に基づき、半導体装置Ａ１０の製造方法の一例について説明する。なお、これらの図においては、図１のＩＩＩ－ＩＩＩ線に沿うｙｚ平面における断面を示している。また、これらの図において示される後述する基板材料１００の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙは、図１～図４に示される基板１の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙが示す方向と同一である。
まず、基板材料１００を用意する。基板材料１００は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板材料１００の厚さは、たとえば７００～８００μｍ程度である。基板材料１００は、上述した半導体装置Ａ１０の基板１が複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置Ａ１０を一括して製造する手法を前提としている。基板材料１００は、厚さ方向Ｚにおいて互いに反対側を向く主面１１０および裏面１２０を有している。本実施形態においては、主面１１０として結晶方位が（１００）である（１００）面を採用する。主面１１０は、後に主面１１となる部分である。
次いで、図５に示すように、主面１１０をたとえば熱酸化させることによりＳｉＯ2からなるマスク層８０１を形成する。マスク層８０１の厚さは、たとえば０．７～１．０μｍ程度である。
次いで、図６に示すように、マスク層８０１に対してエッチングによるパターニングを行う。具体的には、マスク層８０１にフォトリソグラフィによりレジストを形成して、マスク層８０１をエッチングし、その後、レジストを剥離する。これにより、マスク層８０１に開口が形成される。この開口の形状および大きさは、最終的に得ようとする貫通孔１４の形状および大きさに応じて設定する。本実施形態では、開口は矩形状である。
次いで、図７に示すように、凹部１４０を形成する。凹部１４０の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、内壁１４１を有する凹部１４０が形成される。凹部１４０は、後に貫通孔１４となる部分である。内壁１４１が裏面１２０（ｘｙ平面）に対してなす角度は、約５５°程度となる。本実施形態では、凹部１４０の深さ（厚さ方向Ｚの寸法）は、５０～８０μｍ程度である。なお、エッチング溶液はＫＯＨに限定されず、ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＥＤＰ（エチレンジアミンピロカテール）などのアルカリ溶液であってもよい。また、フッ硝酸（ＨＦとＨＮＯ3の混酸）溶液をエッチング溶液として、等方性エッチングを行うようにしてもよい。次いで、マスク層８０１を除去する。マスク層８０１の除去は、たとえばＨＦを用いたエッチングによって行う。
次いで、図８に示すように、たとえばＳｉＯ2からなる絶縁層１０２を形成する。絶縁層１０２の形成は、基板材料１００のうち裏面１２０とは反対側部分全体（主面１１０および凹部１４０の内面）を熱酸化させることにより行う。これにより、厚さがたとえば０．７～１．０μｍ程度の絶縁層１０２が得られる。
次いで、図９～図１１に示すように、フォトリソグラフィにより、樹脂層２２を形成する。
まず、図９に示すように、基板材料１００の主面１１０側の全面に樹脂層２２０を形成する。樹脂層２２０は、たとえばスピンコータ（回転式塗布装置）を用いて、感光性ポリイミド樹脂を基板材料１００に塗布することにより形成される。樹脂層２２０は、凹部１４０の内部にも充填されるようにして形成されている。なお、フィルム状の感光性ポリイミド樹脂を貼り付けることで、樹脂層２２０を形成するようにしてもよい。
次いで、図１０に示すように、樹脂層２２０に対して露光を行う。樹脂層２２０は、フォトマスク８１１を介して、所定のパターンで選択的に露光される。フォトマスク８１１には、平面視において凹部１４０の内側に凹部１４０より小さい矩形状の透光部分８１１ａが設けられている。
次いで、図１１に示すように、現像を行うことで、樹脂層２２が形成される。樹脂層２２０はポジ型であるため、露光された部分が現像液により除去される。樹脂層２２０の、平面視においてフォトマスク８１１の透光部分８１１ａに重なる部分は、露光されるので、現像によって除去されて、絶縁層１０２が露出している。一方、樹脂層２２０の、平面視において透光部分８１１ａに重ならない部分は、露光されないので、樹脂層２２として残っている。これにより、凹部１４０の内部には、裏面１２０（ｘｙ平面）に直交する直交面２２１ａを有する樹脂層貫通部２２１が形成される。以上の工程により、樹脂層２２が形成される。
次いで、図１２～図１６に示すように、配線部２０および接合層３２を形成する。
まず、図１２に示すように、基板材料１００の主面１１０側に、下地層２０ａを形成する。下地層２０ａは、樹脂層２２および凹部１４０の底面に露出している絶縁層１０２を覆っている。下地層２０ａはスパッタリング法により形成される。本実施形態にかかる下地層２０ａは、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚さは２００～８００ｎｍ程度である。下地層２０ａの形成にあたっては、樹脂層２２および絶縁層１０２に接するＴｉ層を形成した後に当該Ｔｉ層に接するＣｕ層を形成する。
次いで、図１３に示すように、めっき層２０ｂを形成するためのマスク層８０２を、下地層２０ａに対してフォトリソグラフィにより形成する。下地層２０ａの全面を覆うようにマスク層８０２を基板材料１００に形成した後、マスク層８０２に対して露光・現像を行うことによって、パターニングを行う。マスク層８０２は、たとえばスピンコータ（回転式塗布装置）を用いて感光性レジストを基板材料１００に塗布することにより形成される。本実施形態にかかるマスク層８０２は、ポジ型であるため、露光された部分が現像液により除去される。露光により除去されたマスク層８０２の部分から下地層２０ａが露出する。マスク層８０２は、最終的に配線部２０として残す部分が除去される。
次いで、図１４に示すように、マスク層８０２から露出した下地層２０ａに接するめっき層２０ｂを形成する。めっき層２０ｂは、Ｃｕから構成され、下地層２０ａを導電経路とした電解めっきにより形成される。このとき、めっき液には抑制剤および促進剤が添加されているので、下地層２０ａのうち主面１１０に位置する部分より凹部１４０に位置する部分に、優先的にめっきが析出して成長する。これにより、主面１１０に位置する部分には薄く、凹部１４０に位置する部分には厚く、めっき層２０ｂが形成される。本実施形態では、めっき層２０ｂの厚さは、主面１１０に位置する部分で３～１０μｍ程度である。凹部１４０に位置する部分で厚く形成されためっき層２０ｂが、柱状体２０２の主要部分になる。次いで、マスク層８０２を除去する。
次いで、図１５に示すように、接合層３２を形成する。まず、接合層３２を形成するためのマスク層８０３を、下地層２０ａおよびめっき層２０ｂに対してフォトリソグラフィにより形成する。下地層２０ａおよびめっき層２０ｂの全面を覆うようにマスク層８０３を基板材料１００に形成した後、マスク層８０３に対して露光・現像を行うことによって、パターニングを行う。マスク層８０３の構成および形成方法は、マスク層８０２と同一である。このとき、露光によりマスク層８０３に開口部８０３ａが形成される。本実施形態にかかる開口部８０３ａはめっき層２０ｂにおいて形成される。また、本実施形態にかかる開口部８０３ａの形状は直方体状（図示略）である。次いで、めっき層２０ｂに接する接合層３２を形成する。本実施形態にかかる接合層３２は、マスク層８０３の開口部８０３ａが形成されためっき層２０ｂに接して形成される。接合層３２は、下地層２０ａおよびめっき層２０ｂを導電経路とした電解めっきによって、マスク層８０３の開口部８０３ａを埋めるように形成される。また、本実施形態にかかる接合層３２は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ－Ａｇ系合金またはＳｎ－Ｓｂ系合金などの鉛フリーはんだである。次いで、マスク層８０３を除去する。
次いで、図１６に示すように、基板材料１００においてめっき層２０ｂに覆われていない不要な下地層２０ａを全て除去する。不要な下地層２０ａは、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。下地層２０ａが除去された部分から、樹脂層２２が露出する。互いに積層された下地層２０ａおよびめっき層２０ｂは一体となっており、以下では区別せずに配線部２０として示す。以上の工程により、配線部２０および接合層３２が形成される。
次いで、図１７に示すように、主面１１０に半導体素子３１を搭載する。半導体素子３１の搭載は、ＦＣＢ（Flip Chip Bonding）により行う。半導体素子３１の電極バンプ３１１にフラックスを塗布した後、フリップチップボンダを用いて、半導体素子３１を主面１１０に形成された配線部２０に接する接合層３２に仮付けする。このとき、接合層３２は、配線部２０と半導体素子３１との双方に挟まれた状態となる。次いで、リフローにより接合層３２を溶融させた後、冷却により接合層３２を固化させることによって、半導体素子３１の搭載が完了する。
次いで、図１８に示すように、半導体素子３１を覆う封止樹脂４を形成する。本実施形態においては、配線部２０も封止樹脂４により覆われる。本実施形態にかかる封止樹脂４は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂４は、半導体素子３１、配線部２０、および基板１の主面１１を露出させることなく覆うように形成される。
次いで、図１９に示すように、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削後の基板材料１００の主面１１０とは反対側の面が実装面１２になる。本実施形態では、全体の厚さ方向Ｚの寸法（実装面１２から封止樹脂４の上面までの寸法）が所望の寸法（たとえば１３０～１９０μｍ程度）になるまで研削を行う。本実施形態では、厚さが７００～８００μｍ程度の基板材料１００が、３０～５０μｍ程度の厚さになるまで研削される。研削により、柱状体２０２は、基板材料１００の実装面１２から露出する露出面２０２ｂを有するようになる。また、凹部１４０は、底面部分が研削されることにより貫通して、貫通孔１４になる。本実施形態では、５０～８０μｍ程度の深さの凹部１４０が研削により、基板材料１００の厚さ（３０～５０μｍ程度）の貫通孔１４になる。つまり、柱状体２０２も２０～３０μｍ程度研削される。また、露出面２０２ｂは、実装面１２と面一状になる。また、貫通孔１４と柱状体２０２の間に配置されている樹脂層貫通部２２１は、一部を研削されて、矩形環状に露出する露出面２２１ｂを有するようになる。当該露出面２２１ｂも、柱状体２０２の露出面２０２ｂおよび実装面１２と面一状になる。露出面２２１ｂにおける、貫通孔１４と柱状体２０２との間隔（露出面２２１ｂの環状部分の幅）は、研削の程度により変化するが、本実施形態では、５μｍ程度になっている。なお、機械研削以外の方法で、基板材料１００の裏面１２０側の一部を除去するようにしてもよい。
次いで、図２０に示すように、基板材料１００の実装面１２を覆うように、絶縁膜２４を形成する。本実施形態にかかる絶縁膜２４は、フォトリソグラフィにより形成される。まず、基板材料１００の実装面１２、樹脂層貫通部２２１の露出面２２１ｂ、および柱状体２０２の露出面２０２ｂの全体を覆うように、絶縁膜２４を形成する。絶縁膜２４は、たとえばスピンコータ（回転式塗布装置）を用いて、感光性ポリイミド樹脂を塗布することにより形成される。次いで、絶縁膜２４に対して露光・現像を行うことによって、パターニングを行う。露光・現像により、絶縁膜２４には、柱状体２０２の露出面２０２ｂを囲む開口部２４１が形成される。
次いで、図２１に示すように、絶縁膜２４の開口部２４１に、柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。本実施形態にかかる電極パッド２６は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。電極パッド２６は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各々を析出させることにより形成される。
次いで、第１方向Ｘに沿って基板材料１００および封止樹脂４を切断し、第２方向Ｙに沿って基板材料１００および封止樹脂４を切断することによって、半導体装置Ａ１０の基板１に対応する範囲ごとの個片に分割する。切断にあたっては、たとえばプラズマダイシングにより切断線に沿って基板材料１００および封止樹脂４を切断する。当該工程において分割された個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０およびその製造方法の作用効果について説明する。
半導体装置Ａ１０において、基板１の貫通孔１４の内側には、柱状体２０２が形成されている。貫通孔１４の内壁１４１と柱状体２０２の側面２０２ａとの間には、樹脂層貫通部２２１が形成されている。樹脂層貫通部２２１の直交面２２１ａが実装面１２に直交する平坦面になっているので、当該直交面２２１ａに接する柱状体２０２の側面２０２ａも、実装面１２に直交する平坦面になっている。よって、柱状体２０２の、実装面１２に平行な断面は、貫通孔１４の内壁１４１の傾斜に関係なく、同じ形状になる。したがって、製造工程の研削工程において研削量が異なった場合でも、研削により露出する柱状体２０２の露出面２０２ｂの形状は変わらず、露出面２０２ｂの面積にバラツキが生じない。また、研削量によって露出する柱状体２０２の露出面２０２ｂの面積にバラツキが生じないので、研削量を多くして、半導体装置Ａ１０の厚さ方向Ｚの寸法をより小さくして、半導体装置Ａ１０を薄型のものにすることができる。
樹脂層２２は、感光性ポリイミド樹脂を用いて、フォトリソグラフィにより形成される。すなわち、感光性ポリイミド樹脂を基板材料１００の主面１１０側の全面に塗布して樹脂層２２０を形成し、当該樹脂層２２０を所定のパターンで露光し、現像により露光部分を除去することで、樹脂層２２は形成される。したがって、樹脂層貫通部２２１の直交面２２１ａを、実装面１２に直交する平坦面として、容易に形成することができる。また、絶縁体である樹脂層２２が絶縁層１０２と配線部２０との間に介在することにより、基材１０１と配線部２０との絶縁をより確実にすることができる。
半導体素子３１は、いわゆるフリップチップ型の素子であり、ＦＣＢにより基板１に搭載される。したがって、ワイヤボンディングにより搭載する場合と比較して、半導体装置Ａ１０の厚さ方向Ｚの寸法を小さくすることができる。このことは、半導体装置Ａ１０の薄型化に寄与する。
絶縁膜２４は、実装面１２の全面を覆っており、半導体装置Ａ１０における、実装面１２側の面のうち、電極パッド２６が形成された部分以外の全面を覆っている。したがって、基板１と各電極パッド２６とを電気的に絶縁することができる。また、各電極パッド２６を互いに電気的に絶縁することができる。さらに、製造工程において、電極パッド２６を無電解めっきにより形成する際に、実装面１２に電極パッド２６の材料が析出することを防止することができる。
配線部２０は、互いに積層された下地層およびめっき層から構成され、下地層は、互いに積層されたＴｉ層およびＣｕ層から構成される。そして、Ｔｉ層が樹脂層２２に接する。Ｔｉ層は、合成樹脂から構成される樹脂層２２との付着が良好であるため、樹脂層２２に対するＣｕ層の剥離防止の効果がある。また、下地層によって、半導体装置Ａ１０の製造工程にかかる配線部２０の形成において、めっき層を電解めっきにより効率よく形成することができる。
〔第２実施形態〕
図２２に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２２に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２２は、半導体装置Ａ２０の要部拡大断面図である。
本実施形態にかかる半導体装置Ａ２０は、基板１の貫通孔１４の内壁１４１の形状が半導体装置Ａ１０と異なる。本実施形態にかかる貫通孔１４は、フッ硝酸（ＨＦとＨＮＯ3の混酸）溶液をエッチング溶液として、等方性エッチングを行って形成されている。したがって、貫通孔１４の内壁１４１は、凹面状であり、厚さ方向Ｚに対する傾斜が一定ではない。実装面１２と内壁１４１とがなす角度は、主面１１の近くでは９０°であるが、実装面１２の近くでは小さな角度になっている。しかし、樹脂層貫通部２２１の直交面２２１ａは、内壁１４１の形状に関係なく、実装面１２に直交する平坦面になっている。したがって、柱状体２０２の側面２０２ａも、実装面１２に直交する平坦面になっている。よって、柱状体２０２の、実装面１２に平行な断面は、貫通孔１４の内壁１４１の傾斜に関係なく、同じ形状になる。したがって、製造工程の研削工程において研削量が異なった場合でも、研削により露出する柱状体２０２の露出面２０２ｂの形状は変わらず、露出面２０２ｂの面積にバラツキが生じない。つまり、本実施形態においても、第１実施形態と同様の効果を奏することができる。
〔第３実施形態〕
図２３～図２８に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２３～図２８に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２３は、半導体装置Ａ３０の平面図であり、理解の便宜上、封止樹脂４を透過している。図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ３０は、基板１の主面１１に、実装面１２まで貫通する溝１５が形成されている点と、絶縁膜２４が形成されていない点とで、半導体装置Ａ１０と異なる。
図２３および図２４に示すように、本実施形態にかかる基板１の主面１１には、溝１５が形成されている。溝１５は、溝１５１および溝１５２からなる。溝１５１は、主面１１の中央を通り第１方向Ｘに平行であり、主面１１の第１方向Ｘの両端部まで達する。溝１５２は、主面１１の中央を通り第２方向Ｙに平行であり、主面１１の第２方向Ｙの両端部まで達する。つまり、溝１５は、主面１１を４分割している。また、溝１５は実装面１２まで貫通しており、溝１５の内部には、封止樹脂４が充填されている。溝１５によって区切られた基板１の各領域には、それぞれ、配線部２０が形成されている。各配線部２０は、同じ領域内の電極パッド２６に接続し、接合層３２を介して、半導体素子３１の電極バンプ３１１の１つに接続している。基板１の各領域は、溝１５に充填された封止樹脂４によって、他の領域に対して電気的に絶縁されている。なお、溝１５の配置および形状は限定されず、半導体素子３１の電極バンプ３１１の配置および数と、電極パッド２６の配置に応じて、適宜設計される。
次に、図２５～図２８に基づき、半導体装置Ａ３０の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図２５～図２８は、半導体装置Ａ３０の製造工程を説明する断面図である。
まず、基板材料１００を用意し、主面１１０にマスク層８０１を形成する。ここまでは、第１実施形態にかかる半導体装置Ａ１０の製造方法（図５参照）と共通する。
次いで、図２５に示すように、マスク層８０１に対してエッチングによるパターニングを行う。これにより、マスク層８０１に開口が形成される。このとき形成される開口には、貫通孔１４を形成するための開口の他に、溝１５を形成するための開口が含まれる。
次いで、図２６に示すように、凹部１４０および溝１５を形成する。凹部１４０および溝１５の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。次いで、マスク層８０１を除去する。
次いで、図２７に示すように、絶縁層１０２を形成し、樹脂層２２を形成する。絶縁層１０２は、熱酸化により形成される。樹脂層２２は、フォトリソグラフィにより形成される。本実施形態にかかる樹脂層２２は、凹部１４０の内部の他に、溝１５の内部も除去される。
次いで、図２８に示すように、配線部２０および接合層３２を形成し、主面１１０に半導体素子３１を搭載する。次いで、半導体素子３１を覆う封止樹脂４を形成する。このとき、溝１５に封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削により、実装面１２が形成され、実装面１２から柱状体２０２の露出面２０２ｂが露出する。また、溝１５に充填された封止樹脂４の一部も、実装面１２から露出する。これにより、溝１５が実装面１２まで貫通し、溝１５に充填された封止樹脂４によって、基板材料１００が区切られる。次いで、基板材料１００から外部に露出した柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。次いで、基板材料１００および封止樹脂４を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、半導体装置Ａ４０の基板１に対応する範囲ごとの個片に分割する。以上の工程を経ることによって、半導体装置Ａ３０が製造される。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、基板１が、溝１５によって、互いに絶縁された領域に分割されているので、各領域間で基板１を介した電流経路が発生しない。したがって、半導体素子３１の端子間でのショートを防止することができ、また、リーク電流に対するロバスト性を高めることができる。
なお、本実施形態においては、溝１５に充填された封止樹脂４によって、半導体素子３１の端子間でのショートを防止できるので、絶縁膜２４を形成しない場合について説明したが、これに限られない。第１実施形態と同様に、実装面１２に絶縁膜２４を形成してもよい。また、本実施形態においては、溝１５の側面も樹脂層２２で覆う場合について説明したが、これに限られない。溝１５に充填された封止樹脂４によって、半導体素子３１の端子間でのショートを防止できるので、樹脂層２２が溝１５の側面を覆わないようにしてもよい。
〔第４実施形態〕
図２９～図３０に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ３０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２９～図３０に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ３０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２９は、半導体装置Ａ４０の平面図であり、理解の便宜上、封止樹脂４を透過して、破線で示している。図３０は、図２９のＸＸＸ－ＸＸＸ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ４０は、基板１の第１方向Ｘの両端面および第２方向Ｙの両端面（以下では、「側面１６」とする）が封止樹脂４で覆われている点で、半導体装置Ａ３０と異なる。
図２９および図３０に示すように、本実施形態にかかる基板１の側面１６は、封止樹脂４で覆われている。側面１６は、基板１の第１方向Ｘの両端面および第２方向Ｙの両端面であり、製造工程において、個片に切断するときの切断線の位置に溝として形成した部分である。半導体装置Ａ４０の製造工程では、溝１５と同様にして、切断線の位置に溝が形成される。当該溝には絶縁層１０２が形成され、封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側の研削により、当該溝に充填された封止樹脂４の一部も、実装面１２から露出する。これにより、当該溝が実装面１２まで貫通し、当該溝に充填された封止樹脂４によって、基板材料１００が区切られる。そして、当該溝の位置で個片に切断することで、当該溝の側面が、封止樹脂４に覆われた側面１６になる。基板１の各側面１６が封止樹脂４に覆われることで、基板１は実装面１２以外が封止樹脂４に覆われる。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、基板１は実装面１２以外が封止樹脂４に覆われるので、リーク電流に対するロバスト性を高めることができる。
なお、本実施形態においては、絶縁膜２４を形成しない場合について説明したが、これに限られない。第１実施形態と同様に、実装面１２に絶縁膜２４を形成してもよい。また、本実施形態においては、側面１６は樹脂層２２で覆われていないが、側面１６も樹脂層２２で覆われていてもよい。また、本実施形態においては、基板１は溝１５も備えているが、溝１５を備えなくてもよい。
〔第５実施形態〕
図３１～図３９に基づき、本発明の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図３１～図３９に基づき、本発明の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図３１は、半導体装置Ａ５０の平面図であり、理解の便宜上、封止樹脂４を透過している。図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ５０は、基板１の主面１１の中央に貫通孔１７が形成され、当該貫通孔１７に半導体素子３１が配置されている点で、半導体装置Ａ１０と異なる。
図３１および図３２に示すように、本実施形態にかかる基板１の中央には、主面１１から実装面１２まで貫通する貫通孔１７が形成されている。本実施形態では、貫通孔１７の平面視の形状は、半導体素子３１の平面視の形状に合わせて、矩形状である。また、貫通孔１７の主面１１側および実装面１２側の開口の各寸法は、半導体素子３１が配置できる寸法である。なお、貫通孔１７の形状および寸法は、半導体素子３１が配置できる限りにおいて限定されない。貫通孔１７は、貫通孔１４と同様に形成されるので、貫通孔１７の内壁１７１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１７１とがなす角度は約５５°である。したがって、貫通孔１７の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。貫通孔１７には、主面配線２０１に接続する貫通孔配線２０３が形成される。半導体素子３１は、貫通孔１７に配置され、接合層３２を介して貫通孔配線２０３に接続している。
次に、図３３～図３９に基づき、半導体装置Ａ５０の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図３３～図３９は、半導体装置Ａ５０の製造工程を説明する断面図である。
まず、基板材料１００を用意し、主面１１０にマスク層８０１を形成する。ここまでは、第１実施形態にかかる半導体装置Ａ１０の製造方法（図５参照）と共通する。
次いで、図３３に示すように、マスク層８０１に対してエッチングによるパターニングを行う。これにより、マスク層８０１に開口が形成される。この時形成される開口には、貫通孔１４を形成するための開口の他に、貫通孔１７を形成するための開口が含まれる。
次いで、図３４に示すように、凹部１４０および凹部１７０を形成する。凹部１７０は、後に貫通孔１７となる部分である。凹部１４０および凹部１７０の形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。次いで、マスク層８０１を除去する。
次いで、図３５に示すように、絶縁層１０２を形成し、樹脂層２２を形成する。絶縁層１０２は、熱酸化により形成される。樹脂層２２は、フォトリソグラフィにより形成される。本実施形態にかかる樹脂層２２は、凹部１４０の内部の他に、凹部１７０の内部も除去される。
次いで、図３６～図３８に示すように、配線部２０を形成する。まず、図３６に示すように、下地層２０ａを形成する。次いで、図３７に示すように、めっき層２０ｂを形成するためのマスク層８０２を形成し、マスク層８０２から露出した下地層２０ａに接するめっき層２０ｂを形成する。このとき、めっき層２０ｂは、薄く均一になるように形成される。次いで、マスク層８０２を除去する。次いで、図３８に示すように、めっき層２０ｃを形成するためのマスク層８０２’を形成し、マスク層８０２’から露出しためっき層２０ｂに接するめっき層２０ｃを形成する。めっき層２０ｃは、柱状体２０２になる部分に形成される。第１実施形態とは異なり、めっき層（２０ｂ、２０ｃ）の形成を２回に分けているのは、貫通孔配線２０３の厚さ（厚さ方向Ｚの寸法）が厚くなりすぎないようにするためである。次いで、マスク層８０２’を除去し、接合層３２を形成して、めっき層２０ｂに覆われていない不要な下地層２０ａを全て除去する。残った下地層２０ａ、めっき層２０ｂおよびめっき層２０ｃは一体となって、配線部２０になる。
次いで、図３９に示すように、主面１１０に半導体素子３１を搭載する。次いで、半導体素子３１を覆う封止樹脂４を形成する。このとき、凹部１７０にも封止樹脂４が充填される。次いで、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削により、実装面１２が形成され、実装面１２から柱状体２０２の露出面２０２ｂが露出する。また、凹部１７０に充填された封止樹脂４の一部も、実装面１２から露出する。また、凹部１７０は、底面部分が研削されることにより貫通して、貫通孔１７になる。次いで、基板材料１００の実装面１２を覆うように、絶縁膜２４を形成する。本実施形態では、実装面１２から露出する貫通孔配線２０３および封止樹脂４も絶縁膜２４で覆われる。次いで、絶縁膜２４の開口部２４１に、柱状体２０２の露出面２０２ｂに接する電極パッド２６を形成する。次いで、基板材料１００および封止樹脂４を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、半導体装置Ａ５０の基板１に対応する範囲ごとの個片に分割する。以上の工程を経ることによって、半導体装置Ａ５０が製造される。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１が貫通孔１７に配置されているので、半導体素子３１が基板１の主面１１上に配置される場合と比較して、半導体装置Ａ５０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。
なお、本実施形態においては、貫通孔１７が基板１を貫通する場合について説明したが、これに限られない。製造工程において、凹部１７０の深さを凹部１４０より浅く形成することで、研削により凹部１４０が貫通孔１４になっても凹部１７０が貫通しないようにして、凹部１７０の底面に基板１が残るようにしてもよい。なお、凹部１７０の深さを凹部１４０より浅く形成するには、例えば２回に分けてエッチングを行えばよい。
〔第６実施形態〕
図４０～図４１に基づき、本発明の第６実施形態にかかる半導体装置Ａ６０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４０～図４１に基づき、本発明の第６実施形態にかかる半導体装置Ａ６０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４０は、半導体装置Ａ６０の平面図であり、理解の便宜上、封止樹脂４を透過している。図４１は、図４０のＸＬＩ－ＸＬＩ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ６０は、基板１の主面１１に４つの貫通孔１８が形成され、各貫通孔１８にそれぞれ接合層３２が形成されて、半導体素子３１の各電極バンプ３１１がそれぞれ接合層３２に接続されている。半導体装置Ａ６０は、第５実施形態にかかる半導体装置Ａ５０のように１つの貫通孔１７が形成されて当該貫通孔１７に半導体素子３１全体が配置される代わりに、４つの貫通孔１８が形成されて、各貫通孔１８に接合層３２および電極バンプ３１１が配置されている。
図４０および図４１に示すように、本実施形態にかかる基板１には、主面１１から実装面１２まで貫通する４つの貫通孔１８が形成されている。本実施形態では、半導体素子３１の４つの電極バンプ３１１の配置に合わせて、矩形状の貫通孔１８が４つ形成されている。貫通孔１８の数、配置、形状および寸法は、半導体素子３１の電極バンプ３１１の数、配置、形状および寸法に応じて、適宜設計される。各貫通孔１８は、第５実施形態にかかる貫通孔１７と同様にして形成されるので、各貫通孔１８の内壁１８１は厚さ方向Ｚに対して傾斜しており、実装面１２と内壁１８１とがなす角度は約５５°である。したがって、各貫通孔１８の、実装面１２に平行な断面の各寸法は、実装面１２に向かうほど小さくなる。各貫通孔１８には、主面配線２０１に接続する貫通孔配線２０３が形成される。半導体素子３１は、各電極バンプ３１１がそれぞれ貫通孔１８に位置するように配置され、接合層３２を介して貫通孔配線２０３に接続している。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、接合層３２および電極バンプ３１１が各貫通孔１８に位置するので、半導体素子３１が基板１の主面１１上に配置される場合と比較して、半導体装置Ａ６０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。また、各貫通孔１８の間には基板１が残るので、第５実施形態のように１つの貫通孔１７に半導体素子３１全体が配置される場合と比較して、半導体装置Ａ６０の強度を強くすることができる。
なお、本実施形態においては、貫通孔１８が基板１を貫通する場合について説明したが、貫通しないように形成して、基板１が残るようにしてもよい。
〔第７実施形態〕
図４２に基づき、本発明の第７実施形態にかかる半導体装置Ａ７０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４２に基づき、本発明の第７実施形態にかかる半導体装置Ａ７０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４２は、半導体装置Ａ７０の断面図であり、第１実施形態における図３に対応する図である。
本実施形態にかかる半導体装置Ａ７０は、半導体素子３１の素子主面３１２が封止樹脂４の上面から露出している点で、半導体装置Ａ１０と異なる。
図４２に示すように、本実施形態にかかる半導体素子３１の素子主面３１２は、封止樹脂４の上面から露出している。本実施形態にかかる製造工程では、封止樹脂４を形成する工程（第１実施形態の図１８に示す工程に相当する）において、半導体素子３１の上面を覆わないように、封止樹脂４を形成する。あるいは、第１実施形態と同様に封止樹脂４を形成し（図１８参照）、その後、基板材料１００の裏面１２０とは反対側（封止樹脂４の上面側）を、たとえば機械研削により研削して、封止樹脂４の上面から半導体素子３１の素子主面３１２を露出させてもよい。また、この場合、半導体素子３１の素子主面３１２の封止樹脂の一部が研削されてもよい。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１の素子主面３１２も封止樹脂４で覆う場合と比較して、半導体装置Ａ７０の厚さ（厚さ方向Ｚの寸法）を薄くすることができる。したがって、半導体装置の薄型化に寄与する。
〔第８実施形態〕
図４３に基づき、本発明の第８実施形態にかかる半導体装置Ａ８０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４３に基づき、本発明の第８実施形態にかかる半導体装置Ａ８０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４３は、半導体装置Ａ８０の断面図であり、第１実施形態における図３に対応する図である。
本実施形態にかかる半導体装置Ａ８０は、半導体素子３１がいわゆるワイヤボンディング型の素子である点で、半導体装置Ａ１０と異なる。半導体素子３１は、基板１の主面１１に搭載され、半導体素子３１の素子主面３１２に形成された各電極は、ワイヤ３３によって主面配線２０１に導通している。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体素子３１と基板１との間に主面配線２０１、接合層３２および電極バンプ３１１が介在しないので、厚さ方向Ｚにおいて、半導体素子３１を基板１に近い位置に（半導体装置Ａ８０の実装面に近づけて）配置することができる。
〔第９実施形態〕
図４４～図４５に基づき、本発明の第９実施形態にかかる半導体装置Ａ９０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４４～図４５に基づき、本発明の第９実施形態にかかる半導体装置Ａ９０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４４は、半導体装置Ａ９０の平面図であり、理解の便宜上、封止樹脂４を透過して、破線で示している。図４５は、図４４のＸＬＶ－ＸＬＶ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ９０は、基板１の主面１１に、インダクタおよびコンデンサをさらに搭載したものである。また、半導体装置Ａ９０は、第４実施形態のように、基板１の側面１６が封止樹脂４で覆われている。
図４４および図４５に示すように、本実施形態にかかる基板１の主面１１には、半導体素子３１、インダクタ３１ａ、および２つのコンデンサ３１ｂが搭載されている。また、配線部２０は、柱状部２０４を含んでいる。
柱状部２０４は、主面配線２０１から厚さ方向Ｚに沿って起立して形成されている。柱状部２０４は、直方体状であり、Ｃｕから構成されている。本実施形態では、半導体素子３１の上方（基板１とは反対側）にインダクタ３１ａを配置するために、２つの柱状部２０４が、それぞれ半導体素子３１から離間して、半導体素子３１を第１方向Ｘに挟むようにして形成されている。柱状部２０４は、製造工程において、めっき層２０ｂを形成する工程（図１４参照）の後の工程で形成される。具体的には、柱状部２０４を形成するためのマスク層をフォトリソグラフィにより形成し、下地層２０ａおよびめっき層２０ｂを導電経路とした電解めっきによって、マスク層の開口部を埋めるようにして、めっき層２０ｂに接する柱状部２０４を形成する。柱状部２０４の上面（基板１とは反対側を向く面）には、接合層３２が形成されている。
インダクタ３１ａは、図４５に示すように、半導体素子３１の上方で、２つの柱状部２０４の上面にまたがって配置されている。本実施形態にかかるインダクタ３１ａは、フリップチップ型のチョークコイルである。図４５に示すインダクタ３１ａの下端には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＡｌから構成される。電極バンプ３１１は、柱状部２０４の上面に形成された接合層３２に接している。インダクタ３１ａは、半導体素子３１を搭載する工程（図１７参照）において、半導体素子３１を搭載した後、半導体素子３１と同様にして搭載される。
２つのコンデンサ３１ｂは、図４４に示すように、半導体素子３１の第１方向Ｘ側（図４４において左側）に、第２方向Ｙに並ぶように配置されている。本実施形態にかかるコンデンサ３１ｂは、フリップチップ型の素子である。図４５に示すコンデンサ３１ｂの下端には、電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＡｌから構成される。電極バンプ３１１は、主面配線２０１に形成された接合層３２に接している。コンデンサ３１ｂは、半導体素子３１を搭載する工程（図１７参照）において、半導体素子３１と同様にして搭載される。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、インダクタ３１ａおよびコンデンサ３１ｂも搭載されているので、半導体装置Ａ９０を実装した回路基板に、半導体素子３１に接続するためのインダクタおよびコンデンサを別途実装する必要がない。
〔第１０実施形態〕
図４６～図５５に基づき、本発明の第１０実施形態にかかる半導体装置Ａ１００について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４６～図５５に基づき、本発明の第１０実施形態にかかる半導体装置Ａ１００について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図４６は、半導体装置Ａ１００の底面図であり、第１実施形態における図２に対応する図である。図４６においては、理解の便宜上、絶縁膜２４および電極パッド２６を透過している。図４７は、半導体装置Ａ１００の要部拡大断面図であり、第１実施形態における図４に対応する図である。
本実施形態にかかる半導体装置Ａ１００は、柱状体２０２が分割部１９によって露出面２０２ｂ側で分割されている点で、半導体装置Ａ１０と異なる。本実施形態では、貫通孔１４の内壁１４１は厚さ方向Ｚに対して傾斜していない。また、本実施形態では、半導体装置Ａ１００は、樹脂層２２を備えていない。
分割部１９は、貫通孔１４の内部で、柱状体２０２の露出面２０２ｂ側の部分を複数の部分に分割する。図４７に示すように、分割部１９は、基材１９１および絶縁層１９２を備えている。基材１９１は、基板１の基材１０１と同じ材質であり、たとえばＳｉを主成分としている。絶縁層１９２は、基材１９１上に形成されており、基材１９１のうち基板１の実装面１２とは反対側から臨む部分を覆っている。本実施形態では、絶縁層１９２は、ＳｉＯ2からなり、基材１９１を熱酸化することによって形成されている。なお、分割部１９は、絶縁層１９２を備えなくてもよい。
図４７に示すように、分割部１９の厚さ方向Ｚの寸法は、基板１の厚さ方向Ｚの寸法と同じである。分割部１９は、主面１９ａおよび裏面１９ｂを有する。主面１９ａおよび裏面１９ｂは、厚さ方向Ｚにおいて互いに反対側を向く面である。主面１９ａは、図４７の上方を向く面であり、基板１の主面１１と面一である。裏面１９ｂは、図４７の下方を向く面であり、基板１の実装面１２と面一である。また、裏面１９ｂは、柱状体２０２の露出面２０２ｂと面一であり、柱状体２０２から露出している。一方、主面１９ａは、柱状体２０２から露出してない。
また、図４６に示すように、分割部１９は、平面視において格子形状であり、外周隔壁部１９ｃ、第１内部隔壁部１９ｄ、および第２内部隔壁部１９ｅを備えている。外周隔壁部１９ｃは、平面視矩形枠状である。柱状体２０２の露出面２０２ｂ側の部分は、外周隔壁部１９ｃの内側の部分と外側の部分とに分割されている。第１内部隔壁部１９ｄは、外周隔壁部１９ｃの内側で第１方向Ｘに延びる隔壁であり、第１方向Ｘの両端部が外周隔壁部１９ｃの内面まで延びている。第２内部隔壁部１９ｅは、外周隔壁部１９ｃの内側で第２方向Ｙに延びる隔壁であり、第２方向Ｙの両端部が外周隔壁部１９ｃの内面まで延びている。これにより、外周隔壁部１９ｃの内側の柱状体２０２の露出面２０２ｂ側の部分は、４個に分割されている。つまり、柱状体２０２の露出面２０２ｂ側の部分は、全部で５個に分割されている。分割部１９の裏面１９ｂは柱状体２０２の露出面２０２ｂと面一なので、柱状体２０２の露出面２０２ｂは５個の領域に分割されている。なお、分割部１９の平面視における形状は限定されない。
柱状体２０２は、露出面２０２ｂとは反対側を向く主面２０２ｃを備えている。本実施形態では、主面２０２ｃには、露出面２０２ｂ側に凹む複数の凹部２０２ｄが形成されている。各凹部２０２ｄは、平面視において、分割部１９によって分割された部分に重なる位置に形成される。各凹部２０２ｄの平面視における面積は比較的小さいので、各凹部２０２ｄの深さ（厚さ方向Ｚの寸法）は、比較的小さい。一方、分割部１９が形成されていない場合は、主面２０２ｃには１つの凹部のみが形成され、この場合の凹部の面積は比較的大きいので、その深さも比較的大きくなる（図４参照）。
次に、図４８～図５３に基づき、半導体装置Ａ１００の製造方法の一例について説明する。なお、第１実施形態にかかる半導体装置Ａ１０の製造方法と共通する部分は説明を省略する。図４８、図５０～５３は、半導体装置Ａ１００の製造工程を説明する断面図である。図４９は、半導体装置Ａ１００の製造工程を説明する平面図である。
まず、図４８および図４９に示すように、用意した基板材料１００の主面１１０をたとえば熱酸化させることによりＳｉＯ2からなるマスク層８０１を形成して、エッチングによるパターニングを行う。このとき、貫通孔１４を形成するための開口部８０１ａの内部に、平面視格子状にマスク層８０１を残す。マスク層８０１の図４９に示す残存部分８０１ｃ，８０１ｄ，８０１ｅに覆われた部分が、それぞれ残存して、外周隔壁部１９ｃ、第１内部隔壁部１９ｄ、および第２内部隔壁部１９ｅとなる。
次いで、図５０に示すように、凹部１４０を形成する。凹部１４０の形成は、たとえばボッシュプロセスによるドライエッチングによって行う。このとき、凹部１４０の内部には、基板材料１００の平面視格子状の部分（以下では、「残存部分１５０」とする）が残される。この残存部分１５０の一部が分割部１９になる。
次いで、図５１に示すように、マスク層８０１を除去し、たとえばＳｉＯ2からなる絶縁層１０２を形成する。このとき、凹部１４０の内部の残存部分１５０には絶縁層１９２が形成される。次いで、図５２に示すように、配線部２０および接合層３２を形成する。本実施形態では、絶縁層１０２と配線部２０との間に、樹脂層２２を形成しない。配線部２０および接合層３２の形成工程は、第１実施形態の場合（図１２～図１６参照）と同様である。めっき層２０ｂの形成工程では、残存部分１５０によって、凹部１４０が複数の部分に分割されているので、分割された各部分にめっき層２０ｂが形成される。分割された各部分にめっき層２０ｂが形成された後は、残存部分１５０を跨ぐように、さらにめっき層２０ｂが形成され、分割された部分に形成されためっき層２０ｂは接続される。
続く半導体素子３１の搭載工程、および、封止樹脂４の形成工程も、第１実施形態の場合（図１７～図１８参照）と同様である。次いで、図５３に示すように、基板材料１００の裏面１２０側を、たとえば機械研削により研削する。研削工程も第１実施形態と同様である。研削工程では、図５３に示すように、研削により、柱状体２０２の露出面２０２ｂが形成され、露出面２０２ｂと面一な分割部１９の裏面１９ｂが形成される。続く絶縁膜２４の形成工程、電極パッド２６の形成工程、および切断工程も、第１実施形態の場合（図２０～図２１参照）と同様である。
本実施形態によると、製造工程におけるめっき層２０ｂの形成工程では、残存部分１５０によって凹部１４０が複数の部分に分割されているので、分割された各部分にめっき層２０ｂが形成される。そして、分割された各部分にめっき層２０ｂが形成された後に、残存部分１５０を跨ぐように、さらにめっき層２０ｂが形成される。これにより、残存部分１５０がない場合と比較して、凹部１４０へのめっき層２０ｂの形成が容易になる。また、柱状体２０２の主面２０２ｃは、分割部１９が形成されていない場合と比較すると、平坦な面になる。したがって、柱状体２０２の形成時のめっき量を削減することができ、基板１の主面１１に形成される配線部２０の厚さを薄くすることができる。
なお、本実施形態においては、貫通孔１４の内壁１４１が厚さ方向Ｚに対して傾斜しておらず、樹脂層２２が設けられない場合について説明したが、これに限られない。本実施形態においても、貫通孔１４の内壁１４１が厚さ方向Ｚに対して傾斜する場合には、第１実施形態と同様に、樹脂層２２が形成されてもよい。
なお、分割部１９の平面視における形状は、上述したものに限定されず、適宜、設計すればよい。例えば図５４に示す変形例の要部拡大底面図のように、柱状体２０２の平面視形状が円形状であって、分割部１９が、平面視において円形の環形状の隔壁部１９ｆを複数（図５４では２個）、中心を一致させるように配置したものであってもよい。また、例えば図５５に示す変形例の要部拡大底面図のように、柱状体２０２の平面視形状が六角形状であって、分割部１９が、平面視において隔壁をハニカム構造に形成したものであってもよい。なお、図５４および図５５においては、理解の便宜上、絶縁膜２４および電極パッド２６を透過している。
なお、本実施形態では、基板１および分割部１９が、同じ基板材料１００を加工することで、それぞれ形成される場合について説明したが、これに限定されない。分割部１９は、基板材料１００とは異なる部材で形成されてもよい。
本発明にかかる半導体装置およびその製造方法は、先述した実施形態に限定されるものではない。本発明にかかる半導体装置およびその製造方法の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０～Ａ１００：半導体装置
１：基板
１０１：基材
１０２：絶縁層
１１：主面
１２：実装面
１４：貫通孔
１４１：内壁
１５：溝
１６：側面
１７，１８：貫通孔
１７１，１８１：内壁
１９：分割部
１９１：基材
１９２：絶縁層
１９ａ：主面
１９ｂ：裏面
１９ｃ：外周隔壁部
１９ｄ：第１内部隔壁部
１９ｅ：第２内部隔壁部
１９ｆ：隔壁部
２０：配線部
２０１：主面配線
２０２：柱状体
２０２ａ：側面
２０２ｂ：露出面
２０２ｃ：主面
２０２ｄ：凹部
２０３：貫通孔配線
２０４：柱状部
２２：樹脂層
２２ａ：外面
２２１：樹脂層貫通部
２２１ａ：直交面
２２１ｂ：露出面
２２２：樹脂層主面部
２４：絶縁膜
２６：電極パッド
２６１：Ｎｉ層
２６２：Ｐｄ層
２６３：Ａｕ層
３１：半導体素子
３１１：電極バンプ
３１２：素子主面
３１３：素子裏面
３１ａ：インダクタ
３１ｂ：コンデンサ
３２：接合層
３３：ワイヤ
４：封止樹脂
１００：基板材料
１１０：主面
１２０：裏面
１４０：凹部
１５０：残存部分
１７０：凹部
２０ａ：下地層
２０ｂ，２０ｃ：めっき層
２２０：樹脂層
２４１：開口部
８０１，８０２，８０２’，８０３：マスク層
８０１ａ，８０３ａ：開口部
８０１ｃ，８０１ｄ，８０１ｅ：残存部分
８１１：フォトマスク
８１１ａ：透光部分
１：基板
１０１：基材
１０２：絶縁層
１１：主面
１２：実装面
１４：貫通孔
１４１：内壁
１５：溝
１６：側面
１７，１８：貫通孔
１７１，１８１：内壁
１９：分割部
１９１：基材
１９２：絶縁層
１９ａ：主面
１９ｂ：裏面
１９ｃ：外周隔壁部
１９ｄ：第１内部隔壁部
１９ｅ：第２内部隔壁部
１９ｆ：隔壁部
２０：配線部
２０１：主面配線
２０２：柱状体
２０２ａ：側面
２０２ｂ：露出面
２０２ｃ：主面
２０２ｄ：凹部
２０３：貫通孔配線
２０４：柱状部
２２：樹脂層
２２ａ：外面
２２１：樹脂層貫通部
２２１ａ：直交面
２２１ｂ：露出面
２２２：樹脂層主面部
２４：絶縁膜
２６：電極パッド
２６１：Ｎｉ層
２６２：Ｐｄ層
２６３：Ａｕ層
３１：半導体素子
３１１：電極バンプ
３１２：素子主面
３１３：素子裏面
３１ａ：インダクタ
３１ｂ：コンデンサ
３２：接合層
３３：ワイヤ
４：封止樹脂
１００：基板材料
１１０：主面
１２０：裏面
１４０：凹部
１５０：残存部分
１７０：凹部
２０ａ：下地層
２０ｂ，２０ｃ：めっき層
２２０：樹脂層
２４１：開口部
８０１，８０２，８０２’，８０３：マスク層
８０１ａ，８０３ａ：開口部
８０１ｃ，８０１ｄ，８０１ｅ：残存部分
８１１：フォトマスク
８１１ａ：透光部分
Claims (20)
- 厚さ方向において互いに反対側を向く主面および実装面と、厚さ方向に貫通する貫通孔とを有する基板と、
前記主面に搭載された半導体素子と、
前記主面に形成され、前記半導体素子に導通する主面配線と、
前記貫通孔の内部に形成され、前記主面配線に導通する柱状体と、
前記実装面側に形成され、前記柱状体に導通する電極部と、
前記半導体素子を覆う封止樹脂と、
前記柱状体と前記貫通孔の内壁との間に介在する樹脂層貫通部と、を備え、
前記貫通孔の、前記実装面に平行な断面の面積は、前記実装面側ほど小さくなり、
前記樹脂層貫通部は前記柱状体に接し、かつ、前記実装面に平行な前記柱状体の断面の面積が前記厚さ方向における一端から他端にかけて一定となるように形成されている、半導体装置。 - 前記樹脂層貫通部は、ポリイミド樹脂から構成される、
請求項１に記載の半導体装置。 - 前記基板は、単結晶の真性半導体材料を主成分とし、
前記主面は結晶方位が（１００）の面である、
請求項１または２に記載の半導体装置。 - 前記半導体素子は、ホール素子である、
請求項１ないし３のいずれかに記載の半導体装置。 - 前記主面配線は、互いに積層された下地層およびめっき層から構成され、
前記めっき層は、前記下地層より厚い、
請求項１ないし４のいずれかに記載の半導体装置。 - 前記下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、
前記めっき層は、Ｃｕから構成される、
請求項５に記載の半導体装置。 - 前記基板は、前記主面と前記実装面とに接続する側面を備えており、
前記側面は、前記封止樹脂で覆われている、
請求項１ないし６のいずれかに記載の半導体装置。 - 前記半導体素子は、前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、
前記基板は、前記各電極バンプにそれぞれ導通する前記各主面配線が形成される領域ごとに、前記封止樹脂で区切られている、
請求項１ないし７のいずれかに記載の半導体装置。 - 前記基板の前記主面には、凹部が形成されており、
前記半導体素子は、前記凹部に配置されている、
請求項１ないし７のいずれかに記載の半導体装置。 - 前記基板の前記主面には、複数の凹部が形成されており、
前記半導体素子は、
前記基板側を向く素子裏面と、前記素子裏面に形成された複数の電極バンプとを備えており、
前記電極バンプがそれぞれ前記凹部のいずれかに位置するようにして、配置されている、
請求項１ないし７のいずれかに記載の半導体装置。 - 前記凹部は、前記実装面まで貫通している、
請求項９または１０に記載の半導体装置。 - 前記半導体素子は、前記基板とは反対側を向く素子主面を備えており、
前記素子主面は、前記封止樹脂から露出している、
請求項１ないし１１のいずれかに記載の半導体装置。 - 前記主面配線から起立して形成され、前記主面配線に導通する柱状部と、
前記柱状部の先端側に配置され、前記柱状部に導通するインダクタと、
をさらに備えている、
請求項１ないし１２のいずれかに記載の半導体装置。 - 前記基板は、基材と、前記基材のうち前記実装面とは反対側から臨む部分を覆っている絶縁層とを備えている、
請求項１ないし１３のいずれかに記載の半導体装置。 - 前記柱状体の内部に配置され、前記柱状体の前記実装面側の部分を複数の部分に分割する分割部をさらに備えている、
請求項１に記載の半導体装置。 - 前記分割部は、前記基板と同じ材料からなる、
請求項１５に記載の半導体装置。 - 厚さ方向において互いに反対側を向く主面および裏面を有する基板材料の主面に凹部を形成する工程と、
前記凹部の内側に位置し、かつ、前記裏面に直交する直交面を有する樹脂層貫通部を含む樹脂層を形成する工程と、
前記直交面に囲まれた部分に充填される柱状体を含む配線部を形成する工程と、
前記配線部に導通する半導体素子を搭載する工程と、
前記半導体素子を覆う封止樹脂を形成する工程と、
前記裏面側に位置する前記基板材料の一部を除去し、前記基板材料から前記柱状体の一部を露出させる工程と、を備え、
前記凹部の、前記裏面に平行な断面の面積は、前記裏面側ほど小さくなり、
前記樹脂層貫通部は前記柱状体に接し、かつ、前記裏面に平行な前記柱状体の断面の面積が前記厚さ方向における一端から他端にかけて一定となるように形成されている、半導体装置の製造方法。 - 前記樹脂層を形成する工程は、
前記基板材料の前記主面側の全面に、前記樹脂層となる感光性樹脂材料を塗布する工程と、
露光および現像により、前記直交面に囲まれた部分を除去する工程と、を含む、
請求項１７に記載の半導体装置の製造方法。 - 前記配線部を形成する工程は、
スパッタリング法により、前記基板材料の前記主面側に下地層を形成する工程と、
めっき層を形成するためのマスク層を、フォトリソグラフィにより、前記下地層に対して形成する工程と、
電解めっきにより前記下地層に接する前記めっき層を形成する工程と、を含む、
請求項１７または１８に記載の半導体装置の製造方法。 - 前記柱状体の一部を露出させる工程の後に、
前記主面とは反対側を向く実装面を覆い、かつ、前記柱状体の露出面を囲む開口部を有する絶縁膜を、フォトリソグラフィにより形成する工程と、
前記開口部に、前記柱状体の前記露出面に接する電極パッドを無電解めっきにより形成する工程と、をさらに備える、
請求項１７ないし１９のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/208,544 US10651374B2 (en) | 2017-12-04 | 2018-12-03 | Semiconductor device, and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017232536 | 2017-12-04 | ||
| JP2017232536 | 2017-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019102813A JP2019102813A (ja) | 2019-06-24 |
| JP7230462B2 true JP7230462B2 (ja) | 2023-03-01 |
Family
ID=66977153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018223569A Active JP7230462B2 (ja) | 2017-12-04 | 2018-11-29 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10651374B2 (ja) |
| JP (1) | JP7230462B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7421877B2 (ja) * | 2019-06-27 | 2024-01-25 | ローム株式会社 | 半導体装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329810A (ja) | 2001-04-26 | 2002-11-15 | Shinko Electric Ind Co Ltd | 半導体パッケージ集合体およびその製造方法 |
| JP2003328180A (ja) | 2002-05-17 | 2003-11-19 | Denso Corp | 有底孔のめっき充填方法 |
| JP2006237524A (ja) | 2005-02-28 | 2006-09-07 | Oki Electric Ind Co Ltd | 貫通電極およびその製造方法、並びにその貫通電極を有するパッケージ基台および半導体チップ |
| WO2006112039A1 (ja) | 2005-04-01 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 表面実装型光半導体装置およびその製造方法 |
| JP2007067215A (ja) | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および回路装置 |
| JP2007103614A (ja) | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009164221A (ja) | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
| JP2012248703A (ja) | 2011-05-27 | 2012-12-13 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| US20160111380A1 (en) | 2014-10-21 | 2016-04-21 | Georgia Tech Research Corporation | New structure of microelectronic packages with edge protection by coating |
| JP2017212416A (ja) | 2016-05-27 | 2017-11-30 | 住友ベークライト株式会社 | 電子装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6813314B2 (ja) * | 2016-09-15 | 2021-01-13 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-11-29 JP JP2018223569A patent/JP7230462B2/ja active Active
- 2018-12-03 US US16/208,544 patent/US10651374B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329810A (ja) | 2001-04-26 | 2002-11-15 | Shinko Electric Ind Co Ltd | 半導体パッケージ集合体およびその製造方法 |
| JP2003328180A (ja) | 2002-05-17 | 2003-11-19 | Denso Corp | 有底孔のめっき充填方法 |
| JP2006237524A (ja) | 2005-02-28 | 2006-09-07 | Oki Electric Ind Co Ltd | 貫通電極およびその製造方法、並びにその貫通電極を有するパッケージ基台および半導体チップ |
| WO2006112039A1 (ja) | 2005-04-01 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 表面実装型光半導体装置およびその製造方法 |
| JP2007067215A (ja) | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および回路装置 |
| JP2007103614A (ja) | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009164221A (ja) | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
| JP2012248703A (ja) | 2011-05-27 | 2012-12-13 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| US20160111380A1 (en) | 2014-10-21 | 2016-04-21 | Georgia Tech Research Corporation | New structure of microelectronic packages with edge protection by coating |
| JP2017212416A (ja) | 2016-05-27 | 2017-11-30 | 住友ベークライト株式会社 | 電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190214555A1 (en) | 2019-07-11 |
| JP2019102813A (ja) | 2019-06-24 |
| US10651374B2 (en) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| US20010028105A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US11315848B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6894754B2 (ja) | 半導体装置 | |
| KR101139650B1 (ko) | 배선 기판, 그 제조 방법, 및 반도체 장치 | |
| US10985083B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101349725B1 (ko) | 배선 기판 및 그 제조 방법과, 반도체 장치 | |
| JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| US10276463B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP7421622B2 (ja) | 半導体装置 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP2007027482A (ja) | 半導体装置及びその製造方法 | |
| JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
| JP7252386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
| TW202131472A (zh) | 半導體裝置以及其製造方法 | |
| JP2014236197A (ja) | 半導体装置 | |
| JP5226640B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017037960A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7230462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |