JP6557953B2 - 構造体及びその製造方法 - Google Patents

構造体及びその製造方法 Download PDF

Info

Publication number
JP6557953B2
JP6557953B2 JP2014183400A JP2014183400A JP6557953B2 JP 6557953 B2 JP6557953 B2 JP 6557953B2 JP 2014183400 A JP2014183400 A JP 2014183400A JP 2014183400 A JP2014183400 A JP 2014183400A JP 6557953 B2 JP6557953 B2 JP 6557953B2
Authority
JP
Japan
Prior art keywords
electrode
hole
substrate
structure according
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014183400A
Other languages
English (en)
Other versions
JP2016058535A (ja
Inventor
浅野 雅朗
雅朗 浅野
宏 馬渡
宏 馬渡
崇史 岡村
崇史 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014183400A priority Critical patent/JP6557953B2/ja
Priority to PCT/JP2015/074853 priority patent/WO2016039223A1/ja
Priority to CN201580046181.4A priority patent/CN106664795B/zh
Publication of JP2016058535A publication Critical patent/JP2016058535A/ja
Priority to US15/452,828 priority patent/US9769927B2/en
Priority to US15/677,171 priority patent/US9924596B2/en
Application granted granted Critical
Publication of JP6557953B2 publication Critical patent/JP6557953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27Structural arrangements therefor
    • H10P74/273Interconnections for measuring or testing, e.g. probe pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof
    • H10W70/666Organic materials or pastes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/692Ceramics or glasses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/655Fan-out layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/823Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は構造体及びその製造方法に関し、特に、基板の表面と裏面を貫通するスルーホールを設け、このスルーホール内に導電材料を充填して形成された導電材充填スルーホール基板及びその製造方法に関する。
近年、電子機器の高密度化、小型化が進み、LSIチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの2次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、LSIチップを分けて3次元に積層する必要がある。また、LSIチップを積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。
そこで、上記要求に応えるため、LSIチップ間のインターポーザとして基板の表面と裏面を導通する導通部(スルーホール)を備える貫通電極基板が提案されている。このような貫通電極基板は、貫通孔内部に電解メッキ等によって導電材料(Cu等)を充填することで貫通電極が形成されている。
しかしながら、従来の貫通電極基板では、製造工程のアニール工程における配線層の吹き飛び現象や、貫通孔内で絶縁層等に浮きやクラックが発生する現象が確認されている。これらの現象が生じる原因は、熱処理時に導電材料に含まれるガス成分や水分が膨張することにある。
上述のような貫通電極基板のアニール工程で発生する配線層の吹き飛び現象や絶縁層のクラック現象等を抑制するため、例えば、特許文献1や特許文献2に記載の構造が提案されている。特許文献1に記載された多層配線基板では、導電材料が充填されたビアホール導体の直上に設けられたビアアイランドに、上下に貫通するように形成した開口部を設けて、熱処理時に導電材料に含まれるガス成分や水分が排出されて膨張することを抑制している。また、特許文献2に記載されたプリント基板では、貫通孔内に充填した樹脂の封止部材の表面を覆う導電膜に外部雰囲気と連通する孔を設けて、リフロー時の加熱により封止部材から放出されるガスを外部雰囲気に放出させている。
特開2002−26520号公報 特開2000−252599号公報
しかし、特許文献1においてはビアホール導体の直上に設けられたビアアイランドに上下に貫通する開口部をさらに設ける必要があるため、製造工程が複雑になり、微細加工が難しい。同様に、特許文献2においては貫通孔内に充填された樹脂の封止部材の表面を覆う導電膜に外部雰囲気と連通する孔をさらに設ける必要があるため、製造工程が複雑になり、微細加工が難しい。
また、特許文献1や特許文献2に記載の方法による導電材料に含まれるガス成分や水分の外部放出量に限界があるため、貫通電極基板のアニール工程で発生する配線層の吹き飛び現象や絶縁層のクラック現象等をより効果的に解消することのできる方法が求められている。
本発明は、上記実情に鑑み、製造工程を複雑化することなく、熱処理時に導電材料から発生するガス成分や水分をより効果的に外部に排出することのできる導電材充填スルーホール基板等の構造体を提供することを目的とする。
本発明の一実施形態に係る構造体は、第1面及び前記第1面に対向する第2面を備える絶縁性の基板と、前記基板の前記第1面及び前記第2面を貫通する貫通孔と、前記貫通孔内に配置されて前記基板の前記第1面及び前記第2面を導通し、前記第2面から前記貫通孔外に露出する突出部を有し、導電材料を含む貫通電極とを備え、前記貫通孔は、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を有する。
また、別の好ましい態様において、前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を備えてもよい。
また、別の好ましい態様において、前記貫通孔の側壁に配置され、導電材料を含む下地導電層を備え、前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成されてもよい。
また、前記気体放出部は、絶縁材料を含むものでもよい。
また、前記気体放出部は、絶縁性樹脂を含むものでもよい。
また、前記気体放出部は、ポリイミド樹脂を含むものでもよい。
また、別の好ましい態様において、本発明の一実施形態に係る構造体は、前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を備えてもよい。
本発明の一実施形態に係る構造体の製造方法は、第1面及び前記第1面に対向する第2面を備える絶縁性の基板の前記第1面に一方が開口する孔を形成し、前記孔内に配置されて前記第1面及び前記第2面を導通する導電材料を含む貫通電極を形成し、前記第2面側から薄化し、前記第2面から前記貫通電極を露出させ、前記薄化することは、前記孔に、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を形成することを含む。
また、別の好ましい態様において、前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を形成してもよい。
また、別の好ましい態様において、前記孔の内壁及び前記第1面上を覆い、導電材料を含む下地導電層を形成し、前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成してもよい。
また、前記気体放出部は、絶縁材料を含んでもよい。
また、前記気体放出部は、ポリイミド樹脂を含んでもよい。
また、別の好ましい態様において、本発明の一実施形態に係る構造体の製造方法は、前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を形成してもよい。
本発明によると、製造工程を複雑化することなく、熱処理時に導電材料から発生するガス成分や水分を効果的に外部に排出することのできる信頼性の高い導電材充填スルーホール基板等の構造体を提供することができる。
図1(a)及び図1(b)は本発明の第1実施形態に係る導電材充填スルーホール基板の上面図及び断面図である。 本発明の第1実施形態に係る導電材充填スルーホール基板のSEM写真である。 図3(a)から図3(d)は本発明の第1実施形態に係る導電材充填スルーホール基板の製造方法を示す工程図である。 図4(a)から図4(d)は本発明の第1実施形態に係る導電材充填スルーホール基板の製造方法を示す工程図である。 第1実施形態に係る導電材充填スルーホール基板をインターポーザとして用いた電子回路基板の構成を示す図である。 図6(a)及び図6(b)は本発明の第3実施形態に係るプローブカードの上面図及び断面図である。 図7(a)及び図7(b)は本発明の第3実施形態に係るプローブカードの製造方法を示す工程図である。
<第1実施形態>
以下、本発明の第1実施形態に係る構造体について、図面を参照しながら詳細に説明する。当該構造体は、典型的にはスルーホール基板に導電材料が充填された導電材充填スルーホール基板であり、より具体的にはインターポーザ等の貫通電極基板、半導体チップの検査に用いられるプローブカード等に適用されるものである。以下、本発明の実施形態に係る構造体について、導電材充填スルーホール基板を例として説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
[構造体の構造]
図1(a)及び図1(b)は本発明の第1実施形態に係る構造体である導電材充填スルーホール基板の上面図及び断面図である。
図1(a)及び図1(b)を参照すると、本発明の第1実施形態に係る導電材充填スルーホール基板10(図4(c)参照)は、第1面11a及び第2面11bを備える絶縁性の基板(一例としてガラス基板11)と、第1面11a及び第2面11bを貫通する貫通孔13aと、貫通孔13aの側壁に配置され、任意に設けられる導電材料を含む下地導電層15と、下地導電層15が配置された貫通孔13a内に配置され、第2面11bから貫通孔13a外に露出する突出部17aを有し、導電材料であって、一例として金属材料を含む貫通電極17とを備える。絶縁性の基板は、少なくとも表面が絶縁性であればどのような基板であってもよい。説明の便宜のため、以後は絶縁性の基板の一例であるガラス基板11について説明する。
図2は、本発明の第1実施形態に係る導電材充填スルーホール基板の第2面側の斜め上方からみたSEM写真である。図2に示すように、導電材充填スルーホール基板10の第2面11b側では、第2面11bから貫通電極17の突出部17aが突出しており、貫通電極17は第2面11bに形成された窪み部25の中に配置される。
図2に示すように、窪み部25は、第2面11bに近づくにつれて開口面積が徐々に大きくなる略円錐形状であってもよい。
本発明に係る構造体は、このように貫通電極17の突出部17aの周辺に窪み部25を有し、窪み部25が貫通電極17との間に間隙を形成することから、この間隙によって、熱処理時に導電材料から発生するガス成分や水分を効果的に外部に放出することができる。このガス放出効果の詳細については後述する。
さらに、貫通電極の突出部17aとその周辺の窪み部25を有することによって、当該貫通電極17の上に他の部材を形成する場合、他の部材が構造的に安定し、横ずれや脱離を防止することができる。
[構造体の製造方法]
以下、図3(a)から図4(d)を参照して本発明の第1実施形態に係る構造体である導電材充填スルーホール基板10の製造方法について説明する。図3(a)から図4(d)は本発明の第1実施形態に係る導電材充填スルーホール基板の製造方法を示す工程図である。
まず、ガラス基板11の第1面11aに微細な孔13を複数形成する(図3(a))。ガラス基板11に孔13を形成するための具体的な方法としては、例えば以下の方法が用いられる。第1に、波長λのレーザパルスをレンズで集光してガラスに照射することによって、ガラスのうちレーザパルスが照射された部分に変質部を形成する(第1工程)。第2に、ガラスに対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液を用いて変質部をエッチングする(第2工程)。
この加工方法によると、レーザパルスが照射された部分には、照射前のガラスとは異なる変質部が形成される。この変質部は、レーザ照射によって光化学的な反応が起き、E’センターや非架橋酸素などの欠陥を有したり、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造を有したりする部位である。これら変質部は通常部よりも所定のエッチング液に対してエッチングされやすいため、変質部分をエッチング液に浸すことによって微小な孔や微小な溝を形成することができる。
第1工程に用いられるレーザのパルス、波長、エネルギー等は、ガラス基板11に用いられるガラスの組成、吸収係数等に応じて適宜設定されてもよい。また、第1工程に用いられるレーザの焦点距離及びビーム径は、形成しようとする微細な孔13の開口径、孔13の深さ等の形状に応じて適宜設定されてもよい。
また、第2工程において用いられるエッチング液は、ガラスに対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液であれば適宜用いることができる。エッチング液やエッチング時間、エッチング液の温度等は、形成する変質層の形状や、目的とする加工形状に応じて適宜選択されてもよい。
次に、孔13が形成されたガラス基板11の一方の面(第1面11a)の上及び孔13の側壁に下地導電層15を形成してもよい(図3(b))。この下地導電層15は、孔13の内部のうち、少なくとも側壁に形成され、さらに孔13の底部に形成されてもよい。
下地導電層15は、蒸着法、スパッタリング法等により形成することができる。このような下地導電層15は、銅、ニッケル、チタン、クロム、タングステン等の単層構造、あるいは、これらの2種以上の組み合わせ(例えば、チタン/銅、チタン/ニッケル)等の多層構造とすることができ、下地導電層15の厚みは、例えば、10〜1000nm程度に設定することができる。
次に、下地導電層15を給電層として、電解メッキ法等により孔13内に金属材料からなる導電材料(銅(Cu)又は銅合金等)を充填して貫通電極17を形成する(図1(c))。この電解メッキ工程では、下地導電層15上に導電材料が析出するとともに、電界密度の高い開口部に集中的に導電材料が析出するため、開口部が閉塞される。そして、この閉塞部位から孔13の内部方向に向かって導電材料が析出、成長し、孔13内が導電材料で充填され、貫通電極17が形成される。銅(Cu)又は銅合金等の導電材料の充填には、電解メッキ法以外にも、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、CVD法等も使用することができる。ただし、導電材料の充填方法として、溶融金属吸引法、印刷法、CVD法を用いる場合には、下地導電層15は省略されてもよい。
このように、本発明では、下地導電層15を給電層として孔13内に一方向から導電材料を析出、成長させて貫通電極17を形成するので、この段階では間隙を生じることなく緻密に導電材料が充填された貫通電極17を孔13内に形成することができる。
次に、貫通電極が形成されたガラス基板の第1面aに、接着剤19を介してサポート基板21が接着されてもよい(図3(d))。サポート基板21は、後の研磨工程で薄板化された後の基板の取扱を容易にするために使用されるものである。したがって、後の研磨工程による薄板化後でも基板の厚さが十分にあり、取扱上問題のない場合にはサポート基板21を使用する必要はない。ただし、サポート基板21を使用しない場合は、貫通電極が形成されたガラス基板の第1面aが、後の研磨工程で腐食等されることを防ぐため、ガラス基板の第1面aに保護シートを付けるなどの研磨防止手段を講じる必要がある。
その後、ガラス基板の第2面11b側を研磨してガラス基板11を薄板化する(図4(a))。具体的には、ガラス基板の第2面11b側をフッ酸を含む化学研磨液に浸漬してガラス基板の外表面を溶かすことで薄板化する化学研磨を行う(スリミング)。
また、ガラス基板11の薄板化工程としては、上記したスリミングの他、ガラス基板の第2面11b側から化学的機械的研磨(Chemical Mechanical Polishing:CMP)等による研磨工程を行うことによってガラス基板11を薄板化してもよい。
上述したガラス基板11の薄板化工程の他に、CMP等による研磨工程をさらに行ってもよく、これにより、余分な導電材料や下地導電層15が研磨されて除去され、貫通孔13aが形成されるとともに、貫通孔13aの中に形成された貫通電極17が露出される。
この研磨工程では、前述のガラス加工工程において変質した変質部が特にエッチングされやすいため、余分な導電材料や下地導電層15が除去された後、貫通電極の外縁に当たるガラス基板の第2面11b付近が研磨されて窪み、第2面に近づくにつれて貫通孔13aの開口面積が徐々に大きくなる形状を有する窪み部25を形成することができる。さらに、窪み部25の中に配置される貫通電極17は、ガラス基板の変質部に比べてエッチングレートが遅いため、ガラス基板11よりもエッチングされにくく、貫通電極の突出部17aがガラス基板11の第2面11bから突出する形状となる(図4(a))。
なお、ガラス基板11の第2面11b側の研磨工程に関し、図4(a)以降では突出部17aの先端の下地導電層15の図示を省略しているが、第2面11b側の研磨工程としてスリミングのみを行った場合には、突出部17aの先端の下地導電層15は研磨されずに残存する。
また、孔開け加工の不均一性などにより貫通電極の長さが不均一となる場合に、貫通電極の長さを均一化するため、研磨工程において、まずCMPを用いて全ての貫通電極の長さが一番短い貫通電極の長さに揃うまで研磨を行い、その後、スリミング処理を行って貫通電極の突起部を形成してもよい。
次に、ガラス基板11の第1面11a側に接着されたサポート基板21及び接着剤19を剥離して除去し(図4(b))、第1面の上に形成された余分な下地導電層15を研磨、エッチング等によって除去する(図4(c))。この工程では、ガラス基板11の第1面11aの上に形成された余分な下地導電層15が除去できればどのような方法を用いてもよい。具体的には、ガラス基板11の第1面11a及び第2面11bをともにエッチングしてもよく、第2面11b側がエッチングされることを防ぐために、第2面11bに保護層を形成してから第1面のみにエッチングを行ってもよい。第2面11bに保護層を形成せずにエッチングを行た場合は、図4(C)とは異なり、突出部17aの側壁に形成され、第2面11b側に露出する下地導電層15がエッチングされて除去される。
このようにして本発明の第1実施形態に係る導電材充填スルーホール基板10を形成することができる。
さらに、導電材充填スルーホール基板10の第2面11b側に、ガラス基板11と貫通電極17との間の間隙を充填し、突出部17aに接触する絶縁層31を配置してもよい(図4(d))。絶縁層31は、ポリイミド等の樹脂材料により形成されてもよい。絶縁層31は、ガス放出機能を有する絶縁層であればどのようなものでもよい。この絶縁層31は、上述した貫通電極17内から放出されるガスを外部に放出させるために設けている。すなわち、絶縁層31を気体放出部として設けている。
また、絶縁層31は、シリコン酸化膜やシリコン窒化膜等の無機絶縁層であってもよい。この場合、ガス放出後に無機絶縁層で蓋をする。そうする事で、ガス放出状態を維持することができる。
絶縁層31の形成方法としては、絶縁性樹脂を、フォトリソグラフィーを用いて貫通電極17の周囲にパターンニングし、熱処理(200℃以上)を行って形成してもよい。この場合、絶縁層31は、貫通電極17の配置部分の境界部分の一部を覆い、貫通電極17が第2面11b上に露出する面積よりも小さい面積を覆うように形成することが重要である。すなわち、上述したアニール工程(熱処理)において貫通電極17内から放出されるガスは、めっき形成用レジストを有機溶剤を用いたケミカル処理により除去した後に、下地導電層15と貫通電極17の境界部分に形成される僅かな隙間から放出されることが判明したためである。この点については、更に後述する。なお、絶縁層31は、ガス放出機能を有する絶縁層であればどのようなものであってもよい。例えば、絶縁層31として感光性又は非感光性ポリイミドを用いてもよい。ただし非感光性ポリイミドを用いる場合は、絶縁層31の形成後にパターニング工程が必要となる。

また、絶縁層31を酸化膜や窒化膜等の無機絶縁材料で形成する場合は、酸化膜や窒化膜自体が、上述したアニール工程(熱処理)において貫通電極17内から放出されるガスを放出しない材料(当該ガスに対するバリア膜)であるため、めっき形成用レジストを有機溶剤を用いたケミカル処理により除去した後、十分に熱処理を行って、ガス放出を行った後に絶縁層31を形成する必要がある。
ここで本発明におけるガス放出効果について詳述する。従来の製造方法により形成された貫通電極基板では、上述したように貫通電極として充填した銅(Cu)等の金属材料等に残存したガス(水分(HO)や水素(H)等)がアニール工程で放出されることが確認されている。そして、水分(HO)や水素(H)等のガスは、貫通電極の外縁の境界部分に発生する僅かな隙間から放出されることが確認されている。貫通電極の内部から放出されるガス(水分(HO)や水素(H)等)は、この境界部分に発生した隙間に溜り、配線層を押し上げたり、吹き飛ばしたりという不具合を発生させるのである。
その他のガス要因としては、充填めっきを形成する際のレジスト材料成分や充填後の該めっき形成用レジストを除去した際の、レジスト剥離液成分があり、さらには、スリミング処理(貫通電極露出)の際のスリミング液成分が、該隙間に残っている。すなわち、標記ウェット処理にて該基板を処理液に侵漬する際、少なからず該隙間に液が浸み込んでいく。これを完全に除去するためには長時間の熱処理が必要となる。
一方、基板完成後、製品として用いられた場合、周りの環境(湿気等)により、じわじわと基板内(特に該隙間:下地導電層15と貫通電極17との間)に水分が取り込まれていき、急激に熱が加わった場合、瞬間的に水分放出量が大になると、水分放出が間に合わず、配線層を押し上げたり、吹き飛ばしたりという不具合を発生する。
第1の実施の形態に係る導電材充填スルーホール基板10は、貫通電極17の突出部17aの周辺に窪み部25を有し、窪み部25が貫通電極17との間に間隙23を形成することから、この間隙23から、熱処理時に導電材料から発生したガス成分や水分を効果的に外部に放出することができる。
また、第1の実施の形態に係る導電材充填スルーホール基板10において、第2面11b側に、ガラス基板11と貫通電極17との間の間隙を充填し、突出部17aに接触する絶縁層31を配置した場合、絶縁層31は、貫通電極17の内部から放出されるガス(水分(HO)や水素(H)等)の分子より分子構造が大きいため、そのガスを外部に放出させることができる。したがって、アニール工程において、貫通電極17の内部から放出されるガス(水分(HO)や水素(H)等)は、絶縁層31を通って外部に放出される。なお、絶縁層31がガラス基板11bの面上に露出する貫通電極17と接触する面積は、貫通電極17の露出面積全体に対して、例えば、20〜80%程度であればよい。また、絶縁層31の厚みは、1〜20μm程度であればよく、好ましくは、3〜8μm程度であればよい。これら絶縁層31の接触面積と厚みの各値は、特に限定するものではなく、上述のガス放出効果を発揮する程度の値であればよい。
以上のように、第1の実施の形態に示した導電材充填スルーホール基板10では、ガラス基板11に形成された貫通孔13a内に金属材料(銅(Cu)等)を充填して形成された貫通電極17内から放出されるガスを、間隙25又は絶縁層31により外部に放出させることが可能になった。その結果、電極パッドの吹き飛び現象、膨れ(剥がれ)現象やクラックの発生を防止することが可能になり、基板を製造する際の歩留まりを低減でき、その信頼性を向上させることが可能である。
さらに、本発明の第1実施形態に係る導電材充填スルーホール基板等の構造体は、貫通電極の突出部17aとその周辺の窪み部25を有することによって、当該貫通電極17の上に他の部材を形成する場合、他の部材が構造的に安定し、横ずれや脱離を防止することができる。
以上により本発明の第1実施形態に係る導電材充填スルーホール基板の構造及び製造方法について説明したが、上述の実施形態は例示であり、本発明は上述の実施形態に限定されるものではない。
<第2実施形態>
第2実施の形態では、上記第1実施形態に示した構造体である導電材充填スルーホール基板10をインターポーザとして用いた電子回路基板の例を説明する。
図5は、上記第1実施形態に示した導電材充填スルーホール基板10をインターポーザ40として用いた電子回路基板500の構成を示す図である。図5において、電子回路基板500は、プリント回路基板51と、下層基板41とインターポーザ40と上層基板43からなるチップ基板53と、を備える。プリント回路基板51の上面には複数の半田ボール55が形成され、複数の半田ボール55によりプリント回路基板51とチップ基板53が電気的に接続される。チップ基板53の上面には複数の半田ボール57が形成され、複数の半田ボール57によりチップ基板53とICチップ59が電気的に接続される。
下層基板41には、半田ボール55とインターポーザ40の貫通電極45とを電気的に接続するように下層配線47が形成されている。下層配線47は、半田ボール55の形成位置とインターポーザ40の貫通電極45の形成位置に合わせて形成されている。上層基板43には、インターポーザ40の貫通電極45と半田ボール57とを電気的に接続するように上層配線49が形成されている。上層配線49は、インターポーザ40の貫通電極45の形成位置と半田ボール57の形成位置に合わせて形成されている。
インターポーザ40は、複数の貫通電極45を介して下層基板41に形成された下層配線47と、上層基板43に形成された上層配線49とを電気的に接続する。図5に示すようにチップ基板53内にインターポーザ40を適用することにより、プリント回路基板51の配線パターン(図示せず)を変更することなく、チップ基板53により高密度にICチップ59を実装することが可能になる。
以上のように、導電材充填スルーホール基板10をインターポーザ40として用いて電子回路基板500を構成することにより、プリント回路基板51上により高密度にICチップ59を実装することが可能になる。したがって、このような電子回路基板500を電子機器に適用することにより、電子機器の小型化に寄与することができる。
なお、第2実施形態では、導電材充填スルーホール基板10を電子回路基板500のインターポーザ40として用いる例を示したが、これに限定するものではなく、例えば、携帯電話機、コンピュータ等、高密度実装が望まれる様々な電子機器に適用することが可能である。
<第3実施形態>
以下、本発明の第3実施形態に係る構造体である導電材充填スルーホール基板について、図面を参照しながら詳細に説明する。図6(a)及び図6(b)は、本発明の第3実施形態に係るICテスタ用のプローブカードの上面図及び断面図である。
図6(a)及び図6(b)を見ると、プローブカード30の上面(基板11の第2面11b)には、複数の弾性を有するプローブ(探針)35が突設されている。
図6に示すプローブカード30は、図3(a)から図4(c)までと同じ製造方法で形成されるが、図4(c)の工程の後に、ガラス基板11の第2面11b側に、ガラス基板11と貫通電極17との間の間隙を充填し、下地導電層15及び貫通電極17が第2面11b上に露出する面積を覆うように柱状の導電部材33が形成されている点で、図1及び図2に示す構造体とは異なる。
以下、図7(a)及び図7(b)を参照して本発明の第3実施形態に係るプローブカード30の製造方法について説明する。図7(a)及び図7(b)は本発明の第3実施形態に係るプローブカード30の製造方法を示す工程図である。
図6に示すプローブカード30は、まず、図3(a)から図4(c)までと同じ製造方法で形成される(図7(a))。図7(a)の工程に続いて、ガラス基板11の第2面11b側に、ガラス基板11と貫通電極17との間の間隙を充填し、下地導電層15及び貫通電極17が第2面11b上に露出する面積を覆うように柱状の導電部材33を形成する(図7(b))。
この導電部材33は弾性を有する部材であってもよい。
導電部材33を、弾性を有するプローブ35として形成する場合には、本発明の実施形態に係るプローブカード30を、ウェーハ上に多数のLSIが形成された状態で、ウェーハを個々のLSIチップに切り離す前に行われる機能テスト(ウェーハ検査)等に用いられるプローブカードとして利用することができる。
本発明に係る導電部材33を、このようなプローブ35として利用する場合は、プローブ35として機能する柱状の導電部材33が形成される面の反対側の面(第1面11a)に露出する貫通電極17を、インターポーザ等の他の部品のバンプに接着させ、第2面11b側に形成される柱状の導電部材33の先端を被検査チップの端子に接触させて被検査チップの電気特性の測定を行うことができる。
本実施形態に係るプローブカード30によれば、貫通電極の突出部17aとその周辺の窪み部25を有することによって、当該貫通電極17上に形成される導電部材33が構造的に安定し、導電部材33横ずれや脱離を防止することができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
本発明は種々の配線基板、多層配線基板、電子機器等の製造において有用である。
10 導電材充填スルーホール基板
11 ガラス基板
11a 第1面
11b 第2面
13 孔
13a 貫通孔
15 下地導電層
17 貫通電極
17a 突出部
19 接着剤
21 サポート基板
23 間隙
25 窪み部
30 プローブカード
31 絶縁膜(気体放出部)
33 導電部材
35 プローブ
40 インターポーザ
41 下層基板
43 上層基板
45 貫通電極
47 下層配線
49 上層配線
51 プリント回路基板
53 チップ基板
55 半田ボール
57 半田ボール
59 ICチップ
500 電子回路基板

Claims (13)

  1. 第1面及び前記第1面に対向する第2面を備える絶縁性の基板と、
    前記基板の前記第1面及び前記第2面を貫通する貫通孔と、
    前記貫通孔内に配置されて前記基板の前記第1面及び前記第2面を導通し、前記第2面から前記貫通孔外に露出する突出部を有し、導電材料を含む貫通電極とを備え、
    前記貫通孔は、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を有し、
    前記突出部が前記第2面から突出する高さは、前記貫通電極の直径より大きく、
    前記貫通電極のうち前記突出部の側面は、段差を有しないことを特徴とする構造体。
  2. 前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を備えることを特徴とする請求項1に記載の構造体。
  3. 導電材料を含む下地導電層が、前記貫通電極の側面に配置され、
    前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成されることを特徴とする請求項2に記載の構造体。
  4. 前記気体放出部は、絶縁材料を含むことを特徴とする請求項2又は3に記載の構造体。
  5. 前記気体放出部は、絶縁性樹脂を含むことを特徴とする請求項4に記載の構造体。
  6. 前記気体放出部は、ポリイミド樹脂を含むことを特徴とする請求項5に記載の構造体。
  7. 前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を備えることを特徴とする請求項1に記載の構造体。
  8. 第1面及び前記第1面に対向する第2面を備える絶縁性の基板の前記第1面に一方が開口する孔を形成し、
    前記孔内に導電材料を充填し、
    前記第2面側から薄化し、前記第2面から前記導電材料を露出させることにより、前記第1面及び前記第2面を導通し、突出部を有する貫通電極を形成し、
    前記薄化することは、前記孔に、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を形成することを含み、
    前記突出部が前記第2面から突出する高さは、前記貫通電極の直径より大きく、
    前記貫通電極のうち前記突出部の側面は、段差を有しないことを特徴とする構造体の製造方法。
  9. 前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を形成することを特徴とする請求項8に記載の構造体の製造方法。
  10. 前記孔の内壁及び前記第1面上を覆い、導電材料を含む下地導電層を形成し、
    前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成されることを特徴とする請求項9に記載の構造体の製造方法。
  11. 前記気体放出部は、絶縁材料を含むことを特徴とする請求項9又は請求項10に記載の構造体の製造方法。
  12. 前記気体放出部は、ポリイミド樹脂を含むことを特徴とする請求項11に記載の構造体の製造方法。
  13. 前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を形成することを特徴とする請求項8に記載の構造体の製造方法。
JP2014183400A 2014-09-09 2014-09-09 構造体及びその製造方法 Active JP6557953B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014183400A JP6557953B2 (ja) 2014-09-09 2014-09-09 構造体及びその製造方法
PCT/JP2015/074853 WO2016039223A1 (ja) 2014-09-09 2015-09-01 構造体及びその製造方法
CN201580046181.4A CN106664795B (zh) 2014-09-09 2015-09-01 结构体及其制造方法
US15/452,828 US9769927B2 (en) 2014-09-09 2017-03-08 Structural body and method for manufacturing same
US15/677,171 US9924596B2 (en) 2014-09-09 2017-08-15 Structural body and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014183400A JP6557953B2 (ja) 2014-09-09 2014-09-09 構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016058535A JP2016058535A (ja) 2016-04-21
JP6557953B2 true JP6557953B2 (ja) 2019-08-14

Family

ID=55458972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183400A Active JP6557953B2 (ja) 2014-09-09 2014-09-09 構造体及びその製造方法

Country Status (4)

Country Link
US (2) US9769927B2 (ja)
JP (1) JP6557953B2 (ja)
CN (1) CN106664795B (ja)
WO (1) WO2016039223A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019007760A (ja) * 2017-06-21 2019-01-17 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法および力学量センサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
JP6790847B2 (ja) * 2017-01-13 2020-11-25 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
CN108010853B (zh) * 2017-12-15 2021-06-22 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
KR102345691B1 (ko) * 2019-12-13 2021-12-31 한국전자기술연구원 전기화학센서 스트립 및 그 제조방법
US11798816B2 (en) * 2020-06-25 2023-10-24 University Of Central Florida Research Foundation, Inc. Method for isolating a conductive via from a glass substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537435Y2 (ja) * 1988-01-27 1993-09-21
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP2000252599A (ja) 1999-02-25 2000-09-14 Alps Electric Co Ltd プリント基板
JP2002026520A (ja) 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
JP4165133B2 (ja) * 2002-07-03 2008-10-15 富士通株式会社 回路基板およびその製造方法
JP4213478B2 (ja) 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4773697B2 (ja) * 2004-06-30 2011-09-14 ルネサスエレクトロニクス株式会社 Soi基板およびその製造方法ならびに半導体装置
JP5197586B2 (ja) * 2007-05-25 2013-05-15 浜松ホトニクス株式会社 切断用加工方法
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2012029166A (ja) * 2010-07-26 2012-02-09 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器
KR20120053346A (ko) * 2010-11-17 2012-05-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101254857B1 (ko) * 2011-03-07 2013-04-15 삼성에스디아이 주식회사 배터리 팩
JP5383769B2 (ja) * 2011-10-13 2014-01-08 株式会社Nsc 枚葉式化学研磨装置
US8552548B1 (en) * 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP5931547B2 (ja) * 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
CN103635017B (zh) * 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP6146144B2 (ja) * 2013-06-03 2017-06-14 富士通株式会社 半導体装置およびその製造方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019007760A (ja) * 2017-06-21 2019-01-17 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法および力学量センサ

Also Published As

Publication number Publication date
CN106664795B (zh) 2020-06-19
JP2016058535A (ja) 2016-04-21
US20170181280A1 (en) 2017-06-22
US9769927B2 (en) 2017-09-19
WO2016039223A1 (ja) 2016-03-17
US20170347451A1 (en) 2017-11-30
CN106664795A (zh) 2017-05-10
US9924596B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
US11881414B2 (en) Method for manufacturing glass device, and glass device
JP5471268B2 (ja) 貫通電極基板及びその製造方法
JP5644242B2 (ja) 貫通電極基板及びその製造方法
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
JP6557953B2 (ja) 構造体及びその製造方法
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
CN106206409A (zh) 堆叠电子装置及其制造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
US10129980B2 (en) Circuit board and electronic component device
JP2016072433A (ja) 貫通電極基板及びその製造方法
CN104600024A (zh) 半导体装置及其制造方法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4900508B2 (ja) 貫通電極基板及びその製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
CN101866895B (zh) 芯片结构及其形成方法
JP5967131B2 (ja) 半導体装置の製造方法
JP4769926B2 (ja) 半導体装置及びその製造方法
KR101039329B1 (ko) 인쇄회로기판 제조방법
JP5765546B2 (ja) 半導体装置及び回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6557953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150