JP6557953B2 - 構造体及びその製造方法 - Google Patents
構造体及びその製造方法 Download PDFInfo
- Publication number
- JP6557953B2 JP6557953B2 JP2014183400A JP2014183400A JP6557953B2 JP 6557953 B2 JP6557953 B2 JP 6557953B2 JP 2014183400 A JP2014183400 A JP 2014183400A JP 2014183400 A JP2014183400 A JP 2014183400A JP 6557953 B2 JP6557953 B2 JP 6557953B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- hole
- substrate
- structure according
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/273—Interconnections for measuring or testing, e.g. probe pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
- H10W70/666—Organic materials or pastes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
以下、本発明の第1実施形態に係る構造体について、図面を参照しながら詳細に説明する。当該構造体は、典型的にはスルーホール基板に導電材料が充填された導電材充填スルーホール基板であり、より具体的にはインターポーザ等の貫通電極基板、半導体チップの検査に用いられるプローブカード等に適用されるものである。以下、本発明の実施形態に係る構造体について、導電材充填スルーホール基板を例として説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
図1(a)及び図1(b)は本発明の第1実施形態に係る構造体である導電材充填スルーホール基板の上面図及び断面図である。
以下、図3(a)から図4(d)を参照して本発明の第1実施形態に係る構造体である導電材充填スルーホール基板10の製造方法について説明する。図3(a)から図4(d)は本発明の第1実施形態に係る導電材充填スルーホール基板の製造方法を示す工程図である。
第2実施の形態では、上記第1実施形態に示した構造体である導電材充填スルーホール基板10をインターポーザとして用いた電子回路基板の例を説明する。
以下、本発明の第3実施形態に係る構造体である導電材充填スルーホール基板について、図面を参照しながら詳細に説明する。図6(a)及び図6(b)は、本発明の第3実施形態に係るICテスタ用のプローブカードの上面図及び断面図である。
11 ガラス基板
11a 第1面
11b 第2面
13 孔
13a 貫通孔
15 下地導電層
17 貫通電極
17a 突出部
19 接着剤
21 サポート基板
23 間隙
25 窪み部
30 プローブカード
31 絶縁膜(気体放出部)
33 導電部材
35 プローブ
40 インターポーザ
41 下層基板
43 上層基板
45 貫通電極
47 下層配線
49 上層配線
51 プリント回路基板
53 チップ基板
55 半田ボール
57 半田ボール
59 ICチップ
500 電子回路基板
Claims (13)
- 第1面及び前記第1面に対向する第2面を備える絶縁性の基板と、
前記基板の前記第1面及び前記第2面を貫通する貫通孔と、
前記貫通孔内に配置されて前記基板の前記第1面及び前記第2面を導通し、前記第2面から前記貫通孔外に露出する突出部を有し、導電材料を含む貫通電極とを備え、
前記貫通孔は、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を有し、
前記突出部が前記第2面から突出する高さは、前記貫通電極の直径より大きく、
前記貫通電極のうち前記突出部の側面は、段差を有しないことを特徴とする構造体。 - 前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を備えることを特徴とする請求項1に記載の構造体。
- 導電材料を含む下地導電層が、前記貫通電極の側面に配置され、
前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成されることを特徴とする請求項2に記載の構造体。 - 前記気体放出部は、絶縁材料を含むことを特徴とする請求項2又は3に記載の構造体。
- 前記気体放出部は、絶縁性樹脂を含むことを特徴とする請求項4に記載の構造体。
- 前記気体放出部は、ポリイミド樹脂を含むことを特徴とする請求項5に記載の構造体。
- 前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を備えることを特徴とする請求項1に記載の構造体。
- 第1面及び前記第1面に対向する第2面を備える絶縁性の基板の前記第1面に一方が開口する孔を形成し、
前記孔内に導電材料を充填し、
前記第2面側から薄化し、前記第2面から前記導電材料を露出させることにより、前記第1面及び前記第2面を導通し、突出部を有する貫通電極を形成し、
前記薄化することは、前記孔に、前記基板の厚み方向の少なくとも一部において前記第2面に近づくにつれて開口面積が徐々に大きくなり、前記貫通電極との間に間隙を形成する窪み部を形成することを含み、
前記突出部が前記第2面から突出する高さは、前記貫通電極の直径より大きく、
前記貫通電極のうち前記突出部の側面は、段差を有しないことを特徴とする構造体の製造方法。 - 前記間隙を充填し、前記突出部に接触するように配置され、前記貫通電極の内部から放出される気体を外部に放出させる気体放出部を形成することを特徴とする請求項8に記載の構造体の製造方法。
- 前記孔の内壁及び前記第1面上を覆い、導電材料を含む下地導電層を形成し、
前記気体放出部は、前記下地導電層の配置部分と前記貫通電極の配置部分の境界部分の一部を覆い、前記貫通電極が前記第2面上に露出する面積よりも小さい面積を覆うように形成されることを特徴とする請求項9に記載の構造体の製造方法。 - 前記気体放出部は、絶縁材料を含むことを特徴とする請求項9又は請求項10に記載の構造体の製造方法。
- 前記気体放出部は、ポリイミド樹脂を含むことを特徴とする請求項11に記載の構造体の製造方法。
- 前記間隙を充填し、前記貫通電極が前記第2面上に露出する面積を覆い、前記第2面から突出する柱状の導電部材を形成することを特徴とする請求項8に記載の構造体の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014183400A JP6557953B2 (ja) | 2014-09-09 | 2014-09-09 | 構造体及びその製造方法 |
| PCT/JP2015/074853 WO2016039223A1 (ja) | 2014-09-09 | 2015-09-01 | 構造体及びその製造方法 |
| CN201580046181.4A CN106664795B (zh) | 2014-09-09 | 2015-09-01 | 结构体及其制造方法 |
| US15/452,828 US9769927B2 (en) | 2014-09-09 | 2017-03-08 | Structural body and method for manufacturing same |
| US15/677,171 US9924596B2 (en) | 2014-09-09 | 2017-08-15 | Structural body and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014183400A JP6557953B2 (ja) | 2014-09-09 | 2014-09-09 | 構造体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016058535A JP2016058535A (ja) | 2016-04-21 |
| JP6557953B2 true JP6557953B2 (ja) | 2019-08-14 |
Family
ID=55458972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014183400A Active JP6557953B2 (ja) | 2014-09-09 | 2014-09-09 | 構造体及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9769927B2 (ja) |
| JP (1) | JP6557953B2 (ja) |
| CN (1) | CN106664795B (ja) |
| WO (1) | WO2016039223A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019007760A (ja) * | 2017-06-21 | 2019-01-17 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法および力学量センサ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10037897B2 (en) * | 2016-11-29 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging |
| JP6790847B2 (ja) * | 2017-01-13 | 2020-11-25 | 凸版印刷株式会社 | 配線基板、多層配線基板および配線基板の製造方法 |
| CN108010853B (zh) * | 2017-12-15 | 2021-06-22 | 西安科锐盛创新科技有限公司 | 基于硅通孔的转接板及其制备方法 |
| KR102345691B1 (ko) * | 2019-12-13 | 2021-12-31 | 한국전자기술연구원 | 전기화학센서 스트립 및 그 제조방법 |
| US11798816B2 (en) * | 2020-06-25 | 2023-10-24 | University Of Central Florida Research Foundation, Inc. | Method for isolating a conductive via from a glass substrate |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537435Y2 (ja) * | 1988-01-27 | 1993-09-21 | ||
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| JP2000252599A (ja) | 1999-02-25 | 2000-09-14 | Alps Electric Co Ltd | プリント基板 |
| JP2002026520A (ja) | 2000-07-06 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| US6723927B1 (en) * | 2000-08-24 | 2004-04-20 | High Connection Density, Inc. | High-reliability interposer for low cost and high reliability applications |
| JP4165133B2 (ja) * | 2002-07-03 | 2008-10-15 | 富士通株式会社 | 回路基板およびその製造方法 |
| JP4213478B2 (ja) | 2003-01-14 | 2009-01-21 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4773697B2 (ja) * | 2004-06-30 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | Soi基板およびその製造方法ならびに半導体装置 |
| JP5197586B2 (ja) * | 2007-05-25 | 2013-05-15 | 浜松ホトニクス株式会社 | 切断用加工方法 |
| JP5471268B2 (ja) * | 2008-12-26 | 2014-04-16 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP5563785B2 (ja) * | 2009-05-14 | 2014-07-30 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| JP2012029166A (ja) * | 2010-07-26 | 2012-02-09 | Seiko Instruments Inc | パッケージ、パッケージの製造方法、圧電振動子、発振器 |
| KR20120053346A (ko) * | 2010-11-17 | 2012-05-25 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101254857B1 (ko) * | 2011-03-07 | 2013-04-15 | 삼성에스디아이 주식회사 | 배터리 팩 |
| JP5383769B2 (ja) * | 2011-10-13 | 2014-01-08 | 株式会社Nsc | 枚葉式化学研磨装置 |
| US8552548B1 (en) * | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| JP5931547B2 (ja) * | 2012-03-30 | 2016-06-08 | イビデン株式会社 | 配線板及びその製造方法 |
| CN103635017B (zh) * | 2012-08-24 | 2016-12-28 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
| JP6146144B2 (ja) * | 2013-06-03 | 2017-06-14 | 富士通株式会社 | 半導体装置およびその製造方法。 |
-
2014
- 2014-09-09 JP JP2014183400A patent/JP6557953B2/ja active Active
-
2015
- 2015-09-01 CN CN201580046181.4A patent/CN106664795B/zh active Active
- 2015-09-01 WO PCT/JP2015/074853 patent/WO2016039223A1/ja not_active Ceased
-
2017
- 2017-03-08 US US15/452,828 patent/US9769927B2/en active Active
- 2017-08-15 US US15/677,171 patent/US9924596B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019007760A (ja) * | 2017-06-21 | 2019-01-17 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法および力学量センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106664795B (zh) | 2020-06-19 |
| JP2016058535A (ja) | 2016-04-21 |
| US20170181280A1 (en) | 2017-06-22 |
| US9769927B2 (en) | 2017-09-19 |
| WO2016039223A1 (ja) | 2016-03-17 |
| US20170347451A1 (en) | 2017-11-30 |
| CN106664795A (zh) | 2017-05-10 |
| US9924596B2 (en) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11881414B2 (en) | Method for manufacturing glass device, and glass device | |
| JP5471268B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP5644242B2 (ja) | 貫通電極基板及びその製造方法 | |
| CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
| JP6557953B2 (ja) | 構造体及びその製造方法 | |
| JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
| KR101708535B1 (ko) | 집적 회로 장치 및 그 제조방법 | |
| JP2010537403A (ja) | メッキによって形成されたポストを有する相互接続要素 | |
| CN106206409A (zh) | 堆叠电子装置及其制造方法 | |
| CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
| WO2014192270A1 (ja) | 貫通電極付き配線基板、その製造方法及び半導体装置 | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
| CN104600024A (zh) | 半导体装置及其制造方法 | |
| JP2011142291A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
| CN101866895B (zh) | 芯片结构及其形成方法 | |
| JP5967131B2 (ja) | 半導体装置の製造方法 | |
| JP4769926B2 (ja) | 半導体装置及びその製造方法 | |
| KR101039329B1 (ko) | 인쇄회로기판 제조방법 | |
| JP5765546B2 (ja) | 半導体装置及び回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6557953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |