CN108010853B - 基于硅通孔的转接板及其制备方法 - Google Patents
基于硅通孔的转接板及其制备方法 Download PDFInfo
- Publication number
- CN108010853B CN108010853B CN201711351287.2A CN201711351287A CN108010853B CN 108010853 B CN108010853 B CN 108010853B CN 201711351287 A CN201711351287 A CN 201711351287A CN 108010853 B CN108010853 B CN 108010853B
- Authority
- CN
- China
- Prior art keywords
- tsv
- region
- substrate
- forming
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 17
- 239000010703 silicon Substances 0.000 title claims abstract description 17
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 66
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000011049 filling Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 38
- 229910052802 copper Inorganic materials 0.000 claims description 38
- 239000010949 copper Substances 0.000 claims description 38
- 238000001259 photo etching Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 238000007517 polishing process Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 4
- 239000007924 injection Substances 0.000 claims 4
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000003292 glue Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004026 adhesive bonding Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
- H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于硅通孔的转接板及其制备方法，该方法包括：选取衬底材料；在所述衬底材料上制备多个ESD防护器件；刻蚀所述衬底材料在所述ESD防护器件两侧形成隔离沟槽；刻蚀所述衬底材料在所述隔离沟槽两侧形成TSV；分别填充所述隔离沟槽和所述TSV形成隔离区和TSV区；在所述衬底材料上表面制备所述TSV区的第一端面与所述ESD防护器件的互连线；在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种基于硅通孔的转接板及其制备方法。
背景技术
随着半导体器件特征尺寸的不断缩小，摩尔定律越来越难以为继。特别是近年来，随着超越摩尔定律的提出，系统级封装成为半导体产业未来发展的主流方向之一。基于硅通孔(Through-Silicon Via，简称TSV)技术的系统级封装因具有高集成密度、低信号延迟、低功耗等优点，成为学术界和工业界研究的热点。目前，业内公认对半导体元件进行三维堆叠并布线的3D技术难点重重，在半导体元件和封装基板之间引入转接板的2.5D封装技术是可以使芯片继续沿着摩尔定律的蓝图向前发展的重要技术之一。
另一方面，在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-Static Discharge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高基于TSV工艺的系统级封装的抗静电能力，本发明提供了一种基于硅通孔的转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于硅通孔的转接板的制备方法，包括：
S101、选取衬底材料；
S102、在衬底材料上制备多个ESD防护器件；
S103、刻蚀衬底材料在ESD防护器件两侧形成隔离沟槽；
S104、刻蚀衬底材料在隔离沟槽外侧形成TSV；
S105、分别填充隔离沟槽和TSV形成隔离区和TSV区；
S106、在衬底材料上表面制备TSV区的第一端面与ESD防护器件的互连线；
S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
在本发明的一个实施例中，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm。
在本发明的一个实施例中，ESD防护器件为横向结构二极管。
在本发明的一个实施例中，S102包括：
S1021、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对衬底材料的上表面进行平整；
S1022、利用光刻工艺形成P+有源区图形，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成横向结构二极管的阳极；
S1023、利用光刻工艺形成N+有源区图形，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成横向结构二极管的阴极；
S1024、进行高温退火，激活杂质。
在本发明的一个实施例中，S105包括：
S1051、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；
S1052、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；
S1053、利用光刻工艺形成隔离沟槽的填充图形；
S1054、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；
S1055、利用光刻工艺形成TSV的填充图形；
S1056、利用物理气相淀积方法制作粘附层和种子层；
S1057、通过电化学淀积的方法对TSV进行填充以形成TSV区。
在本发明的一个实施例中，S106包括：
S1061、利用溅射或CVD工艺，在Si衬底上表面形成衬垫层和阻挡层，并利用CVD工艺在横向结构二极管的阳极和阴极形成钨插塞；
S1062、淀积绝缘层，光刻互连图形，利用电化学镀铜工艺淀积铜材料，通过化学机械研磨工艺去除多余的铜材料，形成TSV区的第一端与横向结构二极管串接的铜互连线。
在本发明的一个实施例中，S107之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
在本发明的一个实施例中，S107包括：
S1071、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1072、拆除辅助圆片。
在本发明的一个实施例中，金属为铜。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上加工二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的二极管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；
4、本发明提供的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于硅通孔的转接板的制备方法流程示意图；
图2a-图2h为本发明实施例提供的另一种基于硅通孔的转接板的制备方法流程图；
图3为本发明实施例提供的一种基于硅通孔的转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于硅通孔的转接板的制备方法流程示意图，包括：
S101、选取衬底材料；
S102、在衬底材料上制备多个ESD防护器件；
S103、刻蚀衬底材料在ESD防护器件两侧形成隔离沟槽；
S104、刻蚀衬底材料在隔离沟槽外侧形成TSV；
S105、分别填充隔离沟槽和TSV形成隔离区和TSV区；
S106、在衬底材料上表面制备TSV区的第一端面与ESD防护器件的互连线；
S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
优选地，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm。
优选地，ESD防护器件为横向结构二极管。
进一步地，S102可以包括：
S1021、利用CMP工艺，对衬底材料的上表面进行平整；
S1022、利用光刻工艺形成P+有源区图形，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成横向结构二极管的阳极；
S1023、利用光刻工艺形成N+有源区图形，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成横向结构二极管的阴极；
S1024、进行高温退火，激活杂质。
优选地，S105可以包括：
S1051、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；
S1052、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；
S1053、利用光刻工艺形成隔离沟槽的填充图形；
S1054、利用CVD工艺，在隔离沟槽内填充SiO2形成隔离区；
S1055、利用光刻工艺形成TSV的填充图形；
S1056、利用物理气相淀积方法制作粘附层和种子层；
S1057、通过电化学淀积的方法对TSV进行填充以形成TSV区。
优选地，S106可以包括：
S1061、利用溅射或CVD工艺，在Si衬底上表面形成衬垫层和阻挡层，并利用CVD工艺在横向结构二极管的阳极和阴极形成钨插塞；
S1062、淀积绝缘层，光刻互连图形，利用电化学镀铜工艺淀积铜材料，通过化学机械研磨工艺去除多余的铜材料，形成TSV区的第一端与横向结构二极管串接的铜互连线。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
具体地，S107之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
优选地，S107可以包括：
S1071、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1072、拆除辅助圆片。
优选地，金属为铜。
本实施例提供的TSV转接板的制备方法，通过在TSV转接板上加工ESD防护器件——二极管，增强了系统级封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的二极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图2a-图2h，图2a-图2h为本发明实施例提供的另一种基于硅通孔的转接板的制备方法流程图，
S201、如图2a所示，选取Si衬底201；
优选地，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
S202、如图2b所示，在Si衬底上分别利用离子注入的方式形成二极管的阳极202和阴极203；
S2021、利用CMP工艺，对衬底表面进行平坦化；
S2022、光刻P+有源区，采用带胶离子注入的方式进行P+注入，去除光刻胶，形成二极管的阳极；硅掺杂浓度优选5×1018cm-3，掺杂杂质优选硼；
S2023、光刻N+有源区，采用带胶离子注入的方式进行N+注入，去除光刻胶，形成二极管的阴极。硅掺杂浓度优选5×1018cm-3，掺杂杂质优选磷；
S2024、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S203、如图2c所示；利用刻蚀工艺在Si衬底上制备两个TSV204及四个隔离沟槽205，可以包括如下步骤：
S2031、在950℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面淀积一层800nm～1000nm的SiO2层；
S2032、利用光刻工艺，通过涂胶、光刻、显影等步骤完成TSV及隔离沟槽刻蚀图形；
S2033、利用DRIE工艺刻蚀Si衬底，形成40～80μm深的TSV及隔离沟槽；
S2034、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S204、如图2d所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2041、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在TSV及隔离沟槽表面淀积SiO2，使TSV及隔离沟槽的内壁形成厚度为200nm～300nm氧化层；
S2042、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域。
S2043、利用光刻工艺，通过涂胶、光刻、显影等步骤完成隔离沟槽填充图形；
S2044、在690℃～710℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；其中，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代。
S2045、利用CMP工艺，对衬底表面进行平坦化。
S205、如图2e所示；利用电镀铜工艺，在Si衬底上淀积铜材料对TSV进行填充形成TSV区，具体可以包括如下步骤：
S2051、利用物理气相淀积方法制作一层粘附层和一层种子层，粘附层的材料为钛或钽，种子层的材料为铜。
S2052、通过电化学淀积的方法在TSV内填充铜材料。
S2053、利用CMP工艺，去除衬底表面多余的金属层。
S206、如图2f所示；利用电镀工艺在Si衬底上表面形成铜互连线206，具体可以包括如下步骤：
S2061、利用PECVD工艺，在衬底表面淀积SiO2层；
S2062、在二极管的阳极和阴极，利用光刻工艺，通过涂胶、光刻、显影等步骤完成接触孔图形；
S2063、利用CVD工艺，在二极管的阳极和阴极淀积Ti膜、TiN膜和钨以形成钨插塞207；
S2064、利用CMP工艺对衬底表面进行平坦化。
S2065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与二极管串接铜互连线；
S2066、利用CMP工艺对衬底表面进行平坦化。
S207、如图2g所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2071、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2072、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2073、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S208、如图2h所示；在Si衬底下表面利用电镀的方法形成铜凸点208，具体可以包括如下步骤：
S2081、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2082、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的TSV转接板的制备方法，采用二极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
实施例三
请参照图3，图3为本发明实施例提供的一种基于硅通孔的转接板结构示意图。本实施例在上述实施例的基础上对TSV转接板的结构进行详细描述，其中该TSV转接板利用上述如图2a-图2h所示的制备工艺制成。具体地，TSV转接板包括：
Si衬底301；
至少两个横向二极管302，设置于Si衬底301内；
至少三个隔离区303，设置于横向二极管302的两侧；
至少两个TSV区304，设置于隔离区303的两侧；
钨插塞305，设置于横向二极管302的阳极和阴极上；
互连线306，对TSV区304的第一端面和横向二极管302进行串行连接；
铜凸点307，设置于TSV区304的第二端面上。
优选地，TSV转接板还包括设置于Si衬底301上表面和下表面的绝缘层。
具体地，隔离区303用于和Si衬底301上下表面的绝缘层形成封闭的隔离区域以隔离二极管302。
本实施例提供的TSV转接板，结构简单，能够承受很大的ESD电流而不至于使半导体器件发热失效；利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；同时，二极管器件周边均被SiO2绝缘层包围，可有效减小有源区与衬底间的寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (4)
1.一种基于硅通孔的转接板的制备方法，其特征在于，包括：
S101、选取衬底材料；所述衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm；
S102、在所述衬底材料上制备多个ESD防护器件；所述ESD防护器件为横向结构二极管；
S103、刻蚀所述衬底材料在所述ESD防护器件两侧形成隔离沟槽；
S104、刻蚀所述衬底材料在所述隔离沟槽外侧形成TSV；
S105、分别填充所述隔离沟槽和所述TSV形成隔离区和TSV区；
S106、在所述衬底材料上表面制备所述TSV区的第一端面与所述ESD防护器件的互连线，所述互连线为螺旋状的铜互连线；
S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备；
S107之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对所述Si衬底下表面进行减薄，再利用CMP工艺，对所述Si衬底的下表面进行平整化处理，直到露出所述TSV区的第二端面；
S102包括：
S1021、利用CMP工艺，对所述衬底材料的上表面进行平整；
S1022、利用光刻工艺形成P+有源区图形，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成所述横向结构二极管的阳极；
S1023、利用光刻工艺形成N+有源区图形，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成所述横向结构二极管的阴极；
S1024、进行高温退火，激活杂质；
S105包括：
S1051、热氧化所述TSV和所述隔离沟槽以在所述TSV和所述隔离沟槽的内壁形成氧化层；
S1052、利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述TSV和所述隔离沟槽内壁的平整化；
S1053、利用光刻工艺形成所述隔离沟槽的填充图形；
S1054、利用CVD工艺，在所述隔离沟槽内填充SiO2形成所述隔离区；
S1055、利用光刻工艺形成所述TSV的填充图形；
S1056、利用物理气相淀积方法制作粘附层和种子层；
S1057、通过电化学淀积的方法对TSV进行填充以形成所述TSV区；
S107包括：
S1071、淀积绝缘层，在所述TSV区的第二端面光刻所述金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在所述TSV区的第二端面形成所述金属凸点；
S1072、拆除所述辅助圆片。
2.根据权利要求1所述的制备方法，其特征在于，S106包括：
S1061、利用溅射或CVD工艺，在Si衬底上表面形成衬垫层和阻挡层，并利用CVD工艺在横向结构二极管的阳极和阴极形成钨插塞；
S1062、淀积绝缘层，光刻互连图形，利用电化学镀铜工艺淀积铜材料，通过化学机械研磨工艺去除多余的铜材料，形成TSV区的第一端与横向结构二极管串接的铜互连线。
3.根据权利要求1所述的制备方法，其特征在于，所述金属为铜。
4.一种基于硅通孔的转接板，其特征在于，所述TSV转接板由权利要求1～3任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351287.2A CN108010853B (zh) | 2017-12-15 | 2017-12-15 | 基于硅通孔的转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351287.2A CN108010853B (zh) | 2017-12-15 | 2017-12-15 | 基于硅通孔的转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108010853A CN108010853A (zh) | 2018-05-08 |
| CN108010853B true CN108010853B (zh) | 2021-06-22 |
Family
ID=62059345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711351287.2A Active CN108010853B (zh) | 2017-12-15 | 2017-12-15 | 基于硅通孔的转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108010853B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161306B (zh) * | 2021-04-15 | 2024-02-13 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN116631944B (zh) * | 2023-07-25 | 2023-11-14 | 之江实验室 | 高温压阻特性试样及含有tsv的异形硅转接板制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123682B2 (ja) * | 2000-05-16 | 2008-07-23 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| WO2002097888A1 (fr) * | 2001-05-25 | 2002-12-05 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur de puissance |
| FR2848724B1 (fr) * | 2002-12-13 | 2005-04-15 | St Microelectronics Sa | Connexions enterrees dans un substrat de circuit integre |
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| JP5217348B2 (ja) * | 2006-12-06 | 2013-06-19 | 株式会社デンソー | 半導体装置 |
| US7666688B2 (en) * | 2008-01-25 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a coil inductor |
| US8232625B2 (en) * | 2009-03-26 | 2012-07-31 | International Business Machines Corporation | ESD network circuit with a through wafer via structure and a method of manufacture |
| JP4924685B2 (ja) * | 2009-09-23 | 2012-04-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| TWI528876B (zh) * | 2012-03-22 | 2016-04-01 | 矽品精密工業股份有限公司 | 中介板及其電性測試方法 |
| TWI479640B (zh) * | 2012-12-25 | 2015-04-01 | Ind Tech Res Inst | 晶片堆疊結構 |
| US20150048497A1 (en) * | 2013-08-16 | 2015-02-19 | Qualcomm Incorporated | Interposer with electrostatic discharge protection |
| CN105097653B (zh) * | 2014-05-07 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔的结构及其制作方法 |
| JP6557953B2 (ja) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
| US9335368B1 (en) * | 2014-10-28 | 2016-05-10 | Globalfoundries Inc. | Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits |
| DE112015006904T5 (de) * | 2015-09-14 | 2018-08-02 | Intel IP Corporation | Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter |
| CN105575938B (zh) * | 2016-02-26 | 2018-10-26 | 中国科学院微电子研究所 | 一种硅基转接板及其制备方法 |
| CN106816684A (zh) * | 2016-12-20 | 2017-06-09 | 西安科锐盛创新科技有限公司 | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 |
-
2017
- 2017-12-15 CN CN201711351287.2A patent/CN108010853B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108010853A (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN102237300A (zh) | 直通基底穿孔结构及其制造方法 | |
| CN107644838A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN108010853B (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN108054134B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108122889B (zh) | 基于横向二极管的tsv转接板 | |
| CN107887345A (zh) | 半导体封装与其制造方法 | |
| CN108054155B (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN108109990B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108063129B (zh) | 用于系统级封装的防静电转接板 | |
| CN107946300B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN108091624B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN107946241B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108109958B (zh) | 基于三极管的tsv转接板及其制备方法 | |
| CN108054139B (zh) | Tsv转接板及其制备方法 | |
| CN108109953B (zh) | 用于系统级封装的tsv转接板 | |
| CN108074923B (zh) | 用于系统级封装的防静电装置 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN108054157B (zh) | 用于系统级封装的tsv转接板 | |
| CN108063115B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108054154B (zh) | 用于系统级封装的tsv转接板 | |
| US9478464B2 (en) | Method for manufacturing through-hole silicon via | |
| CN107994000B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108109988B (zh) | 用于系统级封装的防静电装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |