CN108054139B - Tsv转接板及其制备方法 - Google Patents
Tsv转接板及其制备方法 Download PDFInfo
- Publication number
- CN108054139B CN108054139B CN201711352509.2A CN201711352509A CN108054139B CN 108054139 B CN108054139 B CN 108054139B CN 201711352509 A CN201711352509 A CN 201711352509A CN 108054139 B CN108054139 B CN 108054139B
- Authority
- CN
- China
- Prior art keywords
- tsv
- substrate
- region
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000011049 filling Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 39
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底内制备至少两个隔离区；在所述隔离区上制备静电保护器件；刻蚀所述Si衬底在所述静电保护器件两侧形成TSV，填充后形成TSV区；在所述TSV区的第一端面与所述静电保护器件之间形成互连线；在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种TSV转接板及其制备方法。
背景技术
随着硅的工艺发展趋近于其物理瓶颈，摩尔定律正在逐渐走向极限，集成电路行业将步入后摩尔时代。由于三维集成封装作为一种不需要进一步缩小晶体管特征尺寸而能得到更好的电性能的方法，已经被半导体国际技术蓝图认为是后摩尔时代重要途径之一。三维集成封装的主要驱动力是：芯片尺寸减少、解决互连瓶颈、不同技术异构集成、高性能。硅通孔(Through-Silicon Via，简称TSV)技术是实现以上目标三维集成封装的主要技术之一。TSV是一个在硅(芯片、晶圆或硅芯片载片)上占得通孔，并填充导电材料以在模块或子系统形成垂直互连。基于TSV技术的三维集成封装主要优势在于：电性能好、功耗低、尺寸小、质量轻、I/O数多。
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-Static Discharge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高基于TSV工艺的系统级封装的抗静电能力，本发明提供了一种TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种TSV转接板的制备方法，包括：
S101、选取Si衬底；
S102、在Si衬底内制备隔离区；
S103、在隔离区上制备静电保护器件；
S104、刻蚀Si衬底在静电保护器件两侧形成TSV，填充后形成TSV区；
S105、在TSV区的第一端面与静电保护器件之间形成互连线；
S106、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
在本发明的一个实施例中，S102包括：
S1021、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在Si衬底上淀积第一SiO2层和Si3N4层；
S1022、利用光刻工艺在Si衬底上形成隔离沟槽的填充图形；
S1023、利用干法刻蚀工艺形成隔离沟槽；
S1024、利用CVD工艺，淀积第二SiO2对隔离沟槽进行填充，形成隔离区。
在本发明的一个实施例中，静电保护器件为二极管。
在本发明的一个实施例中，S103包括：
S1031、刻蚀第一SiO2层在隔离区上面制备二极管器件沟槽；
S1032、利用CVD工艺，在二极管器件沟槽内淀积多晶硅材料；
S1033、分别光刻P+有源区和N+有源区，采用带胶离子注入工艺进行P+注入和N+注入，去除光刻胶，形成二极管的阳极和阴极；
S1034、进行高温退火，激活杂质；
S1035、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底表面淀积第三SiO2层。
在本发明的一个实施例中，S104包括：
S1041、利用光刻工艺，在Si衬底的上表面形成TSV的刻蚀图形；
S1042、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV；
S1043、热氧化TSV在TSV的内壁形成氧化层；
S1044、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV的平整化；
S1045、利用光刻工艺形成TSV的填充图形；
S1046、利用物理气相淀积方法制作粘附层和种子层；
S1047、通过电化学淀积的方法对TSV进行填充以形成TSV区。
在本发明的一个实施例中，S106之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
在本发明的一个实施例中，S106包括：
S1061、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1062、拆除辅助圆片。
在本发明的一个实施例中，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
在本发明的一个实施例中，TSV区的深度为40～80μm；隔离区的深度为400～500nm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上加工二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的二极管周围均被二氧化硅绝缘层包围，可有效减小有源区与衬底间的寄生电容；
4、本发明提供的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TSV转接板的制备方法流程示意图；
图2a-图2h为本发明实施例提供的另一种TSV转接板的制备方法流程图；
图3为本发明实施例提供的一种TSV转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种TSV转接板的制备方法流程示意图，包括：
S101、选取Si衬底；
S102、在Si衬底内制备隔离区；
S103、在隔离区上制备静电保护器件；
S104、刻蚀Si衬底在静电保护器件两侧形成TSV，填充后形成TSV区；
S105、在TSV区的第一端面与静电保护器件之间形成互连线；
S106、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
优选地，S102可以包括：
S1021、利用CVD工艺，在Si衬底上淀积第一SiO2层和Si3N4层；
S1022、利用光刻工艺在Si衬底上形成隔离沟槽的填充图形；
S1023、利用干法刻蚀工艺形成隔离沟槽；
S1024、利用CVD工艺，淀积第二SiO2对隔离沟槽进行填充，形成隔离区。
优选地，静电保护器件为二极管。
优选地，S103可以包括：
S1031、刻蚀第一SiO2层在隔离区上面制备二极管器件沟槽；
S1032、利用CVD工艺，在二极管器件沟槽内淀积多晶硅材料；
S1033、分别光刻P+有源区和N+有源区，采用带胶离子注入工艺进行P+注入和N+注入，去除光刻胶，形成二极管的阳极和阴极；
S1034、进行高温退火，激活杂质；
S1035、利用PECVD工艺，在衬底表面淀积第三SiO2层。
优选地，S104可以包括：
S1041、利用光刻工艺，在Si衬底的上表面形成TSV的刻蚀图形；
S1042、利用DRIE工艺，刻蚀Si衬底形成TSV；
S1043、热氧化TSV在TSV的内壁形成氧化层；
S1044、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV的平整化；
S1045、利用光刻工艺形成TSV的填充图形；
S1046、利用物理气相淀积方法制作粘附层和种子层；
S1047、通过电化学淀积的方法对TSV进行填充以形成TSV区。
具体地，S106之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
优选地，S106可以包括：
S1061、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1062、拆除辅助圆片。
优选地，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
优选地，TSV区的深度为40～80μm；隔离区的深度为400～500nm。
本实施例提供的TSV转接板的制备方法，通过在TSV转接板上加工ESD防护器件——二极管，增强了系统级封装的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的二极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图2a-图2h，图2a-图2h为本发明实施例提供的另一种TSV转接板的制备方法流程图，
S201、如图2a所示，选取Si衬底201；
优选地，Si衬底的晶向可以是(100)、(110)或者(111)，另外，衬底的掺杂类型可以为N型，也可以为P型，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
S202、如图2b所示，采用刻蚀工艺，在Si衬底上制备多个隔离区202，具体可以包括如下步骤：
S2021、利用CVD工艺，在Si衬底上连续生长两层材料，第一层可以是厚度为20～50nm的SiO2层，第二层可以是厚度为30～60nm的Si3N4层；
S2022、利用光刻工艺，通过涂胶、光刻、显影等步骤，在两个TSV区之间的Si衬底上分别形成浅沟槽隔离区图形；
S2023、采用湿法刻蚀工艺，刻蚀Si3N4层，形成隔离区图形，再采用干法刻蚀，形成深400～500nm的浅沟槽；
S2024、采用CVD工艺，在750℃温度下，淀积SiO2材料，将沟槽填满；
S2025、利用CMP工艺对衬底表面进行平坦化。
S203、如图2c所示；在隔离区上制备横向结构的二极管203，具体可以包括如下步骤：
S2031、利用光刻工艺，通过涂胶、光刻、显影等工艺在隔离区上形成二极管器件图形；
S2032、利用LPCVD工艺，在600℃～950℃的温度下，选择性外延生长多晶硅，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成N-掺杂的多晶硅填充。掺杂浓度为5×1014cm-3，掺杂杂质优选磷；
S2033、光刻P+有源区，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成二极管的阳极。掺杂浓度为5×1018cm-3，掺杂杂质为硼；
S2034、光刻N+有源区，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成二极管的阴极。掺杂浓度优选5×1018cm-3，掺杂杂质优选磷；
S2035、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活；
S2036、利用PECVD工艺，在衬底表面淀积SiO2；
S2037、利用CMP工艺对衬底表面进行平坦化。
S204、如图2d所示；利用刻蚀工艺在Si衬底上制备多个TSV204，可以包括如下步骤：
S2041、采用CVD工艺，在750℃温度下，在Si衬底上淀积一层800nm～1000nm的SiO2层；
S2042、利用光刻工艺，通过涂胶、光刻、显影等步骤完成TSV刻蚀图形；
S2043、利用DRIE工艺刻蚀Si衬底，形成深度为40～80μm的TSV；
S2044、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S205、如图2e所示；利用电镀铜工艺，对TSV进行填充形成TSV区，具体可以包括如下步骤：
S2051、利用PECVD工艺，在TSV孔表面淀积SiO2绝缘层；
S2052、利用湿法刻蚀工艺，刻蚀TSV孔内壁的氧化层以完成盲孔的内壁的平整化；
S2053、利用物理气相淀积方法制作一层粘附层和一层种子层，粘附层的材料为钛或钽，种子层的材料为铜；
S2054、利用电镀铜工艺，在TSV内填充铜材料；
S2055、利用CMP工艺，去除衬底表面多余的金属层。
S206、如图2f所示；利用电镀工艺，在Si衬底上表面形成铜互连线205，具体可以包括如下步骤：
S2061、利用PECVD工艺，在衬底表面淀积SiO2层；
S2062、在二极管的阳极和阴极，利用光刻工艺，通过涂胶、光刻、显影等步骤完成接触孔图形；
S2063、利用CVD工艺，在二极管的阳极和阴极淀积Ti膜、TiN膜和钨以形成钨插塞207；
S2064、利用CMP工艺对衬底表面进行平坦化。
S2065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与二极管串接铜互连线；
S2066、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S207、如图2g所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2071、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2072、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2073、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区。
S208、如图2h所示；在Si衬底下表面利用电镀的方法形成铜凸点206，具体可以包括如下步骤：
S2081、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2082、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的TSV转接板的制备方法，与现有工艺相兼容，有利于产业化；采用横向结构的二极管器件，寄生电容小，对射频集成电路影响小。
本实施例提供的TSV转接板的制备方法，采用二极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
实施例三
请参照图3，图3为本发明实施例提供的一种TSV转接板结构示意图；该TSV转接板利用上述如图2a-图2h所示的制备工艺制成。
具体地，TSV转接板包括：
Si衬底301；
多个隔离区302，设置于Si衬底301内；
二极管303，设置于隔离区302之上；
至少两个TSV区304，设置于Si衬底301内；
互连线305，对TSV区304的第一端面和二极管303进行串行连接；
其中，每两个TSV区304之间设置有两个二极管303。
具体地，TSV区304上下贯通Si衬底301。
进一步地，TSV区304的第二端面上设置有金属凸点306。
进一步地，TSV转接板还包括钝化层，钝化层设置于Si衬底301之上，用于对TSV区304与二极管303之间进行隔离。
优选地，TSV区的深度为40～80μm。
优选地，隔离区的深度为400～500nm。
本实施例提供的TSV转接板，结构简单，能够承受很大的ESD电流而不至于使半导体器件发热失效；利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；在TSV转接板的二极管周围设置上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (4)
1.一种TSV转接板的制备方法，其特征在于，包括：
S101、选取Si衬底；
S102、在所述Si衬底内制备隔离区；其中包括利用光刻工艺在所述Si衬底上形成隔离沟槽的填充图形；S102包括：
S1021、利用CVD工艺，在所述Si衬底上淀积第一SiO2层和Si3N4层；
S1022、利用光刻工艺在所述Si衬底上形成隔离沟槽的填充图形；
S1023、利用干法刻蚀工艺形成所述隔离沟槽；
S1024、利用CVD工艺，淀积第二SiO2对所述隔离沟槽进行填充，形成所述隔离区；
S103、在所述隔离区上制备二极管；其中包括利用光刻工艺在隔离区上形成二极管器件图形； S103包括：
S1031、刻蚀所述第一SiO2层在所述隔离区上面制备二极管器件沟槽；
S1032、利用CVD工艺，在所述二极管器件沟槽内淀积多晶硅材料；
S1033、分别光刻P+有源区和N+有源区，采用带胶离子注入工艺进行P+注入和N+注入，去除光刻胶，形成所述二极管的阳极和阴极；
S1034、进行高温退火，激活杂质；
S1035、利用PECVD工艺，在所述衬底表面淀积第三SiO2层；
S104、刻蚀所述Si衬底在所述二极管两侧形成TSV，填充后形成TSV区；其中包括利用光刻工艺形成所述TSV的刻蚀图形和填充图形；S104包括：
S1041、利用光刻工艺，在所述Si衬底的上表面形成所述TSV的刻蚀图形；
S1042、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV；
S1043、热氧化所述TSV在所述TSV的内壁形成氧化层；
S1044、利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述TSV的平整化；
S1045、利用光刻工艺形成所述TSV的填充图形；
S1046、利用物理气相淀积方法制作粘附层和种子层；
S1047、通过电化学淀积的方法对 TSV进行填充以形成所述TSV区；
S105、在所述TSV区的第一端面与所述二极管之间形成互连线；
x1、利用辅助圆片作为所述Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对所述Si衬底下表面进行减薄，再利用CMP工艺，对所述Si衬底的下表面进行平整化处理，直到露出所述TSV区的第二端面；
S106、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备；S106包括：
S1061、淀积绝缘层，在所述TSV区的第二端面光刻所述金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在所述TSV区的第二端面形成所述金属凸点；
S1062、拆除所述辅助圆片。
2.根据权利要求1所述的制备方法，其特征在于，所述Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
3.根据权利要求1所述的制备方法，其特征在于，所述TSV区的深度为40~80μm；所述隔离区的深度为400~500nm。
4.一种TSV转接板，其特征在于，所述TSV转接板由权利要求1~3任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352509.2A CN108054139B (zh) | 2017-12-15 | 2017-12-15 | Tsv转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352509.2A CN108054139B (zh) | 2017-12-15 | 2017-12-15 | Tsv转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054139A CN108054139A (zh) | 2018-05-18 |
| CN108054139B true CN108054139B (zh) | 2020-12-18 |
Family
ID=62133315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711352509.2A Active CN108054139B (zh) | 2017-12-15 | 2017-12-15 | Tsv转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054139B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102379031A (zh) * | 2009-04-02 | 2012-03-14 | 高通股份有限公司 | 横向二极管及其制造方法 |
| CN105097653A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔的结构及其制作方法 |
| CN105470309A (zh) * | 2016-01-06 | 2016-04-06 | 无锡新洁能股份有限公司 | 具有防静电保护结构的低压mosfet器件及其制造方法 |
| CN106816684A (zh) * | 2016-12-20 | 2017-06-09 | 西安科锐盛创新科技有限公司 | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8232625B2 (en) * | 2009-03-26 | 2012-07-31 | International Business Machines Corporation | ESD network circuit with a through wafer via structure and a method of manufacture |
| CN101540320A (zh) * | 2009-04-21 | 2009-09-23 | 上海宏力半导体制造有限公司 | 一种静电放电保护二极管 |
| US8264065B2 (en) * | 2009-10-23 | 2012-09-11 | Synopsys, Inc. | ESD/antenna diodes for through-silicon vias |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| US9362420B2 (en) * | 2013-01-21 | 2016-06-07 | United Microelectronics Corp. | Transistor structure for electrostatic discharge protection |
| US9093462B2 (en) * | 2013-05-06 | 2015-07-28 | Qualcomm Incorporated | Electrostatic discharge diode |
| US20150048497A1 (en) * | 2013-08-16 | 2015-02-19 | Qualcomm Incorporated | Interposer with electrostatic discharge protection |
-
2017
- 2017-12-15 CN CN201711352509.2A patent/CN108054139B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102379031A (zh) * | 2009-04-02 | 2012-03-14 | 高通股份有限公司 | 横向二极管及其制造方法 |
| CN105097653A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔的结构及其制作方法 |
| CN105470309A (zh) * | 2016-01-06 | 2016-04-06 | 无锡新洁能股份有限公司 | 具有防静电保护结构的低压mosfet器件及其制造方法 |
| CN106816684A (zh) * | 2016-12-20 | 2017-06-09 | 西安科锐盛创新科技有限公司 | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054139A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN108109957B (zh) | 系统级封装抗静电转接板 | |
| CN108010853B (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN108122889B (zh) | 基于横向二极管的tsv转接板 | |
| CN108054139B (zh) | Tsv转接板及其制备方法 | |
| CN108054134B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108054155B (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN107994000B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN107946300B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108063129B (zh) | 用于系统级封装的防静电转接板 | |
| CN108054157B (zh) | 用于系统级封装的tsv转接板 | |
| CN108109953B (zh) | 用于系统级封装的tsv转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN107946241B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108109996B (zh) | 基于二极管的集成电路抗静电转接板及其制备方法 | |
| CN108109958B (zh) | 基于三极管的tsv转接板及其制备方法 | |
| CN108063115B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN108074923B (zh) | 用于系统级封装的防静电装置 | |
| CN108091624B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108054156B (zh) | 用于系统级封装的防静电装置 | |
| CN108109988B (zh) | 用于系统级封装的防静电装置 | |
| CN108054154B (zh) | 用于系统级封装的tsv转接板 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: 314000 block B, Zhejiang Qinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |