CN108054154B - 用于系统级封装的tsv转接板 - Google Patents

用于系统级封装的tsv转接板 Download PDF

Info

Publication number
CN108054154B
CN108054154B CN201711349085.4A CN201711349085A CN108054154B CN 108054154 B CN108054154 B CN 108054154B CN 201711349085 A CN201711349085 A CN 201711349085A CN 108054154 B CN108054154 B CN 108054154B
Authority
CN
China
Prior art keywords
region
tsv
substrate
face
adapter plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711349085.4A
Other languages
English (en)
Other versions
CN108054154A (zh
Inventor
张捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji'an Grade Environmental Protection Technology Co ltd
Original Assignee
Ji'an Grade Environmental Protection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji'an Grade Environmental Protection Technology Co Ltd filed Critical Ji'an Grade Environmental Protection Technology Co Ltd
Priority to CN201711349085.4A priority Critical patent/CN108054154B/zh
Publication of CN108054154A publication Critical patent/CN108054154A/zh
Application granted granted Critical
Publication of CN108054154B publication Critical patent/CN108054154B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Abstract

本发明涉及一种用于系统级封装的TSV转接板，包括：Si衬底(101)；器件区(102)，设置于所述Si衬底(101)内；TSV区(103)，设置于所述Si衬底(101)内且位于所述器件区(102)两侧且，上下贯通所述Si衬底(101)；互连线(104)，设置于所述Si衬底(101)上，用于连接所述TSV区(103)的第一端面和所述器件区(102)；铜凸点(105)，设置于所述TSV区(103)的第二端面上。本发明提供的TSV转接板通过在TSV转接板上设置MOS器件，增强了层叠封装芯片的抗静电能力。

Description

用于系统级封装的TSV转接板
技术领域
本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的TSV转接板。
背景技术
三维(Three-Dimension，3D)集成计算是目前被认为超越摩尔定律可持续实现小型化、高密度、多功能化的首选方案，而硅通孔(Through-Silicon Via，简称TSV)技术是三维集成的关键，可实现芯片与芯片间距离最短、间距最小的互连。
作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。常规ESD设计重在解决单个芯片内静电放电问题。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高3D集成电路的系统级封装抗静电能力，本发明提供了一种用于系统级封装的TSV转接板；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种用于系统级封装的TSV转接板，包括：
Si衬底101；
器件区102，设置于Si衬底101内；
TSV区103，设置于Si衬底101内且位于器件区102两侧且，上下贯通Si衬底101；
互连线104，设置于Si衬底101上，用于连接TSV区103的第一端面和器件区102；
铜凸点105，设置于TSV区103的第二端面上。
在本发明的一个实施例中，器件区102包括MOS器件和隔离区；其中，隔离区设置于MOS器件两侧且上下贯通Si衬底101。
在本发明的一个实施例中，MOS器件包括：P阱区、栅极区、源区、漏区和P阱接触区；其中，栅极区设置于P阱区上，源区和漏区设置于P阱区内且位于栅极区两侧，P阱接触区设置于P阱区内。
在本发明的一个实施例中，互连线104包括第一互连线和第二互连线；TSV区103包括第一TSV区和第二TSV区；其中，第一互连线用于连接第一TSV区的第一端面和源区，第二互连线用于连接第二TSV区的第一端面、P阱接触区、漏区以及栅极区。
在本发明的一个实施例中，第一互连线与第一TSV区的第一端面和源区之间以及第二互连线用于与第二TSV区的第一端面、P阱接触区、漏区和栅极区之间均设置有钨插塞。
在本发明的一个实施例中，TSV区103的第二端面与铜凸点105之间设置有钨插塞。
在本发明的一个实施例中，TSV区103的深度为80μm～120μm。
在本发明的一个实施例中，互连线104的材料为铜。
在本发明的一个实施例中，还包括设置于Si衬底101上表面和下表面的SiO2绝缘层。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上设置MOS器件，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上设置MOS器件，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的MOS器件周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于系统级封装的TSV转接板结构示意图；
图2为本发明实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图；
图3a-图3i为本发明实施例提供的另一种TSV转接板的制备方法流程图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种用于系统级封装的TSV转接板结构示意图，包括：
Si衬底101；
器件区102，设置于Si衬底101内；
TSV区103，设置于Si衬底101内且位于器件区102两侧且，上下贯通Si衬底101；
互连线104，设置于Si衬底101上，用于连接TSV区103的第一端面和器件区102；
铜凸点105，设置于TSV区103的第二端面上。
具体地，器件区102包括MOS器件和隔离区；其中，隔离区设置于MOS器件两侧且上下贯通Si衬底101。
进一步地，MOS器件包括：P阱区、栅极区、源区、漏区和P阱接触区；其中，栅极区设置于P阱区上，源区和漏区设置于P阱区内且位于栅极区两侧，P阱接触区设置于P阱区内。
具体地，互连线104包括第一互连线和第二互连线；TSV区103包括第一TSV区和第二TSV区；其中，第一互连线用于连接第一TSV区的第一端面和源区，第二互连线用于连接第二TSV区的第一端面、P阱接触区、漏区以及栅极区。
优选地，第一互连线与第一TSV区的第一端面和源区之间以及第二互连线用于与第二TSV区的第一端面、P阱接触区、漏区和栅极区之间均设置有钨插塞。
优选地，TSV区103的第二端面与铜凸点105之间设置有钨插塞。
优选地，TSV区103的深度为80μm～120μm。
优选地，互连线104的材料为铜。
优选地，还包括设置于Si衬底101上表面和下表面的SiO2绝缘层。
本实施例提供的TSV转接板通过在TSV转接板上设置MOS器件，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板在MOS器件周围设置上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
请参照图2，图2为本发明实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图，本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法进行详细描述如下。具体地，包括如下步骤：
S101、选取Si衬底；
S102、在Si衬底内制备多个TSV和多个隔离沟槽；
S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；
S104、在Si衬底上表面制备MOS管的栅极区；
S105、利用离子注入工艺制备MOS管的源区和漏区；
S106、在Si衬底上表面制备TSV区的第一端面与MOS管的互连线；
S107、在TSV区的第二端面制备金属凸点。
优选地，Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm；隔离区和TSV区厚度为80～120μm。
优选地，S102可以包括：
S1021、利用光刻工艺在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；
S1022、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；
其中，隔离沟槽位于两个TSV之间。
优选地，S103可以包括：
S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成第一氧化层；
S1032、利用湿法刻蚀工艺，刻蚀第一氧化层以完成TSV和隔离沟槽内壁的平整化；
S1033、利用光刻工艺形成隔离沟槽的填充图形；
S1034、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在隔离沟槽内填充第一SiO2材料形成隔离区；
S1035、利用光刻工艺形成TSV的填充图形；
S1036、利用CVD工艺，在TSV内填充多晶硅，并通入掺杂气体进行原位掺杂形成TSV区。
优选地，S104可以包括：
S1041、在Si衬底光刻P阱区，采用带胶离子注入工艺形成P阱；
S1042、利用热氧化工艺在Si衬底表面形成栅氧化层；
S1043、采用带胶离子注入工艺进行阈值电压调整；
S1044、利用CVD工艺，在Si衬底表面淀积多晶硅，光刻栅电极图形，利用干法刻蚀工艺刻蚀多晶硅形成多晶硅栅；
S1045、光刻栅电极图形，利用带胶离子注入工艺对多晶硅栅进行掺杂形成栅极区。
优选地，S105可以包括：
S1051、利用CVD工艺，在Si衬底表面淀积第二SiO2材料，利用干法刻蚀工艺形成第二氧化层；
S1052、光刻源区和漏区图形，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成MOS管的源区和漏区；
S1053、光刻P阱接触区图形，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成MOS管的P阱接触区。
具体地，S107之前还包括：
X1、利用辅助圆片作为Si衬底上表面的支撑件；
X2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
进一步地，S107包括：
S1071、利用溅射工艺，在Si衬底的下表面形成衬垫层和阻挡层，利用CVD工艺在TSV区的第二端面形成钨插塞；
S1072、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1073、拆除辅助圆片。
优选地，隔离区和TSV区厚度为80～120μm。
本实施例提供的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广；制备的TSV转接板结构简单，应用范围广。
实施例三
本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图3a-图3i，图3a-图3i为本发明实施例提供的另一种TSV转接板的制备方法流程图。
S201、如图3a所示，选取Si衬底201；
优选地，Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm。
S202、如图3b所示，利用刻蚀工艺在Si衬底上制备TSV202及隔离沟槽203，可以包括如下步骤：
S2021、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S2022、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2023、利用DRIE工艺刻蚀Si衬底，形成深度为80～120μm的TSV及隔离沟槽；
S2024、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
优选地，两个隔离沟槽位于两个TSV之间。
S203、如图3c所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2031、在1050℃～1100℃的温度下，热氧化TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2032、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2033、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2034、在690℃～710℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2035、利用CMP工艺，对衬底表面进行平坦化。
S204、如图3d所示；利用CVD工艺，在Si衬底上淀积多晶硅材料对TSV进行填充，同时通入掺杂气体对多晶硅进行原位掺杂形成TSV区，具体可以包括如下步骤：
S2041、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV填充图形；
S2042、在600℃～620℃的温度下，利用CVD工艺淀积多晶硅材料对TSV进行填充，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂的多晶硅填充。这样在对TSV填充时可以形成杂质分布均匀、且高掺杂浓度的导电材料填充，利于减小TSV的电阻。多晶硅掺杂浓度优选2×1021cm-3，掺杂杂质优选磷；
S2043、利用CMP工艺对衬底表面进行平坦化。
S205、如图3e所示；在Si衬底上表面制备栅极区204，具体可以包括如下步骤：
S2051、在1050℃～1100℃的温度下，利用热氧化工艺，在Si衬底表面形成二氧化硅缓冲层；
S2052、在700℃～800℃的温度下，利用LPCVD工艺，在Si衬底表面淀积氮化硅层；
S2053、光刻P阱区，采用带胶离子注入工艺进行硼注入，去除光刻胶，形成MOS管的P阱区。硅掺杂浓度优选1×1016cm-3；
S2054、将衬底在950℃温度下，退火2.5h，进行P阱的推进。
S2055、利用CMP工艺，去除氮化硅层和二氧化硅缓冲层；
S2056、在1050℃～1100℃的温度下，利用热氧化工艺，在Si衬底表面形成栅氧化层；
S2057、采用带胶离子注入工艺进行硼注入，去除光刻胶，对MOS管进行阈值电压调整；
S2058、在600℃～620℃的温度下，利用CVD工艺，在Si衬底表面淀积多晶硅材料；
S2059、利用光刻工艺，通过涂胶、光刻、显影等工艺完成栅电极刻蚀图形；
S20510、利用干法刻蚀工艺刻蚀多晶硅形成栅电极；
S20511、光刻栅电极区图像，采用带胶离子注入工艺进行磷注入，去除光刻胶，形成MOS管的栅极区，多晶硅掺杂浓度优选5×1019cm-3；
S20512、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S206、如图3f所示；利用离子注入工艺制备MOS的源区205和漏区206，具体可以包括如下步骤：
S2061、采用CVD工艺，在750℃温度下，在Si衬底上淀积二氧化硅层；
S2062、利用光刻工艺，通过涂胶、光刻、显影等工艺完成氧化层侧墙刻蚀图形；
S2063、利用干法刻蚀工艺刻蚀二氧化硅形成氧化层侧墙；
S2064、光刻源区和漏区图像，采用带胶离子注入工艺进行磷注入，去除光刻胶，形成MOS管的源区和漏区，MOS管的源区和漏区的掺杂浓度优选5×1019cm-3；
S2065、光刻P阱接触区，采用带胶离子注入工艺进行硼注入，去除光刻胶，形成MOS管的P阱接触区207，P阱接触区掺杂浓度优选1×1020cm-3；
S2066、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S207、如图3g所示；利用电镀工艺在Si衬底上表面形成铜互连线208，具体可以包括如下步骤：
S2071、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底表面淀积SiO2层；
S2072、在TSV区的第一端以及MOS的栅极区、源区、漏区和P阱接触区，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2073、利用CVD工艺，在TSV区的第一端以及MOS的栅极区、源区、漏区和P阱接触区淀积Ti膜、TiN膜和钨以形成钨插塞；
S2074、利用CMP工艺对衬底表面进行平坦化；
S2075、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与MOS管串接铜互连线；
S2076、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S208、如图3h所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2081、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2082、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2083、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S209、如图3i所示；在Si衬底下表面利用电镀的方法形成铜凸点209，具体可以包括如下步骤：
S2091、利用PECVD工艺，在衬底下表面淀积SiO2层；
S2092、在TSV区的第二端，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2093、利用CVD工艺在TSV区的第二端淀积Ti膜形成衬垫层，淀积TiN膜形成阻挡层，淀积钨形成钨插塞；
S2094、利用CMP工艺对衬底表面进行平坦化；
S2095、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2096、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的用于系统级封装的防静电装置的制备方法，采用MOS管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种用于系统级封装的TSV转接板，其特征在于，包括：
Si衬底(101)；
器件区(102)，设置于所述Si衬底(101)内；
TSV区(103)，设置于所述Si衬底(101)内且位于所述器件区(102)两侧且上下贯通所述Si衬底(101)，所述TSV区(103)的深度为80μm～120μm；
互连线(104)，设置于所述Si衬底(101)上，用于连接所述TSV区(103)的第一端面和所述器件区(102)，所述互连线(104)为螺旋状的铜互连线；
铜凸点(105)，设置于所述TSV区(103)的第二端面上；
其中，所述器件区(102)包括MOS器件和隔离区，所述隔离区设置于所述MOS器件两侧且上下贯通所述Si衬底(101)。
2.根据权利要求1所述的TSV转接板，其特征在于，所述MOS器件包括：P阱区、栅极区、源区、漏区和P阱接触区；其中，所述栅极区设置于所述P阱区上，所述源区和所述漏区设置于所述P阱区内且位于所述栅极区两侧，所述P阱接触区设置于所述P阱区内。
3.根据权利要求2所述的TSV转接板，其特征在于，所述互连线(104)包括第一互连线和第二互连线；TSV区(103)包括第一TSV区和第二TSV区；其中，所述第一互连线用于连接所述第一TSV区的第一端面和所述源区，所述第二互连线用于连接所述第二TSV区的第一端面、所述P阱接触区、所述漏区以及所述栅极区。
4.根据权利要求3所述的TSV转接板，其特征在于，所述第一互连线与所述第一TSV区的第一端面和所述源区之间以及所述第二互连线用于与所述第二TSV区的第一端面、所述P阱接触区、所述漏区和所述栅极区之间均设置有钨插塞。
5.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(103)的第二端面与所述铜凸点(105)之间设置有钨插塞。
6.根据权利要求1所述的TSV转接板，其特征在于，所述互连线(104)的材料为铜。
7.根据权利要求1所述的TSV转接板，其特征在于，还包括设置于所述Si衬底(101)上表面和下表面的SiO2绝缘层。
CN201711349085.4A 2017-12-15 2017-12-15 用于系统级封装的tsv转接板 Expired - Fee Related CN108054154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711349085.4A CN108054154B (zh) 2017-12-15 2017-12-15 用于系统级封装的tsv转接板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711349085.4A CN108054154B (zh) 2017-12-15 2017-12-15 用于系统级封装的tsv转接板

Publications (2)

Publication Number Publication Date
CN108054154A CN108054154A (zh) 2018-05-18
CN108054154B true CN108054154B (zh) 2020-10-27

Family

ID=62133259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711349085.4A Expired - Fee Related CN108054154B (zh) 2017-12-15 2017-12-15 用于系统级封装的tsv转接板

Country Status (1)

Country Link
CN (1) CN108054154B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
CN208256663U (zh) * 2017-12-15 2018-12-18 西安科锐盛创新科技有限公司 用于系统级封装的tsv转接板

Also Published As

Publication number Publication date
CN108054154A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
CN108109960B (zh) 用于系统级封装的硅通孔转接板及其制备方法
CN108122889B (zh) 基于横向二极管的tsv转接板
CN108010853B (zh) 基于硅通孔的转接板及其制备方法
CN108054155B (zh) 用于三维集成电路封装的硅通孔转接板
CN108054154B (zh) 用于系统级封装的tsv转接板
CN108063115B (zh) 用于系统级封装的tsv转接板及其制备方法
CN108091624B (zh) 用于系统级封装的硅通孔转接板
CN108054134B (zh) 用于系统级封装的tsv转接板及其制备方法
CN208256668U (zh) 用于系统级封装的防静电装置
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108109958B (zh) 基于三极管的tsv转接板及其制备方法
CN208256663U (zh) 用于系统级封装的tsv转接板
CN208385399U (zh) 用于三维集成电路封装的硅通孔转接板
CN108074923B (zh) 用于系统级封装的防静电装置
CN208385403U (zh) 用于系统级封装的防静电装置
CN108063113B (zh) 用于系统级封装的防静电装置及其制备方法
CN107946300B (zh) 用于系统级封装的硅通孔转接板
CN108321117A (zh) 基于mos管的tsv转接板及其制备方法
CN107994000B (zh) 用于系统级封装的tsv转接板及其制备方法
CN108109988B (zh) 用于系统级封装的防静电装置
CN108054157B (zh) 用于系统级封装的tsv转接板
CN107946241B (zh) 用于系统级封装的tsv转接板及其制备方法
CN108054156B (zh) 用于系统级封装的防静电装置
CN108321154A (zh) 基于scr管的tsv转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200925

Address after: 343000 Industrial Park West area of Ji'an County, Ji'an City, Jiangxi Province (within Dafeng Industrial Co., Ltd.)

Applicant after: Ji'an Grade Environmental Protection Technology Co.,Ltd.

Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province

Applicant before: XI'AN CREATION KEJI Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201027

Termination date: 20211215