DE112015006904T5 - Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter - Google Patents

Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter Download PDF

Info

Publication number
DE112015006904T5
DE112015006904T5 DE112015006904.6T DE112015006904T DE112015006904T5 DE 112015006904 T5 DE112015006904 T5 DE 112015006904T5 DE 112015006904 T DE112015006904 T DE 112015006904T DE 112015006904 T5 DE112015006904 T5 DE 112015006904T5
Authority
DE
Germany
Prior art keywords
die
substrate
intermediate switch
esd
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015006904.6T
Other languages
English (en)
Inventor
Georg Seidemann
Christian Geissler
Klaus Reingruber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE112015006904T5 publication Critical patent/DE112015006904T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02372Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48106Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48108Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10271Silicon-germanium [SiGe]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Vorrichtung, die eine elektrostatische Entladungsschaltung, die einen ersten Schaltungsabschnitt, der unterhalb eines Die-Kontaktpads eines integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Schaltungsabschnitt in einem Zwischenschalter getrennt vom integrierten Schaltungs-Die enthält, wobei der Zwischenschalter einen ersten Kontaktpunkt, der an das Kontaktpad des integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Kontaktpunkt, der zur Verbindung mit einer externen Quelle funktionsfähig ist, enthält. Ein Verfahren, enthaltend ein Bilden eines integrierten Schaltungs-Dies, enthaltend eine erste elektrostatische Entladungsstruktur unterhalb eines Kontaktpads des Dies; und Koppeln des Dies an einen Zwischenschalters, der einen Zwischenschalterkontakt und eine zweite elektrostatische Entladungsstruktur enthält, wobei ein Signal am Kontaktpad des Dies funktionsfähig ist, durch den Zwischenschalter geroutet zu werden.

Description

  • HINTERGRUND
  • Gebiet
  • Integrierte Schaltungsstrukturen, insbesondere integrierte Schaltungsstrukturen, die einen elektrostatischen Entladungsschutz beinhalten und implementieren.
  • Beschreibung des Standes der Technik
  • Elektrostatische Entladungs- (ESD) Schutzstrukturen sind in einer integrierten Schaltungseinrichtung enthalten, um einen ESD-Schaden während der Schaltungsproduktion und -handhabung wie auch während des anschließenden Betriebs am Einsatzort zu verhindern. ESD-Strukturen sind im Allgemeinen relativ flächenraubend und ihre Größe kann im Allgemeinen nicht in der Art verkleinert werden, in der typische digitale Schaltungen verkleinert wurden. Daher neigen ESD-Strukturen dazu, die Die- oder ChipFläche zu vergrößern, was für einen hochentwickelten Knoten der Siliziumtechnologie relativ teuer sein kann.
  • Figurenliste
    • 1 zeigt ein schematisches Blockdiagramm einer Ausführungsform eines Layouts einer Baugruppe, die eine ESD-Struktur, die mit einem I/O-Kontaktpad verknüpft ist, in eine erste ESD-Struktur, die mit einem hochentwickelten Knoten-Die verknüpft ist, und eine zweite ESD-Struktur in einem separaten Zwischenschalter trennt.
    • 2 zeigt eine Darstellung eines Schaltungsdiagramms für eine Baugruppe, die eine erste ESD-Struktur, die mit einem hochentwickelten Knoten-Die (z.B. ESD-Strukturen unter einem entsprechenden einzelnen I/O-Kontaktpad) verknüpft ist, und eine zweite ESD-Struktur in einem separaten Zwischenschalter enthält.
    • 3 zeigt eine schematische Querschnittsansicht einer Ausführungsform einer Baugruppe, die einen Abschnitt eines integrierten Schaltungs-Dies mit einer ersten ESD-Struktur, die mit einem I/O-Kontaktpad verbunden ist, das mit einem Zwischenschalter verbunden ist, enthaltend eine zweite ESD-Struktur in einer gestapelten oder vertikalen Orientierung, enthält.
    • 4 zeigt eine erweiterte schematische Querschnittsansicht der Baugruppe von 3 und zeigt die Orientierung zur Verbindung der Baugruppe mit einer Versorgungsspannung und einer Masse.
    • 5 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die einen Zwischenschalter verbunden mit einem integrierten Schaltungs-Die in einer gestapelten oder vertikalen Orientierung enthält, wobei das Die eine Umverteilungsschicht enthält.
    • 6 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter in einer gestapelten oder vertikalen Orientierung enthält, wobei der Zwischenschalter eine Umverteilungsschicht enthält.
    • 7 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die, verbunden mit einem Zwischenschalter in einer gestapelten oder vertikalen Orientierung enthält.
    • 8 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die zwei integrierte Schaltungs-Dies, verbunden mit einem Zwischenschalter in einer gestapelten oder vertikalen Orientierung enthält.
    • 9 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die zwei integrierte Schaltungs-Dies, verbunden mit einem Zwischenschalter enthält, wobei Kontaktpads des Zwischenschalters unterschiedliche ESD-Schutzrobustheit haben.
    • 10 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die zwei integrierte Schaltungs-Dies, verbunden mit einem Zwischenschalter enthält, wobei sich zwei I/O-Kontaktpads eine ESD-Schutzstruktur des Zwischenschalters teilen.
    • 11 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die, verbunden mit zwei Zwischenschaltern in einer gestapelten oder vertikalen Orientierung enthält.
    • 12 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die, verbunden mit einem Zwischenschalter in einer gestapelten oder vertikalen Orientierung enthält, wobei der Zwischenschalter in einem Substrat eingebettet ist.
    • 13 zeigt eine schematische Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter in einer seitlichen Orientierung enthält;
    • 14 zeigt eine Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter enthält, die jeweils mit einem Substrat in einer seitlichen Orientierung verbunden sind.
    • 15 zeigt eine Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter in einer Package-on-Package (PoP) Anordnung enthält, wobei das Die und der Zwischenschalter in einer vertikalen oder gestapelten Orientierung sind.
    • 16 zeigt eine Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter, verbunden mit gegenüberliegenden Seiten eines Substrats in einer vertikalen oder gestapelten Orientierung enthält.
    • 17 illustriert eine Ausführungsform einer Recheneinrichtung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es ist eine integrierte Einrichtungsbaugruppe offenbart, wie auch Verfahren zu deren Herstellung, Zusammenfügung und Verwendung. In einer Ausführungsform enthält die Baugruppe enthält eine ESD-Schaltung, umfassend einen ersten Schaltungsabschnitt, verbunden unterhalb eines Die-Kontaktpads eines integrierten Schaltungs-Dies, das an einen zweiten Schaltungsabschnitt in einem Zwischenschalter getrennt vom integrierten Schaltungs-Die gekoppelt ist. Die Baugruppe ermöglicht die Trennung einer ESD-Schaltung in zwei Abschnitte unterschiedlicher ESD-Schutzrobustheit, ESD-Schutzrobustheit ist durch eine ESD-Versagensschwellenspannung und durch einen maximalen Entladungsstrom definiert. Eine ESD-Versagensschwellenspannung oder Auslösungsspannung dient zum Festklemmen eines potentialen ESD-Spannungsimpulses auf einen sicheren Wert, um einen dielektrischen Durchbruch zu vermeiden. Die ESD-Versagensschwellenspannung gibt eine Spannung an, bei der eine ESD-Entladung beginnt. Typisch für eine integrierte Schaltung mit einer Versorgungsspannung von 5 Volt (V) ist zum Beispiel eine ESD-Versagensschwellenspannung, die etwas höher (z.B. 6V oder höher) ist. Ein ESD-maximaler oder Spitzenentladungsstrom ist eine Stromflusskapazität, die eingerichtet ist, um eine große ESD-Stromtransiente sicher unter Verwendung eines Entladungskanals geringer Impedanz abzuleiten, um einen thermischen Schaden in Silizium- und/oder Metallzwischenverbindungen zu verhindern. Die ESD-Versagensschwellenspannung ist durch die ESD-Diodenbildung (z.B. Dotierung) definiert. Für eine ESD-Schutzstruktur, die eine Diode enthält, ist der ESD-maximale Entladungsstrom primär durch die Diodenfläche definiert.
  • In einer Ausführungsform befindet sich ein erster Schaltungsabschnitt (z.B. eine ESD-Struktur) einer ESD-Schaltung in einem integrierten Schaltungs-Die, wobei der integrierte Schaltungs-Die zum Beispiel auch eine relativ hohe Dichte von Transistoren und anderen aktiven und passiven Einrichtungen aufweist, die funktionsfähig sind, um eine Reihe elektrischer Funktionen auszuführen. Ein zweiter Schaltungsabschnitt (eine zweite ESD-Struktur) befindet sich in einer separaten Struktur oder ist mit dieser verknüpft, wie einem separaten Silizium-Die, das in einem Knoten einer weniger teuren Technologie ausgeführt ist. Typischerweise hat die mit dem integrierten Schaltungs-Die verknüpfte ESD-Struktur eine ESD-Schutzrobustheit, um den Schaltkreis vor einem ESD-Schaden während der Produktion und Testung in einer ESD-kontrollierten Umgebung zu schützen, während die zweite ESD-Struktur eine zusätzliche ESD-Schutzrobustheit zum Schutz der integrierten Schaltung vor ESD-Ereignissen am Einsatzort vorsieht. In einer Ausführungsform enthält die ESD-Schutzrobustheit, die durch den zweiten ESD-Schaltungsabschnitt oder die zweite ESD-Struktur vorgesehen ist, einen größeren maximalen oder Spitzenentladungsstrom als einen maximalen Entladungsstrom des ersten ESD-Schaltungsabschnitts oder der ersten ESD-Struktur (ESDI2 (Zwischenschalter) > ESDI1 (IC)) und eine kleinere ESD-Versagensschwellenspannung als eine ESD-Versagensschwellenspannung des ersten ESD-Schaltungsabschnitts oder der ersten ESD-Struktur (ESDV2<ESDV1). Da ein maximaler ESD-Entladungsstrom vorwiegend durch eine Diodenfläche definiert ist, nimmt der zweite ESD-Schaltungsabschnitt in einer Ausführungsform eine größere Fläche als eine Fläche des ersten ESD-Schaltungsabschnitts ein. Auf diese Weise verbraucht eine erste ESD-Struktur des integrierten Schaltungs-Dies, der zum Beispiel eine Halbleiterstruktur eines hochentwickelten Knotens mit hoher Einrichtungsdichte ist, für ein gewünschtes Maß an ESD-Schutz für I/O-Kontaktpunkte eines integrierten Schaltungs-Dies in einer Ausführungsform nur ausreichend Halbleiterfläche für das erforderliche Maß an ESD-Schutzrobustheit des Dies (z.B. ausreichend ESD-Schutzrobustheit, um das Die während der Produktion und Testung zu schützen), und zusätzliche ESD-Schutzrobustheit, um das Die am Einsatzort zu schützen, ist in den Zwischenschalter eingegliedert. Eine ESD-Struktur im Zwischenschalter, die eine ESD-Versagensschwellenspannung (oder Auslösungsspannung) hat, die geringer als ESD-Versagensschwellenspannung einer ESD-Schwellenspannung eines integrierten Schaltungs-Dies ist, mit dem sie verbunden ist, dient zum Schutz des integrierten Schaltungs-Dies, indem vermieden wird, dass ein hoher Entladungsstrom in der ESD-Struktur des integrierten Schaltungs-Dies fließt.
  • Die ESD-Struktur wird in einer Ausführungsform mit einem Zwischenschalter zwischen einem externen Eingangs-/Ausgangs- (I/O) Kontakt (z.B. Kugel, Höcker, Leiterrahmen, Kontakt) der Baugruppe und der Schaltungsstruktur des hochentwickelten Knotens während des Packens der Baugruppe verknüpft. In einer Ausführungsform ermöglicht die Trennung des ESD-Schutzes in zwei Einrichtungen (z.B. ein integriertes Schaltungs-Die und einen Zwischenschalter) eine Ausführung einer kleineren ESD-Struktur an dem im Allgemeinen teureren integrierten Schaltungs-Die. Das integrierte Schaltungs-Die kann somit aufgrund der kleineren Fläche, die die ESD-Strukturen einnehmen, bei geringeren Kosten kleiner gestaltet werden, wodurch eine Möglichkeit für mehr Einheiten pro Wafer und einer Erhöhung einer Frontend-Ausbeute aufgrund einer Fehlerdichteausbeute geschaffen wird.
  • Typischerweise verwenden derzeitige Technischen zum Vorsehen eines ESD-Schutzes eine ESD-Struktur zum Schutz der I/O-Pads eines hochentwickelten Knoten-Dies mit 500 Pads mit einer Fläche in der Größenordnung von 3 mm2. Unter der Annahme, dass 500 Pads bei ESD-Strukturen für Kontakte erforderlich sind:
    • ESD-- 6000 µm2 Trennung von ESD in ESD2 ( großflächiger Zwischenschalter ) : ESD1 ( kleinflächiges IC-Die ) = 29 : 1 ;
      Figure DE112015006904T5_0001
      Einzelne Fläche der ESD2 Struktur ( @ 0 , 2 5 μ m Knoten ) = 5800 μ m 2 ;
      Figure DE112015006904T5_0002
      Einzelne Fläche der ESD1 Struktur ( @ 0,27  nm Knoten ) = 200   μ m 2 ( z .B . 10 × 20   μ m .
      Figure DE112015006904T5_0003
    • 500 Pads im Chip: Gesamtfläche der ESD = 500 × 6000   μ m 2 = 3  mm 2 ;
      Figure DE112015006904T5_0004
      Gesamtfläche der ESD2 = 500 × 5800   μ m 2 = 2,9  mm 2 ;
      Figure DE112015006904T5_0005
      Gesamtfläche der ESD1 = 500 × 200   μ m 2 = 0,1  mm 2
      Figure DE112015006904T5_0006
      Fläche ( ESD1 ) / Fläche ( ESD ) 3 %
      Figure DE112015006904T5_0007
  • Das obenstehende Beispiel illustriert eine Flächenreduktion von 97 Prozent relativ zu einem herkömmlichen ESD-Schutz, der zuvor bei einem Knoten einer teuren Technologie durchgeführt wurde, indem ein Abschnitt des ESD-Schutzes für I/O-Kontaktpads eines integrierten Schaltungs-Dies zu einem Knoten einer weniger teuren Technologie gewechselt wurde.
  • Allgemein gesagt, enthält jeder der I/O Kontaktpunkte (z.B. Kontaktpads) eines integrierten Schaltungs-Dies oder Chips einen ESD-Schutz. In einer hier beschriebenen Ausführungsform ist eine ESD-Schutzschaltung für einen I/O Kontakt in einen ersten Schaltungsabschnitt oder eine erste ESD-Struktur im integrierten Schaltungs-Die und einen zweiten Schaltungsabschnitt oder zweite ESD-Struktur getrennt, die in einer separaten Struktur wie einem Knoten einer weniger teuren Technologie in der Form eines separaten Zwischenschalters ausgeführt ist. Typischerweise hat die ESD-Schaltung oder ESD-Struktur, die mit dem integrierten Schaltungs-Die verknüpft ist, im Sinne einer ESD-Schutzrobustheit, einen kleineren maximalen Entladungsstrom als die ESD-Schaltung oder ESD-Struktur, die mit dem Zwischenschalter verknüpft ist, und die ESD-Struktur, die mit dem Zwischenschalter verknüpft ist, hat eine kleinere ESD-Versagensschwellenspannung oder Auslösungsspannung als die ESD-Struktur des integrierten Schaltungs-Dies. In einer Ausführungsform hat die ESD-Schaltung oder ESD-Struktur, die mit dem integrierten Schaltungs-Die verknüpft ist, ausreichende ESD-Robustheit, die funktionsfähig ist, um das Die während einer Verarbeitung in einer ESD-geschützten Umgebung zu schützen (z.B. den I/O Kontakt zu schützen, der mit der ESD-Struktur verknüpft ist), die aber unangemessen ist, um das Die am Einsatzort zu schützen. Während des Verpackens kann die ESD-Schaltung oder ESD-Struktur, die mit dem Zwischenschalter verknüpft ist, mit dem integrierten Schaltungs-Die verbunden werden, um die Endprodukt-ESD-Schutzrobustheit zu erreichen.
  • Baugruppen verschiedener Arten sind möglich, die den ESD-Schutz minimieren, der durch ein integriertes Schaltungs-Die vorgesehen ist (z.B. ESD-Schutz unter I/O-Kontakten des Dies), wobei ein Zwischenschalter, der einen ESD-Schutz vorsieht, zwischen einem integrierten Schaltungs-Die (z.B. einem hochentwickelten Knoten-Die) und einem externen Kontakt vorgesehen ist. Beispiele für diese Arten von Baugruppen enthalten Seite an Seite; Die-Stapel; einen oder mehrere Zwischenschalter, die mit einem integrierten Schaltungs-Die (z.B. hochentwickelten Knoten-Die) verbunden sind; und ein oder mehrere integrierte Schaltungs-Dies (z.B. hochentwickelte Knoten-Die), die sich einen oder mehrere Zwischenschalter teilen. Die Baugruppen sind bei verschiedenen Packungsarten anwendbar, enthaltend Flip-Chip; WL-CSP; Fan-out WLB; Einbettung; QFP; und QFN. Die folgenden Absätze beschreiben repräsentative Beispiele. In einer Ausführungsform jedes Beispiels ist die ESD-Struktur, die an den integrierten Schaltungs-Die vorgesehen ist, minimiert, um einen ESD-Schutz während einer Die-Herstellung und -Bearbeitung vorzusehen, und die ESD-Struktur, die beim Zwischenschalter vorgesehen ist, sieht einen zusätzlichen ESD-Schutz für die I/O-Kontakte des Dies vor.
  • 1 zeigt ein schematisches Blockdiagramm einer Ausführungsform des Layouts einer Baugruppe, die ESD-Strukturen, die funktionsfähig sind, um jeweilige I/O-Kontaktpads eines integrierten Schaltungs-Dies zu schützen, in eine erste ESD-Struktur, die mit dem integrierten Schaltungs-Die verknüpft ist, und eine zweite ESD-Struktur in einem separaten Zwischenschalter trennt. 2 zeigt eine Darstellung eines Schaltung-Layouts für eine ESD-Struktur, die funktionsfähig ist, um ein einzelnes I/O-Kontaktpad zu schützen. Das Schaltungs-Layout zeigt eine erste ESD-Struktur (ESD1), die mit dem integrierten Schaltungs-Die verknüpft ist (z.B. eine ESD-Struktur unter einem einzelnen I/O-Kontaktpad) und eine zweite ESD-Struktur (ESD2) in einem separaten Zwischenschalter.
  • 3 zeigt eine Querschnittsansicht einer Ausführungsform einer Baugruppe, enthaltend einen Abschnitt eines integrierten Schaltungs-Dies, die ein einzelnes I/O-Kontaktpad und eine erste ESD-Struktur illustriert, die mit einem Zwischenschalter mit einer zweiten ESD-Struktur in einer gestapelten oder vertikalen Orientierung verbunden ist. Die Baugruppe 300 enthält ein integriertes Schaltungs-Die 310, das zum Beispiel eine relativ hohe Dichte von Transistoren und anderen aktiven und passiven Einrichtungen hat, die funktionsfähig sind, um eine Reihe elektrischer Funktionen auszuführen. Das Die 310 enthält eine aktive Seitenfläche, auf und in der derartige Einrichtungen angeordnet sind, und eine Rückfläche. Die aktive Oberfläche wird durch eine Reihe von Halbleiterprozesstechniken gebildet, enthaltend Abscheiden, Strukturieren, Dotieren und Wärmebehandlung. Im Abscheidungsprozess werden Materialien auf einem Halbleitersubstrat (z.B. Silizium, Siliziumgermanium) durch Techniken gezüchtet oder abgeschieden, die Oxidation, Nitridierung, chemische Dampfabscheidung, Aufdampfung und Sputtern enthalten. Photolithographietechniken können zum Maskieren von Abschnitten der Oberfläche und Wegätzen unerwünschten Materials verwendet werden, um spezielle Strukturen zu bilden, während Dotierungsprozesse Konzentrationen von Dotierungsmaterial durch beispielsweise thermische Diffusion oder Ionenimplantation einspritzen. Einige der Einrichtungen (z.B. aktiven und passiven Einrichtungen) sind gemäß einem elektrischen Design des Dies verbunden (integriert) und beinhalten im Allgemeinen ein Routing durch leitfähige Metallisierungsschichten (z.B. mehrere Metallisierungsschichten). Das Die 310 enthält eine Reihe von I/O-Kontaktpads 320 (eines dargestellt), die mit einer oder mehreren Schichten der Metallisierung verbunden sein können und verwendet werden, um Signale (z.B. Logik, Leistung, Masse) zum Die 310 zu bringen oder Signale vom Die 310 aus zu senden.
  • In einer Ausführungsform ist mit jedem Pad 320 (z.B. jedem I/O) des Dies 310 eine ESD-Schutzstruktur verknüpft, die unterhalb des Kontaktpads integriert ist. 3 zeigt eine ESD-Struktur 340, die zum Beispiel in Bulk-Halbleitermaterial unterhalb des Kontaktpads 320 gebildet ist. Die ESD-Struktur 340 dient typischerweise zum Schutz des Schaltkreises, der mit dem Die 310 verknüpft ist. 3 zeigt die ESD-Struktur 340 parallel mit Schaltung 315 verbunden. Die ESD-Struktur 340 schützt die Schaltung 315 zum Beispiel indem sie auf eine Schaltungsladung der ESD-Struktur reagiert und jede hohe Spannung zur Masse (z.B. einer allgemeinen Masse) und nicht zur Schaltung 315 lenkt.
  • Über dem Die 310 in einer gestapelten oder vertikalen Orientierung ist in der in 3 gebildet Ausführungsform ein Zwischenschalter 350 angeordnet. In einer Ausführungsform kann der Zwischenschalter 350 aus einer Halbleiterwaferstruktur in einem Knoten einer weniger teuren Technologie oder einem Knoten gebildet sein, der nicht so dicht im Sinne von Einrichtungen wie das Die 310 ist. In dieser Ausführungsform enthält der Zwischenschalter 350 Kontaktpads 375 (eines dargestellt) auf einer Oberfläche von Zwischenschalter 350, rückseitige Kontaktpads 370 (eines dargestellt) auf einer gegenüberliegenden Oberfläche von Zwischenschalter 350 und einen leitenden Pfad zwischen entsprechenden Kontaktpads 375 und rückseitigen Kontaktpads 370. 3 zeigt den Zwischenschalter 350 mit der ESD-Struktur 360 (z.B. eine oder mehrere Dioden) darin und verbunden mit dem Kontaktpad 375. Wie gezeigt, ist das rückseitige Kontaktpad 370 aus zum Beispiel Kupfer (z.B. Kupferpad) mit der ESD-Struktur 360 durch eine leitfähige Siliziumdurchkontaktierung (TSV) oder ein leitfähiges Implantat 365 verbunden. Ebenso ist die ESD-Struktur 360 mit dem Kontaktpad 375 verbunden. In dieser Ausführungsform ist das Kontaktpad 320 des Dies 310 mit dem rückseitigen Kontaktpad 370 von Zwischenschalter 350 durch eine leitfähige Zwischenverbindung 380 wie eine Lötverbindung verbunden. 3 zeigt auch eine Lötkugel 385 am Kontaktpad 375 von Zwischenschalter 350. Das Kontaktpad 375 dient als das I/O-Pad für die Baugruppe, die das Die 310 und den Zwischenschalter 350 enthält. Die Lötkugel 385 kann zum Verbinden der Baugruppe 300 mit einem Substrat, wie einem Packungssubstrat 390, verwendet werden.
  • 4 zeigt eine Seitenansicht im Querschnitt einer Baugruppe, die einen Zwischenschalter verbunden mit einem integrierten Schaltungs-Die in einer gestapelten oder vertikalen Orientierung enthält. 4 ist eine erweiterte Ansicht der Baugruppe von 3, die die Verbindung einer Versorgungsspannung (VDD) und einer allgemeinen Masse (VSS) zeigt. Unter Bezugnahme auf 4 enthält die Baugruppe 300 das Die 310, das eine Reihe von I/O-Kontaktpads (Kontaktpad 320 dargestellt) mit einer ESD-Schutzstruktur 340 unterhalb des entsprechenden Pads enthält. Das Die 310 enthält auch ein Kontaktpad 321 zur Verbindung mit einer Versorgungsspannung und ein Kontaktpad 322 zur Verbindung mit einer allgemeinen Masse.
  • Über dem Die 310 in 4 lieget der Zwischenschalter 350. Der Zwischenschalter 350 enthält eine Reihe von ESD-Strukturen, die jeweils I/O-Kontaktpads des Dies 310 (ESD-Struktur 360 entsprechend dem Kontaktpad 320) entsprechen. Der Zwischenschalter 350 enthält das I/O-Kontaktpad 375, das Kontaktpad 376 zur Verbindung mit einer positiven Versorgungsspannung und das Kontaktpad 377 zur Verbindung mit einer negativen Versorgungsspannung an einer ersten Seite (Einrichtungsseite) von Zwischenschalter 350 und das rückseitige Kontaktpad 370, das rückseitige Kontaktpad 371 und das rückseitige Kontaktpad 372 an einer gegenüberliegenden Seite. 4 zeigt die ESD-Struktur 360 verbunden mit dem I/O-Kontaktpad 375 und die TSV oder das Implantat 365, die bzw. das das Kontaktpad 375 und das rückseitige Kontaktpad 370 verbindet; das Kontaktpad 376 verbunden mit dem rückseitigen Kontaktpad 371 durch die TSV oder das Implantat 366; und das Kontaktpad 377 verbunden mit dem rückseitigen Kontaktpad 372 durch die TSV oder das Implantat 367. Die rückseitigen Kontaktpads 370, 371 und 372 von Zwischenschalter 350 sind mit entsprechenden Kontaktpads 380, 381 und 382 des Dies 310 durch Lötverbindungen 380, 381 bzw. 382, des Dies 310 durch Lötverbindungen 380, 381 bzw. 382 verbunden. Die Baugruppe 300 enthält auch Lötkugeln 385, 386 und 387, die mit Kontaktpads 375, 376 bzw. 377 zur Verbindung der Baugruppe mit einem Substrat verbunden sind.
  • Wie in 4 illustriert, ist die ESD-Struktur 340 des Dies 310 mit dem I/O-Kontaktpad 320 und mit einer positiven Versorgungsspannung durch Verbindung mit dem Kontaktpad 321 und mit einer negativen Versorgungsspannung durch Verbindung mit dem Kontaktpad 322 verbunden. Ebenso ist die ESD-Struktur 360 von Zwischenschalter 350 mit dem I/O-Kontaktpad 375 und mit einer positiven Versorgungsspannung durch Verbindung mit dem Kontaktpad 376 und mit einer negativen Versorgungsspannung durch Verbindung mit dem Kontaktpad 377 verbunden.
  • In der Ausführungsform einer Baugruppe, die in 3 und 4 dargestellt ist, waren die I/O-Kontaktpads des integrierten Schaltungs-Dies und der Zwischenschalter, wie dargestellt, im Allgemeinen vertikal ausgerichtet (im Allgemeinen in einer xy-Dimension ausgerichtet, wobei eine x-Dimension über die Seite definiert ist und eine y-Dimension in die Seite hinaus oder aus der Seite hinaus definiert ist). In einer anderen Ausführungsform kann eine Umverteilungsschicht zum Routing zwischen den Kontaktpads verwendet werden. Eine Umverteilungsschicht, Leitung oder Bahn könnte zum Beispiel verwendet werden, wenn die I/O-Kontaktpads des Dies in einer anderen x- und/oder y-Position positioniert sind als die Kontaktpads (und entsprechende ESD-Struktur) eines Zwischenschalters oder mehr als eines der I/O-Kontaktpads eines Dies mit einem gemeinsamen Kontaktpad eines Zwischenschalters verbunden sind, um sich eine ESD-Struktur des Zwischenschalters zu teilen. 5 und 6 illustrieren Beispiele von Baugruppen, die eine Umverteilungsschicht oder Bahn zum Verbinden von I/O-Kontaktpads eines Dies mit Kontaktpads eines Zwischenschalters verwenden.
  • 5 zeigt eine Querschnittsansicht einer Ausführungsform einer Baugruppe, die einen Abschnitt eines integrierten Schaltungs-Dies enthält, die ein einzelnes I/O-Kontaktpad und eine erste ESD-Struktur, die mit einem Zwischenschalter verbunden ist, mit einer zweiten ESD-Struktur in einer gestapelten oder vertikalen Orientierung illustriert. Die Baugruppe 400 enthält ein integriertes Schaltungs-Die 410. Das Die 410 enthält eine aktive Seitenfläche mit zum Beispiel einer relativ hohen Dichte von Transistoren und anderen darauf oder darin angeordneten Einrichtungen und eine Rückfläche. Auf einer Einrichtungsseite hat das Die 410 eine Reihe von I/O-Kontaktpads (I/O-Kontaktpad 420 ist dargestellt).
  • In einer Ausführungsform ist mit dem I/O-Kontaktpad 420 des Dies 410 eine ESD-Schutzstruktur verknüpft, die unterhalb des Kontaktpads integriert ist. 5 zeigt eine ESD-Struktur 440, die zum Beispiel in Bulk-Halbleitermaterial gebildet ist, verbunden mit dem Kontaktpad 420. Die ESD-Struktur 440 dient typischerweise zum Schützen des Schaltkreises, der mit dem Die 410 verknüpft ist. 5 zeigt die ESD-Struktur 440 parallel mit der Schaltung 415 verbunden.
  • In der in 5 illustrierten Ausführungsform ist das I/O-Kontaktpad 420 in eine Passivierungsschicht 425 aus zum Beispiel Siliziumdioxid, einem Nitrid oder Oxidnitrid auf einer Einrichtungsseitenfläche des Dies 410 eingebettet. Auf der Passivierungsschicht 425 ist eine dielektrische Schicht 430 aus zum Beispiel einem Polyimid, einem Polybenzoxazol (PBO) oder einem FR2 angeordnet. Auf der dielektrischen Schicht 430 ist eine Umverteilungsschicht 440 aus einem leitfähigen Material wie Kupfer angeordnet. Die Umverteilungsschicht 440 ist mit dem I/O-Kontaktpad 420 durch eine Umverteilungsschichtdurchkontaktierung 438 verbunden. Die Umverteilungsschicht 440 dient in einer Ausführungsform zum Routen eines Signals zwischen dem Kontaktpad 420 und einem Kontaktpad eines Zwischenschalters in einer anderen x- und/oder y-Dimension. Eine Möglichkeit, die Umverteilungsschicht 440 und die Umverteilungsschichtdurchkontaktierung 438 zu bilden, ist durch einen Elektroplattierungsprozess. Zunächst wird eine Öffnung in der dielektrischen Schicht 430 zum Kontaktpad 402 gebildet. Ein elektroloses Saatmaterial wird in die Öffnung und auf einer Oberfläche der dielektrischen Schicht 430 ein- bzw. aufgebracht und dann und dann folgt eine Maske zum Definieren einer Fläche zur Bildung der Umverteilungsschicht. Dann wird ein leitfähiges Material wie Kupfer auf das freiliegende Saatmaterial durch einen Plattierungsprozess aufgebracht. Nach dem Plattieren werden die Maske und unerwünschtes Saatmaterial entfernt. Das dielektrische Material 435, wie eine Lötstopplack (z.B. Polyimid, PBO, FR2), wird dann auf die Umverteilungsschicht 440 aufgebracht und eine Fläche der Umverteilungsschicht liegt für eine elektrische Verbindung frei. Typischerweise unterscheidet sich eine X- und/oder Y-Position der freiliegenden Fläche der Umverteilungsschicht 440 von einer X- und/oder Y-Position des Kontaktpads 420 des Dies 410.
  • Über dem Die 410 in einer gestapelten oder vertikalen Orientierung ist in der in 5 dargestellten Ausführungsform ein Zwischenschalter 450 angeordnet. In einer Ausführungsform kann der Zwischenschalter 450 aus einem Halbleiterwaferstruktur in einem Knoten einer weniger teuren Technologie oder einem Knoten, der nicht so dicht im Sinne von Einrichtungen wie Die 410 ist, angeordnet. In dieser Ausführungsform enthält der Zwischenschalter 450 eine Reihe von Kontaktpads 475 (eines dargestellt) auf einer Oberfläche von Zwischenschalter 450, rückseitige Kontaktpads 470 (eines dargestellt) auf einer gegenüberliegenden Oberfläche von Zwischenschalter 450 und einen leitenden Pfad zwischen entsprechenden Kontaktpads 475 und rückseitigen Kontaktpads 470. 5 zeigt den Zwischenschalter 450 mit der ESD-Struktur 460 (z.B. eine oder mehrere Dioden) darin und verbunden mit Kontaktpad 475. Wie dargestellt, ist das rückseitige Kontaktpad 470 aus zum Beispiel Kupfer (z.B. Kupferpad) mit der ESD-Struktur 460 durch eine leitfähige Siliziumdurchkontaktierung (TSV) oder ein leitfähiges Implantat 465 verbunden. Ebenso ist die ESD-Struktur 460 mit dem Kontaktpad 475 verbunden. In dieser Ausführungsform ist das rückseitige Kontaktpad 470 von Zwischenschalter 450 mit einer freiliegenden Fläche der Umverteilungsschicht 445 durch eine leitfähige Zwischenverbindung 480 wie einer Lötverbindung verbunden. 5 zeigt auch eine Lötkugel 485 auf dem Kontaktpad 475 von Zwischenschalter 450. Das Kontaktpad 475 dient als das I/O-Kontaktpad für die Baugruppe, die das Die 410 und den Zwischenschalter 450 enthält. Die Lötkugel 485 kann zum Verbinden der Baugruppe 400 mit einem Substrat, wie dem Packungssubstrat verwendet werden.
  • 6 zeigt eine Querschnittsansicht einer Ausführungsform einer Baugruppe, die einen Abschnitt eines integrierten Schaltungs-Dies enthält, das ein einzelnes I/O-Kontaktpad und eine erste ESD-Struktur verbunden mit einem Zwischenschalter, mit einer zweiten ESD-Struktur in einer gestapelten oder vertikalen Orientierung, illustriert. Die Baugruppe 500 enthält ein integriertes Schaltungs-Die 510, das zum Beispiel eine relativ hohen Dichte von Transistoren und anderen aktiven und passiven Einrichtungen hat, die funktionsfähig sind, um eine Reihe von elektrischen Funktionen auszuführen. Das Die 510 enthält eine aktive Seitenfläche, auf und in der derartige Einrichtungen angeordnet sind, und eine Rückfläche. Das Die 510 enthält eine Reihe von I/O-Kontaktpads (I/O-Kontaktpad 520 dargestellt), die mit einer oder mehreren Metallisierungsschichten im Die verbunden sein können und die verwendet werden, um Signals zum Die 510 zu bringen oder Signale vom Die 510 zu senden.
  • In einer Ausführungsform ist eine Schaltung 515 mit dem I/O-Kontaktpad 520 des Dies 510 verbunden und eine ESD-Struktur 540 ist zum Beispiel im Bulk-Halbleitermaterial unterhalb des Kontaktpads 520 gebildet. Die ESD-Struktur 540 dient typischerweise zum Schützen des Schaltkreises, der mit dem Die 510 verknüpft ist. 6 zeigt eine ESD-Struktur 540, die parallel mit der Schaltung 515 verbunden ist.
  • Über dem Die 510 in einer gestapelten oder vertikalen Orientierung ist in der in 6 dargestellten Ausführungsform ein Zwischenschalter 550 angeordnet. In einer Ausführungsform kann der Zwischenschalter 550 durch eine Halbleiterwaferstruktur in einem Knoten einer weniger teuren Technologie oder einem Knoten, der im Sinne von Einrichtungen nicht so dicht ist wie das Die 510, gebildet sein. In dieser Ausführungsform enthält der Zwischenschalter 550 Kontaktpads 575 (eines dargestellt) auf einer Oberfläche von Zwischenschalter 550, rückseitige Kontaktpads 570 (eines dargestellt) auf einer gegenüberliegenden Oberfläche von Zwischenschalter 550 und einen leitenden Pfad 565 (z.B. eine TSV oder ein leitfähiges Implantat) zwischen entsprechenden Kontaktpads 575 und rückseitigen Kontaktpads 570. 6 zeigt der Zwischenschalter 550 mit einer ESD-Struktur 560 (z.B. eine oder mehrere Dioden) darin und verbunden mit dem Kontaktpad 575. Das rückseitige Kontaktpad 570 ist mit der ESD-Struktur 560 durch einen leitenden Pfad 565 verbunden.
  • 6 zeigt das rückseitige Kontaktpad 570 eingebettet in eine dielektrische Materialschicht 558 eines Materials wie Siliziumdioxid, ein Nitrid oder ein Polyimid. Auf der dielektrischen Schicht 558 (wie dargestellt, darunter) ist eine leitfähige Umverteilungsschicht oder Bahn 555 angeordnet, die mit dem rückseitigen Kontaktpad 570 durch eine leitfähige Durchkontaktierung 557 verbunden ist. Die Umverteilungsschicht 555 und die leitfähige Durchkontaktierung 557 können wie oben in Bezug auf die Baugruppe 400 (5) beschrieben gebildet werden. Eine Umverteilungsleitung 555 aus zum Beispiel Lötstopplack liegt oben (wie dargestellt, darunterliegend), während eine Fläche der Umverteilungsschicht 555 durch die dielektrische Schicht 554 (z.B. Polyimid, PBO, FR2) freiliegt. Die freiliegende Fläche der Umverteilungsschicht 555 hat in einer Ausführungsform eine andere x- und/oder y-Position als eine x- und/oder y-Position des Kontaktpads 520 des Dies 510. 6 zeigt eine Zwischenverbindung 580, die mit dem I/O Kontakt 520 des Dies 510 und der Umverteilungsschicht 555 verbunden ist. Das Eingliedern der Umverteilungsschicht 555 auf dem Zwischenschalter 550 sieht eine Verbindung zwischen dem Zwischenschalter und dem I/O-Kontaktpad 520 des Dies 510 vor, wobei sich das I/O-Kontaktpad 520 an einer anderen x- und/oder y-Position als einer x- und/oder y-Position des rückseitigen Kontaktpads 570 von Zwischenschalter 550 befindet.
  • Eine Baugruppe aus einem oder mehreren Dies und einem oder mehreren Zwischenschaltern in eine Stapelorientierung kann verschiedene Konfigurationen annehmen, abhängig von den ESD-Schutzanforderungen des (der) Dies. 7-10 zeigen typische Ausführungsformen. 7 zeigt eine Baugruppe 600, die einen einzigen Die-Stapel auf einem Zwischenschalter in einer vertikalen oder gestapelten Orientierung enthält. Das Die 610 enthält eine Reihe von I/O-Kontaktpads 620, die jeweils mit einer integrierten Schaltung 615 verbunden sind und eine ESD-Struktur 640 haben, die parallel mit der Schaltung 615 verbunden ist. In dieser Ausführungsform ist das Die mit dem Zwischenschalter 650 durch eine Lötverbindung 680 zwischen I/O-Kontaktpad 620 und Kontakten auf einer Oberfläche von Zwischenschalter 650 (z.B. Rückfläche) verbunden. Eine gegenüberliegende Seitenfläche von Zwischenschalter 650 enthält Kontaktpads 675. Jedes Kontaktpad ist elektrisch mit entsprechenden Lötverbindung 680 durch zum Beispiel eine TSV verbunden. Ebenso mit jedem Kontaktpad verbunden ist eine ESD-Struktur 660. Die Kontaktpads 675 sind typischerweise mit einem Substrat (z.B. Packungssubstrat) durch Lötkugeln 685 verbunden.
  • 8 zeigt eine Ausführungsform einer Baugruppe, die zwei Dies verbunden mit einem einzelnen Zwischenschalter in einer vertikalen Orientierung enthält. Die Baugruppe 700 enthält ein Die 710A, das Kontaktpads 720A verbunden mit einer ESD-Struktur 740A und einem Schaltkreis 715A enthält, und ein Die 710B, das ein I/O-Kontaktpad 720B verbunden mit einem Schaltkreis 715B und einer ESD-Struktur 740B enthält. Jedes Die ist mit Kontakten auf einer Oberfläche von Zwischenschalter 750 (z.B. einer Rückfläche) durch Lötverbindungen 780A bzw. 780B verbunden. Eine gegenüberliegende Oberfläche von Zwischenschalter 750 enthält Kontaktpads 775, die jeweils mit einer ESD-Struktur 760 und Lötverbindungen 780A bzw. 780B zum Beispiel durch TSVs verbunden sind. Die Baugruppe 700 ist mit einem Substrat 790 durch zum Beispiel eine Lötkugel 785 verbunden, die mit Kontaktpads 775 verbunden ist.
  • In jeder der Baugruppe 600 (7) und Baugruppe 700 (8) sehen die ESD-Strukturen des Zwischenschalters eine typischerweise ähnliche ESD-Schutzrobustheit vor. Einer anderen Ausführungsform kann die ESD-Struktur eine unterschiedliche ESD-Schutzrobustheit haben (z.B. einige ESD-Strukturen mit mehr ESD-Schutzrobustheit als andere ESD-Strukturen). 9 zeigt eine Ausführungsform einer Baugruppe, die zwei Dies enthält, die mit einem einzigen Zwischenschalter in einer vertikalen Orientierung verbunden sind, wobei der Zwischenschalter ESD-Schutzstrukturen unterschiedlicher ESD-Schutzrobustheit hat. Die Baugruppe 800 enthält ein Die 810A, das ein Kontaktpad 820A enthält, das einen Schaltkreis 815A und eine ESD-Struktur 840A enthält, und ein Die 810B, das ein I/O-Kontaktpad 820B verbunden mit einer Schaltung 815B und einer ESD-Struktur 840B enthält. Das Die 810A ist mit dem Zwischenschalter 850 durch eine Lötverbindung 880A zwischen dem I/O-Kontaktpad 820A und einem entsprechenden Kontaktpad auf einer Oberfläche von Zwischenschalter 850 verbunden. Das Die 810B ist mit dem Zwischenschalter 850 durch eine Lötverbindung 880B zwischen dem I/O-Kontaktpad 820B und einem entsprechenden Kontaktpad auf einer Oberfläche von Zwischenschalter 850 verbunden. Eine gegenüberliegende Seite von Zwischenschalter 850 enthält Kontaktpads 875A, 875B, 875C und 875D, die elektrisch mit entsprechenden der Kontaktpads an einer gegenüberliegenden Seite des Zwischenschalters zum Beispiel durch TSVs verbunden sind. Jedes Kontaktpad 875A-D ist auch mit einer ESD-Struktur verbunden. In dieser Ausführungsform enthalten die ESD-Strukturen solche, die eine unterschiedliche ESD-Schutzrobustheit haben. Wie dargestellt, hat die ESD-Struktur 860A eine geringere ESD-Schutzrobustheit als die ESD-Struktur 860B, die ihrerseits eine geringere ESD-Schutzrobustheit als die ESD-Struktur 860C hat. Typischerweise hat die ESD-Struktur 860D in dieser Ausführungsform eine ähnliche ESD-Schutzrobustheit wie jene der ESD-Struktur 860B.
  • In den vorangehenden Ausführungsformen entsprach der ESD-Schutz, der dem I/O-Kontaktpad durch den Zwischenschalter verliehen wird, einem Eins-zu-Eins-Verhältnis zwischen Kontaktpads und Zwischenschalter-ESD-Strukturen. In einer anderen Ausführungsform können sich I/O-Kontaktpads eines Dies eine oder mehrere ESD-Schutzstrukturen eines Zwischenschalters teilen. 10 zeigt eine Ausführungsform einer Baugruppe, die mehrere Dies enthält, die mit einem einzelnen Zwischenschalter in einer vertikalen Orientierung verbunden sind, wobei die I/O-Kontaktpads der Dies sich eine ESD-Struktur des Zwischenschalters teilen. Die Baugruppe 900 enthält ein Die 910A, das ein Kontaktpad 920A verbunden mit einem Schaltkreis 915A und einer ESD-Struktur 940A enthält, und das Die 910B verbunden mit einem Schaltkreis 915B und einer ESD-Struktur 940B. I/O-Kontaktpads 920A des Dies 910A sind mit dem Zwischenschalter 950 durch Lötverbindungen 980A verbunden und Kontaktpads 920B des Dies 910B sind mit dem Zwischenschalter 950 durch Lötverbindungen 980B verbunden. eine gegenüberliegende Seite von Zwischenschalter 950 enthält Kontaktpads 975A, 975B und 975C. Die Kontaktpads 975A-C sind elektrisch mit Kontaktpads auf einer gegenüberliegenden Seitenfläche von Zwischenschalter 950 verbunden. Mit jedem der Kontaktpads 975A-C sind eine ESD-Struktur 960A, ESD-Struktur 960B bzw. ESD-Struktur 960C verbunden. In dieser Ausführungsform sind die I/O-Kontaktpads 920A des Dies 910A mit dem Kontaktpad 975A bzw. Kontaktpad 975B von Zwischenschalter 950 verbunden. I/O-Kontaktpads 920B des Dies 910B sind mit Kontaktpad 975B bzw. Kontaktpad 975C von Zwischenschalter 950 verbunden. Wie beschrieben, sind ein I/O Kontakt des Dies 910A und ein I/O Kontakt des Dies 910B jeweils mit dem Kontaktpad 975B von Zwischenschalter 950 verbunden. In einer Ausführungsform teilt sich jedes der entsprechenden Kontaktpad des Dies 910A und des Dies 910B die ESD-Struktur 960B von Zwischenschalter 950. Die ESD-Struktur 960B kann eine ähnliche oder erhöhte ESD-Schutzrobustheit wie andere ESD-Strukturen bieten, die mit dem Zwischenschalter 950 verknüpft sind. Die Baugruppe 900 ist mit dem Substrat 990 durch Lötkugeln 985 verbunden, die mit Kontaktpads 975A-975C verbunden sind.
  • 11 zeigt eine Ausführungsform einer Baugruppe, ein einzelnes Die enthält, das mit mehreren Zwischenschaltern verbunden ist. Unter Bezugnahme auf 11 enthält eine Baugruppe 1000 ein Die 1010, das Kontaktpads 1020A enthält, die mit einem Schaltkreis 1015A und einer ESD-Struktur 1040A verbunden sind, und Kontaktpads 1020B, die mit einem Schaltkreis 1015B und einer ESD-Struktur 1040B verbunden sind, und Kontaktpads 1020C, die mit einem Schaltkreis 1015C und einer ESD-Struktur 1040C verbunden sind. In dieser Ausführungsform ist das Kontaktpad 1020A des Dies 1010 elektrisch mit einem Kontaktpad auf einer Oberfläche von Zwischenschalter 1050A durch eine Lötverbindung 1080A verbunden. Ebenso sind das Kontaktpad 1020B und das Kontaktpad 1020C des Dies 1010 mit entsprechenden Kontaktpads des separaten Zwischenschalters 1050B verbunden. Jeder der Zwischenschalter 1050A und Zwischenschalter 1050B ist mit einem Substrat 1082 verbunden, das zum Beispiel ein Flip-Chip-Substrat oder Waferebenen-RDL-Substrat ist. Der Zwischenschalter 1050A enthält Kontaktpads 1075A auf einer gegenüberliegenden Seitenfläche des Zwischenschalters und elektrisch verbunden mit dem I/O-Kontaktpad 1020A des Dies 1010. Das Kontaktpad 1075 enthält auch eine ESD-Struktur 1060A. Der Zwischenschalter 1050B enthält ein Kontaktpad 1075B und ein Kontaktpad 1075C, die mit dem I/O-Kontaktpad 1020B bzw. dem I/O-Kontaktpad 1020C des Dies 1010 verbunden sind, wobei das Kontaktpad 1075B auch mit der ESD-Struktur 1060B verbunden ist und das Kontaktpad 1075C auch mit der ESD-Struktur 1060C verbunden ist. Jeder der Zwischenschalter 1050A und Zwischenschalter 1050B ist elektrisch mit dem Substrat 1082 auf einer Seitenfläche des Substrats verbunden. Das Substrat 1082 enthält eine gegenüberliegende Seitenfläche mit Kontaktpads zur Verbindung des Substrats mit dem Substrat 1090 (z.B. gedruckte Leiterplatte oder Packungssubstrat). Das Substrat 1082 enthält ein elektrisches Routing durch das Substrat zwischen Kontaktpunkten der Kontaktpads 1075A-C und Kontaktpads an einer gegenüberliegenden Seite des Substrats 1082. 11 zeigt Lötkugeln 1085, die die Baugruppe mit dem Substrat 1090 (z.B. einem Packungssubstrat) verbinden.
  • 12 zeigt eine Ausführungsform einer Baugruppe, die ein Die enthält, das mit einem Zwischenschalter in einer vertikalen Orientierung verbunden ist, wobei der Zwischenschalter in einem Substrat eingebettet ist. Die Baugruppe 1100 enthält ein Die 1110, das eine Reihe von Kontaktpads 1120 enthält, die jeweils mit einem Schaltkreis 1115 verbunden sind und eine ESD-Struktur 1140 haben. Die Baugruppe 1100 enthält auch einen Zwischenschalter 1150, der in das Substrat 1156 eingebettet ist. In einer Ausführungsform wird der Zwischenschalter 1150 durch einen Wafer-Einbettungsprozess mit zum Beispiel einer Vergussmasse eingebettet, die den Zwischenschalter umgibt, um ein Substrat 1156 zu definieren. Der Zwischenschalter 1150 enthält I/O-Kontaktpads 1170 auf einer Oberfläche (z.B. einer Rückfläche) und Kontaktpads 1175 auf einer gegenüberliegenden Seitenfläche (einer Einrichtungsseitenfläche). Entsprechende der Kontaktpads 1175 sind mit Kontaktpads 1170 wie auch entsprechenden ESD-Strukturen 1160 verbunden. In dieser Ausführungsform sind I/O-Kontaktpads 1120 mit Kontaktpads 1172 auf einer Oberfläche des Substrats 1156 durch Lötverbindungen 1180 verbunden. Solche Kontaktpads 1172 sind mit entsprechenden der Kontaktpads 1170 von Zwischenschalter 1150 durch leitende Durchkontaktierungen 1174 im Substrat 1156 verbunden. Eine gegenüberliegende Seite des Substrats 1156 enthält leitende Durchkontaktierungen 1183, die zwischen Kontaktpads 1175 von Zwischenschalter 1150 und Kontaktpunkten oder -pads auf einer Oberfläche des Substrats verbunden sind. Lötkugeln 1185 sind mit solchen Kontaktpads auf einer Oberfläche des Substrats 1156 verbunden. Solche Lötkugeln 1185 können zur Verbindung der Baugruppe 1100 mit dem Substrat 1190 verwendet werden.
  • In den obenstehenden Ausführungsformen sind vertikale oder gestapelte, orientierte Baugruppen beschrieben, die ein oder mehrere Dies und einen oder mehrere Zwischenschalter enthalten. In einer anderen Ausführungsform können die Baugruppe und der Zwischenschalter seitlich orientiert (z.B. Seite an Seite orientiert) sein. 13 zeigt eine Seitenansicht im Querschnitt einer Ausführungsform einer Baugruppe, die ein Die und einen Zwischenschalter, jeweils mit ESD-Schutz enthält, wobei das Die und der Zwischenschalter in einer seitlichen Orientierung sind. Unter Bezugnahme auf 13 enthält die Baugruppe 1200 ein Die 1210, das zum Beispiel ein integriertes Schaltungs-Die ist, das eine Reihe von I/O-Kontaktpads (Kontaktpad 1220 dargestellt) enthält, die jeweils mit einem Schaltkreis 1215 und einer ESD-Schutzstruktur unterhalb des entsprechenden Pads (ESD-Struktur 1240) verbunden sind. Das Die 1210 ist mit einem Substrat 1290 verbunden, das zum Beispiel ein Leiterrahmen ist. Das Die 1210 ist mit einem Substrat 1290 (z.B. durch einen Klebstoff) verbunden, wobei eine Einrichtungsseite oben liegt (weg vom Substrat 1290). Eben mit dem Substrat 1290 verbunden ist ein Zwischenschalter 1250, der auch mit der nach oben gerichteten Einrichtungsseite verbunden ist. Der Zwischenschalter 1250 enthält eine Reihe von Kontaktpads (Kontaktpad 1275), wobei der Zwischenschalter einen zusätzlichen ESD-Schutz enthält, der mit dem Kontaktpad verbunden ist. In dieser Ausführungsform ist die ESD-Struktur 1260 unterhalb und verbunden mit dem Kontaktpad 1275 von Zwischenschalter 1250 dargestellt. Ein leitfähiger Draht 1225 (ein Drahtbond) ist zwischen dem Kontaktpad 1220 des Dies 1210 und dem Kontaktpad 1275 von Zwischenschalter 1250 und der leitfähige Draht 1226 ist zwischen dem Kontaktpad 1275 und dem Kontaktpunkt 1295 des Substrats 1290 verbunden. In dieser Ausführungsform sehen Drahtbonds die elektrische Verbindung zwischen dem Die und dem Zwischenschalter und dem Zwischenschalter und dem Substrat vor. In einer anderen Ausführungsform können jedes der Dies und der Zwischenschalter mit einem Substrat auf einer Kontaktpad-Seitenfläche verbunden sein und die elektrische Verbindung zwischen dem Die und dem Zwischenschalter und optional mit dem Substrat 1290 kann durch ein solches Substrat vorgesehen sein. 13 zeigt einen Verbindungspunkt 1299, der funktionsfähig ist, um das Substrat 1290 elektrisch mit einem externen Substrat wie einer gedruckten Leiterplatte zu verbinden. In der Ausführungsform, wo das Substrat 1290 ein Leiterrahmen ist, kann ein Leiterrahmen seine eigenen Kontaktstifte haben, die mit einem Substrat wie einer gedruckten Leiterplatte durch eine Stiftverbindung verbunden sein können.
  • 14 zeigt eine Seitenansicht im Querschnitteiner anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter, jeweils mit ESD-Schutz enthält, um gemeinsam den Schaltkreis des Dies zu schützen, wobei das Die und der Zwischenschalter in einer seitlichen Orientierung sind. Unter Bezugnahme auf 14 enthält die Baugruppe 1300 ein Die 1310, das zum Beispiel ein integriertes Schaltungs-Die ist, das eine Reihe von I/O-Kontaktpads (Kontaktpad 1320 dargestellt) enthält, die jeweils mit einer Schaltung (Schaltung 1315) und einer ESD-Schutzstruktur (ESD-Struktur 1340) verbunden sind. Das Die 1310 wird durch einen Waferebenen-Einbettungsprozess in eine Vergussmasse eingebettet, um ein gemeinsames Substrat 1397 zu bilden. In dieser Ausführungsform wird das Die mit der Einrichtungsseite nach oben, wie dargestellt, eingebettet. Auch der Zwischenschalter 1350 ist mit der Einrichtungsseite nach oben in eine Vergussmasse 1397 in einer Position seitlich zum Die 1350 (oben in der Darstellung) eingebettet. Das Die 1310 und der Zwischenschalter 1350 sind jeweils mit einem Substrat 1398 wie mittels Lötverbindungen zu einem Flip-Chip-Substrat verbunden. Der Zwischenschalter 1350 enthält eine Reihe von Kontaktpads (Kontaktpad 1375 dargestellt), wobei der Zwischenschalter einen ESD-Schutz enthält, der mit den Kontaktpads verbunden ist. In dieser Ausführungsform ist der ESD-Schutzstruktur 1360 unterhalb und verbunden mit einem Kontaktpad 1375 von Zwischenschalter 1350 dargestellt. In einer Ausführungsform können I/O-Kontaktpads (Kontaktpad 1320) des Dies 1310 mit dem Kontaktpad 1375 von Zwischenschalter 1350 durch ein leitfähiges Routing durch das Substrat 1398 verbunden sein oder das Substrat 1398 kann mit einem ergänzenden Substrat verbunden sein, wobei die elektrische Verbindung durch das ergänzende Substrat errichtet wird. Eine gegenüberliegende Seitenfläche des Substrats 1398 enthält Kontaktpunkte mit Lötkugeln 1385 zur Verbindung mit der Baugruppe mit dem Substrat 1390 (z.B. ein Packungssubstrat oder eine gedruckte Leiterplatte).
  • 14 illustriert das Routing (über einen Signalfluss 1399) eines Signals von einer Lötkugel (z.B. ein externes Signal) durch das Substrat 1398 zum Kontaktpad 1375 des Zwischenschalters 1350, dann zum I/O-Kontaktpad 1320 am Die 1310. Auf diese Weise ist das Die 1310 (sind im Speziellen die I/O-Kontakte des Dies 1310) mit der Außenseite durch den Zwischenschalter 1350 verbunden.
  • 15 zeigt eine Seitenansicht im Querschnitteiner anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter in einer Package-on-Package (PoP) Anordnung enthält, jeweils mit einem ESD-Schutz zum gemeinsamen Schutz des Schaltkreises des Dies, wobei sich das Die und der Zwischenschalter in einer vertikalen oder gestapelten Orientierung befinden. Die Baugruppe 1400 enthält ein Die 1410, das zum Beispiel ein integriertes Schaltungs-Die ist, das eine Reihe von I/O-Kontaktpads (Kontaktpad 1420A, Kontaktpad 1420B, Kontaktpad 1420C, Kontaktpad 1420D, Kontaktpad 1420E und Kontaktpad 1420F sind dargestellt), die jeweils mit einem Schaltkreis (Schaltung 1415A, Schaltung 1415B, Schaltung 1415C, Schaltung 1415D, Schaltung 1415E und Schaltung 1415F sind dargestellt) verbunden sind, und eine ESD-Schutzstruktur unterhalb des entsprechenden Pads (ESD-Struktur 1440A, ESD-Struktur 1440B, ESD-Struktur 1440C, ESD-Struktur 1440D, ESD-Struktur 1440E und ESD-Struktur 1440F sind dargestellt) enthält. Das Die 1410 ist elektrisch und physikalisch mit einer Seitenfläche des Packungssubstrats 1490 in einer Flip-Chip-Konfiguration verbunden, sodass eine Einrichtungsseite wie dargestellt nach unten weist und Schaltungen 1415A-F und ESD-Strukturen 1440A-F über entsprechenden Kontaktpads 1420A-F erscheinen. Das Die 1410 ist mit dem Substrat 1490 durch zum Beispiel einen Höckerbildungs- oder Rückschmelzprozess zwischen Kontaktpads des Dies bzw. dem Substrat verbunden. Das Die 1410 ist mit dem Substrat 1490 an einer zentralen Region des Substrats verbunden. Das Substrat 1490 enthält Umverteilungsschichten oder Zwischenverbindungen darin, mit welchen die Kontaktpads des Dies 1410 elektrisch verbunden sind, mit elektrischen Routensignalen zwischen Kontaktpads 1420A-F und Zwischenverbindungen 1485 (z.B. Löthöckern), die um eine Peripherie des Substrats angeordnet sind (angegeben durch Signalrouting 1495A). An einer Seite des Substrats 1490 gegenüber dem Die 1410 enthält das Substrat eine Reihe von Zwischenverbindungen 1497 (z.B. Löthöcker) für eine elektrische Verbindung des Substrats 1490 mit einer externen Einrichtung (z.B. einer gedruckten Leiterplatte). 15 zeigt ein Signalrouting 1495B von Zwischenverbindungen 1497 zu Zwischenverbindungen 1485, um Signale von einer Quelle zu bringen, die extern der Baugruppe 1400 ist.
  • 15 zeigt auch ein Substrat 1470, das elektrisch mit einer gleichen Seitenfläche des Substrats 1490 wie das Die 1410 verbunden ist. In dieser Ausführungsform ist das Substrat 1470 angeordnet und mit einer Rückfläche des Dies 1410 (z.B. durch einen Klebstoff) verbunden. Das Substrat 1470 enthält eine Reihe von Kontaktpads um seine Peripherie (einer Fläche peripher zu einer Fläche des Substrats, an der das Die 14160 verbunden ist). 15 zeigt Zwischenverbindungen 1485 (z.B. Lötkugeln oder Durcheine-Form-Durchkontaktierung (TMV)), die mit Kontaktpads an einer Die-Seite von Substrat 1490 und mit den Kontaktpads an einer Die-Seite von Substrat 1470 verbunden sind. Substrat 1470 enthält Umverteilungsschichten oder Zwischenverbindungen, um Signale durch das Substrat zu bringen. Eine Rückseite des Substrats 1470 (eine Seite, die dem Die 1410 gegenüberliegt) enthält eine Reihe von Kontaktpads, die jeweils mit den Signalleitungen im Substrat verbunden sind.
  • 15 zeigt ferner einen Zwischenschalter 1450, der elektrisch und physikalisch mit dem Substrat 1470 auf einer gleichen Seitenfläche des Substrats 1490 wie das Die 1410 verbunden ist. In dieser Ausführungsform ist der Zwischenschalter 1450 auf einer hinteren Seitenfläche des Dies 1410 in einer gestapelten Orientierung angeordnet. Der Zwischenschalter 1450 enthält eine Reihe von Kontaktpads, die mit dem Substrat 1470 verbunden sind. In einer Ausführungsform ist der Zwischenschalter 1450 elektrisch und physikalisch mit dem Substrat 1470 mit der Einrichtungsseite nach unten in einer Flip-Chip-Orientierung verbunden. Der Zwischenschalter 1450 enthält eine Reihe von Kontaktpads (Kontaktpad 1475A, Kontaktpad 1475B, Kontaktpad 1475C, Kontaktpad 1475D und Kontaktpad 1475E sind dargestellt). Verbunden mit den Kontaktpads sind ESD-Schutzstrukturen (z.B. ESD-Struktur 1460A unter Kontaktpad 1475A, ESD-Struktur 1460B unter Kontaktpad 1475B, ESD-Struktur 1460C unter Kontaktpad 1475C, ESD-Struktur 1460D unter Kontaktpad 1475D und ESD-Struktur 1460E unter Kontaktpad 1475E). Da der Zwischenschalter 1450 umgedreht ist, erscheinen die ESD-Strukturen über den Kontaktpads, wie dargestellt. Der Zwischenschalter 1450 ist typischerweise mit dem Substrat 1470 durch einen Höckerbildungs- oder Aufschmelzprozess (Löthöcker 1485) zwischen Kontaktpads des Zwischenschalters bzw. des Substrats verbunden.
  • 15 illustriert das Routing eines Signals von der Zwischenverbindung 1497 des Substrats 1490 (über eine äußere oder externe Quelle) durch eine Signalleitung 1495B des Substrats 1490 zu Zwischenverbindungen 1485 zwischen dem Substrat 1490 und dem Substrat 1470, dann durch eine Signalleitung 1473A des Substrats 1470 zum Löthöcker 1485, dann durch das Kontaktpad 1475B von Zwischenschalter 1450, dann zurück durch den Löthöcker 1485 zur Signalleitung 1473B des Substrats 1470, dann durch das Substrat zur Zwischenverbindung 1485, um das Signal zum Substrat 1490 zurückzubringen, dann durch die Signalleitung 1495A zum Kontaktpad 1420A des Dies 1410. Auf diese Weise wird das Die 1410 (im Speziellen I/O-Kontakte des Dies 1410) mit der Außenseite durch den Zwischenschalter 1450 verbunden. Die in 15 dargestellte Baugruppe 1400 kann eine anfängliche Baugruppe eines Zwischenschalters und eines Dies sein, um eine gewünschte ESD-Schutzrobustheit zu erreichen, oder eine Nachrüstung eines bestehenden POPkonfigurierten Dies, dem zusätzliche ESD-Schutzrobustheit hinzugefügt wird.
  • 16 zeigt eine Seitenansicht im Querschnitt einer anderen Ausführungsform einer Baugruppe, die ein integriertes Schaltungs-Die und einen Zwischenschalter enthält, jeweils mit ESD-Schutz, um gemeinsam den Schaltkreis des Dies zu schützen, wobei das Die und der Zwischenschalter in einer vertikalen oder gestapelten Orientierung sind. Unter Bezugnahme auf 16 enthält die Baugruppe 1500 ein Die 1510, das zum Beispiel ein integriertes Schaltungs-Die ist, das eine Reihe von I/O-Kontaktpads enthält (Kontaktpad 1520A, Kontaktpad 1520B, Kontaktpad 1520C, Kontaktpad 1520D, Kontaktpad 1520E und Kontaktpad 1520F sind dargestellt), die jeweils elektrisch mit Schaltung einer 1515 und einer ESD-Schutzstruktur 1540 verbunden sind. Das Die 1510 ist elektrisch und physikalisch mit einer Seitenfläche des Substrats 1590 in einer Opossum- oder hängenden Die-Konfiguration (eine untere Seitenfläche, wie dargestellt) durch zum Beispiel einen Höckerbildungs- oder Aufschmelzprozess zwischen Kontaktpunkten des Dies bzw. des Substrats verbunden. Das Die 1510 ist mit dem Substrat mit der Einrichtungsseite nach unten verbunden, obwohl Kontaktpads 1520 auf der Einrichtungsseite in dieser hängenden Konfiguration, wie dargestellt, nach oben gerichtet erscheinen. Das Die 1510 ist mit dem Substrat 1590 an einer zentralen Region des Substrats verbunden. 16 zeigt auch Zwischenverbindungen 1585 (z.B. Löthöcker), die um eine Peripherie des Substrats angeordnet sind, die funktionsfähig sind, um das Substrat 1590 mit einer externen Einrichtung (z.B. einer gedruckten Leiterplatte) zu verbinden.
  • Das Substrat 1590 der Baugruppe 1500 enthält Kontaktpads an einer Die-Seite des Substrats und Kontaktpads an einer gegenüberliegenden Seite des Substrats. Signalleitungen sind durch das Substrat zwischen Kontaktpads an einer Seite verteilt oder verlegt.
  • 16 zeigt ferner einen Zwischenschalter 1550, der elektrisch und physikalisch mit einer gegenüberliegenden Seitenfläche des Substrats 1590 verbunden ist. Der Zwischenschalter 1550 enthält eine Reihe von Kontaktpads, die mit dem Substrat 1590, mit der Einrichtungsseite nach unten, in einer Flip-Chip-Orientierung verbunden sind (Kontaktpad 1575A, Kontaktpad 1575B, Kontaktpad 1575C, Kontaktpad 1575D und Kontaktpad 1575E sind dargestellt). Elektrisch verbunden mit und unter jedem der Kontaktpads angeordnet sind ESD-Schutzstrukturen 1560. Der Zwischenschalter 1550 ist typischerweise mit dem Substrat 1590 durch einen Höckerbildungs- oder Aufschmelzprozess zwischen Kontaktpunkten des Zwischenschalters bzw. des Substrats verbunden. 16 zeigt zwei separate Lötverbindungen zwischen einem Zwischenschalter-Kontaktpad und Kontaktpads auf dem Substrat 1590.
  • 16 illustriert das Routing (durch einen Signalfluss 1599) eines Signals von Lötkugeln 1585, die mit dem Substrat 1590 verbunden sind, durch eine erste Lötverbindung 1597A zum Kontaktpad 1575D des Zwischenschalters 1550, dann durch das Kontaktpad 1575D zu einer zweiten Lötverbindung 1597B, die mit dem Kontaktpad verknüpft ist, zum Kontaktpad 1520E des Dies 1510. Auf diese Weise wird das Die 1510 (im Speziellen I/O-Kontakte des Dies 1510) mit der Außenseite durch den Zwischenschalter 1550 verbunden.
  • 17 illustriert eine Recheneinrichtung 1600 gemäß einer Implementierung. Eine Recheneinrichtung 1600 beherbergt eine gedruckte Leiterplatte 1602. Die Platte 1602 kann eine Reihe von Komponenten enthalten, einschließlich, ohne aber darauf beschränkt zu sein, einen Prozessor 1604 und zumindest einen Kommunikations-Chip 1606. Der Prozessor 1604 ist physikalisch und elektrisch an die Platte 1602 gekoppelt. In einigen Implementierungen ist zumindest ein Kommunikations-Chip 1606 auch physikalisch und elektrisch an die Platte 1602 gekoppelt. In weiteren Implementierungen ist der Kommunikations-Chip 1606 Teil des Prozessors 1604.
  • Abhängig von ihren Anwendungen kann eine Recheneinrichtung 1600 andere Komponenten enthalten, die physikalisch und elektrisch an die Platte 1602 gekoppelt sein können oder nicht. Diese anderen Komponenten enthalten, ohne aber darauf beschränkt zu sein, einen flüchtigen Speicher (z.B. DRAM), einen nicht flüchtigen Speicher (z.B. ROM), einen Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipset, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine globale Positioniersystem-(GPS) Einrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichereinrichtung (wie Festplattenlaufwerk, Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter).
  • Der Kommunikations-Chip 1606 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Recheneinrichtung 1600. Der Begriff „drahtlos“ und seine Ableitungen können zum Beschreiben von Schaltungen, Einrichtungen, Systemen, Verfahren, Techniken, Kommunikationskanälen usw. verwendet werden, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die verknüpften Einrichtungen keine Drähte enthalten, obwohl dies in einigen Ausführungsformen der Fall sein könnte. Der Kommunikations-Chip 1606 kann einen beliebige/ein beliebiges aus einer Reihe von drahtlosen Standards oder Protokollen implementieren, einschließlich, ohne aber darauf beschränkt zu sein, Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Derivate davon wie auch sämtlich andere drahtlose Protokolle, die als 3G, 4G, 5G bezeichnet sind, und darüber hinaus. Die Recheneinrichtung 1600 kann mehrere Kommunikations-Chips 1606 enthalten. Beispielsweise kann ein erster Kommunikations-Chip 1606 für drahtlose Kommunikationen kürzerer Reichweite, wie Wi-Fi und Bluetooth, bestimmt sein und ein zweiter Kommunikations-Chip 1606 kann für drahtlose Kommunikationen größerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, bestimmt sein.
  • Der Prozessor 1604 der Recheneinrichtung 1600 enthält ein integriertes Schaltungs-Die, das in den Prozessor 1604 gepackt ist. In einigen Implementierungen enthält das integrierte Schaltungs-Die des Prozessors eine oder mehrere Einrichtungen, wie Transistoren oder Metallzwischenverbindungen, und enthält I/O-Kontakte. Der Prozessor 1604 kann mit einem Zwischenschalter in einer Baugruppe wie hier beschrieben gepackt sein. Der Begriff „Prozessor“ kann sich auf jede Einrichtung oder jeden Abschnitt einer Einrichtung beziehen, der bzw. die elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher speichern können.
  • Der Kommunikations-Chip 1606 enthält auch ein integriertes Schaltungs-Die, das in den Kommunikations-Chip 1606 gepackt ist. Gemäß einer anderen Implementierung enthält das integrierte Schaltungs-Die des Kommunikations-Chips eine oder mehrere Einrichtungen, wie Transistoren oder Metallzwischenverbindungen, und enthält I/O-Kontakte. Der Kommunikations-Chip 1606 kann mit einem Zwischenschalter in eine Baugruppe gepackt sein, wie hier beschrieben.
  • In weiteren Implementierungen kann eine andere Komponente, die in der Recheneinrichtung 1600 beherbergt ist, ein integriertes Schaltungs-Die beinhalten, das eine oder mehrere Einrichtungen, wie Transistoren oder Metallzwischenverbindungen enthält und I/O-Kontakte enthält. Das integrierte Schaltungs-Die kann mit einem Zwischenschalter in eine Baugruppe wie hier beschrieben gepackt sein.
  • In verschiedenen Implementierungen kann die Recheneinrichtung 1600 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, eine persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine digitale Kamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Recheneinrichtung 1600 jede andere elektronische Einrichtung sein, die Daten verarbeitet.
  • BEISPIELE
  • Beispiel 1 ist eine Vorrichtung, die eine elektrostatische Entladungsschaltung enthält, die einen ersten Schaltungsabschnitt , der unterhalb eines Die-Kontaktpads eines integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Schaltungsabschnitt in einem Zwischenschalter getrennt vom integrierten Schaltungs-Die enthält, wobei der Zwischenschalter einen ersten Kontaktpunkt, der an das Kontaktpad des integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Kontaktpunkt, der zur Verbindung mit einer externen Quelle funktionsfähig ist, enthält.
  • In Beispiel 2 enthält der erste Schaltungsabschnitt in der Vorrichtung von Beispiel 1 eine ESD-Robustheit, die sich von einer ESD-Schutzrobustheit des zweiten Schaltungsabschnitts unterscheidet.
  • In Beispiel 3 enthält der erste Schaltungsabschnitt in der Vorrichtung von Beispiel 2 einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom des zweiten Schaltungsabschnitts und ein Versagensschwellenwert und eine Versagensschwellenspannung des zweiten Schaltungsabschnitts ist kleiner als eine Versagensschwellenspannung des ersten Schaltungsabschnitts.
  • In Beispiel 4 enthält der Zwischenschalter in der Vorrichtung von Beispielen 1-3 ein Zwischenschalter-Kontaktpad, das funktionsfähig ist, um eine Baugruppe des Dies und des Zwischenschalters mit einem Substrat zu verbinden, und der zweite Schaltungsabschnitt ist an das Zwischenschalter-Kontaktpad und das Die-Kontaktpad gekoppelt.
  • In Beispiel 5 sind der erste Schaltungsabschnitt und der zweite Schaltungsabschnitt in der Vorrichtung von Beispiel 4 an ein Substrat gekoppelt und vertikal in Bezug zueinander angeordnet.
  • In Beispiel 6 sind der erste Schaltungsabschnitt und der zweite Schaltungsabschnitt in der Vorrichtung von Beispiel 4 an ein Substrat gekoppelt und seitlich in Bezug zueinander angeordnet.
  • In Beispiel 7 enthält die Vorrichtung von Beispiel 6 ferner eine Umverteilungsschicht, die ein leitfähiges Material enthält, das an den Die-Kontakt und den Zwischenschalterkontakt gekoppelt ist.
  • In Beispiel 8 enthält die Umverteilungsschicht in der Vorrichtung von Beispiel 7 eine von einer Umverteilungsschicht des Dies und einer Umverteilungsschicht des Zwischenschalters.
  • In Beispiel 9 enthält die Vorrichtung von Beispiel 7 ferner ein Substrat, wobei jedes Die und der Zwischenschalter an das Substrat gekoppelt sind und die Umverteilungsschicht im Substrat angeordnet ist.
  • In Beispiel 10 ist der erste Schaltungsabschnitt in der Vorrichtung von Beispiel 6 an den zweiten Schaltungsabschnitt durch eine Drahtbondverbindung oder Routing durch ein Substrat gekoppelt.
  • In Beispiel 11 enthält die Vorrichtung von Beispiel 1 ferner ein Substrat, wobei der Zwischenschalter in das Substrat eingebettet ist.
  • Beispiel 12 ist eine Vorrichtung„ die ein Substrat enthält, das einen Kontakt enthält, der funktionsfähig ist, das Substrat elektrisch an eine externe Einrichtung zu koppeln; ein integriertes Schaltungs-Die, das eine erste elektrostatische Entladungsstruktur unterhalb eines Kontaktpads des Dies enthält; einen Zwischenschalter, der einen Zwischenschalterkontakt und eine zweite elektrostatische Entladungsstruktur enthält, wobei das Die und der Zwischenschalter an das Substrat gekoppelt sind und ein Signal zwischen dem Substratkontakt und dem Kontaktpad des Dies funktionsfähig ist, durch den Zwischenschalter geroutet zu werden.
  • In Beispiel 13 enthält die erste elektrostatische Entladungsstruktur in der Vorrichtung von Beispiel 12 eine ESD-Schutzrobustheit, die sich von einer ESD-Schutzrobustheit der zweiten elektrostatischen Entladungsstruktur unterscheidet.
  • In Beispiel 14 enthält die erste elektrostatischen Entladungsstruktur in der Vorrichtung von Beispiel 13 einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom der zweiten elektrostatischen Entladungsstruktur und eine Versagensschwellenspannung der zweiten elektrostatischen Entladungsstruktur ist kleiner als eine Versagensschwellenspannung der ersten elektrostatischen Entladungsstruktur.
  • In Beispiel 15 sind das Die und der Zwischenschalter in der Vorrichtung von Beispiele 12-14 vertikal in Bezug zueinander angeordnet.
  • In Beispiel 16 sind das Die und der Zwischenschalter in der Vorrichtung von Beispiele 12-14 seitlich in Bezug zueinander angeordnet.
  • In Beispiel 17 enthält eines von dem Zwischenschalter und dem Substrat in der Vorrichtung von Beispiele 12-16 eine Umverteilungsschicht, die ein leitfähiges Material umfasst, das an den Die-Kontakt gekoppelt ist.
  • In Beispiel 18 ist der Zwischenschalter in der Vorrichtung von Beispielen 12-16 in das Substrat eingebettet.
  • Beispiel 19 ist ein Verfahren, das ein Bilden eines integrierten Schaltungs-Dies enthält, das eine erste elektrostatische Entladungsstruktur unterhalb eines Kontaktpads des Dies enthält; und ein Koppeln des Dies an einen Zwischenschalter, der einen Zwischenschalterkontakt und eine zweite elektrostatische Entladungsstruktur enthält, wobei ein Signal am Kontaktpad des Dies funktionsfähig ist, durch den Zwischenschalter geroutet zu werden.
  • In Beispiel 20 enthält die erste elektrostatische Entladungsstruktur in der Vorrichtung von Beispiel 19 einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom der zweiten elektrostatischen Entladungsstruktur und eine Versagensschwellenspannung der zweiten elektrostatischen Entladungsstruktur ist kleiner als eine Versagensschwellenspannung der ersten elektrostatischen Entladungsstruktur.
  • In Beispiel 21 unterscheidet sich die ESD-Schutzrobustheit der ersten elektrostatischen Entladungsstruktur in dem Verfahren von Beispiel 19 von der ESD-Schutzrobustheit der zweiten elektrostatischen Entladungsstruktur.
  • In Beispiel 22 enthält ein Koppeln des Dies an den Zwischenschalter in dem Verfahren von Beispiel 19 ein Koppeln des Dies und des Zwischenschalters in einer gestapelten Orientierung.
  • In Beispiel 23 enthält ein Koppeln des Dies an den Zwischenschalter in dem Verfahren von Beispiel 19 ein Koppeln des Dies und des Zwischenschalters seitlich in Bezug zueinander.
  • Beispiel 24 ist eine Baugruppe, die nach einem der Verfahren von Beispielen 9-23 hergestellt ist.
  • Die obenstehende Beschreibung bezieht sich auf illustrierte Implementierungen, die das enthalten, was in der Zusammenfassung beschrieben ist, und nicht umfassend sein sollen oder die Erfindung auf die präzisen offenbarten Formen beschränken sollen. Während spezielle Implementierungen und Beispiele der Erfindung hier zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifizierungen im Umfang möglich, wie dies für Fachleute in dem relevanten Gebiet offensichtlich ist.
  • Diese Modifizierungen können an der Erfindung angesichts der obenstehenden ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht als Einschränkung der Erfindung auf die speziellen in der Beschreibung und den Ansprüchen offenbarten Implementierungen beschränkt ausgelegt werden. Vielmehr ist der Umfang zur Gänze durch die folgenden Ansprüche festgelegt, die nach etablierten Lehrsätzen einer Anspruchsinterpretation auszulegen sind.

Claims (24)

  1. Vorrichtung, umfassend: eine elektrostatische Entladungsschaltung, die einen ersten Schaltungsabschnitt, der unterhalb eines Die-Kontaktpads eines integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Schaltungsabschnitt in einem Zwischenschalter getrennt vom integrierten Schaltungs-Die umfasst, wobei der Zwischenschalter einen ersten Kontaktpunkt, der an das Kontaktpad des integrierten Schaltungs-Dies gekoppelt ist, und einen zweiten Kontaktpunkt, der zur Verbindung mit einer externen Quelle funktionsfähig ist, enthält.
  2. Vorrichtung nach Anspruch 1, wobei der erste Schaltungsabschnitt eine ESD-Robustheit umfasst, die sich von einer ESD-Schutzrobustheit des zweiten Schaltungsabschnitts unterscheidet.
  3. Vorrichtung nach Anspruch 2, wobei der erste Schaltungsabschnitt einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom des zweiten Schaltungsabschnitts umfasst und eine Auslösungsspannung des zweiten Schaltungsabschnitts kleiner als eine Auslösungsspannung des ersten Schaltungsabschnitts ist.
  4. Vorrichtung nach Ansprüchen 1-3, wobei der Zwischenschalter ein Zwischenschalter-Kontaktpad umfasst, das funktionsfähig ist, um eine Baugruppe des Dies und des Zwischenschalters an ein Substrat zu koppeln, und der zweite Schaltungsabschnitt an das Zwischenschalter-Kontaktpad und das Die-Kontaktpad gekoppelt ist.
  5. Vorrichtung nach Anspruch 4, wobei der erste Schaltungsabschnitt und der zweite Schaltungsabschnitt an ein Substrat gekoppelt und vertikal in Bezug zueinander angeordnet sind.
  6. Vorrichtung nach Anspruch 4, wobei der erste Schaltungsabschnitt und der zweite Schaltungsabschnitt an ein Substrat gekoppelt und seitlich in Bezug zueinander angeordnet sind.
  7. Vorrichtung nach Anspruch 6, ferner umfassend eine Umverteilungsschicht, die ein leitfähiges Material umfasst, das an den Die-Kontakt und den Zwischenschalterkontakt gekoppelt ist.
  8. Vorrichtung nach Anspruch 7, wobei die Umverteilungsschicht eines von einer Umverteilungsschicht des Dies und einer Umverteilungsschicht des Zwischenschalters umfasst.
  9. Vorrichtung nach Anspruch 7, ferner umfassend ein Substrat, wobei jedes von dem Die und dem Zwischenschalter an das Substrat gekoppelt ist und die Umverteilungsschicht im Substrat angeordnet ist.
  10. Vorrichtung nach Anspruch 6, wobei der erste Schaltungsabschnitt an den zweiten Schaltungsabschnitt durch eine Drahtbondverbindung oder ein Routing durch ein Substrat gebunden ist.
  11. Vorrichtung nach Anspruch 1, ferner umfassend ein Substrat, wobei der Zwischenschalter in das Substrat eingebettet ist.
  12. Vorrichtung, umfassend: ein Substrat, umfassend einen Kontakt, der funktionsfähig ist, das Substrat elektrisch an eine externe Einrichtung zu koppeln; ein integriertes Schaltungs-Die, umfassend eine erste elektrostatische Entladungsstruktur unterhalb eines Kontaktpads des Dies; einen Zwischenschalter, umfassend einen Zwischenschalterkontakt und eine zweite elektrostatische Entladungsstruktur, wobei das Die und der Zwischenschalter an das Substrat gekoppelt sind und ein Signal zwischen dem Substratkontakt und dem Kontaktpad des Dies funktionsfähig ist, durch den Zwischenschalter geroutet zu werden.
  13. Vorrichtung nach Anspruch 12, wobei die erste elektrostatische Entladungsstruktur eine ESD-Schutzrobustheit umfasst, die sich von einer ESD-Schutzrobustheit der zweiten elektrostatischen Entladungsstruktur unterscheidet.
  14. Vorrichtung nach Anspruch 13, wobei die erste elektrostatische Entladungsstruktur einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom der zweiten elektrostatischen Entladungsstruktur umfasst und eine Auslösungsspannung der zweiten elektrostatischen Entladungsstruktur kleiner als eine Auslösungsspannung der ersten elektrostatischen Entladungsstruktur ist.
  15. Vorrichtung nach Ansprüchen 12-14, wobei das Die und der Zwischenschalter vertikal in Bezug zueinander angeordnet sind.
  16. Vorrichtung nach Ansprüchen 12-14, wobei das Die und der Zwischenschalter seitlich in Bezug zueinander angeordnet sind.
  17. Vorrichtung nach Ansprüchen 12-16, wobei eines von dem Zwischenschalter und dem Substrat eine Umverteilungsschicht umfasst, die ein leitfähiges Material umfasst, das an den Die-Kontakt gekoppelt ist.
  18. Vorrichtung nach Ansprüchen 12-16, wobei der Zwischenschalter in das Substrat eingebettet ist.
  19. Verfahren, umfassend: Bilden eines integrierten Schaltungs-Dies, umfassend eine erste elektrostatische Entladungsstruktur unterhalb eines Kontaktpads des Dies; und Koppeln des Dies an einen Zwischenschalter, umfassend einen Zwischenschalterkontakt und eine zweite elektrostatische Entladungsstruktur, wobei ein Signal am Kontaktpad des Dies funktionsfähig ist, durch den Zwischenschalter geroutet zu werden.
  20. Verfahren nach Anspruch 19, wobei die erste elektrostatische Entladungsstruktur einen kleineren maximalen Entladungsstrom als einen maximalen Entladungsstrom der zweiten elektrostatischen Entladungsstruktur umfasst und eine Auslösungsspannung der zweiten elektrostatischen Entladungsstruktur kleiner als eine Auslösungsspannung der ersten elektrostatischen Entladungsstruktur ist.
  21. Verfahren nach Anspruch 19, wobei sich die ESD-Schutzrobustheit der ersten elektrostatischen Entladungsstruktur von der ESD-Schutzrobustheit der zweiten elektrostatischen Entladungsstruktur unterscheidet.
  22. Verfahren nach Anspruch 19, wobei das Koppeln des Dies an den Zwischenschalter ein Koppeln des Dies und des Zwischenschalters in einer gestapelten Orientierung umfasst.
  23. Verfahren nach Anspruch 19, wobei das Koppeln des Dies an den Zwischenschalter ein Koppeln des Dies und des Zwischenschalters seitlich in Bezug zueinander umfasst.
  24. Baugruppe, die nach einem der Verfahren nach Ansprüchen 9-23 hergestellt ist.
DE112015006904.6T 2015-09-14 2015-09-14 Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter Pending DE112015006904T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/049923 WO2017048219A1 (en) 2015-09-14 2015-09-14 Advanced node cost reduction by esd interposer

Publications (1)

Publication Number Publication Date
DE112015006904T5 true DE112015006904T5 (de) 2018-08-02

Family

ID=58289611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006904.6T Pending DE112015006904T5 (de) 2015-09-14 2015-09-14 Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter

Country Status (3)

Country Link
US (1) US10446541B2 (de)
DE (1) DE112015006904T5 (de)
WO (1) WO2017048219A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010853B (zh) * 2017-12-15 2021-06-22 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
CN108054157B (zh) * 2017-12-15 2021-01-12 浙江清华柔性电子技术研究院 用于系统级封装的tsv转接板
CN108109996B (zh) * 2017-12-15 2021-06-22 西安科锐盛创新科技有限公司 基于二极管的集成电路抗静电转接板及其制备方法
CN108109957B (zh) * 2017-12-15 2020-12-25 浙江清华柔性电子技术研究院 系统级封装抗静电转接板
TWI672791B (zh) 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法
US10916497B2 (en) * 2018-09-27 2021-02-09 Micron Technology, Inc. Apparatuses and methods for protecting transistor in a memory circuit
US11227846B2 (en) * 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
CN111933641B (zh) * 2020-10-15 2020-12-22 南京晶驱集成电路有限公司 一种静电放电防护线路
US11764571B2 (en) * 2020-10-15 2023-09-19 Micron Technology, Inc. ESD placement in semiconductor device
US20230138324A1 (en) * 2021-11-01 2023-05-04 Mediatek Inc. Package-level esd protection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
TWI372457B (en) 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
TWI413236B (zh) 2010-06-11 2013-10-21 Ind Tech Res Inst 半導體裝置之堆疊製程的靜電放電保護方案
US9412708B2 (en) * 2011-01-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced ESD protection of integrated circuit in 3DIC package
US9245852B2 (en) * 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US9438031B2 (en) * 2012-02-29 2016-09-06 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit arrangement, electronic circuit and ESD protection method
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units

Also Published As

Publication number Publication date
US20180204831A1 (en) 2018-07-19
US10446541B2 (en) 2019-10-15
WO2017048219A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112011104502B4 (de) Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben
DE112015007070T5 (de) Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
DE112011105992B4 (de) 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE102014104989A1 (de) Integrierte Schaltungs-Gehäusebaugruppen, die eine Glas-Lötstoppmaskenschicht enthalten
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102020121383A1 (de) Gemischte hybride Bondstrukturen und Verfahren zum Bilden derselben
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112017008031T5 (de) Aktive silizium-brücke
DE102020002273A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102021101251A1 (de) Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R012 Request for examination validly filed