DE102020122692A1 - Organische interposer für integrierter-schaltkreis-gehäuse - Google Patents

Organische interposer für integrierter-schaltkreis-gehäuse Download PDF

Info

Publication number
DE102020122692A1
DE102020122692A1 DE102020122692.6A DE102020122692A DE102020122692A1 DE 102020122692 A1 DE102020122692 A1 DE 102020122692A1 DE 102020122692 A DE102020122692 A DE 102020122692A DE 102020122692 A1 DE102020122692 A1 DE 102020122692A1
Authority
DE
Germany
Prior art keywords
integrated circuit
micrometers
thickness
pad
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122692.6A
Other languages
English (en)
Inventor
Aleksandar Aleksov
Henning Braunisch
Shawna Liff
Brandon Rawlings
Veronica Strong
Johanna Swan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020122692A1 publication Critical patent/DE102020122692A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein elektronischer Interposer kann gebildet werden, der einen oberen Abschnitt, einen unteren Abschnitt und einen mittleren Abschnitt umfasst. Der obere Abschnitt und der untere Abschnitt können jeweils zwischen zwei und vier Schichten aufweisen, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst. Der mittlere Abschnitt kann zwischen dem oberen Abschnitt und dem unteren Abschnitt gebildet sein, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Beschreibung betreffen allgemein das Gebiet der Integrierter-Schaltkreis-Gehäusefertigung und insbesondere die Fertigung eines organischen Interposers innerhalb eines Integrierter-Schaltkreis-Gehäuses, wobei der organische Interposer hochdichte Zwischenverbindungen beinhaltet.
  • HINTERGRUND
  • Die Industrie integrierter Schaltkreise strebt kontinuierlich danach, immer schnellere, kleinere und dünnere Integrierter-Schaltkreis-Gehäuse zur Verwendung in vielfältigen elektronischen Produkten, einschließlich unter anderem Computerservern und tragbarer Produkte, wie etwa tragbarer Computer, elektronischer Tablets, Mobiltelefone, Digitalkameras und dergleichen, herzustellen.
  • Als Teil dieser Bemühungen wurden Integrierter-Schaltkreis-Gehäuse entwickelt, die mehrere Integrierter-Schaltkreis-Vorrichtungen, wie etwa Mikroelektronik-Dies, enthalten. Diese Mehrere-Integrierter-Schaltkreis-Vorrichtung-Gehäuse werden in der Technik als Mehrfachvorrichtungs- oder Mehrfachchipgehäuse (MCPs: Multi-Chip Packages) bezeichnet und bieten das Potential einer erhöhten Architekturflexibilität bei reduzierten Kosten, aber müssen derart erfolgen, dass angemessene Zwischenverbindungen zwischen Integrierter-Schaltkreis-Vorrichtungen und zu externen Komponenten bereitgestellt werden. Diese Zwischenverbindungen werden durch die Fertigung von Interposern bereitgestellt, wobei die Integrierter-Schaltkreis-Vorrichtungen mechanisch an den Interposern angebracht und elektrisch mit diesen verbunden werden. Diese Interposer können aus Silicium durch Einbetten von Silicium in dielektrischen Schichten des Interposers, aus organischen dielektrischen Schichten und dergleichen gefertigt werden.
  • Siliciuminterposer können aktiv (d. h. integrierte elektronische Vorrichtungen beinhalten) oder passiv (d. h. keine integrierten elektronischen Vorrichtungen beinhalten) sein. Jedoch sind die meisten derzeit verwendeten Siliciuminterposer passiv, wobei die leitfähigen Leitungsführungsstrukturen Siliciumdurchkontaktierungen („TSVs“ - Through Silicon Vias) und Zwischenverbindungsstapel sein können, die als „Backend Of Line“ oder „BEOL“ bekannt sind, um hochdichte Zwischenverbindungen für aktive Integrierter-Schaltkreis-Dies bereitzustellen, die auf dem Siliciuminterposer montiert werden. Obwohl Siliciuminterposer Vorteile mit Bezug darauf aufweisen, dass sie sehr kleine leitfähige Leitungsführungsstrukturen (d. h. hochdichte Zwischenverbindungen) fertigen können, weisen die TSVs im Vergleich zu einfachen Via-Stapeln in einem organischen Interposer (z. B. einem Interposer mit organischen dielektrischen Schichten) eine unterlegene Signalisierungsleistungsfähigkeit auf. Außerdem weisen Siliciuminterposer aufgrund der teuren TSV- und BEOL-Verarbeitung höhere Kosten im Vergleich zu organischen Interposern auf. Des Weiteren weisen Siliciuminterposer Größenbeschränkungen aufgrund von Überlegungen bezüglich mechanischer Montage und Zuverlässigkeit auf, wie es sich für einen Fachmann versteht.
  • Um manche der Probleme mit Siliciuminterposern zu behandeln, wurden Embedded-Interconnect-Bridge(„EMIB“ - eingebettete Zwischenverbindungsbrücke)-Interposer entwickelt. EMIB-Interposer werden durch Einbetten passiver Siliciumbrücken in Bereichen des Interposers gebildet, in denen hochdichte Zwischenverbindungen notwendig sind. Die eingebetteten passiven Siliciumbrücken werden verwendet, um die hochdichten Zwischenverbindungen zu bilden, ohne TSVs bereitstellen zu müssen, die eine unterlegene Signalisierungsleistungsfähigkeit aufweisen. Obwohl EMIB-Interposer allgemein kosteneffektiver als Siliciuminterposer sind, nimmt diese Kosteneffizienz ab, wenn eine große Anzahl an Siliciumbrücken notwendig ist, da das Einbetten jeder Siliciumbrücke sequentiell zu Verarbeitungszeit und -kosten addiert. Außerdem ist der Formfaktor (z. B. die Größe) der Siliciumbrücken beschränkt. Falls zum Beispiel zwei große Integrierter-Schaltkreis-Dies mit einer einzigen Brücke Kante an Kante „zusammengefügt“ würden, wäre ein Die-Aspektverhältnis von über fünf (5) erforderlich. Des Weiteren ist eine effiziente Raumtransformation nicht möglich, da nur rechteckige Stücke aus Silicium verwendet werden können, wie es sich für einen Fachmann versteht.
  • Um manche der Probleme mit Bezug auf Siliciuminterposer und EMIB-Interposer zu behandeln, können organische Interposer eine kostengünstige Alternative bereitstellen, während Leistungslieferung und Signalisierung (in Abhängigkeit von den verwendeten organischen Dielektrika) vergleichsweise verbessert werden. Organische Interposer nutzen allgemein kohlenstoffbasierte fotoabbildbare Dielektrika („PIDs“: Photo-Imageable Dielectrics), wie etwa Polyimide, für das Material in dem Zwischenverbindungsstapel (z. B. Zwischenschichtdielektrika „ILDs“ (Inter-Layer-Dielectrics)). Diese Materialien weisen hohe Wärmeausdehnungskoeffizienten („CTE“: Coefficient of Thermal Expansion) auf, die üblicherweise größer als 40 ppm/°C sind. Der CTE der PID-Materialien kann zu einem CTE des organischen Interposers von etwa 20 ppm/°C führen, der beträchtlich größer als der CTE von Integrierter-Schaltkreis-Dies, primär Silicium (mit einem CTE von etwa 3 ppm/°C), ist, die auf dem organischen Interposer montiert sind. Diese CTE-Diskrepanz kann zu erhöhten mechanischen Spannungen mit wachsender Interposergröße führen und begrenzt dementsprechend üblicherweise die Größe und Schichtzahl dieser organischen Interposer auf weit unterhalb dessen, was Siliciuminterposer erreichen können.
  • Figurenliste
  • Der Erfindungsgegenstand der vorliegenden Offenbarung wird insbesondere in dem abschließenden Teil der Patentschrift dargelegt und ausdrücklich beansprucht. Die vorangegangenen und andere Merkmale der vorliegenden Offenbarung werden aus der folgenden Beschreibung und dem angehängten Ansprüchen zusammen mit den begleitenden Zeichnungen vollständig ersichtlich werden. Es versteht sich, dass die begleitenden Zeichnungen nur einige Ausführungsformen gemäß der vorliegenden Offenbarung darstellen und daher nicht als ihren Schutzumfang beschränkend anzusehen sind. Die Offenbarung wird durch Verwendung der begleitenden Zeichnungen mit zusätzlicher Spezifität und zusätzlichem Detail beschrieben, so dass die Vorteile der vorliegenden Offenbarung sofort erfassbar sind, wobei in den Zeichnungen gilt:
    • 1 ist eine Seitenquerschnittsansicht eines Integrierter-Schaltkreis-Gehäuses gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 2 ist eine Seitenquerschnittsansicht des oberen Abschnitts des elektronischen Interposers aus 1 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 3 ist eine Seitenquerschnittsansicht entlang einer Linie 3-3 aus 2 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 4 ist eine Seitenquerschnittsansicht des mittleren Abschnitts des elektronischen Interposers aus 1 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 5 ist eine Seitenquerschnittsansicht entlang einer Linie 5-5 aus 4 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 6 ist eine Seitenquerschnittsansicht des unteren Abschnitts des elektronischen Interposers aus 1 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 7 ist eine Seitenquerschnittsansicht entlang einer Linie 7-7 aus 6 gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 8 ist eine Seitenquerschnittsansicht von hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 9-13 sind Seitenquerschnittsansichten verschiedener Konfigurationen hochdichter leitfähigen Vorrichtung-zu-Vorrichtung-Routen gemäß Ausführungsformen der vorliegenden Beschreibung.
    • 14-18 sind Seitenquerschnittsansichten verschiedener Konfigurationen von Leiterbahnen des mittleren Abschnitts mit vergrößerter Dicke gemäß Ausführungsformen der vorliegenden Beschreibung.
    • 19 und 20 sind Seitenquerschnittsansichten verschiedener Konfigurationen hochdichter leitfähigen Vorrichtung-zu-Vorrichtung-Routen mit vergrößerter Dicke gemäß Ausführungsformen der vorliegenden Beschreibung.
    • 21 ist eine Seitenquerschnittsansicht eines Integrierter-Schaltkreis-Gehäuses gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 22 ist eine Seitenquerschnittsansicht eines Integrierter-Schaltkreis-Gehäuses gemäß einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 23 ist eine Seitenquerschnittsansicht eines Integrierter-Schaltkreis-Gehäuses gemäß noch einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 24 ist ein elektronisches System gemäß einer Ausführungsform der vorliegenden Beschreibung.
  • AUSFÜHIZLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die auf dem Wege der Veranschaulichung spezielle Ausführungsformen, in denen der beanspruchte Erfindungsgegenstand ausgeübt werden kann, zeigen. Diese Ausführungsformen sind hinreichend detailliert beschrieben, um zu ermöglichen, dass ein Fachmann den Erfindungsgegenstand ausübt. Es versteht sich, dass sich die verschiedenen Ausführungsformen, obwohl sie unterschiedlich sind, nicht notwendigerweise gegenseitig ausschließen. Zum Beispiel kann ein spezielles Merkmal, eine spezielle Struktur oder Charakteristik, das/die hier in Verbindung mit einer Ausführungsform beschrieben ist, innerhalb anderer Ausführungsformen implementiert werden, ohne von dem Wesen und Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Bezugnahmen in dieser Patentschrift auf „eine Ausführungsform“ bedeuten, dass ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Charakteristik, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Implementation innerhalb der vorliegenden Beschreibung eingeschlossen ist. Daher bezieht sich die Verwendung der Formulierung „eine Ausführungsform“ oder „bei einer Ausführungsform“ nicht notwendigerweise auf dieselbe Ausführungsform. Zusätzlich versteht es sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne von dem Wesen und dem Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne aufzufassen und der Schutzumfang des Erfindungsgegenstands ist nur durch die angemessen interpretierten angehängten Ansprüche, zusammen mit dem vollen Umfang an Äquivalenten, zu denen die angehängten Ansprüche berechtigt sind, definiert. In den Zeichnungen beziehen sich gleiche Ziffern über die mehreren Ansichten hinweg auf die gleichen oder ähnliche Elemente oder Funktionalitäten, und dass darin abgebildete Elemente nicht notwendigerweise zueinander maßstabsgetreu sind, sondern dass stattdessen einzelne Elemente vergrößert oder verkleinert sein können, um die Elemente leichter in dem Zusammenhang der vorliegenden Beschreibung verstehen zu können.
  • Die Begriffe „über“, „zu“, „zwischen“ und „auf, wie hier verwendet, können sich auf eine relative Position einer Schicht mit Bezug auf andere Schichten beziehen. Eine Schicht „über“ oder „auf“ einer anderen Schicht oder „an“ eine andere Schicht gebondete Schicht kann sich in direktem Kontakt mit der anderen Schicht befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Eine Schicht „zwischen“ Schichten kann sich in direktem Kontakt mit den Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen.
  • Der Ausdruck „Gehäuse“ verweist allgemein auf einen eigenständigen Träger eines oder mehrerer Dies, wobei die Dies an dem Gehäusesubstrat angebracht sind, und kann zum Schutz verkapselt sein, mit integrierten oder drahtgebondeten Zwischenverbindungen zwischen den Dies und Zuleitungen, Stiften oder Kontakthöckern, die sich auf den externen Teilen des Gehäusesubstrats befinden. Das Gehäuse kann einen einzigen Die oder mehrere Dies enthalten, der bzw. die eine spezielle Funktion bereitstellt bzw. bereitstellen. Das Gehäuse ist üblicherweise auf einer Leiterplatte zur Zwischenverbindung mit anderen gekapselten integrierten Schaltkreisen und diskreten Komponenten, die einen größeren Schaltkreis bilden, montiert.
  • Hier verweist der Ausdruck „mit Kern“ allgemein auf ein Substrat eines Integrierter-Schaltkreis-Gehäuses, das auf einer Platine, einer Karte oder einem Wafer gebaut ist, die/der ein nichtflexibles, steifes Material umfasst. Typischerweise wird eine kleine Leiterplatte als ein Kern verwendet, auf der die Integrierter-Schaltkreis-Vorrichtung und diskrete passive Komponenten aufgelötet sein können. Typischerweise weist der Kern Vias auf, die sich von einer Seite zu der anderen erstrecken und die ermöglichen, dass eine Schaltungsanordnung auf einer Seite des Kerns direkt mit einer Schaltungsanordnung auf der anderen Seite des Kerns gekoppelt wird. Der Kern kann auch als eine Plattform zum Aufbauen von Schichten aus Leitern und dielektrischen Materialien dienen.
  • Hier verweist der Ausdruck „kernlos“ allgemein auf ein Substrat eines Integrierter-Schaltkreis-Gehäuses ohne Kern. Das Fehlen eines Kerns erlaubt Gehäusearchitekturen mit höherer Dichte, da die Durchgangs-Vias im Vergleich zu hochdichten Zwischenverbindungen (ein) relativ größere(s) Abmessungen und Rastermaß aufweisen.
  • Hier verweist der Ausdruck „Kontaktfleckseite“, falls verwendet, allgemein auf die Seite des Substrats des Integrierter-Schaltkreis-Gehäuses am nächsten zu der Ebene zur Anbringung an eine Leiterplatte, Hauptplatine oder ein anderes Gehäuse. Dies steht im Gegensatz zu dem Ausdruck „Die-Seite“, welches die Seite des Substrats des Integrierter-Schaltkreis-Gehäuses ist, an dem der Die oder die Dies angebracht sind.
  • Hier verweist der Ausdruck „Dielektrikum“ auf eine beliebige Anzahl nicht elektrisch leitfähiger Materialien, die die Struktur eines Gehäusesubstrats darstellen. Für Zwecke dieser Offenbarung kann das dielektrische Material in ein Integrierter-Schaltkreis-Gehäuse als Schichten aus Laminatfilm oder einem Harz, das über auf dem Substrat montierte Integrierter-Schaltkreis-Dies gespritzt ist, eingebunden sein.
  • Hier verweist der Ausdruck „Metallisierung“ allgemein auf Metallschichten, die über dem und durch das dielektrische Material des Gehäusesubstrats gebildet sind. Die Metallschichten sind allgemein strukturiert, um Metallstrukturen, wie etwa Leiterbahnen und Bondpads, zu bilden. Die Metallisierung eines Gehäusesubstrats kann auf eine einzige Schicht begrenzt sein oder sich in mehreren Schichten befinden, die durch Schichten aus Dielektrikum separiert sind.
  • Hier verweist der Ausdruck „Bondpad“ allgemein auf Metallisierungsstrukturen, die integrierte Leiterbahnen und Vias in Integrierter-Schaltkreis-Gehäusen und -Dies abschließen. Der Ausdruck „Lötpad“ kann gelegentlich „Bondpad“ ersetzen und trägt die gleiche Bedeutung.
  • Hier verweist der Ausdruck „Lötkontakthügel“ allgemein auf eine Lötschicht, die auf einem Bondpad gebildet ist. Die Lötschicht weist typischerweise eine runde Form auf, daher der Ausdruck „Lötkontakthügel“.
  • Hier verweist der Ausdruck „Substrat“ allgemein auf eine planare Plattform, die dielektrische Strukturen und Metallisierungsstrukturen umfasst. Das Substrat stützt einen oder mehrere IC-Dies auf einer einzigen Plattform mechanisch und koppelt diese elektrisch, mit einer Verkapselung des einen oder der mehreren IC-Dies durch ein gießbares dielektrisches Material. Das Substrat umfasst allgemein Lötkontakthügel als Bondzwischenverbindungen auf beiden Seiten. Eine Seite des Substrats, die allgemein als die „Die-Seite“ bezeichnet wird, umfasst Lötkontakthügel zum Chip- oder Die-Bonden. Die gegenüberliegende Seite des Substrats, die allgemein als die „Kontaktfleckseite“ bezeichnet wird, umfasst Lötkontakthügel zum Bonden des Gehäuses an eine Leiterplatte.
  • Hier verweist der Ausdruck „Baugruppe“ allgemein auf eine Gruppierung von Teilen in eine einzige funktionale Einheit. Die Teile können separat sein und sind mechanisch zu einer funktionalen Einheit zusammengebaut, wobei die Teile beweglich sind. In einem anderen Fall können die Teile permanent aneinander gebondet sein. In manchen Fällen sind die Teile zusammen integriert.
  • In der Patentschrift und in den Ansprüchen bedeutet der Ausdruck „verbunden“ durchweg eine direkte Verbindung, wie etwa eine elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischengeschaltete Vorrichtungen.
  • Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische, magnetische oder fluide Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischengeschaltete Vorrichtungen.
  • Der Begriff „Schaltkreis“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die zum Zusammenarbeiten miteinander angeordnet sind, um eine gewünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf wenigstens ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“ und „der/die/das“ beinhaltet Bezüge auf den Plural. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Die vertikale Orientierung ist in der z-Richtung und es versteht sich, dass die Angaben von „oben“, „unten“, „oberhalb“ und „unterhalb“ auf relative Positionen in der z-Dimension mit der üblichen Bedeutung verweisen. Jedoch versteht es sich, dass Ausführungsformen nicht notwendigerweise auf die in der Figur veranschaulichten Orientierungen oder Konfigurationen beschränkt sind.
  • Die Begriffe „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe von“ und „etwa“ verweisen (sofern nichts anderes angegeben ist) allgemein darauf, dass etwas innerhalb von +/-10 % eines Zielwerts liegt. Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich unterschiedliche Instanzen von gleichen Objekten an, auf die Bezug genommen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge noch auf eine beliebige andere Art und Weise.
  • Für die Zwecke der vorliegenden Offenbarung bedeuten die Formulierungen „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Ansichten, die als „Querschnitt“, „Profil“ und „Draufsicht“ bezeichnet sind, entsprechen orthogonalen Ebenen innerhalb eines kartesischen Koordinatensystems. Dementsprechend sind Querschnitts- und Profilansichten in der x-z-Ebene und sind Draufsichten in der x-y-Ebene. Typischerweise sind Profilansichten in der x-z-Ebene Querschnittsansichten. Wenn angemessen, sind Zeichnungen mit Achsen beschriftet, um die Orientierung der Figur anzugeben.
  • Ausführungsformen der vorliegenden Beschreibung beinhalten einen elektronischen Interposer, der einen oberen Abschnitt, einen unteren Abschnitt und einen mittleren Abschnitt umfasst. Der obere Abschnitt und der untere Abschnitt können jeweils zwischen zwei und vier Schichten aufweisen, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst. Der mittlere Abschnitt kann zwischen dem oberen Abschnitt und dem unteren Abschnitt gebildet sein, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst. Eine Dicke jeder Schicht des mittleren Abschnitts ist dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts.
  • 1 veranschaulicht ein Integrierter-Schaltkreis-Gehäuse 100 der vorliegenden Beschreibung, das einen elektronischen Interposer 110 und wenigstens eine Die-seite Integrierter-Schaltkreis-Vorrichtung (veranschaulicht als eine erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 und eine zweite Die-seitige Integrierter-Schaltkreis-Vorrichtung 1802 ) beinhaltet, die elektrisch an dem elektronischen Interposer 110 angebracht sind. Die erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 und die zweite Die-seitige Integrierter-Schaltkreis-Vorrichtung 1802 (sowie beliebige weitere Integrierter-Schaltkreis-Vorrichtungen, die genutzt werden können) können eine beliebige angemessene Vorrichtung sein, einschließlich unter anderem eines Mikroprozessors, eines Chipsatzes, einer Grafikvorrichtung, einer Drahtlosvorrichtung, einer Speichervorrichtung, einer Anwendungsspezifischer-Integrierter-Schaltkreis-Vorrichtung, Kombinationen davon, Stapeln davon und dergleichen.
  • Wie in 1 gezeigt, kann der elektronische Interposer 110 mit einem oberen Abschnitt 120, einem unteren Abschnitt 140 und einem mittleren Abschnitt 160 zwischen dem oberen Abschnitt 120 und dem unteren Abschnitt 140 gebildet sein. Bei einer Ausführungsform kann die Gesamtdicke T des elektronischen Interposers 110 zwischen etwa 30 Mikrometer und 100 Mikrometer betragen.
  • Wie ferner in 1 gezeigt, können die erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 und die zweite Die-seitige Integrierter-Schaltkreis-Vorrichtung 1802 durch mehrere Die-seitige-Vorrichtung-zu-Interposer-Zwischenverbindungen 190, wie etwa wiederaufschmelzbare Lötkontakthügel oder -kugeln, an dem oberen Abschnitt 120 des elektronischen Interposers 110 in einer Konfiguration angebracht sein, die allgemein als eine Flip-Chip oder- Controlled-Collapse-Chip-Connection(„C4“)-Konfiguration bekannt ist. Die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 können sich zwischen (nicht gezeigten) Bondpads der ersten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1801 und der zweiten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1802 und entsprechenden (nicht gezeigten) Bondpads auf dem oberen Abschnitt 120 des elektronischen Interposers 110 erstrecken, um elektrische Verbindungen dazwischen zu bilden. Es versteht sich, dass sich die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 in elektrischer Kommunikation mit einer (nicht gezeigten) integrierten Schaltungsanordnung innerhalb der ersten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1801 befinden und sich in elektrischer Kommunikation mit einer (nicht gezeigten) integrierten Schaltungsanordnung innerhalb der zweiten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1802 befinden.
  • Die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 können ein(e) beliebige(s) angemessene(s) elektrisch leitfähige(s) Material oder Struktur sein, einschließlich unter anderem Lötkugeln, Metallkontakthügeln oder -säulen, metallgefüllter Epoxide oder einer Kombination davon. Bei einer Ausführungsform können die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 aus Zinn, Blei/Zinn-Legierungen (zum Beispiel ein Lot aus 63 % Zinn/37 % Blei)und Legierungen mit hohem Zinnanteil (z. B. 90 % oder mehr Zinn, wie etwa Zinn/Bismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer und ähnliche Legierungen). Bei einer Ausführungsform können die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 Kupferkontakthügel oder - säulen sein. Bei einer anderen Ausführungsform können die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 mit einem Lötmaterial beschichtete Metallkontakthügel oder -säulen sein.
  • Bei einer Ausführungsform kann ein Vergussmaterial 182, wie etwa ein Epoxidmaterial, verwendet werden, um die erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 und die zweite Die-seitige Integrierter-Schaltkreis-Vorrichtung 1802 wenigstens teilweise einzuschließen. Die Verarbeitung und Techniken zum Einschließen einer Integrierter-Schaltkreis-Vorrichtung in einem Vergussmaterial sind in der Technik wohlbekannt und sind der Klarheit und Knappheit halber hier nicht besprochen.
  • Wie weiter in 1 gezeigt ist, können mehrere externe Zwischenverbindungen 192 an dem unteren Abschnitt 140 des elektronischen Interposers 110 zur Anbringung davon an (nicht gezeigten) externen Komponenten, wie etwa einer Hauptplatine oder einem anderen Substrat, angebracht sein. Die externen Zwischenverbindungen 192 können sich von Bondpads (die als ein Teil der Leiterbahnen 1563 aus 6 gezeigt sind, wie besprochen wird) auf dem unteren Abschnitt 140 des elektronischen Interposers 110 erstrecken. Bei einer Ausführungsform können die externen Zwischenverbindungen 192 Lötkugeln in einer Kugelgitteranordnung mit einem Rastermaß kleiner oder gleich etwa 350 Mikrometer sein. Bei einer anderen Ausführungsform können die externen Zwischenverbindungen 192 Kontaktflecken in einer Kontaktfleckgitteranordnung mit einem Rastermaß kleiner oder gleich etwa 1 Millimeter sein.
  • Bei einer weiteren Ausführungsform kann wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 200 elektrisch an dem unteren Abschnitt 140 des elektronischen Interposers 110 angebracht sein. Die kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 200 kann passiv oder aktiv sein, wie es sich für einen Fachmann versteht. Bei einer Ausführungsform kann die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 200 ein Spannungsregler für die erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 und/oder die zweite Die-seitige Integrierter-Schaltkreis-Vorrichtung 1802 sein. Wie in 1 gezeigt, kann die kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 200 durch mehrere kontaktfleckseitige Vorrichtung-zu-Interposer-Zwischenverbindungen 210, wie etwa ein Lötmaterial, an dem unteren Abschnitt 140 des elektronischen Interposers 110 angebracht sein. Die kontaktfleckseitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 210 können sich zwischen (nicht gezeigten) Bondpads der wenigstens einen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 200 und entsprechenden Bondpads (die als ein Teil der Leiterbahnen 1563 aus 6 gezeigt sind, wie besprochen wird) auf dem unteren Abschnitt 140 des elektronischen Interposers 110 erstrecken, um elektrische Verbindungen dazwischen zu bilden. Es versteht sich, dass sich die kontaktfleckseitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 210 in elektrischer Kommunikation mit einer (nicht gezeigten) integrierten Schaltungsanordnung innerhalb der wenigstens einen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 200 befinden können.
  • Bei einer in 1 gezeigten Ausführungsform kann der obere Abschnitt 120 wenigstens zwei Schichten beinhalten, die als eine erste Schicht 1221 und eine zweite Schicht 1222 veranschaulicht sind. Bei einer Ausführungsform weist der obere Abschnitt 120 zwischen zwei und vier Schichten auf. Bei einer in 2 gezeigten Ausführungsform können die erste Schicht 1221 und die zweite Schicht 1222 jeweils eine Dicke TU zwischen etwa 13 und 40 Mikrometer aufweisen. Bei einer anderen Ausführungsform, die in 2 gezeigt ist, können die erste Schicht 1221 und die zweite Schicht 1222 jeweils eine erste organische Dielektrikummaterialschicht 1321 bzw. eine zweite organische Dielektrikummaterialschicht 1322 und wenigstens eine leitfähige Route 134 umfassen, die wenigstens eine erste Leiterbahn 1361 innerhalb der ersten organischen Dielektrikummaterialschicht 1321 , wenigstens eine zweite Leiterbahn 1362 innerhalb der zweiten organischen Dielektrikummaterialschicht 1322 und wenigstens einen leitfähigen Via 138, der die wenigstens eine erste Leiterbahn 1361 und die wenigstens eine zweite Leiterbahn 1362 verbindet, umfasst. Bei einer Ausführungsform kann die wenigstens eine erste Leiterbahn 1361 eine Dicke TUT zwischen etwa 8 und 15 Mikrometer aufweisen. Bei einer weiteren Ausführungsform, die in 3 gezeigt ist, können die Leiterbahnen (die als erste Leiterbahnen 1361a und 1361b gezeigt sind) in einer der Dielektrikummaterialschichten (die als eine erste organische Dielektrikummaterialschicht 1321 gezeigt ist) eine Leitungsbreite L von etwa 8 Mikrometer oder mehr und eine Leitungsbeabstandung S von etwa 8 Mikrometer oder mehr aufweisen. Die wenigstens eine erste Leiterbahn 1361 , die wenigstens eine zweite Leiterbahn 1362 und der wenigstens eine leitfähige Via 138 können aus einem beliebigen angemessenen leitfähigen Material gefertigt sein, einschließlich unter anderem Metallen, wie etwa Kupfer, Silber, Nickel, Gold und Aluminium, Legierungen aus diesen und dergleichen. Die leitfähigen Vias 138 können durch einen beliebigen in der Technik bekannten Prozess gebildet werden, einschließlich unter anderem lithografisch definierter Vias, Vias ohne Fehlausrichtung (zum Beispiel in dem US-Patent Nr. 9,713,264 beschrieben), selbstausgerichteter Vias (zum Beispiel in der US-Patentveröffentlichung Nr. 2018/0233431 A1 beschrieben) oder dergleichen. Bei einer Ausführungsform kann wenigstens eine passive Komponente 124, wie etwa ein Dünnfilmkondensator, in dem oberen Abschnitt 120 des elektronischen Interposers 110 gebildet werden.
  • Bei einer in 1 gezeigten Ausführungsform kann der mittlere Abschnitt 160 bis zu acht Schichten, d. h. zwischen einer und acht Schichten, beinhalten, die als vier Schichten, d. h. Schichten 1621 bis 1624 , veranschaulicht sind. Bei einer in 4 gezeigten Ausführungsform kann jede der Schichten (z. B. Schichten 1621-1624 ) des mittleren Abschnitts 160 eine Dicke TM zwischen etwa 1,5 und 9 Mikrometer aufweisen. Bei einer anderen Ausführungsform kann jede der Schichten 1621-1624 eine organische Dielektrikummaterialschicht 1721-1724 und wenigstens eine leitfähige Route 174 umfassen, die wenigstens eine Leiterbahn 1761-1764 und wenigstens einen leitfähigen Via 1781-1784 umfasst. Bei einer Ausführungsform kann die wenigstens eine Leiterbahn 1761-1764 eine Dicke TMT zwischen etwa 0,5 und 4 Mikrometer aufweisen und kann wenigstens ein leitfähiger Via 1781-1784 eine Dicke TMV zwischen etwa 1 und 6 Mikrometer aufweisen. Bei einer weiteren Ausführungsform, die in 5 gezeigt ist, können die Leiterbahnen (die als Leiterbahnen 1761a und 1761b gezeigt sind) in einer der organischen Dielektrikummaterialschichten (die als eine erste organische Dielektrikummaterialschicht 1721 gezeigt ist) eine Leitungsbreite L zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Leitungsbeabstandung S zwischen etwa 0,75 Mikrometer und 3 Mikrometer aufweisen. Wie es sich für einen Fachmann versteht, kann der mittlere Abschnitt 160 primär als eine Leitungsführungsschicht verwendet werden. Es versteht sich ferner, dass wenigstens eine der Schichten 1621-1624 des mittleren Abschnitts 160 für eine Masseabschirmung zwischen beliebigen der Schichten 1621-1624 des mittleren Abschnitts 160 verwendet werden kann. Die wenigstens eine Leiterbahn 1761-1764 und der wenigstens eine leitfähige Via 1781-1784 können aus einem beliebigen angemessenen leitfähigen Material gefertigt sein, einschließlich unter anderem Metallen, wie etwa Kupfer, Silber, Nickel, Gold und Aluminium, Legierungen aus diesen und dergleichen. Die leitfähigen Vias 1781-1784 können durch einen beliebigen in der Technik bekannten geeigneten Prozess gebildet werden, einschließlich unter anderem lithografisch definierter Vias, Vias ohne Fehlausrichtung, selbstausgerichteter Vias oder dergleichen.
  • Bei einer in 1 gezeigten Ausführungsform kann der untere Abschnitt 140 wenigstens zwei Schichten beinhalten, die als eine erste Schicht 1421 , eine zweite Schicht 1422 und eine dritte Schicht 1423 veranschaulicht sind. Bei einer speziellen Ausführungsform weist der untere Abschnitt 140 zwischen zwei und vier Schichten auf. Bei einer in 6 gezeigten Ausführungsform können die erste Schicht 1421 , die zweite Schicht 1422 und die dritte Schicht 1423 jeweils eine Dicke TL zwischen etwa 13 und 40 Mikrometer aufweisen. Bei einer anderen Ausführungsform, die in 6 gezeigt ist, können die erste Schicht 1421 , die zweite Schicht 1422 und die dritte Schichte 1423 eine erste organische Dielektrikummaterialschicht 1521 , eine zweite organische Dielektrikummaterialschicht 1522 bzw. eine dritte organische Dielektrikummaterialschicht 1523 und wenigstens eine leitfähige Route 154 umfassen, die wenigstens eine erste Leiterbahn 1561 , wenigstens eine zweite Leiterbahn 1562 und wenigstens eine dritte Leiterbahn 1563 umfasst, wobei wenigstens ein erster leitfähiger Via 1581 die wenigstens eine erste Leiterbahn 1561 und die wenigstens eine zweite Leiterbahn 1562 elektrisch verbindet und wobei wenigstens ein zweiter leitfähiger Via 1582 die wenigstens eine zweite Leiterbahn 1562 und die wenigstens eine dritte Leiterbahn 1563 elektrisch verbindet. Bei einer Ausführungsform kann die wenigstens eine erste Leiterbahn 1561 eine Dicke TLT zwischen etwa 8 und 15 Mikrometer aufweisen. Bei einer weiteren Ausführungsform, die in 7 gezeigt ist, können die Leiterbahnen (die als Leiterbahnen 1561a und 1561b gezeigt sind) in einer der organischen dielektrischen Schichten (die als eine erste organische dielektrische Schicht 1521 gezeigt ist) eine Leitungsbreite L von etwa 8 Mikrometer oder mehr und eine Leitungsbeabstandung S von etwa 8 Mikrometer oder mehr aufweisen. Die wenigstens eine Leiterbahn 1561 , 1562 , 1563 und der wenigstens eine leitfähige Via 1582 , 1583 können aus einem beliebigen angemessenen leitfähigen Material gefertigt sein, einschließlich unter anderem Metallen, wie etwa Kupfer, Silber, Nickel, Gold und Aluminium, Legierungen aus diesen und dergleichen. Die leitfähigen Vias 1582 , 1583 können durch einen beliebigen in der Technik bekannten geeigneten Prozess gebildet werden, einschließlich unter anderem lithografisch definierter Vias, Vias ohne Fehlausrichtung, selbstausgerichteter Vias oder dergleichen. Bei einer Ausführungsform, wie in 1 gezeigt, kann wenigstens eine passive Komponente 124, wie etwa ein Dünnfilmkondensator, in dem unteren Abschnitt 140 des elektronischen Interposers 110 gebildet werden.
  • Wie zuvor besprochen kann der elektronische Interposer 110 ein organischer Interposer sein, was bedeutet, dass der elektronische Interposer 110 Materialien auf organischer Basis als seine dielektrischen Schichten verwendet. Diese organischen dielektrischen Materialien können Verbundstoffe sein, die aus einer organischen Matrix und Füllstoffteilchen bestehen. Die organische Matrix kann ein beliebiges geeignetes Polymer beinhalten, einschließlich unter anderem Epoxidpolymere, Polyimide und dergleichen. Bei einer Ausführungsform können die organischen dielektrischen Materialien Aufbaufilme, wie in der Technik bekannt, sein, die auf einen Wafer oder auf ein Glaspanel (oder ein beliebiges anderes Trägersubstrat) laminiert werden können. Bei einer anderen Ausführungsform können die organischen dielektrischen Materialien in flüssiger Form bereitgestellt und dann durch eine Düse in einem Rotationsbeschichtungsprozess (wie etwa für Träger mit rundem Waferformat) oder durch Schlitzbeschichtung (für Panels mit quadratischem Format) verteilt werden. Die organischen dielektrischen Materialien können unterschiedliche Wärmeausdehnungskoeffizienten zwischen etwa 9 und 25 ppm/°C haben und können Elastizitätsmoduln zwischen etwa 1 und 20 GPa haben. Es versteht sich, dass die organischen dielektrischen Materialien nicht fotoabbildbar sein müssen. Die Füllstoffteilchen können beliebige angemessene Füllstoffteilchen sein, einschließlich unter anderem Siliciumdioxidteilchen, mit Kohlenstoff dotierter Oxidteilchen, verschiedener bekannter Low-k-Dielektrikum-Teilchen (mit dielektrischen Konstanten kleiner als etwa 3,6) und dergleichen.
  • Wie ferner in 1 gezeigt, kann der elektronische Interposer 110 ferner hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Routen 240 innerhalb des mittleren Abschnitts 160 beinhalten, die eine elektrische Kommunikation zwischen der ersten Integrierter-Schaltkreis-Vorrichtung 1801 und der zweiten Integrierter-Schaltkreis-Vorrichtung 1802 bereitstellen. 8 stellt eine nähere Ansicht der hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 mit einem achtschichtigen mittleren Abschnitt 160 (d. h. Schichten 1621-1628 ) bereit. Die hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 werden aus den Leiterbahnen 1761-1768 und den leitfähigen Vias 1781-1788 während der Fertigung des mittleren Abschnitts 160 des elektronischen Interposers 110 gefertigt. Wie ferner in 8 gezeigt ist, können die hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 hochdichte vertikale Zwischenverbindungen 240v (z. B. gestapelte Vias) zur elektrischen Zwischenverbindung zwischen dem oberen Abschnitt 120 und dem unteren Abschnitt 140 des elektronischen Interposers 110 (siehe 1) beinhalten.
  • 9-13 veranschaulichen mögliche Konfigurationen der hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761-1768 entlang der Linie 9-9 aus 8. Bei einer Ausführungsform, wie in 9 gezeigt, können alle der hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761-1768 zur Signalisierung verwendet werden und sind in Zeilen und Spalten organisiert. Bei einer Ausführungsform, wie in 10 gezeigt, können alle der hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761-1768 zur Signalisierung verwendet werden und sind in einer gestaffelten Konfiguration organisiert. Bei einer Ausführungsform, wie in 11 gezeigt, sind die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761-1768 in Zeilen und Spalten organisiert, wobei die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761 , 1763 , 1765 und 1767 zur Signalisierung verwendet werden und die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1762 , 1764 , 1766 und 1768 zur Masseverbindung/Abschirmung verwendet werden. Bei einer Ausführungsform, wie in 12 gezeigt, sind die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761-1768 in Zeilen organisiert, wobei die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761 , 1763 , 1765 und 1767 zur Signalisierung verwendet werden und die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1762 , 1764 , 1766 und 1768 als Masseebenen gebildet und verwendet werden. Bei einer anderen Ausführungsform, wie in 13 gezeigt, können alle der hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1761 , 1762 , 1764 , 1765 , 1767 und 1768 zur Signalisierung verwendet werden und sind in einer gestaffelten Konfiguration organisiert und sind die hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 1763 und 1766 als Masseebenen gebildet und werden als diese verwendet.
  • Wieder unter Bezugnahme auf 1 können die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 über den hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 ein feineres Rastermaß als die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 aufweisen, die sich nicht über den hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 befinden. Bei einer Ausführungsform kann das Rastermaß der Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 über den hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 zwischen etwa 20 und 55 Mikrometer betragen. Wie es sich für einen Fachmann versteht, kann eine Rastermaßübersetzung implementiert werden. Es versteht sich ebenfalls, dass die Die-seitigen Vorrichtung-zu-Interposer-Zwischenverbindungen 190 ein volles Arrays mit feinem Rastermaß oder eine Kombination von Rastermaßen zwischen etwa 20 und 110 Mikrometer sein kann.
  • Wie in 14-18 gezeigt, kann der mittlere Abschnitt 160 wenigstens eine Leiterbahn 176a mit einer vergrößerten Dicke aufweisen, was eine allgemeine/grobe Leitungsführung innerhalb der dünnen Schichten (die als Schichten 1621 , 1622 , 1623 und/oder 1624 aus 1 gezeigt sind) des mittleren Abschnitts 160 ermöglicht. Bei einer Ausführungsform können die verdickten Leiterbahnen 176a außerhalb des Bereichs gebildet sein, in dem die hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 (siehe 1) gebildet sind (hier als der „allgemeine Leitungsführungsbereich“ bezeichnet). Bei einer Ausführungsform können die verdickten Leiterbahnen 176a in dem mittleren Abschnitt 160 mit einer Dick/Dünn-Technologie gebildet sein, wie in der US-Patentanmeldungsveröffentlichung Nr. 2018/0331003 A1 beschrieben ist. Wenn eine solche Dünn/Dünn-Technologie verwendet wird, kann die Dicke der verdickten Leiterbahnen 176a in diesen Bereichen von zwischen etwa 1 bis 7 Mikrometer zunehmen, was zu einer kürzeren Dicke des leitfähigen Via 1781 zwischen etwa 0,5 und 3 Mikrometer führt, wie in 14 gezeigt ist (ohne Verdickung ist auf der rechten Seite als die Leiterbahn 176a gezeigt und mit Verdickung ist auf der linken Seite als Leiterbahn 1761 gezeigt). Bei einer Ausführungsform, wie in 15 gezeigt, kann der Via-Bildungsprozess den leitfähigen Via 1782 über die gesamte Leiterbahn 1762 bilden, um einen Via/Leiterbahn-Shunt 244 zu bilden. Dies ermöglicht, dass der Via/Leiterbahn-Shunt 244 eine Dicke im Wesentlichen gleich der Dicke der Dielektrikummaterialschicht 1722 aufweist und immer noch bei der minimalen kritischen Abmessung verbleibt. Der Via/Leiterbahn-Shunt 244 kann mit bekannten Techniken für lithografisch definierte Vias, Techniken zur Via-Bildung ohne Fehlausrichtung, Techniken zur selbstausgerichteten Via-Bildung oder dergleichen gebildet werden. Wie ferner in 15 gezeigt, kann die Dielektrikummaterialschicht 1741 den Via/Leiterbahn-Shunt 244 bedecken, um elektrische Kurzschlüsse zu vermeiden, wie es sich für einen Fachmann versteht.
  • Wie in 16 gezeigt kann der Via/Leiterbahn-Shunt 244 ferner durch Bilden einer anderen Leiterbahn (d. h. der ersten Leiterbahn 1761 ) auf dem Via/Leiterbahn-Shunt 244 (siehe 15) verdickt werden, um einen verdickten Via/Leiterbahn-Shunt 246 zu bilden. Die Leiterbahn 1761 kann relativ zu dem Via/Leiterbahn-Shunt 244 (siehe 15) verbreitert sein, wie in 17 gezeigt ist, um beliebige Registrierungs-/Ausrichtungsfehler zu berücksichtigen. Bei einer Ausführungsform, wie in 18 gezeigt, kann der Via-Bildungsprozess den leitfähigen Via 1781 über den verdickten Via/Leiterbahn-Shunt 246 (siehe 17) bilden, um einen doppelten Via/Leiterbahn-Shunt 248 zu bilden. Dies ermöglicht, dass der doppelte Via/Leiterbahn-Shunt 248 eine Dicke im Wesentlichen gleich der Dicke der zwei Dielektrikummaterialschichten 1721 und 1722 aufweist und immer noch bei der minimalen kritischen Abmessung verbleibt.
  • Es versteht sich, dass der Verdickungsprozess für die leitfähige Leiterbahn nicht auf Bereiche außerhalb der hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 240 (siehe 1) beschränkt ist, wie mit Bezug auf 14-18 besprochen ist, sondern auch innerhalb hochdichter leitfähiger Vorrichtung-zu-Vorrichtung-Routen 240 verwendet werden kann. Wie in 19 gezeigt, können sich die hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen innerhalb zweier dielektrischer Schichten 1722 /1723 und 1725 /1726 , d. h. zwei tatsächliche dielektrische Schichten, erstrecken, um mehrere verdickte hochdichte Vorrichtung-zu-Vorrichtung-Leiterbahnen 242 zu bilden. Dies führt zu einem Kompromiss einer reduzierten Eingangs-/Ausgangsschichtzahl für reduzierte Verluste. Wie auch in 19 gezeigt ist, können Masseebenen GP1, GP2 und GP3 Schichten aus verdickten hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 242 separieren. Bei einer in 20 gezeigten weiteren Ausführungsform ist möglicherweise nur ein Teil der hochdichten Vorrichtung-zu-Vorrichtung-Leiterbahnen 240 verdickt, beispielweise um ein globales Systemsignal zu liefern und/oder um spezifische Leiterbahnen mit niedrigerem Verlust (d. h. niedrigerem Widerstand) zu haben. Wie gezeigt, kann eine einzige verdickte Leiterbahn 242 gebildet werden und kann sich sogar durch wenigstens eine Masseebene erstrecken, die als eine Masseebene GP gezeigt ist.
  • Bei einer weiteren Ausführungsform, wie in 21 gezeigt ist, kann die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 200 aus 1 in dem unteren Abschnitt 140 des elektronischen Interposers 110 eingebettet sein (als eine erste kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 2001 und eine zweite kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 2002 gezeigt). Bei einer Ausführungsform kann eine erste Oberfläche 202 der ersten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2001 und/oder der zweiten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2002 im Wesentlichen in derselben Ebene wie eine Außenoberfläche 148 des unteren Abschnitts 140 des elektronischen Interposers 110 liegen. Bei der veranschaulichten Ausführungsform können die erste kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 2001 und die zweite kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 2002 jeweils eine aktive Vorrichtung mit mehreren daran angebrachten Vorrichtung-zu-Substrat-Zwischenverbindungen 232, wie etwa Lötkugeln, sein, wobei sich die Vorrichtung-zu-Substrat-Zwischenverbindungen 232 in elektrischer Kommunikation mit einer (nicht gezeigten) integrierten Schaltungsanordnung) innerhalb der ersten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2001 und innerhalb der zweiten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2002 befinden können. Wie in 21 gezeigt, können die vertikalen hochdichten Zwischenverbindungen 240v zum elektrischen Verbinden wenigstens einer der Die-seitigen Integrierter-Schaltkreis-Vorrichtungen mit wenigstens einer der kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verwendet werden, was als Die-seitige Integrierter-Schaltkreis-Vorrichtungen 1802 , 1803 und 1804 , die mit der ersten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2001 verbunden sind, und die Die-seitigen Integrierter-Schaltkreis-Vorrichtungen 1805 , 1806 und 1807 mit der zweiten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2002 veranschaulicht ist. Wie es sich für einen Fachmann versteht, können die vertikalen hochdichten Zwischenverbindungen 240v mit (nicht gezeigten) Silicium-Durchkontaktierungen auf der Rückseite 204 der ersten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2001 und der zweiten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2002 verbunden sein, um einen elektrischen Kontakt zu diesen herzustellen. Wie ferner in 21 gezeigt, kann die erste Die-seitige Integrierter-Schaltkreis-Vorrichtung 1801 mittels der hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 2401 elektrisch mit der zweiten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1802 verbunden sein, kann eine vierte Die-seitige Integrierter-Schaltkreis-Vorrichtung 1804 mittels der hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 2402 elektrisch mit einer fünften Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1805 verbunden sein, und kann eine siebte Die-seitige Integrierter-Schaltkreis-Vorrichtung 1807 mittels der hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen 2403 elektrisch mit einer achten Die-seitigen Integrierter-Schaltkreis-Vorrichtung 1808 verbunden sein. Es versteht sich, dass die Zwischenverbindung von Integrierter-Schaltkreis-Vorrichtungen mit hochdichten leitfähigen Vorrichtung-zu-Vorrichtung-Routen nicht auf die Die-seitigen Integrierter-Schaltkreis-Vorrichtungen beschränkt ist. Wie in 22 gezeigt, kann die erste kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung 2001 mittels hochdichter leitfähiger Vorrichtung-zu-Vorrichtung-Routen 2402 innerhalb des mittleren Abschnitts 160 des elektronischen Interposers 110 elektrisch mit der zweiten kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung 2002 verbunden sein.
  • Obwohl die zuvor beschriebene Ausführungsform der vorliegenden Beschreibung einen einzigen mittleren Abschnitt 160 zeigt, sind die Ausführungsformen nicht derart beschränkt. Wie zum Beispiel in 23 gezeigt, kann der elektronische Interposer 110 mehrere mittlere Abschnitte aufweisen (die als ein erster mittlerer Abschnitt 1601 und ein zweiter mittlerer Abschnitt 1602 gezeigt sind). Der erste mittlere Abschnitt 1601 und der zweite mittlere Abschnitt 1602 können durch einen Zentrumsabschnitt 260 separiert sein, der auf die mit Bezug auf den oberen Abschnitt 120 und/oder den unteren Abschnitt 140 beschriebene Weise gefertigt sein kann und der leitfähige Routen 262 aufweisen kann, die elektrische Verbindungen zwischen dem ersten mittleren Abschnitt 1601 und dem zweiten mittleren Abschnitt 1602 bilden.
  • Obwohl die Die-seitigen Integrierter-Schaltkreis-Vorrichtungen und die kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen einzelne Integrierter-Schaltkreis-Siliciumvorrichtungen sein können, sind die Ausführungsformen der vorliegenden Beschreibung nicht derart beschränkt. Bei einer speziellen Ausführungsform kann wenigstens eine der Die-seitigen Integrierter-Schaltkreis-Vorrichtungen und der kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen eine kleinere Version einer Ausführungsform der vorliegenden Beschreibung aufweisen.
  • 24 veranschaulicht eine elektronische oder Rechenvorrichtung 300 gemäß einer Implementation der vorliegenden Beschreibung. Die Rechenvorrichtung 300 kann ein Gehäuse 301 mit einer darin angeordneten Platine 302 beinhalten. Die Rechenvorrichtung 300 kann eine Anzahl von Integrierter-Schaltkreis-Komponenten beinhalten, einschließlich unter anderem eines Prozessors 304, wenigstens eines Kommunikationschips 306A, 306B, flüchtigen Speichers 308 (z. B. DRAM), nichtflüchtigen Speichers 310 (z. B. ROM), Flash-Speichers 312, eines Grafikprozessors oder einer Grafik-CPU 314, eines digitalen Signalprozessors (nicht gezeigt), eines Kryptoprozessors (nicht gezeigt), eines Chipsatzes 316, einer Antenne, einer Anzeige (Berührungsbildschirmanzeige), einer Berührungsbildschirmsteuerung, einer Batterie, eines Audiocodecs (nicht gezeigt), eines Videocodecs (nicht gezeigt), eines Leistungsverstärkers (AMP), einer Globales-Positionierungssystem(GPS)-Vorrichtung, eines Kompasses, eines Beschleunigungsmessers (nicht gezeigt), eines Gyroskops (nicht gezeigt), eines Lautsprechers, einer Kamera und einer Massenspeicherungsvorrichtung (nicht gezeigt) (wie etwa eines Festplattenlaufwerks, einer Compact Disk (CD), einer Digital Versatile Disk (DVD) und so weiter). Beliebige der Integrierter-Schaltkreis-Komponenten können physisch und elektrisch mit der Platine 302 gekoppelt sein. Bei manchen Implementierungen kann wenigstens eine der Integrierter-Schaltkreis-Komponenten ein Teil des Prozessors 304 sein.
  • Der Kommunikationschip ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip oder die Vorrichtung kann beliebige einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebiger anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus designt sind. Die Rechenvorrichtung kann mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
  • Wenigstens eine der Integrierter-Schaltkreis-Komponenten kann ein Integrierter-Schaltkreis-Gehäuse beinhalten, das einen elektronischen Interposer umfasst, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist; und mehrere Die-seitige Integrierter-Schaltkreis-Vorrichtungen, die elektrisch an dem oberen Abschnitt des elektrischen Interposers angebracht sind.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settop-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • Es versteht sich, dass der Erfindungsgegenstand der vorliegenden Beschreibung nicht notwendigerweise auf spezifische in 1-24 veranschaulichte Anwendungen beschränkt ist. Der Erfindungsgegenstand kann auf andere Integrierter-Schaltkreis-Vorrichtungen und Baugruppenwendungen sowie beliebige andere geeignete Elektronikanwendungen angewandt werden, wie es sich für einen Fachmann versteht.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen und Einzelheiten in den Beispielen können irgendwie in einer oder mehreren Ausführungsformen verwendet werden, wobei Beispiel 1 ein elektronischer Interposer ist, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und
    einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist.
  • Bei Beispiel 2 kann der Gegenstand nach Beispiel 1 optional beinhalten, dass die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  • Bei Beispiel 3 kann der Gegenstand nach Beispiel 1 oder 2 optional beinhalten, dass die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  • Bei Beispiel 4 kann der Gegenstand nach einem der Beispiele 1 bis 3 optional Folgendes beinhalten: wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts.
  • Bei Beispiel 5 kann der Gegenstand nach einem der Beispiele 1 bis 4 optional Folgendes beinhalten: wenigstens eine Leiterbahn des mittleren Abschnitts, die eine vergrößerte Dicke aufweist.
  • Bei Beispiel 6 kann der Gegenstand nach einem der Beispiele 1 bis 5 optional Folgendes beinhalten: wenigstens einen Kondensator, der in dem oberen Abschnitt und/oder dem unteren Abschnitt gebildet ist.
  • Bei Beispiel 7 kann der Gegenstand nach einem der Beispiele 1 bis 6 optional beinhalten, dass die organische Materialschichten eines beliebigen des oberen Abschnitts, des mittleren Abschnitts und des unteren Abschnitts einen Wärmeausdehnungskoeffizienten zwischen etwa 9 und 25 ppm/°C und einen Elastizitätsmodul zwischen etwa 1 und 20 GPa aufweisen.
  • Beispiel 8 ist ein Integrierter-Schaltkreis-Gehäuse, das einen elektronischen Interposer umfasst, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist; und mehrere Die-seitige Integrierter-Schaltkreis-Vorrichtungen, die elektrisch an dem oberen Abschnitt des elektrischen Interposers angebracht sind.
  • Bei Beispiel 9 kann der Gegenstand nach Beispiel 8 optional beinhalten, dass die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  • Bei Beispiel 10 kann der Gegenstand nach Beispiel 8 oder 9 optional beinhalten, dass die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  • Bei Beispiel 11 kann der Gegenstand nach einem der Beispiele 8 bis 10 optional Folgendes beinhalten: wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts, die eine Die-seitige Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen Die-seitigen Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Bei Beispiel 12 kann der Gegenstand nach einem der Beispiele 8 bis 11 optional Folgendes beinhalten: wenigstens eine Leiterbahn des mittleren Abschnitts, die eine vergrößerte Dicke aufweist.
  • Bei Beispiel 13 kann der Gegenstand nach einem der Beispiele 8 bis 12 optional Folgendes beinhalten: wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung, die elektrisch an dem unteren Abschnitt des elektrischen Interposers angebracht ist.
  • Bei Beispiel 14 kann der Gegenstand nach Beispiel 13 optional beinhalten, dass die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Bei Beispiel 15 kann der Gegenstand nach Beispiel 13 optional Folgendes beinhalten: wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung, die in dem unteren Abschnitt des elektrischen Interposers eingebettet ist.
  • Bei Beispiel 16 kann der Gegenstand nach Beispiel 15 optional beinhalten, dass die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Beispiel 17 ist ein elektronisches System, das eine Platine und ein Integrierter-Schaltkreis-Gehäuse umfasst, das elektrisch an der Platine angebracht ist, wobei das Integrierter-Schaltkreis-Gehäuse einen elektronischen Interposer umfasst, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist; und mehrere Die-seitige Integrierter-Schaltkreis-Vorrichtungen, die elektrisch an dem oberen Abschnitt des elektrischen Interposers angebracht sind.
  • Bei Beispiel 18 kann der Gegenstand nach Beispiel 17 optional beinhalten, dass die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  • Bei Beispiel 19 kann der Gegenstand nach Beispiel 17 oder 18 optional beinhalten, dass die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  • Bei Beispiel 20 kann der Gegenstand nach einem der Beispiele 17 bis 19 optional Folgendes beinhalten: wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts, die eine Die-seitige Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen Die-seitigen Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Bei Beispiel 21 kann der Gegenstand nach einem der Beispiele 17 bis 20 optional Folgendes beinhalten: wenigstens eine Leiterbahn des mittleren Abschnitts, die eine vergrößerte Dicke aufweist.
  • Bei Beispiel 22 kann der Gegenstand nach einem der Beispiele 17 bis 21 optional Folgendes beinhalten: wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung, die elektrisch an dem unteren Abschnitt des elektrischen Interposers angebracht ist.
  • Bei Beispiel 23 kann der Gegenstand nach Beispiel 22 optional beinhalten, dass die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Bei Beispiel 24 kann der Gegenstand nach Beispiel 22 optional Folgendes beinhalten: wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung, die in dem unteren Abschnitt des elektrischen Interposers eingebettet ist.
  • Bei Beispiel 25 kann der Gegenstand nach Beispiel 24 optional beinhalten, dass die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  • Nachdem somit Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, versteht es sich, dass die durch die angehängten Ansprüche definierte Erfindung nicht durch in der obigen Beschreibung dargelegte spezielle Einzelheiten beschränkt wird, da viele ersichtliche Varianten davon möglich sind, ohne von dessen Wesen oder Schutzumfang abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9713264 [0035]
    • US 2018/0233431 A1 [0035]

Claims (25)

  1. Elektronischer Interposer, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist.
  2. Elektronischer Interposer nach Anspruch 1, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des unteren Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  3. Elektronischer Interposer nach Anspruch 1, wobei die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  4. Elektronischer Interposer nach Anspruch 1, das ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst.
  5. Elektronischer Interposer nach einem der Ansprüche 1 bis 3, wobei wenigstens eine Leiterbahn des mittleren Abschnitts eine vergrößerte Dicke aufweist.
  6. Elektronischer Interposer nach einem der Ansprüche 1 bis 3, der ferner wenigstens einen Kondensator innerhalb des oberen Abschnitts und/oder des unteren Abschnitts umfasst.
  7. Elektronischer Interposer nach einem der Ansprüche 1 bis 3, wobei die organischen Materialschichten eines beliebigen des oberen Abschnitts, des mittleren Abschnitts und des unteren Abschnitts einen Wärmeausdehnungskoeffizienten zwischen etwa 9 und 25 ppm/°C und einen Elastizitätsmodul zwischen etwa 1 und 20 GPa aufweisen.
  8. Integrierte-Schaltung-Gehäuse, das Folgendes umfasst: einen elektronischen Interposer, der Folgendes umfasst: einen oberen Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist; und mehrere Die-seitige Integrierter-Schaltkreis-Vorrichtungen, die elektrisch an dem oberen Abschnitt des elektrischen Interposers angebracht sind.
  9. Integrierter-Schaltkreis-Gehäuse nach Anspruch 8, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des unteren Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  10. Integrierter-Schaltkreis-Gehäuse nach Anspruch 8, wobei die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  11. Integrierter-Schaltkreis-Gehäuse nach einem der Ansprüche 8 bis 10, der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine Die-seitige Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen Die-seitigen Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  12. Integrierter-Schaltkreis-Gehäuse nach einem der Ansprüche 8 bis 10, wobei wenigstens eine Leiterbahn des mittleren Abschnitts eine vergrößerte Dicke aufweist.
  13. Integrierter-Schaltkreis-Gehäuse nach einem der Ansprüche 8 bis 10, das ferner wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung umfasst, die elektrisch an dem unteren Abschnitt des elektrischen Interposers angebracht ist.
  14. Integrierter-Schaltkreis-Gehäuse nach Anspruch 13, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  15. Integrierter-Schaltkreis-Gehäuse nach Anspruch 13, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung in dem unteren Abschnitt des elektrischen Interposers eingebettet ist.
  16. Integrierter-Schaltkreis-Gehäuse nach Anspruch 15, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  17. Elektronisches System, das Folgendes umfasst: eine Platine; und ein Integrierter-Schaltkreis-Gehäuse, das elektrisch an der Platine angebracht ist, wobei das Integrierter-Schaltkreis-Gehäuse Folgendes umfasst: einen elektronischen Interposer, der einen oberen Abschnitt umfasst, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; einen unteren Abschnitt, der zwischen zwei und vier Schichten aufweist, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst; und einen mittleren Abschnitt zwischen dem oberen Abschnitt und dem unteren Abschnitt, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist; und mehrere Die-seitige Integrierter-Schaltkreis-Vorrichtungen, die elektrisch an dem oberen Abschnitt des elektrischen Interposers angebracht sind.
  18. Elektronisches System nach Anspruch 17, wobei die Dicke jeder Schicht des oberen Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, wobei die Dicke jeder Schicht des unteren Abschnitts zwischen etwa 13 und 40 Mikrometer beträgt, und wobei die Dicke jeder Schicht des mittleren Abschnitts zwischen etwa 1,5 und 9 Mikrometer beträgt.
  19. Elektronisches System nach Anspruch 17, wobei die wenigstens eine Leiterbahn des oberen Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; wobei die wenigstens eine Leiterbahn des unteren Abschnitts mehrere Leiterbahnen mit einer Breite von etwa 8 Mikrometer oder mehr, eine Beabstandung von etwa 8 Mikrometer oder mehr und eine Dicke zwischen 8 und 15 Mikrometer aufweist; und wobei die wenigstens eine Leiterbahn des mittleren Abschnitts mehrere Leiterbahnen mit einer Breite zwischen etwa 0,75 Mikrometer und 3 Mikrometer, eine Beabstandung zwischen etwa 0,75 Mikrometer und 3 Mikrometer und eine Dicke zwischen 0,5 Mikrometer und 4 Mikrometer aufweist, und wobei der wenigstens eine leitfähige Via eine Dicke zwischen etwa 1 und 6 Mikrometer aufweist.
  20. Elektronisches System nach einem der Ansprüche 17 bis 19, der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine Die-seitige Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen Die-seitigen Integrierter-Schaltkreis-Vorrichtung der mehreren Die-seitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  21. Elektronisches System nach einem der Ansprüche 17 bis 19, wobei wenigstens eine Leiterbahn des mittleren Abschnitts eine vergrößerte Dicke aufweist.
  22. Elektronisches System nach einem der Ansprüche 17 bis 19, das ferner wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung umfasst, die elektrisch an dem unteren Abschnitt des elektrischen Interposers angebracht ist.
  23. Elektronisches System nach Anspruch 22, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
  24. Elektronisches System nach Anspruch 22, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung in dem unteren Abschnitt des elektrischen Interposers eingebettet ist.
  25. Elektronisches System nach Anspruch 24, wobei die wenigstens eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung mehrere kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtungen umfasst; und der ferner wenigstens eine hochdichte leitfähige Vorrichtung-zu-Vorrichtung-Route innerhalb des mittleren Abschnitts umfasst, die eine kontaktfleckseitige Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen mit einer anderen kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtung der mehreren kontaktfleckseitigen Integrierter-Schaltkreis-Vorrichtungen verbindet.
DE102020122692.6A 2019-09-17 2020-08-31 Organische interposer für integrierter-schaltkreis-gehäuse Pending DE102020122692A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/573,943 US10998272B2 (en) 2019-09-17 2019-09-17 Organic interposers for integrated circuit packages
US16/573,943 2019-09-17

Publications (1)

Publication Number Publication Date
DE102020122692A1 true DE102020122692A1 (de) 2021-03-18

Family

ID=74686905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122692.6A Pending DE102020122692A1 (de) 2019-09-17 2020-08-31 Organische interposer für integrierter-schaltkreis-gehäuse

Country Status (7)

Country Link
US (1) US10998272B2 (de)
JP (1) JP2021048385A (de)
KR (1) KR20210032892A (de)
CN (1) CN112530906A (de)
DE (1) DE102020122692A1 (de)
SG (1) SG10202007807WA (de)
TW (1) TW202125758A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3864696A4 (de) * 2018-10-26 2021-12-08 Huawei Technologies Co., Ltd. Design für eingebetteten dünnschichtmagnetinduktor für anwendungen mit integriertem spannungsregler (ivr)
US20200194390A1 (en) * 2018-12-17 2020-06-18 Texas Instruments Incorporated Package with dual layer routing including ground return path
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
TWI730917B (zh) * 2020-10-27 2021-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
US20230282585A1 (en) * 2022-03-01 2023-09-07 Qualcomm Incorporated Package with a substrate comprising embedded escape interconnects and surface escape interconnects

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
KR102351676B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR20210032892A (ko) 2021-03-25
JP2021048385A (ja) 2021-03-25
US10998272B2 (en) 2021-05-04
CN112530906A (zh) 2021-03-19
SG10202007807WA (en) 2021-04-29
US20210082822A1 (en) 2021-03-18
TW202125758A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112015007070T5 (de) Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE102020123485A1 (de) VERBUND-IC-CHIPS EINSCHLIEßLICH EINES EINGEBETTETEN CHIPLETS INNERHALBMETALLISIERUNGSSCHICHTEN EINES HOST-IC-CHIPS
DE112015006855T5 (de) Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel
DE102019105020A1 (de) Mechanisches anbringungsverfahrensgebiet für fan-out-packaging-pop
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102020132540A1 (de) Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
DE102020116320A1 (de) Doppelseitiges substrat mit hohlräumen für direkte die-zu-die-verbindung
US20200152601A1 (en) Semiconductor device