DE102019106317A1 - Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur - Google Patents
Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur Download PDFInfo
- Publication number
- DE102019106317A1 DE102019106317A1 DE102019106317.5A DE102019106317A DE102019106317A1 DE 102019106317 A1 DE102019106317 A1 DE 102019106317A1 DE 102019106317 A DE102019106317 A DE 102019106317A DE 102019106317 A1 DE102019106317 A1 DE 102019106317A1
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- circuit device
- thermally conductive
- thermally
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 22
- 230000017525 heat dissipation Effects 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 239000004593 Epoxy Substances 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 10
- 239000012811 non-conductive material Substances 0.000 claims description 10
- 125000003700 epoxy group Chemical group 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- 239000012778 molding material Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000565 sealant Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- -1 but not limited to Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000978 Pb alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
- H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Eine Wärmeableitvorrichtung kann als thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur gebildet sein, die sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. Die Wärmeableitvorrichtung kann thermisch mit einer Mehrzahl von integrierten Schaltungsbauelementen verbunden sein, derart, dass die zumindest eine thermische Isolierstruktur zwischen zumindest zwei integrierten Schaltungsbauelementen positioniert ist. Die Wärmeableitvorrichtung ermöglicht eine Wärmeübertragung weg von jedem von der Mehrzahl von integrierten Schaltungsbauelementen, wie beispielsweise in eine z-Richtung innerhalb der thermisch leitfähigen Struktur, während eine Wärmeübertragung in eine von der x-Richtung und/oder der y-Richtung innerhalb der thermischen Isolierstruktur im Wesentlichen verhindert wird, derart, dass ein thermisches Übersprechen zwischen integrierten Schaltungsbauelementen reduziert wird.
Description
- TECHNISCHES GEBIET
- Ausführungsbeispiele der vorliegenden Beschreibung beziehen sich im Allgemeinen auf die Abführung von Wärme aus integrierten Schaltungsbauelementen und insbesondere auf eine Wärmeableitvorrichtung mit einer thermisch leitfähigen Struktur mit thermischen Isolierabschnitten, die in derselben gebildet sind, die verwendet wird, um Wärme aus einer Mehrzahl von integrierten Schaltungsbauelementen abzuführen.
- HINTERGRUND
- Eine höhere Performance, geringere Kosten, eine verstärkte Miniaturisierung von integrierten Schaltungskomponenten und eine größere Packaging-Dichte von integrierten Schaltungen sind laufende Ziele in der Integrierte-Schaltung-Industrie. Mit dem Erreichen dieser Ziele werden integrierte Schaltungsbauelemente kleiner. Dementsprechend hat die Leistungsverbrauchsdichte der Komponenten in den integrierten Schaltungsbauelementen zugenommen, was wiederum die durchschnittliche Übergangstemperatur des integrierten Schaltungsbauelements erhöht. Wenn die Temperatur des integrierten Schaltungsbauelements zu hoch wird, können die integrierten Schaltungen beschädigt oder zerstört werden. Dieses Problem ist sogar von noch wichtigerer Bedeutung, wenn mehrere integrierte Schaltungsbauelemente in ein einzelnes integriertes Schaltungs-Package eingebracht sind. Bei einer derartigen Konfiguration wird Wärme im Allgemeinen aus den mehreren integrierten Schaltungsbauelementen mit einer einzelnen thermisch leitfähigen Wärmeableitvorrichtung, wie beispielsweise einem Wärmeverteiler, abgeführt. Unterschiedliche integrierte Schaltungsbauelemente innerhalb des integrierten Schaltungs-Packages können jedoch unterschiedliche Betriebstemperaturen aufweisen. Somit kann ein hochwärmeerzeugendes integriertes Schaltungsbauelement die Wärme dominieren, die in die thermisch leitfähige Wärmeableitvorrichtung übertragen wird, was die Übertragung von Wärme in die thermisch leitfähige Wärmeableitvorrichtung durch andere integrierte Schaltungsbauelemente in dem integrierten Schaltungs-Package behindern kann, z. B. thermisches Übersprechen. Somit können die anderen integrierten Schaltungsbauelemente ihre Temperaturbegrenzungen überschreiten und können beschädigt oder zerstört werden, was zum Ausfall des gesamten integrierten Schaltungs-Packages führt.
- Figurenliste
- Der Gegenstand der vorliegenden Offenbarung wird im Schlussabschnitt der Beschreibung besonders hervorgehoben und klar beansprucht. Die vorstehenden und anderen Merkmale der vorliegenden Offenbarung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen, in Verbindung mit den beiliegenden Zeichnungen, in noch vollerem Umfang ersichtlich. Es versteht sich, dass die beiliegenden Zeichnungen nur mehrere Ausführungsbeispiele gemäß der vorliegenden Offenbarung zeigen und daher nicht als einschränkend hinsichtlich ihres Schutzbereichs zu betrachten sind. Die Offenbarung wird mit zusätzlicher Spezifität und Detail durch Verwendung der beiliegenden Zeichnungen beschrieben, derart, dass sich die Vorteile der vorliegenden Offenbarung leicht erkennen lassen, wobei gilt:
-
1 ist eine Seitenquerschnittsansicht eines integrierten Schaltungs-Packages, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, die sich in die Wärmeableitvorrichtung erstreckt, wobei die thermische Isolierstruktur einen Graben umfasst, gemäß einem Ausführungsbeispiel der vorliegenden Beschreibung. -
2-4 sind Querschnittsansicht entlang einer Linie2-2 von1 von verschiedenen Konfigurationen der thermischen Isolierstrukturen gemäß verschiedenen Ausführungsbeispielen der vorliegenden Beschreibung. -
5 ist eine Seitenquerschnittsansicht eines integrierten Schaltungs-Packages, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, die sich in die Wärmeableitvorrichtung erstreckt, wobei die thermische Isolierstruktur einen Graben umfasst, der mit einem thermisch nicht-leitfähigen Material gefüllt ist, gemäß einem Ausführungsbeispiel der vorliegenden Beschreibung. -
6 ist eine Seitenquerschnittsansicht eines integrierten Schaltungs-Packages, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, die sich in die Wärmeableitvorrichtung erstreckt, wobei die thermische Isolierstruktur einen Graben umfasst, der mit einem thermisch nicht-leitfähigen Material gefüllt ist, das sich durch die thermisch leitfähige Struktur erstreckt, gemäß einem anderen Ausführungsbeispiel der vorliegenden Beschreibung. -
7 ist eine Seitenquerschnittsansicht eines integrierten Schaltungs-Packages, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, wobei die Wärmeableitvorrichtung in thermischem Kontakt mit einer gestapelten Integriertes-Schaltungsbauelement-Konfiguration ist, gemäß einem anderen Ausführungsbeispiel der vorliegenden Beschreibung. -
8 ist eine Seitenquerschnittsansicht eines integrierten Schaltungs-Packages, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, wobei die Wärmeableitvorrichtung in thermischem Kontakt mit einer gestapelten Integriertes-Schaltungsbauelement-Konfiguration ist, die in einem Formmaterial angeordnet ist, gemäß einem anderen Ausführungsbeispiel der vorliegenden Beschreibung. -
9 ist ein Flussdiagramm eines Prozesses zum Herstellen eines integrierten Schaltungs-Packages gemäß der vorliegenden Beschreibung. -
10 ein(e) elektronische(s) Vorrichtung/System gemäß einem Ausführungsbeispiel der vorliegenden Beschreibung. - BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
- In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beiliegenden Zeichnungen, die veranschaulichend spezifische Ausführungsbeispiele zeigen, bei denen der beanspruchte Gegenstand praktisch ausgeführt werden kann. Diese Ausführungsbeispiele sind ausreichend detailliert beschrieben, um es dem Fachmann zu ermöglichen, den Gegenstand praktisch auszuführen. Es versteht sich, dass die verschiedenen Ausführungsbeispiele, obgleich unterschiedlich, sich nicht zwingend gegenseitig ausschließen. Zum Beispiel kann ein bestimmtes hierin beschriebenes Merkmal, eine bestimmte hierin beschriebene Struktur oder Charakteristik in Verbindung mit einem Ausführungsbeispiel innerhalb anderer Ausführungsbeispiele implementiert sein, ohne von dem Sinn und Schutzbereich des beanspruchten Gegenstands abzuweichen. Bezugnahmen innerhalb dieser Beschreibung auf „das eine Ausführungsbeispiel“ oder „ein Ausführungsbeispiel“ bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit dem Ausführungsbeispiel beschrieben wird, bei zumindest einer Implementierung innerhalb der vorliegenden Erfindung umfasst ist. Daher bezieht sich das Auftreten der Phrase „das eine Ausführungsbeispiel“ oder „bei einem Ausführungsbeispiel“ nicht zwingend auf dasselbe Ausführungsbeispiel. Zusätzlich versteht es sich, dass die Lage oder Anordnung individueller Elemente innerhalb eines jeden offenbarten Ausführungsbeispiel modifiziert werden kann ohne von dem Sinn und Schutzbereich des beanspruchten Gegenstands abzuweichen. Die folgende detaillierte Beschreibung sollte daher nicht in einem einschränkenden Sinne aufgefasst werden, und der Schutzbereich des Gegenstands ist nur durch die beigefügten, entsprechend interpretierten Ansprüche definiert, zusammen mit der vollständigen Palette von Entsprechungen, auf die die beigefügten Ansprüche Anrecht haben. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf die gleiche(n) oder ähnliche(n) Elemente oder Funktionalität durch die mehreren Ansichten hindurch, und diese darin gezeigten Elemente sind nicht zwingend maßstabsgetreu zueinander, vielmehr können individuelle Elemente vergrößert oder verkleinert sein, um die Elemente im Kontext der vorliegenden Beschreibung leichter zu verstehen.
- Die Begriffe „über“, „an“ (to), „zwischen“, und „auf“ können sich gemäß hiesiger Verwendung auf eine relative Position einer Schicht im Hinblick auf andere Schichten beziehen. Eine Schicht „über“ oder „auf“ einer anderen Schicht oder „an“ eine andere Schicht gebondet kann mit der anderen Schicht direkt in Kontakt sein oder kann eine oder mehrere Zwischenschichten umfassen. Eine Schicht „zwischen“ Schichten kann mit den Schichten direkt in Kontakt sein oder kann eine oder mehrere Zwischenschichten aufweisen.
- Der Begriff „Package“ bezieht sich im Allgemeinen auf einen geschlossenen Träger eines oder mehrerer Dies, wobei die Dies an dem Packagesubstrat angebracht sind und zu Schutzzwecken mit integrierten oder drahtgebondeten Zwischenverbindungen zwischen den Dies und Leitungen, Stiften oder Höckern eingekapselt sind, die sich auf den externen Abschnitten des Packagesubstrats befinden. Das Package kann einen einzelnen Die oder mehrere Dies umfassen, die eine bestimmte Funktion bereitstellen. Das Package ist üblicherweise auf einer gedruckten Schaltungsplatine befestigt, für eine Zwischenverbindung mit anderen gehäusten (packaged) integrierten Schaltungen und diskreten Komponenten, wodurch eine größere Schaltung gebildet wird.
- Hier bezieht sich der Begriff „mit Kern“ (cored) im Allgemeinen auf ein Substrat eines integrierten Schaltungs-Packages, das auf eine Platine, eine Karte oder einen Wafer gebaut ist, umfassend ein unflexibles, steifes Material. Typischerweise wird eine kleine gedruckte Schaltungsplatine als Kern verwendet, auf die ein integriertes Schaltungsbauelement und diskrete passive Komponenten gelötet werden können. Typischerweise weist der Kern Vias auf, die sich von einer Seite zu der anderen erstrecken, was erlaubt, dass die Schaltungsanordnung auf einer Seite des Kerns direkt mit der Schaltungsanordnung auf der gegenüberliegenden Seite des Kerns gekoppelt ist. Der Kern kann auch als Plattform zum Aufbauen von Leiterschichten und dielektrischen Materialien dienen.
- Hier bezieht sich der Begriff „kernlos“ im Allgemeinen auf ein Substrat eines integrierten Schaltungs-Packages ohne Kern. Das Fehlen eines Kerns erlaubt Package-Architekturen mit höherer Dichte, da die Durchkontaktierungen (Through-Vias) im Vergleich zu Hochdichte-Zwischenverbindungen relativ große Abmessungen und großen Abstand aufweisen.
- Hier bezieht sich der Begriff „Anschlussbereichs-Seite“ (Land Side) bei hiesiger Verwendung im Allgemeinen auf die Seite des Substrats des integrierten Schaltungs-Packages, die der Ebene der Anbringung an eine gedruckte Schaltungsplatine, eine Hauptplatine oder ein anderes Package am nächsten ist. Dies steht im Gegensatz zu dem Begriff „Die-Seite“, was die Seite des Substrats des integrierten Schaltungs-Packages ist, an der der Die oder die Dies angebracht sind.
- Hier bezieht sich der Begriff „Dielektrikum“ im Allgemeinen auf irgendeine Anzahl nichtelektrisch leitfähiger Materialien, die die Struktur eines Packagesubstrats bilden. Zum Zwecke dieser Offenbarung kann dielektrisches Material in ein integriertes Schaltungs-Package eingebracht sein, als Schichten eines Laminatfilms oder als Harz, das über integrierten Schaltung-Dies geformt ist, die auf dem Substrat befestigt sind.
- Hier bezieht sich der Begriff „Metallisierung“ im Allgemeinen auf Metallschichten, die über dem dielektrischen Material des Packagesubstrats gebildet sind. Die Metallschichten sind im Allgemeinen strukturiert, um Metallstrukturen, wie beispielsweise Leiterbahnen und Bond-Anschlussflächen, zu bilden. Die Metallisierung eines Packagesubstrats kann auf eine einzelne Schicht beschränkt sein, oder in mehreren Schichten, die durch Schichten des Dielektrikums getrennt sind.
- Hier bezieht sich der Begriff „Bond-Anschlussfläche“ im Allgemeinen auf Metallisierungsstrukturen, die integrierte Leiterbahnen und Vias in integrierten Schaltungs-Packages und -Dies abschließen. Der Begriff „Löt-Anschlussfläche“ kann gelegentlich durch „Bond-Anschlussfläche“ ersetzt werden und hat die gleiche Bedeutung.
- Hier bezieht sich der Begriff „Löthöcker“ im Allgemeinen auf eine Lötschicht, die auf einer Bond-Anschlussfläche gebildet ist. Die Lötschicht weist üblicherweise eine runde Form auf, weshalb sie „Löthöcker“ genannt wird.
- Hier bezieht sich der Begriff „Substrat“ im Allgemeinen auf eine planare Plattform, die dielektrische und Metallisierungs-Strukturen umfasst. Das Substrat trägt mechanisch und koppelt elektrisch einen oder mehrere IC-Dies auf einer einzigen Plattform, wobei die eine oder die mehreren IC-Dies durch ein formbares dielektrisches Material eingekapselt sind. Das Substrat umfasst im Allgemeinen Löthöcker als Bond-Zwischenverbindungen auf beiden Seiten. Eine Seite des Substrats, die im Allgemeinen als die „Die-Seite“ bezeichnet wird, umfasst Löthöcker für das Chip- oder Die-Bonden. Die gegenüberliegende Seite des Substrats, die im Allgemeinen als „Anschlussbereichs-Seite“ bezeichnet wird, umfasst Löthöcker zum Bonden des Packages an eine gedruckte Schaltungsplatine.
- Der Begriff „Anordnung“ bezieht sich hier im Allgemeinen auf eine Gruppierung von Teilen zu einer einzigen Funktionseinheit. Die Teile können getrennt sein und werden mechanisch zu einer Funktionseinheit angeordnet, wobei die Teile abnehmbar sein können. In einem weiteren Fall können die Teile dauerhaft miteinander gebondet sein. In einigen Fällen sind die Teile zusammen integriert.
- Durch die Beschreibung hindurch und in den Ansprüchen bedeutet der Begriff „verbunden“ eine direkte Verbindung, wie beispielsweise eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche Zwischenbauelemente.
- Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie beispielsweise eine direkte elektrische, mechanische, magnetische oder fluidische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive Zwischenbauelemente.
- Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die angeordnet sind, um miteinander zu kooperieren, um eine erwünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf zumindest ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten/Taktsignal beziehen. Die Bedeutung von „ein,e,s“ und „der, die, das“ umfasst Pluralbezüge. Die Bedeutung von „in“ umfasst „in“ und „auf“.
- Die vertikale Orientierung ist in die z-Richtung und es versteht sich, dass Rezitationen von „oben“, „unten“, „über“ und „unter“ sich auf relative Positionen in der z-Dimension mit der üblichen Bedeutung beziehen. Es versteht sich jedoch, dass Ausführungsbeispiele nicht zwingend auf die in der Figur dargestellten Orientierungen oder Ausbildungen beschränkt sind.
- Die Wörter „im Wesentlichen“, „wesentlich“, „nahe“, „ungefähr“, „nah“ und „etwa“ beziehen sich im Allgemeinen auf ein Befinden innerhalb +/- 10% eines Zielwertes (ausgenommen anderweitige Angabe). Sofern es nicht anderweitig angegeben ist, zeigt die Verwendung der Ordinaladjektive „erster,e,s“, „zweiter,e,s“ und „dritter,e,s“ etc. zum Beschreiben eines gewöhnlichen Objekts nur an, dass auf unterschiedliche Instanzen ähnlicher Objekte Bezug genommen wird, und soll nicht implizieren, dass die auf diese Weise beschriebenen Objekte in einer gegebenen Reihenfolge sein müssen, die entweder temporär, räumlich, nach Rang oder in irgendeiner anderen Art und Weise geordnet ist.
- Zum Zwecke der vorliegenden Offenbarung bedeuten die Ausdrücke „
A und/oderB “ und „A oderB “ (A ), (B ) oder (A undB ). Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A ,B , und/oderC “ (A ), (B ), (C ), (A undB ), (A undC ), (B undC ) oder (A ,B undC ). - Ansichten, die als „Querschnitt“, „Profil“ und „Draufsicht“ beschriftet sind, entsprechen orthogonalen Ebenen innerhalb eines Kartesischen Koordinatensystems. Deshalb befinden sich Querschnitts- und Profil-Ansichten in der x-z-Ebene und Draufsichten in der x-y-Ebene. Typischerweise sind Profilansichten in der x-z-Ebene Querschnittsansichten. Gegebenenfalls sind Zeichnungen mit Achsen beschriftet, um die Orientierung der Figur anzuzeigen.
- Ausführungsbeispiele der vorliegenden Beschriftung können eine Wärmeableitvorrichtung umfassen, umfassend eine thermisch leitfähige Struktur mit zumindest einer thermischen Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. Die Wärmeableitvorrichtung kann thermisch mit einer Mehrzahl von integrierten Schaltungsbauelementen verbunden sein, derart, dass die zumindest eine thermische Isolierstruktur zwischen zumindest zwei integrierten Schaltungsbauelementen positioniert ist. Bei einem Ausführungsbeispiel kann die thermisch leitfähige Struktur eine Wärmeübertragung weg von jedem von der Mehrzahl von integrierten Schaltungsbauelementen ermöglichen, wie beispielsweise in eine z-Richtung, während die thermische Isolierstruktur eine Wärmeübertragung in der x-Richtung und/oder der y-Richtung im Wesentlichen verhindert, derart, dass ein thermisches Übersprechen zwischen integrierten Schaltungsbauelementen reduziert wird.
- In der Produktion von integrierten Schaltungs-Packages sind integrierte Schaltungsbauelemente im Allgemeinen auf Substraten befestigt, die elektrische Kommunikationsrouten zwischen den integrierten Schaltungsbauelementen und mit externen Komponenten bereitstellen. Wie in
1 gezeigt, kann ein integriertes Schaltungs-Package100 eine Mehrzahl von integrierten Schaltungsbauelementen (dargestellt als Elemente1101 ,1102 und1103 ) umfassen, wie beispielsweise Mikroprozessoren, Chipsätze, Graphikvorrichtungen, drahtlose Vorrichtungen, Speicherbauelemente, anwendungsspezifische integrierte Schaltungen, Kombinationen derselben, Stapel derselben oder Ähnliches, angebracht an einer ersten Oberfläche122 eines Substrats120 , wie beispielsweise ein Interposer, eine gedruckte Schaltungsplatine, eine Hauptplatine und Ähnliches, durch eine Mehrzahl von Zwischenverbindungen126 , wie beispielsweise wiederaufschmelzbare Lötkugeln (solder bumps, solder balls), in einer Konfiguration, die im Allgemeinen als eine Flip-Chip- oder Controlled Collapse Chip Connection- („C4“-) Konfiguration bekannt ist. Die Bauelement-zu-Substrat-Zwischenverbindungen126 können sich von Bond-Anschlussflächen (nicht gezeigt) auf einer ersten Oberfläche112 von jedem der integrierten Schaltungsbauelemente1101 ,1102 , und1103 und Bond-Anschlussflächen (nicht gezeigt) auf der Substrat-Erste-Oberfläche122 erstrecken. Die Integriertes-Schaltungsbauelement-Bond-Anschlussflächen (nicht gezeigt) von jedem der integrierten Schaltungsbauelemente1101 ,1102 und1103 können in elektrischer Kommunikation mit der Schaltungsanordnung (nicht gezeigt) innerhalb der integrierten Schaltungsbauelemente1101 ,1102 und1103 sein. Das Substrat120 kann zumindest eine leitfähige Route128 umfassen, die sich durch dasselbe erstreckt, um elektrische Verbindungen von zumindest einem integrierten Schaltungsbauelement1101 ,1102 und1103 zu externen Komponenten (nicht gezeigt) und/oder zwischen zumindest zwei von den integrierten Schaltungsbauelementen1101 ,1102 und1103 zu bilden. - Das Substrat
120 kann vorrangig aus irgendeinem geeigneten dielektrischen Material bestehen, einschließlich, aber nicht beschränkt auf, Bismaleinimid-triazinharz, flammhemmendes Material der Klasse4 , Polyimidmaterialien, glasverstärktes Epoxidmatrixmaterial und Ähnliches sowie Laminate oder mehrere Schichten derselben. Die Substrat-Leitfähige-Routen128 können aus irgendeinem leitfähigen Material bestehen, einschließlich, aber nicht beschränkt auf, Metalle wie beispielsweise Kupfer oder Aluminium und Legierungen derselben. Wie es vom Fachmann verstanden wird, können die Substrat-Leitfähige-Routen128 als eine Mehrzahl von leitfähigen Leiterbahnen (nicht gezeigt) gebildet sein, die auf Schichten von dielektrischem Material (das das dielektrische Material des Substrats120 bildet) gebildet sind, die durch leitfähige Vias (nicht gezeigt) verbunden sind. Ferner kann das Substrat120 entweder ein Substrat mit Kern oder ein kernloses Substrat sein. - Die Bauelement-zu-Substrat-Zwischenverbindungen
126 können aus irgendeinem geeigneten Material hergestellt sein, einschließlich, aber nicht beschränkt auf, Lötmaterialien. Die Lötmaterialien können irgendein geeignetes Material sein, einschließlich, aber nicht beschränkt auf, Blei/Zinn-Legierungen, wie beispielsweise 63 % Zinn- / 37 % Blei-Legierung, und Hochzinngehalt-Legierungen (z. B. 90 % oder mehr Zinn), wie beispielsweise Zinn/Bismut, eutektische Zinn/Silber, ternäre Zinn/Silber/Kupfer, eutektische Zinn/Kupfer und ähnliche Legierungen. Wenn die integrierten Schaltungsbauelemente1101 ,1102 und1103 an dem Substrat120 mit Bauelement-zu-Substrat-Zwischenverbindungen126 , die aus Lötmittel hergestellt sind, angebracht werden, wird das Lötmittel wiederaufgeschmolzen, entweder durch Hitze, Druck und/oder Schallenergie, um das Lötmittel zwischen den integrierten Schaltungsbauelementen1101 ,1102 und1103 und dem Substrat120 zu sichern. - Wie in
1 und gemäß einem Ausführungsbeispiel der vorliegenden Beschreibung ferner dargestellt, kann eine Wärmeableitvorrichtung140 thermisch mit den zweiten Oberflächen114 (gegenüberliegend den ersten Oberflächen112 ) der integrierten Schaltungsbauelemente1101 ,1102 und1103 gekoppelt sein. Die Wärmeableitvorrichtung140 kann eine thermisch leitfähige Struktur150 mit einer ersten Oberfläche152 und einer gegenüberliegenden zweiten Oberfläche154 , und zumindest eine thermische Isolierstruktur160 , die sich in die thermisch leitfähige Struktur150 von der ersten Oberfläche152 derselben erstreckt, umfassen. Bei einem Ausführungsbeispiel der vorliegenden Beschreibung kann die thermische Isolierstruktur160 einen Graben170 umfassen. Bei einem Ausführungsbeispiel der vorliegenden Beschreibung erstreckt sich der Graben170 möglicherweise nicht ganz durch die thermisch leitfähige Struktur150 . Bei einem in1 dargestellten Ausführungsbeispiel kann der Graben170 durch zumindest zwei Seitenwände172 und174 und zumindest eine Oberfläche176 , die sich zwischen den Seitenwänden172 und174 erstreckt, definiert sein. Der Graben170 kann durch irgendeine, im Stand der Technik bekannte Technik gebildet sein, einschließlich, aber nicht begrenzt auf, Stanzen, Schärfen, Formgeben und Ähnliches. Es versteht sich, dass der Graben170 während der Bildung der Wärmeableitvorrichtung140 oder nach der Bildung der Wärmeableitvorrichtung140 gebildet werden kann. Es versteht sich ferner, dass eine LängeL (z. B. Länge der Seitenwände172 und174 ) und eine BreiteW (z. B. Distanz zwischen Seitenwänden172 und174 ) angepasst werden kann, um eine erwünschte thermische Performance der Wärmeableitvorrichtung140 zu erreichen. - Bei einem Ausführungsbeispiel kann die thermische Isolierstruktur
160 zwischen benachbarten integrierten Schaltungsbauelementen (gezeigt zwischen den integrierten Schaltungsbauelementen1101 und1102 und zwischen den integrierten Schaltungsbauelementen1102 und1103 ) positioniert sein, natürlich jedoch versetzt von den integrierten Schaltungsbauelementen1101 ,1102 und1103 inz -Richtung. Das Positionieren der thermischen Isolierstrukturen160 ermöglicht eine Wärmeübertragung weg von jedem von der Mehrzahl von integrierten Schaltungsbauelementen, wie beispielsweise in eine z-Richtung innerhalb der thermisch leitfähigen Struktur150 , während eine Wärmeübertragung in eine von der x-Richtung und/oder der y-Richtung (siehe2 ) zwischen den integrierten Schaltungsbauelementen1101 ,1102 und1103 im Wesentlichen verhindert wird, derart, dass ein thermisches Übersprechen zwischen integrierten Schaltungsbauelementen1101 ,1102 und1103 reduziert wird. - Bei dem in
1 dargestellten Ausführungsbeispiel kann der Graben170 ungefüllt sein, derart, dass die Umgebungstemperatur, die eine geringe thermische Leitfähigkeit aufweist (z. B. Luft bei Raumtemperatur (25 Grad Celsius) weist eine thermische Leitfähigkeit von ungefähr 0,026 W/m*K auf), als thermischer Isolator zwischen Abschnitten der thermisch leitfähigen Struktur150 auf gegenüberliegenden Seiten des Grabens170 agiert. Zum Zwecke der vorliegenden Beschreibung bedeutet der Begriff „thermisch nicht-leitfähig“, „thermisch isolierend, „thermischer Isolator“ und/oder „thermisches Isolatormaterial“ eine Struktur oder ein Material mit einer thermischen Leitfähigkeit „k“ von ungefähr 1,0 W/m*K oder weniger. - Die thermisch leitfähige Struktur
150 kann aus irgendeinem geeigneten thermisch leitfähigen Material hergestellt sein. Bei einem Ausführungsbeispiel der vorliegenden Beschreibung kann die thermisch leitfähige Struktur150 aus zumindest einem Metallmaterial, Legierungen von mehr als einem Metall und Kombinationen derselben, einschließlich, aber nicht beschränkt auf, Kupfer, Nickel, Aluminium, Legierungen, laminierte Metalle umfassend beschichtete Materialien (wie beispielsweise nickel-beschichtetes Kupfer) und Ähnliches, hergestellt sein. Bei einem anderen Ausführungsbeispiel der vorliegenden Beschreibung kann die thermisch leitfähige Struktur150 aus nicht-metallischen, thermisch leitfähigen Materialien, wie beispielsweise Graphit, hergestellt sein. Zum Zwecke der vorliegenden Beschreibung bedeutet der Begriff „thermisch leitfähige Struktur“ und/oder „thermisch leitfähiges Material“, bei Bezugnahme auf die thermisch leitfähige Struktur150 , eine Struktur oder ein Material mit einer thermischen Leitfähigkeit „k“ von ungefähr 10 W/m*K oder größer. - Ein thermisches Grenzflächenmaterial
156 , wie beispielsweise ein Fett oder Polymer mit einer verbesserten thermischen Leitfähigkeit, kann zwischen der ersten Oberfläche152 der thermisch leitfähigen Struktur150 und einer zweiten Oberfläche114 (gegenüberliegend der ersten Oberfläche112 ) von jedem integrierten Schaltungsbauelement1101 ,1102 und1103 angeordnet sein, um eine Wärmeübertragung dazwischen zu ermöglichen, um Toleranzen zu kompensieren und/oder um irgendwelche Höhe- (z-Richtung) Unterschiede zwischen den integrierten Schaltungsbauelementen1101 ,1102 und1103 zu kompensieren. Das thermische Grenzflächenmaterial156 kann eine verbesserte thermische Leitfähigkeit „k“ von ungefähr 2 bis 3 W/m*K aufweisen. - Bei einem Ausführungsbeispiel der vorliegenden Beschreibung kann die Wärmeableitvorrichtung
140 zumindest eine Basis142 umfassen, die sich zwischen der ersten Oberfläche152 der thermisch leitfähigen Struktur150 und der ersten Oberfläche122 des Substrats120 erstreckt, wobei die Wärmeableitvorrichtungs-Basis142 an der Substrat-Erste-Oberfläche122 mit einer Anbringungs-Klebemittel- oder -Dichtmittel-Schicht144 angebracht sein kann. Wie in1 dargestellt, kann die Basis142 ein einzelnes Material mit der thermisch leitfähigen Struktur150 sein, beispielsweise in den Fällen, in denen die thermisch leitfähige Struktur150 und die Basis142 im Wesentlichen gleichzeitig durch einen einzigen Prozessschritt gebildet werden, einschließlich, aber nicht beschränkt auf, Stanzen, Schärfen, Formgeben und Ähnliches. Bei verschiedenen Ausführungsbeispielen kann die Basis142 eine Mehrzahl von Wänden, Säulen oder Ähnlichem sein oder kann eine einzelne „Bilderrahmen“-Struktur sein, die die integrierten Schaltungsbauelemente1101 ,1102 und1103 umgibt, wie in2 dargestellt. Die Anbringungs-Klebemittel- oder -Dichtmittel-Schicht144 kann irgendein geeignetes Material sein, einschließlich, aber nicht beschränkt auf Silizium (wie beispielsweise Polydimethylsiloxan), Epoxide und Ähnliches. Es versteht sich, dass die Basis142 nicht nur die Wärmeableitung140 an dem Substrat120 sichert, sondern auch die erwünschte Distanz D zwischen der ersten Oberfläche152 der thermisch leitfähigen Struktur150 der Wärmeableitvorrichtung140 und den zweiten Oberflächen114 von zumindest einem von den integrierten Schaltungsbauelementen1101 ,1102 und1103 beibehält, normalerweise gemessen von dem höchsten integrierten Schaltungsbauelement, wenn ihren Höhen variieren. Diese Distanz kann als „Bondleitungsdicke“ bezeichnet werden. - Es versteht sich, dass die zweite Oberfläche
154 der thermisch leitfähigen Struktur150 der Wärmeableitvorrichtung140 in thermischem Kontakt mit einer zusätzlichen Wärmeableitvorrichtung (nicht gezeigt), einschließlich aber nicht beschränkt auf ein Wärmerohr, einer Hoher-Oberflächenbereich-Ableitstruktur (wie beispielsweise eine Struktur mit Finnen oder Säulen/Spalten, die in einer thermisch leitfähigen Struktur gebildet sind), ein Flüssigkeitskühlvorrichtung und Ähnliches, sein kann, die beim Abführen der Wärme aus der Wärmeableitvorrichtung140 helfen kann, wie vom Fachmann verstanden wird. - Es versteht sich ferner, dass ein Unterfüll-Material (nicht gezeigt), wie beispielsweise ein Epoxidmaterial, zwischen den integrierten Schaltungsbauelementen
1101 ,1102 ,1103 und dem Substrat-Erste-Oberfläche122 angeordnet sein kann und die Mehrzahl von Zwischenverbindungen126 umgibt. Das Unterfüll-Material (nicht gezeigt) kann eine strukturelle Integrität bereitstellen und kann eine Verunreinigung verhindern, wie vom Fachmann verstanden wird. -
2 stellt eine Querschnittsansicht entlang einer Linie2 -2 von1 dar, wobei die integrierten Schaltungsbauelemente1101 ,1102 und1103 der Klarheit halber in Schattenlinien gezeigt sind. Wie in2 gezeigt, kann jedes von den integrierten Schaltungsbauelementen1101 ,1102 und1103 jeweils eine PeripherieP1 ,P2 ,P3 aufweisen, die durch die Seitenwände116 (siehe1 ) von jedem von den integrierten Schaltungsbauelementen1101 ,1102 und1103 definiert ist. Bei einem Ausführungsbeispiel, wie in2 gezeigt, kann die thermische Isolierstruktur160 einzelne, gerade Gräben170 (die sich in die y-Richtung erstrecken) zwischen benachbarten integrierten Schaltungsbauelementen (gezeigt zwischen den integrierten Schaltungsbauelementen1101 und1102 und zwischen den integrierten Schaltungsbauelementen1102 and1103 ), derart, dass die Gräben extern zu irgendwelchen der PeripherienP1 ,P2 ,P3 von jeweils den integrierten Schaltungsbauelementen1101 ,1102 und1103 sind. - Es versteht sich, dass die thermischen Isolierstrukturen
160 irgendeine geeignete Konfiguration aufweisen können, um ein thermisches Übersprechen zwischen irgendwelchen der integrierten Schaltungsbauelemente1101 ,1102 und1103 am effektivsten zu reduzieren. Bei einem anderen Ausführungsbeispiel, wie in3 gezeigt, können die thermischen Isolierstrukturen160 Gräben170 aufweisen, die sich sowohl inx -Richtung als auch iny -Richtung erstrecken. Bei einem weiteren Ausführungsbeispiel, wie in4 gezeigt, kann die thermische Isolierstruktur160 einen Graben170 umfassen, der sich um zumindest eine PeripherieP1 ,P2 ,P3 von jeweils zumindest einem der integrierten Schaltungsbauelemente1101 ,1102 und1103 erstreckt (gezeigt in4 als umgebendes integriertes Schaltungsbauelement1102 ). - Obgleich die hierin dargestellten Ausführungsbeispiele drei integrierte Schaltungsbauelemente
1101 ,1102 und1103 zeigen, die in x-Richtung ausgerichtet sind, versteht es sich, dass irgendeine geeignete Anzahl von integrierten Schaltungsbauelementen in irgendeiner geeigneten Konfiguration sowohl in der x-Richtung als auch in der y-Richtung verwendet werden kann. - Bei einem anderen Ausführungsbeispiel der vorliegenden Beschreibung können die Gräben
170 von1 ein thermisch isolierendes Material180 darin aufweisen, wie in5 gezeigt. Die Verwendung des thermisch isolierenden Materials180 kann beim Verbessern der strukturellen Integrität der Wärmeableitvorrichtung140 verglichen mit dem ungefüllten Ausführungsbeispiel von1 helfen. Das thermisch isolierende Material180 kann aus irgendeinem geeigneten thermisch isolierenden Material hergestellt sein, einschließlich, aber nicht beschränkt auf Geringe-Leitfähigkeit-Polymere (wie beispielsweise Epoxide oder Silika-gefüllte Epoxide), Keramik, Polymer/Keramik-Verbundwerkstoffe und Ähnliches. - Bei einem Ausführungsbeispiel der vorliegenden Beschreibung, wie in
6 gezeigt, kann sich die thermische Isolierstruktur160 ganz durch die thermisch leitfähige Struktur150 von der ersten Oberfläche152 der thermisch leitfähigen Struktur150 zu der zweiten Oberfläche154 der thermisch leitfähigen Struktur150 erstrecken. Ferner kann die thermische Isolierstruktur160 hinsichtlich der Breite W (siehe1 ) bei der Erstreckung durch die thermisch leitfähige Struktur150 variieren. Wie in6 dargestellt, kann ein oberer Abschnitt160 der Isolierstruktur160 eine Breite Wb aufweisen, die größer ist als eine BreiteWa des unteren Abschnitts160a der Isolierstruktur. Diese Konfiguration ist nur beispielhaft dafür, wie die Form innerhalb der thermisch leitfähigen Struktur150 variiert oder angepasst werden kann, um eine erwünschte thermische Performance für die Wärmeableitvorrichtung140 zu erreichen. - Obgleich die in
1 dargestellte Wärmeableitvorrichtung140 die Basis142 als ein einzelnes Material mit der thermisch leitfähigen Struktur150 zeigt, sind die Ausführungsbeispiele der vorliegenden Beschreibung in dieser Hinsicht nicht begrenzt. Wie in6 gezeigt, kann die thermisch leitfähige Struktur150 bei weiteren Ausführungsbeispielen der vorliegenden Beschreibung aus zumindest zwei Teilen bestehen, wobei die thermisch leitfähige Struktur150 und die zumindest eine Basis142 separate Teile sind. Wie gezeigt, kann die Basis142 mit einer Klebemittel- oder Dichtmittel-Schicht146 an der ersten Oberfläche152 der thermisch leitfähigen Struktur150 angebracht werden. Obwohl die Herstellung der Wärmeableitvorrichtung140 als mehrteilige Baugruppe, z. B. die thermisch leitfähige Struktur150 und die Basis142 , zusätzliche Montageschritte erfordert, kann sie die Herstellung der Wärmeableitvorrichtung140 insgesamt erleichtern. Wiederum kann die Basis142 eine Mehrzahl von Wänden, Säulen oder Ähnliches sein, oder kann eine einzelne „Bilderrahmen“-Struktur sein, die die integrierten Schaltungsbauelemente1101 ,1102 und1103 umgibt. Die-Klebemittel- oder -Dichtmittel-Schicht146 kann irgendein geeignetes Material sein, einschließlich, aber nicht beschränkt auf Silizium (wie beispielsweise Polydimethylsiloxan), Epoxide und Ähnliches. Bei einem Ausführungsbeispiel kann die Klebemittel- oder Dichtmittel-Schicht146 gleich der Anbringungs-Klebemittel- oder Dichtmittel-Schicht144 sein. - Obwohl die Darstellungen der
1-6 eine planare Konfiguration für die integrierten Schaltungsbauelemente1101 ,1102 und1103 zeigen, sind verschiedene Ausführungsbeispiele der vorliegenden Konfiguration in dieser Hinsicht nicht begrenzt. Wie in7 gezeigt, können die integrierten Schaltungsbauelemente1101 ,1102 ,1103 und1104 in einer gestapelten Konfiguration angeordnet sein. Wie dargestellt, kann das Substrat120 einen darin gebildeten Hohlraum124 aufweisen und zumindest ein integriertes Schaltungsbauelement, dargestellt als Element1104 , kann zumindest teilweise in dem Hohlraum124 angeordnet sein. Wie bei1 kann das integrierte Schaltungsbauelement1104 elektrisch an dem Substrat120 innerhalb des Hohlraums124 durch Bauelement-zu-Substrat-Zwischenverbindungen126 angebracht sein, die sich von der ersten Oberfläche112 der integrierten Schaltung1104 erstrecken, und zumindest eines von den integrierten Schaltungsbauelementen1101 ,1102 ,1103 kann an der zweiten Oberfläche114 des integrierten Schaltungsbauelements1104 elektrisch angebracht sein, wie beispielsweise mit Hohdichte-Zwischenverbindungen182 , wie im Stand der Technik bekannt, die mit integrierten Schaltungen (nicht gezeigt) mit Silizium-Durchkontaktierungen (TSV; through-silicon via) (nicht gezeigt) innerhalb des integrierten Schaltungsbauelements1104 in Kontakt sein können. - Bei einem weiteren, in
8 gezeigten Ausführungsbeispiel kann eine Stapelkonfiguration von integrierten Schaltungsbauelementen1101 ,1102 ,1103 und1104 in einem Formmaterial192 angeordnet sein, um ein geformtes Package190 zu bilden. Wie bei7 kann das integrierte Schaltungsbauelement1104 an dem Substrat120 durch Bauelement-zu-Substrat-Zwischenverbindungen126 von der ersten Oberfläche112 der integrierten Schaltung1104 elektrisch angebracht sein und zumindest eines von den integrierten Schaltungsbauelementen1101 ,1102 ,1103 kann an der zweiten Oberfläche114 des integrierten Schaltungsbauelements1104 elektrisch angebracht sein, wie beispielsweise mit Hochdichte-Zwischenverbindungen182 , die mit integrierten Schaltungen (nicht gezeigt) mit Silizium-Durchkontaktierungen (nicht gezeigt) innerhalb des integrierten Schaltungsbauelements1104 in Kontakt sein können. Zumindest eines von den integrierten Schaltungsbauelementen (dargestellt als Elemente1101 und1103 ) kann elektrisch an dem Substrat120 durch Bauelement-zu-Substrat-Zwischenverbindungen126 angebracht sein, die elektrisch an Durch-Formmasse-Zwischenverbindungen196 und Bauelement-Zwischenverbindung194 innerhalb des geformten Packages190 angebracht sind. Die Prozesse zur Herstellung eines geformten Packages190 sind im Stand der Technik bekannt und werden aus Gründen der Kürze und Prägnanz hier nicht beschrieben. -
9 ist ein Flussdiagramm eines Prozesses200 zum Herstellen einer integrierten Schaltungsstruktur gemäß einem Ausführungsbeispiel der vorliegenden Beschreibung ist. Wie in Block210 dargelegt, wird ein Substrat gebildet. Ein erstes integriertes Schaltungsbauelement kann mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche gebildet werden, wie in Block220 dargelegt. Wie in Block230 dargelegt, kann die erste Oberfläche des ersten integrierten Schaltungsbauelements an dem Substrat angebracht werden. Ein zweites integriertes Schaltungsbauelement kann mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche gebildet werden, wie in Block240 dargelegt. Wie in Block250 dargelegt, kann die erste Oberfläche des zweiten integrierten Schaltungsbauelements an dem Substrat angebracht werden. Eine Wärmeableitvorrichtung kann gebildet werden, umfassend eine thermisch leitfähige Struktur mit einer ersten Oberfläche und zumindest eine thermische Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt, wie in Block260 dargelegt. Wie in Block270 dargelegt, kann die Wärmeableitvorrichtung thermisch mit der zweiten Oberfläche des ersten integrierten Schaltungsbauelements und mit der zweiten Oberfläche des zweiten integrierten Schaltungsbauelements gekoppelt sein, wobei die thermische Isolierstruktur zwischen dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement positioniert ist. -
10 stellt eine elektronische oder Rechen-Vorrichtung300 gemäß einer Implementierung der vorliegenden Beschreibung dar. Die Rechenvorrichtung300 kann ein Gehäuse301 umfassen, das eine Platine302 umfasst, die in demselben angeordnet ist. Die Platine302 kann eine Anzahl von integrierten Schaltungskomponenten umfassen, einschließlich aber nicht begrenzt auf einen Prozessor304 , zumindest einen Kommunikationschip306A ,306B , flüchtigen Speicher308 (z. B. DRAM (Dynamic Random Access Memory = dynamischer Direktspeicherzugriff)), nichtflüchtigen Speicher310 (z.B. ROM (Read-only Memory = Nurlesespeicher)), Flash-Speicher312 , einen Graphikprozessor oder CPU (Central Processing Unit = zentrale Verarbeitungseinheit)314 , einen digitalen Signalprozessor (nicht gezeigt), einen Krypto-Prozessor (nicht gezeigt), einen Chipsatz316 , eine Antenne, eine Anzeige (Touchscreen-Anzeige), eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec (nicht gezeigt), einen Video-Codec (nicht gezeigt), einen Leistungsverstärker (AMP; AMP = Amplifier = Verstärker), ein GPS-Bauelement (Global Positioning System = globales Positionierungssystem), einen Kompass, ein Akzelerometer (nicht gezeigt), ein Gyroskop (nicht gezeigt), einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (nicht gezeigt) (z. B. Festplattenlaufwerk, CD (Compact Disk), DVD (Digital Versatile Disk) usw.). Irgendwelche von den integrierten Schaltungskomponenten können physisch und elektrisch mit der Platine302 gekoppelt sein. Bei einigen Implementierungen kann zumindest eine von den integrierten Schaltungskomponenten Teil des Prozessors304 sein. - Der Kommunikationschip ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen/Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht-festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip kann irgendeine von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE
802.20 , Long Term Evolution (LTE; Langzeitentwicklung), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G und darüber hinaus. Die Rechenvorrichtung kann eine Mehrzahl von Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere. - Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
- Zumindest eine von den integrierten Schaltungskomponenten kann eine thermische Lösung umfassen, umfassend eine Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit einer ersten Oberfläche und zumindest eine thermische Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt, wie in der vorliegenden Beschreibung beschrieben.
- Bei verschiedenen Implementierungen kann die Rechenvorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (Personal Digital Assistant = persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung irgendein anderes elektronisches Bauelement sein, das Daten verarbeitet.
- Es versteht sich, dass der Gegenstand der vorliegenden Beschreibung nicht zwingend auf in
1-10 dargestellten spezifischen Anwendungen beschränkt sein. Der Gegenstand kann auf andere integrierte Schaltungsbauelemente und Anordnungsanwendungen sowie irgeneine geeignete elektronische Anwendung angewandt werden, wie es vom Fachmann verstanden wird. - Nachdem die Ausführungsbeispiele der vorliegenden Erfindung detailliert beschrieben wurden, versteht es sich, dass die durch die beigefügten Ansprüche definierte Erfindung durch bestimmte, in der obigen Beschreibung dargelegte Details nicht eingeschränkt ist, da viele offensichtliche Variationen derselben möglich sind ohne von dem Sinn oder Schutzrahmen derselben abzuweichen.
Claims (25)
- Eine Wärmeableitvorrichtung, umfassend: eine thermisch leitfähige Struktur mit einer ersten Oberfläche; und zumindest eine thermische Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt.
- Die Wärmeableitvorrichtung gemäß
Anspruch 1 , wobei die zumindest eine thermische Isolierstruktur zumindest einen Graben umfasst, der sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. - Die Wärmeableitvorrichtung gemäß
Anspruch 2 , ferner umfassend ein thermisch nicht-leitfähiges Material in dem zumindest einen Graben. - Die Wärmeableitvorrichtung gemäß
Anspruch 3 , wobei das thermisch nicht-leitfähige Material aus der Gruppe bestehend aus Epoxiden, Keramik und Verbundwerkstoffen von Polymeren und Keramik ausgewählt ist. - Eine integrierte Schaltungsstruktur, umfassend: ein Substrat; ein erstes integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die erste Oberfläche des ersten integrierten Schaltungsbauelements elektrisch an dem Substrat angebracht ist; ein zweites integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die erste Oberfläche des zweiten integrierten Schaltungsbauelements elektrisch an dem Substrat angebracht ist; eine Wärmeableitvorrichtung, die thermisch mit der zweiten Oberfläche des ersten integrierten Schaltungsbauelements und der zweiten Oberfläche des zweiten integrierten Schaltungsbauelements gekoppelt ist, wobei die Wärmeableitvorrichtung eine thermisch leitfähige Struktur mit einer ersten Oberfläche, und zumindest eine thermische Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt, umfasst, und wobei die thermische Isolierstruktur zwischen dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement positioniert ist.
- Die integrierte Schaltungsstruktur gemäß
Anspruch 5 , wobei die zumindest eine thermische Isolierstruktur zumindest einen Graben umfasst, der sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. - Die integrierte Schaltungsstruktur gemäß
Anspruch 6 , ferner umfassend ein thermisch nicht-leitfähiges Material in dem zumindest einen Graben. - Die integrierte Schaltungsstruktur gemäß
Anspruch 7 , wobei das thermisch nicht-leitfähige Material aus der Gruppe bestehend aus Epoxiden, Keramik und Verbundwerkstoffen von Polymeren und Keramik ausgewählt ist. - Die integrierte Schaltungsstruktur gemäß einem der
Ansprüche 5 -8 , ferner umfassend ein drittes integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die dritte integrierte Schaltung in einer gestapelten Konfiguration mit der ersten integrierten Schaltung und der zweiten integrierten Schaltung ist, wobei die erste Oberfläche des dritten integrierten Schaltungsbauelements elektrisch an dem Substrat angebracht ist, und wobei zumindest eines von dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement elektrisch mit dem dritten integrierten Schaltungsbauelement verbunden ist. - Die integrierte Schaltungsstruktur gemäß
Anspruch 9 , wobei das Substrat ferner einen Hohlraum aufweist und wobei die dritte integrierte Schaltung zumindest teilweise in dem Hohlraum angeordnet ist. - Die integrierte Schaltungsstruktur gemäß
Anspruch 9 oder10 , wobei das erste integrierte Schaltungsbauelement, das zweite integrierte Schaltungsbauelement und das dritte integrierte Schaltungsbauelement in einem Formmaterial eingebettet sind. - Ein elektronisches System, umfassend: ein Gehäuse; eine Platine in dem Gehäuse; ein erstes integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die erste Oberfläche des ersten integrierten Schaltungsbauelements elektrisch an der Platine angebracht ist; ein zweites integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die erste Oberfläche des zweiten integrierten Schaltungsbauelements elektrisch an der Platine angebracht ist; eine Wärmeableitvorrichtung, die thermisch mit der zweiten Oberfläche des ersten integrierten Schaltungsbauelements und der zweiten Oberfläche des zweiten integrierten Schaltungsbauelements gekoppelt ist, wobei die Wärmeableitvorrichtung eine thermisch leitfähige Struktur mit einer ersten Oberfläche, und zumindest eine thermische Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt, umfasst, und wobei die thermische Isolierstruktur zwischen dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement positioniert ist.
- Das elektronische System gemäß
Anspruch 12 , wobei die zumindest eine thermische Isolierstruktur zumindest einen Graben umfasst, der sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. - Das elektronische System gemäß
Anspruch 13 , ferner umfassend ein thermisch nicht-leitfähiges Material in dem zumindest einen Graben. - Das elektronische System gemäß
Anspruch 14 , wobei das thermisch nicht-leitfähige Material aus der Gruppe bestehend aus Epoxiden, Keramik und Verbundwerkstoffen von Polymeren und Keramik ausgewählt ist. - Das elektronische System gemäß einem der
Ansprüche 12 -15 , ferner umfassend ein drittes integriertes Schaltungsbauelement mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die dritte integrierte Schaltung in einer gestapelten Konfiguration mit der ersten integrierten Schaltung und der zweiten integrierten Schaltung ist, wobei die erste Oberfläche des dritten integrierten Schaltungsbauelements elektrisch an der Platine angebracht ist, und wobei zumindest eines von dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement elektrisch mit dem dritten integrierten Schaltungsbauelement verbunden ist. - Das elektronische System gemäß
Anspruch 16 , wobei die Platine ferner einen Hohlraum aufweist und wobei die dritte integrierte Schaltung zumindest teilweise in dem Hohlraum angeordnet ist. - Das elektronische System gemäß
Anspruch 16 oder17 , wobei das erste integrierte Schaltungsbauelement, das zweite integrierte Schaltungsbauelement und das dritte integrierte Schaltungsbauelement in einem Formmaterial eingebettet sind. - Ein Verfahren zum Bilden einer integrierten Schaltungsstruktur, umfassend: Bilden eines Substrats; Bilden eines ersten integrierten Schaltungsbauelements mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche; Elektrisches Anbringen der ersten Oberfläche des ersten integrierten Schaltungsbauelements an dem Substrat; Bilden eines zweiten integrierten Schaltungsbauelements mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche; elektrisches Anbringen der ersten Oberfläche des zweiten integrierten Schaltungsbauelements an dem Substrat; Bilden einer Wärmeableitvorrichtung, umfassend eine thermisch leitfähige Struktur mit einer ersten Oberfläche und zumindest einer thermischen Isolierstruktur, die sich zumindest teilweise durch die thermisch leitfähige Struktur von der ersten Oberfläche derselben erstreckt; und Thermisches Koppeln der Wärmeableitvorrichtung mit der zweiten Oberfläche des ersten integrierten Schaltungsbauelements und mit der zweiten Oberfläche des zweiten integrierten Schaltungsbauelements, wobei die thermische Isolierstruktur zwischen dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement positioniert ist.
- Das Verfahrens gemäß
Anspruch 19 , wobei die zumindest eine thermische Isolierstruktur aus zumindest einem Graben gebildet wird, der sich zumindest teilweise durch die thermisch leitfähige Struktur erstreckt. - Das Verfahrens gemäß
Anspruch 20 , ferner umfassend ein Anordnen eines thermisch nicht-leitfähigen Materials in dem zumindest einen Graben. - Das Verfahrens gemäß
Anspruch 21 , wobei das Anordnen des thermisch nicht-leitfähigen Materials ein Anordnen eines Materials umfasst, das aus der Gruppe bestehend aus Epoxiden, Keramik und Verbundwerkstoffen von Polymeren und Keramik ausgewählt ist. - Das Verfahren gemäß einem der
Ansprüche 19 -22 , ferner umfassend: Bilden eines dritten integrierten Schaltungsbauelements mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche; Positionieren der dritten integrierten Schaltung in einer gestapelten Konfiguration mit der ersten integrierten Schaltung und der zweiten integrierten Schaltung; Elektrisches Anbringen der ersten Oberfläche des dritten integrierten Schaltungsbauelements an dem Substrat; und Elektrisches Verbinden von zumindest einem von dem ersten integrierten Schaltungsbauelement und dem zweiten integrierten Schaltungsbauelement mit dem dritten integrierten Schaltungsbauelement. - Das Verfahren gemäß
Anspruch 23 , wobei das Bilden des Substrats ferner ein Bilden eines Hohlraums in demselben umfasst; und ferner umfassend ein Anordnen von zumindest einem Abschnitt des dritten integrierten Schaltungsbauelements in dem Hohlraum. - Das Verfahrens gemäß
Anspruch 23 oder24 , ferner umfassend ein Einbetten des ersten integrierten Schaltungsbauelements, des zweiten integrierten Schaltungsbauelements und des dritten integrierten Schaltungsbauelements in einem Formmaterial.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/957,437 | 2018-04-19 | ||
US15/957,437 US11302599B2 (en) | 2018-04-19 | 2018-04-19 | Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102019106317A1 true DE102019106317A1 (de) | 2019-10-24 |
Family
ID=68105297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019106317.5A Pending DE102019106317A1 (de) | 2018-04-19 | 2019-03-12 | Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur |
Country Status (4)
Country | Link |
---|---|
US (1) | US11302599B2 (de) |
KR (1) | KR20190122134A (de) |
CN (1) | CN110391221A (de) |
DE (1) | DE102019106317A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6717266B2 (ja) * | 2017-06-28 | 2020-07-01 | 株式会社オートネットワーク技術研究所 | 回路装置 |
US11107747B2 (en) * | 2018-09-19 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package with composite thermal interface material structure and method of forming the same |
KR102661833B1 (ko) * | 2019-04-17 | 2024-05-02 | 삼성전자주식회사 | 반도체 패키지 |
WO2020225578A1 (en) * | 2019-05-07 | 2020-11-12 | Mellanox Technologies Ltd | Heat removal from silicon photonics chip using a recessed side-by-side thermal dissipation layout |
US11804470B2 (en) * | 2019-08-22 | 2023-10-31 | Intel Corporation | Wafer level passive heat spreader interposer to enable improved thermal solution for stacked dies in multi-chips package and warpage control |
US11887908B2 (en) * | 2021-12-21 | 2024-01-30 | International Business Machines Corporation | Electronic package structure with offset stacked chips and top and bottom side cooling lid |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745344A (en) * | 1995-11-06 | 1998-04-28 | International Business Machines Corporation | Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device |
US6625025B1 (en) * | 2000-07-10 | 2003-09-23 | Nortel Networks Limited | Component cooling in electronic devices |
IL175011A (en) * | 2006-04-20 | 2011-09-27 | Amitech Ltd | Coreless cavity substrates for chip packaging and their fabrication |
US8183574B2 (en) * | 2006-04-20 | 2012-05-22 | Nxp B.V. | Thermal isolation of electronic devices in submount used for LEDs lighting applications |
DE102011080929B4 (de) * | 2011-08-12 | 2014-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls |
WO2016073049A1 (en) * | 2014-08-11 | 2016-05-12 | Massachusetts Institute Of Technology | Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure |
US10981208B2 (en) * | 2015-04-23 | 2021-04-20 | Magna International Inc. | Laser sintered die surface for a tool |
US11226162B2 (en) * | 2018-04-19 | 2022-01-18 | Intel Corporation | Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections |
US11688665B2 (en) * | 2018-06-13 | 2023-06-27 | Intel Corporation | Thermal management solutions for stacked integrated circuit devices |
-
2018
- 2018-04-19 US US15/957,437 patent/US11302599B2/en active Active
-
2019
- 2019-03-12 DE DE102019106317.5A patent/DE102019106317A1/de active Pending
- 2019-03-18 KR KR1020190030528A patent/KR20190122134A/ko unknown
- 2019-03-19 CN CN201910207375.8A patent/CN110391221A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11302599B2 (en) | 2022-04-12 |
US20190326192A1 (en) | 2019-10-24 |
CN110391221A (zh) | 2019-10-29 |
KR20190122134A (ko) | 2019-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102019106314A1 (de) | Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten | |
DE102019106317A1 (de) | Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur | |
US11521914B2 (en) | Microelectronic assemblies having a cooling channel | |
US11348912B2 (en) | Microelectronic assemblies | |
US20200098692A1 (en) | Microelectronic assemblies having non-rectilinear arrangements | |
DE102020122699A1 (de) | Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse | |
DE102013018140B4 (de) | Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen | |
DE102014108328B4 (de) | Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen | |
DE102012215438B4 (de) | System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist | |
DE112017008336T5 (de) | Mikroelektronische Anordnungen | |
DE102020122692A1 (de) | Organische interposer für integrierter-schaltkreis-gehäuse | |
DE112016007304T5 (de) | Eingebetteter die in interposer-gehäusen | |
US20210166987A1 (en) | Semiconductor package structure and semiconductor manufacturing process | |
DE102020129253A1 (de) | Rekonstituierte Waferbaugruppe | |
US11444033B2 (en) | Hybrid microelectronic substrate and methods for fabricating the same | |
DE102020122288A1 (de) | Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens | |
DE102020110857A1 (de) | Thermische lösungen für multi-package-anordnungen | |
DE112012006409T5 (de) | Mehrfachstapel-BBUL-Paket | |
DE102020132540A1 (de) | Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses | |
DE102018202938A1 (de) | Fexibler integrierter Wärmespreizer | |
DE102022126692A1 (de) | Schaltungsvorrichtungen, integriert mit siedeverbesserung für zweiphasen-immersionskühlung | |
DE112019003663T5 (de) | Thermomanagement-lösungen, die eine induktive kopplung zwischen gestapelten integrierten schaltungsvorrichtungen reduzieren | |
DE102018203990A1 (de) | Mikroelektronikgehäuse, das eine erhöhte Speicherkomponentendichte bereitstellt | |
US11823972B2 (en) | Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices | |
DE102020116320A1 (de) | Doppelseitiges substrat mit hohlräumen für direkte die-zu-die-verbindung |