KR20190122134A - 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스 - Google Patents

열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스 Download PDF

Info

Publication number
KR20190122134A
KR20190122134A KR1020190030528A KR20190030528A KR20190122134A KR 20190122134 A KR20190122134 A KR 20190122134A KR 1020190030528 A KR1020190030528 A KR 1020190030528A KR 20190030528 A KR20190030528 A KR 20190030528A KR 20190122134 A KR20190122134 A KR 20190122134A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
thermally conductive
conductive structure
heat dissipation
Prior art date
Application number
KR1020190030528A
Other languages
English (en)
Inventor
페라스 이드
아델 엘세르비니
조한나 스완
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190122134A publication Critical patent/KR20190122134A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체로서 방열 디바이스가 형성될 수 있다. 이러한 방열 디바이스는 복수의 집적 회로 디바이스들에 열적으로 접속될 수 있어, 적어도 하나의 열 격리 구조체가 적어도 2개의 집적 회로 디바이스들 사이에 위치 지정된다. 이러한 방열 디바이스는, 열 격리 구조체 내의 x 방향 및/또는 y 방향으로의 열 전달을 실질적으로 방지하면서, 열 전도성 구조체 내의 z 방향으로와 같이, 복수의 집적 회로 디바이스들 각각으로부터 멀리 열 전달을 허용하여, 집적 회로 디바이스들 사이의 열 누화가 감소된다.

Description

열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스{HEAT DISSIPATION DEVICE HAVING A THERMALLY CONDUCTIVE STRUCTURE AND A THERMAL ISOLATION STRUCTURE IN THE THERMALLY CONDUCTIVE STRUCTURE}
본 설명의 실시예들은 일반적으로 집적 회로 디바이스들로부터의 열의 제거에 관한 것이고, 보다 구체적으로는, 복수의 집적 회로 디바이스들로부터 열을 제거하는데 사용되는, 열 격리 부분들이 내부에 형성되는 열 전도성 구조체를 갖는 방열 디바이스에 관한 것이다.
집적 회로 컴포넌트들의 더 높은 성능, 더 낮은 비용, 증가된 소형화, 및 집적 회로들의 더 큰 패키징 밀도는 집적 회로 산업의 진행 중인 목표들이다. 이러한 목표들이 달성됨에 따라, 집적 회로 디바이스들이 더 작아진다. 따라서, 집적 회로 디바이스들에서의 컴포넌트들의 전력 소비의 밀도가 증가하였고, 이는, 결국, 집적 회로 디바이스의 평균 접합 온도를 증가시킨다. 집적 회로 디바이스의 온도가 너무 높아지면, 집적 회로들은 손상되거나 또는 파괴될 수 있다. 이러한 쟁점은 다수의 집적 회로 디바이스들이 단일 집적 회로 패키지에 통합될 때 훨씬 더 중요해진다. 이러한 구성에서, 열은 일반적으로 열 확산기와 같은 단일 열 전도성 방열 디바이스로 다수의 집적 회로 디바이스들로부터 제거된다. 그러나, 집적 회로 패키지 내의 상이한 집적 회로 디바이스들은 상이한 동작 온도들을 가질 수 있다. 따라서, 높은 열 생성 집적 회로 디바이스는 열 전도성 방열 디바이스 내로 전달되는 열을 지배할 수 있고, 이는 집적 회로 패키지에서의 다른 집적 회로 디바이스들에 의한 열 전도성 방열 디바이스로의 열의 전달을 방해할 수 있다, 예를 들어, 열 누화. 이와 같이, 다른 집적 회로 디바이스들은 그들의 온도 제한들을 초과하고, 손상되거나 또는 파괴될 수 있어, 전체 집적 회로 패키지의 고장에 이르게 된다.
본 개시 내용의 청구 대상은 명세서의 결론 부분에서 특히 지적되고 명백하게 청구된다. 본 개시 내용의 전술한 그리고 다른 특징들은, 첨부 도면들과 함께 취해지는 다음의 설명 및 첨부된 청구항들로부터 더 충분히 명백해질 것이다. 첨부 도면들이 본 개시 내용에 따른 단지 몇몇 실시예들을 묘사하고, 따라서 그 범위를 제한하는 것은 고려되지 않아야 한다는 점이 이해된다. 본 개시 내용은 첨부 도면들의 사용을 통해 추가로 구체적이고 상세하게 설명될 것이어서, 본 개시 내용의 이점들이 더 쉽게 확인될 수 있다:
도 1은, 본 설명의 일 실시예에 따른, 방열 디바이스 내로 연장되는 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이고, 이러한 열 격리 구조체는 트렌치를 포함한다.
도 2 내지 4는, 본 설명의 다양한 실시예들에 따른, 열 격리 구조체들의 다양한 구성들의 도 1의 라인 2-2을 따르는 단면도들이다.
도 5는, 본 설명의 실시예에 따른, 방열 디바이스 내로 연장되는 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이고, 이러한 열 격리 구조체는 열 비-전도성 재료로 채워지는 트렌치를 포함한다.
도 6은, 본 설명의 다른 실시예에 따른, 방열 디바이스 내로 연장되는 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이고, 이러한 열 격리 구조체는 열 전도성 구조체를 통해 연장되는 열 비-전도성 재료로 채워지는 트렌치를 포함한다.
도 7은, 본 설명의 다른 실시예에 따른, 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이고, 이러한 방열 디바이스는 스택형 집적 회로 디바이스 구성과 열 접촉한다.
도 8은, 본 설명의 다른 실시예에 따른, 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이고, 이러한 방열 디바이스는 몰드 재료에 배치되는 스택형 집적 회로 디바이스 구성과 열 접촉한다.
도 9는, 본 설명에 따른, 집적 회로 패키지를 제조하기 위한 프로세스의 흐름도이다.
도 10은, 본 설명의 실시예에 따른, 전자 디바이스/시스템이다.
다음의 상세한 설명에서는, 청구 대상이 실시될 수 있는 구체적인 실시예들을, 예로써, 보여주는 첨부 도면들에 대한 참조가 이루어진다. 이러한 실시예들은 해당 분야에서의 기술자로 하여금 청구 대상을 실시할 수 있도록 충분히 상세히 설명된다. 다양한 실시예들이, 상이하더라도, 반드시 상호 배타적일 필요는 없다는 점이 이해되어야 한다. 예를 들어, 본 명세서에 설명되는 특정 특징, 구조체, 또는 특성은, 일 실시예와 연계하여, 청구되는 대상의 사상 및 범위로부터 벗어나지 않고 다른 실시예들 내에서 구현될 수 있다. 본 명세서 내에서 "일 실시예(one embodiment)" 또는 "실시예(an embodiment)"라는 지칭들은 해당 실시예와 연계하여 설명되는 특정 특징, 구조체, 또는 특성이 본 발명 내에 포괄되는 적어도 하나의 구현에 포함된다는 점을 의미한다. 따라서, "일 실시예(one embodiment)" 또는 "실시예에서(in an embodiment)"라는 구문의 사용이 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 각각의 개시되는 실시예 내의 개별 엘리먼트들의 위치 또는 배열은 청구되는 청구 대상의 사상 및 범위로부터 벗어나지 않고 수정될 수 있다는 점이 이해되어야 한다. 다음의 상세한 설명은, 따라서, 제한하는 의미로 취해서는 안 되며, 청구 대상의 범위는, 적절히 해석될 때, 첨부된 청구항들에 부여되는 균등물의 전체 범위와 함께 첨부된 청구항들에 의해서만 정의된다. 도면들에서, 유사한 번호들은 몇몇 도면들 전반적으로 동일하거나 또는 유사한 엘리먼트들 또는 기능성을 지칭하고, 내부에 묘사되는 해당 엘리먼트들이 반드시 서로 축척대로 그려지는 것은 아니고, 오히려 개별 엘리먼트들은 본 설명의 맥락에서 이러한 엘리먼트들을 더 용이하게 파악하기 위해 확대되거나 또는 축소될 수 있다.
본 명세서에 사용되는 바와 같은 "~ 위(over)", "~에(to)", "~사이(between)" 및 "~상(on)"이라는 용어들은 다른 층들에 대한 한 층의 상대적인 위치를 지칭할 수 있다. 다른 층 "위의(over)" 또는 "상(on)"의 한 층 또는 다른 층"에(to)" 본딩되는 한 층은 다른 층과 직접 접촉할 수 있거나 또는 하나 이상의 개재 층을 가질 수 있다. 층들 "사이의" 한 층은 해당 층들과 직접 접촉할 수 있거나 또는 하나 이상의 개재 층을 가질 수 있다.
"패키지(package)"라는 용어는 일반적으로 하나 이상의 다이의 자체-포함되는 캐리어를 지칭하고, 이러한 다이들은 패키지 기판에 부착되고, 다이들 사이의 집적된 또는 와이어-본딩된 상호 접속들 및 패키지 기판의 외부 부분들 상에 위치되는 리드들, 핀들 또는 범프들로, 보호를 위해 캡슐화될 수 있다. 패키지는 단일 다이, 또는 다수의 다이들을 포함할 수 있어, 구체적인 기능을 제공한다. 패키지는 일반적으로 다른 패키징된 집적 회로들 및 개별 컴포넌트들과의 상호 접속을 위해 인쇄 회로 보드 상에 장착되어, 더 큰 회로를 형성한다.
본 명세서에서, "코어드(cored)"라는 용어는 일반적으로 유연하지 않은 경직성 재료를 포함하는 보드, 카드 또는 웨이퍼 상에 구축되는 집적 회로 패키지의 기판을 지칭한다. 통상적으로, 작은 인쇄 회로 보드가 코어로서 사용되고, 그 상에 집적 회로 디바이스 및 개별 수동 컴포넌트들이 솔더링될 수 있다. 통상적으로, 코어는 하나의 측으로부터 다른 측으로 연장되는 비아들을 가져서, 코어의 일 측 상의 회로가 코어의 반대편 측 상의 회로에 직접 연결되는 것을 허용한다. 코어는 또한 전도체들 및 유전체 재료들의 층을 구축하기 위한 플랫폼으로서 역할을 할 수 있다.
본 명세서에서, "코어리스(coreless)"라는 용어는 일반적으로 코어를 갖지 않는 집적 회로 패키지의 기판을 지칭한다. 코어의 결여는 더 높은 밀도의 패키지 아키텍처들을 허용하는데, 그 이유는 관통-비아들이 고-밀도 상호 접속들에 비해 상대적으로 큰 치수들 및 피치를 갖기 때문이다.
본 명세서에서, "랜드 측(land side)"이라는 용어는, 본 명세서에서 사용되면, 일반적으로 인쇄 회로 보드, 마더보드, 또는 다른 패키지에 대한 부착 평면에 가장 가까운 집적 회로 패키지의 기판의 측을 지칭한다. 이것은 다이 또는 다이들이 부착되는 집적 회로 패키지의 기판의 측인 "다이 측(die side)"이라는 용어와 대조적이다.
본 명세서에서, "유전체(dielectric)"라는 용어는 일반적으로 패키지 기판의 구조체를 구성하는 임의의 수의 비-전기적 전도성 재료를 지칭한다. 본 개시 내용의 목적들을 위해, 유전체 재료는 기판 상에 장착되는 집적 회로 다이들 위에 몰딩되는 라미네이트 필름의 층들로서 또는 수지로서 집적 회로 패키지에 통합될 수 있다.
본 명세서에서, "금속화(metallization)"라는 용어는 일반적으로 패키지 기판의 유전체 재료 위에 형성되는 금속 층들을 지칭한다. 이러한 금속 층들은 일반적으로 트레이스들 및 본드 패드들과 같은 금속 구조체들을 형성하도록 패터닝된다. 패키지 기판의 금속화는 단일 층으로 또는 유전체의 층들에 의해 분리되는 다수의 층들에서 국한될 수 있다.
본 명세서에서, "본드 패드(bond pad)"라는 용어는 일반적으로 집적 회로 패키지들 및 다이들에서 집적된 트레이스들 및 비아들을 종단시키는 금속화 구조체들을 지칭한다. "솔더 패드(solder pad)"라는 용어가 때때로 "본드 패드(bond pad)"를 대체할 수 있고 동일한 의미를 전달한다.
본 명세서에서, "솔더 범프(solder bump)"라는 용어는 일반적으로 본드 패드 상에 형성되는 솔더 층을 지칭한다. 솔더 층은 통상적으로 둥근 형상을 갖고, 그러므로 "솔더 범프(solder bump)"라는 용어이다.
본 명세서에서, "기판(substrate)"이라는 용어는 일반적으로 유전체 및 금속화 구조체들을 포함하는 평면 플랫폼을 지칭한다. 기판은, 몰딩 가능한 유전체 재료에 의한 하나 이상의 IC 다이의 캡슐화로, 단일 플랫폼 상의 하나 이상의 IC 다이를 기계적으로 지지하고 전기적으로 연결한다. 기판은 일반적으로 양쪽 측들 상의 본딩 상호 접속들로서 솔더 범프들을 포함한다. 일반적으로 "다이 측(die side)"이라고 지칭되는 기판의 한 측은 칩 또는 다이 본딩을 위한 솔더 범프들을 포함한다. 일반적으로 "랜드 측(land side)"이라고 지칭되는 기판의 반대편 측은 인쇄 회로 보드에 패키지를 본딩하기 위한 솔더 범프들을 포함한다.
본 명세서에서, "어셈블리(assembly)"라는 용어는 일반적으로 단일 기능 유닛으로의 부품들의 그룹화를 지칭한다. 이러한 부품들은 분리될 수 있고, 기능 유닛으로 기계적으로 조립되고, 본 명세서에서 이러한 부품들은 제거 가능할 수 있다. 다른 사례에서, 이러한 부품들은 함께 영구적으로 본딩될 수 있다. 일부 사례들에서, 이러한 부품들은 함께 집적된다.
명세서 전반적으로, 그리고 청구항들에서, "접속되는(connected)"이라는 용어는, 어떠한 중개 디바이스들도 없이, 접속되는 것들 사이의 전기적, 기계적, 또는 자기적 접속과 같은, 직접 접속을 의미한다.
"연결되는(coupled)"이란 용어는, 접속되는 것들 사이의 직접 전기적, 기계적, 자기적 또는 유체적 접속, 또는, 하나 이상의 수동 또는 능동 중개 디바이스를 통한, 간접 접속과 같은, 직접 또는 간접 접속을 의미한다.
"회로(circuit)" 또는 "모듈(module)"이라는 용어는 원하는 기능을 제공하기 위해 서로 협업하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다. "신호(signal)"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현("a", "an" 및 "the")의 의미는 복수의 지칭들을 포함한다. "내에(in)"라는 의미는 "내에(in)" 및 "상에(on)"를 포함한다.
수직 배향은 z 방향에 있고, "상부(top)", "하부(bottom)", "위에(above)" 및 "아래에(below)"라는 언급들은 일반적인 의미로 z-치수에서의 상대적 위치들을 지칭한다는 점이 이해된다. 그러나, 실시예들이 반드시 도면에 예시되는 배향들 또는 구성들로 제한되는 것은 아니라는 점이 이해된다.
"실질적으로(substantially)", "가깝게(close)", "대략(approximately)", "거의(near)" 및 "약(about)"이라는 용어들은 일반적으로 (구체적으로 명시되지 않는 한) 목표 값의 +/- 10 % 내에 있다는 것을 지칭한다. 달리 명시되지 않는 한, 공통 객체를 설명하는 서수 형용사들 "제1(first)", "제2(second)", 및 "제3(third)" 등의 사용은, 유사한 객체들의 상이한 사례들이 지칭되고 있다는 점을 단지 표시할 뿐이며, 그렇게 설명되는 객체들이, 시간적으로, 공간적으로, 등급에 있어서 또는 임의의 다른 방식으로, 주어진 시퀀스로 존재해야 한다는 점을 암시하려고 의도되는 것은 아니다.
본 개시 내용의 목적들을 위해, "A 및/또는 B(A and/or B)" 및 "A 또는 B(A or B)"라는 구문들은 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시 내용의 목적들을 위해, "A, B, 및/또는 C(A, B, and/or C)"라는 구문은 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
"단면(cross-sectional)", "프로파일(profile)" 및 "평면(plan)"이라고 라벨링되는 도면들은 데카르트 좌표계 내의 직교 평면들에 대응한다. 따라서, x-z 평면에서 단면도 및 프로파일 도면들이 취해지고, x-y 평면에서 평면도들이 취해진다. 통상적으로, x-z 평면에서의 프로파일 도면들은 단면도들이다. 적절한 경우, 도면들은 도면의 배향을 표시하기 위한 축들로 라벨링된다.
본 설명의 실시예들은 방열 디바이스를 포함할 수 있고, 이는 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 갖는 열 전도성 구조체를 포함한다. 이러한 방열 디바이스는 복수의 집적 회로 디바이스들에 열적으로 접속될 수 있어 적어도 하나의 열 격리 구조체가 적어도 2개의 집적 회로 디바이스들 사이에 위치 지정된다. 일 실시예에서, 열 전도성 구조체는, z 방향으로와 같이, 복수의 집적 회로 디바이스들 각각으로부터 멀리 열 전달을 허용하고, 한편 열 격리 구조체는 x 방향 및/또는 y 방향으로의 열 전달을 실질적으로 방지하여, 집적 회로 디바이스들 사이의 열 누화가 감소된다.
집적 회로 패키지들의 생산에서, 집적 회로 디바이스들은 일반적으로 기판들 상에 장착되고, 이는 집적 회로 디바이스들 사이의 그리고 외부 컴포넌트들과의 전기적 통신 경로들을 제공한다. 도 1에 도시되는 바와 같이, 집적 회로 패키지(100)는, 플립-칩 또는 "C4"(controlled collapse chip connection) 구성으로서 일반적으로 알려진 구성에서, 리플로우 가능한 솔더 범프들 또는 볼들과 같은, 복수의 상호 접속들(126)을 통해, 인터포저, 인쇄 회로 보드, 마더보드 등과 같은, 기판(120)의 제1 표면(122)에 부착되는, 마이크로프로세서들, 칩셋들, 그래픽 디바이스들, 무선 디바이스들, 메모리 디바이스들, 애플리케이션 특정적 집적 회로들, 이들의 조합들, 이들의 스택들 등과 같은, 복수의 집적 회로 디바이스들(엘리먼트들(1101, 1102, 및 1103)로서 도시됨)을 포함할 수 있다. 디바이스-대-기판 상호 접속들(126)은 집적 회로 디바이스들(1101, 1102, 및 1103) 각각의 제1 표면(112) 상의 본드 패드들(도시되지 않음) 및 기판 제1 표면(122) 상의 본드 패드들(도시되지 않음)로부터 연장될 수 있다. 집적 회로 디바이스들(1101, 1102, 및 1103) 각각의 집적 회로 디바이스 본드 패드들(도시되지 않음)은 집적 회로 디바이스들(1101, 1102, 및 1103) 내의 회로(도시되지 않음)와 전기적으로 통신할 수 있다. 기판(120)은 적어도 하나의 집적 회로 디바이스(1101, 1102, 및 1103)로부터 외부 컴포넌트들(도시되지 않음)까지 및/또는 적어도 2개의 집적 회로 디바이스들(1101, 1102, 및 1103) 사이에 전기적 접속들을 형성하도록 그것을 통해 연장되는 적어도 하나의 전도성 경로(128)를 포함할 수 있다.
기판(120)은, 이에 제한되는 것은 아니지만, 비스멜라민 트리아진 수지(bismaleimine triazine resin), 연소 지연 등급 4 재료, 폴리이미드 재료, 유리 강화 에폭시 매트릭스 재료 등을 포함하는 임의의 적절한 유전체 재료, 뿐만 아니라 이들의 라미네이트들 또는 다수의 층들로 주로 조성될 수 있다. 기판 전도성 경로들(128)은, 이에 제한되는 것은 아니지만, 구리 및 알루미늄, 및 이들의 합금들과 같은, 금속들을 포함하는 임의의 전도성 재료로 조성될 수 있다. 해당 분야에서의 기술자들에게 이해될 바와 같이, 기판 전도성 경로들(128)은 (기판(120)의 유전체 재료를 구성하는) 유전체 재료의 층들 상에 형성되는 복수의 전도성 트레이스들(도시되지 않음)로서 형성될 수 있고, 이들은 전도성 비아들(도시되지 않음)에 의해 접속된다. 더욱이, 기판(120)은 코어드 또는 코어리스 기판일 수 있다.
디바이스-대-기판 상호 접속들(126)은, 이에 제한되는 것은 아니지만, 솔더들 재료들을 포함하는, 임의의 적절한 재료로 이루어질 수 있다. 솔더 재료들은, 이에 제한되는 것은 아니지만, 63% 주석 / 37% 납 솔더와 같은, 납/주석 합금, 및 주석/비스무트, 공융 주석/은, 3원 주석/은/구리, 공융 주석/구리, 및 유사한 합금들과 같은, 높은 주석 함량 합금들(예를 들어, 90% 이상의 주석)을 포함하는, 임의의 적절한 재료일 수 있다. 집적 회로 디바이스들(1101, 1102, 및 1103)이 솔더로 이루어진 디바이스-대-기판 상호 접속들(126)로 기판(120)에 부착될 때, 이러한 솔더는 집적 회로 디바이스들(1101, 1102, 및 1103)과 기판(120) 사이에 솔더를 고정시키도록 열, 압력, 및/또는 음파 에너지에 의해 리플로우된다.
도 1에 추가로 도시되는 바와 같이 그리고 본 설명의 일 실시예에 따르면, 방열 디바이스(140)는 집적 회로 디바이스들(1101, 1102, 및 1103)의 제2 표면들(114)(제1 표면들(112)에 반대편임)과 열적으로 연결될 수 있다. 방열 디바이스(140)는 제1 표면(152) 및 반대편인 제2 표면(154)을 갖는 열 전도성 구조체(150), 및 열 전도성 구조체(150) 내로 그 제1 표면(152)으로부터 연장되는 적어도 하나의 열 격리 구조체(160)를 포함할 수 있다. 본 설명의 일 실시예에서, 열 격리 구조체(160)는 트렌치(170)를 포함할 수 있다. 본 설명의 실시예에서, 트렌치(170)는 열 전도성 구조체(150)를 완전히 통해 연장되지 않을 수 있다. 도 1에 도시되는 일 실시예에서, 트렌치(170)는 적어도 2개의 측벽들(172 및 174) 및 이러한 측벽들(172 및 174) 사이에 연장되는 적어도 하나의 표면(176)에 의해 정의될 수 있다. 트렌치(170)는, 이에 제한되는 것은 아니지만 스탬핑(stamping), 스키빙(skiving), 몰딩(molding) 등을 포함하는, 해당 분야에 알려진 임의의 기술에 의해 형성될 수 있다. 트렌치(170)는 방열 디바이스(140)의 형성 동안 또는 방열 디바이스(140)의 제조 이후에 형성될 수 있다는 점이 이해된다. 길이 L(예를 들어, 측벽들(172 및 174)의 길이) 및 폭 W(예를 들어, 측벽들(172 및 174) 사이의 거리)는 방열 디바이스(140)의 원하는 열 성능을 달성하기 위해 조절될 수 있다는 점이 추가로 이해된다.
일 실시예에서, 열 격리 구조체(160)는 인접하는 집적 회로 디바이스들(집적 회로 디바이스들(1101 및 1102) 사이에, 그리고 집적 회로 디바이스들(1102 및 1103) 사이에 도시됨) 사이에 위치 지정될 수 있지만, 물론, 집적 회로 디바이스들(1101, 1102, 및 1103)로부터 z 방향으로 오프셋될 수 있다. 열 격리 구조체들(160)의 위치 지정은, 집적 회로 디바이스들(1101, 1102, 및 1103) 사이의 x 방향 및/또는 y 방향(도 2 참조)으로의 열 전달을 실질적으로 방지하면서, 열 전도성 구조체(150) 내의 z 방향으로와 같이, 복수의 집적 회로 디바이스들 각각으로부터 멀리 열 전달을 허용하여, 집적 회로 디바이스들(1101, 1102, 및 1103) 사이의 열 누화가 감소된다.
도 1에 도시되는 실시예에서, 트렌치(170)는 채워지지 않을 수 있어, 낮은 열 전도율을 갖는 주변 분위기(예를 들어, 실온(섭씨 25도)에 있는 공기가 약 0.026 W/m*K의 열 전도율을 가짐)가 트렌치(170)의 반대편 측들 상의 열 전도성 구조체(150)의 부분들 사이의 열 절연체로서 역할을 한다. 본 설명의 목적들을 위해, "열 비-전도성(thermally non-conductive)", "열 절연성(thermally insulative)", "열 절연체(thermal insulator)" 및/또는 "열 절연체 재료(thermal insulator material)"라는 용어는 약 1.0 W/m*K 이하의 열 전도율 "k"를 갖는 구조체 또는 재료를 의미한다.
열 전도성 구조체(150)는 임의의 적절한 열 전도성 재료로 이루어질 수 있다. 본 설명의 일 실시예에서, 열 전도성 구조체(150)는, 이에 제한되는 것은 아니지만, 구리, 니켈, 알루미늄, 합금들, (니켈 코팅된 구리와 같은) 코팅된 재료를 포함하는 라미네이트된 금속 등을 포함하는, 적어도 하나의 금속 재료, 하나보다 많은 금속의 합금들, 및 이들의 조합으로 이루어질 수 있다. 본 설명의 다른 실시예에서, 열 전도성 구조체(150)는, 흑연과 같은, 비-금속성, 열 전도성 재료들로 이루어질 수 있다. 본 설명의 목적들을 위해, "열 전도성 구조체(thermally conductive structure)" 및/또는 "열 전도성 재료(thermally conductive material)"라는 용어는, 열 전도성 구조체(150)와 관련되듯이, 약 10 W/m*K 이상의 열 전도율 "k"를 갖는 구조체 또는 재료를 의미한다.
강화된 열 전도율을 갖는 그리스 또는 폴리머와 같은, 열 인터페이스 재료(156)가 열 전도성 구조체(150)의 제1 표면(152)과 각각의 집적 회로 디바이스(1101, 1102, 및 1103)의 제2 표면(114)(제1 표면(112)에 반대편임) 사이에 배치되어 이들 사이의 열 전달을 촉진할 수 있어, 집적 회로 디바이스(1101, 1102, 및 1103) 사이의 공차들을 보상하고, 및/또는 이들 사이의 임의의 높이(z 방향) 차이들을 보상한다. 열 인터페이스 재료(156)는 약 2 내지 3 W/m*K의 강화된 열 전도율 "k"를 가질 수 있다.
본 설명의 일 실시예에서, 방열 디바이스(140)는 열 전도성 구조체(150)의 제1 표면(152)과 기판(120)의 제1 표면(122) 사이에 연장되는 적어도 하나의 발판(footing)(142)을 포함할 수 있고, 방열 디바이스 발판(142)은 부착 접착제 또는 실란트 층(144)으로 기판 제1 표면(122)에 부착될 수 있다. 도 1에 도시되는 바와 같이, 발판(142)은, 열 전도성 구조체(150) 및 발판(142)이, 이에 제한되는 것은 아니지만 스탬핑, 스키빙, 몰딩 등을 포함하는, 단일 프로세스 단계에 의해 실질적으로 동시에 형성되는 경우와 같이, 열 전도성 구조체(150)와 단일인 재료일 수 있다. 다양한 실시예들에서, 발판(142)은 복수의 벽들, 기둥들 등일 수 있거나, 도 2에 도시되는 바와 같이, 집적 회로 디바이스들(1101, 1102, 및 1103)을 둘러싸는 단일 "픽처 프레임(picture frame)" 구조체일 수 있다. 부착 접착제 또는 실란트 층(144)은, 이에 제한되는 것은 아니지만, (폴리디메틸실록산과 같은) 실리콘들, 에폭시들 등을 포함하는, 임의의 적절한 재료일 수 있다. 발판(142)은 기판(120)에 방열 디바이스(140)를 고정할 뿐만 아니라, 일반적으로 그들의 높이가 변할 때 가장 높은 집적 회로 디바이스로부터 측정되는, 방열 디바이스(140)의 열 전도성 구조체(150)의 제1 표면(152)과 집적 회로 디바이스들(1101, 1102, 및 1103) 중 적어도 하나의 제2 표면들(114) 사이에 원하는 거리 D를 유지한다는 점이 이해된다. 이러한 거리는 "본드 라인 두께(bond line thickness)"라고 지칭될 수 있다.
방열 디바이스(140)의 열 전도성 구조체(150)의 제2 표면(154)은, 이에 제한되는 것은 아니지만, 해당 분야에서의 기술자들에게 이해될 바와 같이, 방열 디바이스(140)로부터 열을 제거하는 것을 보조할 수 있는, 열 파이프, (열 전도성 구조체에 형성되는 핀들 또는 기둥들/컬럼들을 갖는 구조체와 같은) 높은 표면 영역 방열 구조체, 액체 냉각 디바이스 등을 포함하는, 추가적인 방열 디바이스(도시되지 않음)와 열 접촉할 수 있다는 점이 이해된다.
에폭시 재료와 같은, 언더필 재료(도시되지 않음)가 집적 회로 디바이스들(1101, 1102, 및 1103)과 기판 제1 표면(122) 사이에 배치될 수 있고, 복수의 상호 접속들(126)을 둘러싸는 점이 추가로 이해된다. 이러한 언더필 재료(도시되지 않음)는 구조적 무결성을 제공할 수 있고, 해당 분야에서의 기술자들에게 이해될 바와 같이, 오염을 방지할 수 있다.
도 2는 도 1의 라인 2-2를 따른 단면도를 도시하고, 집적 회로 디바이스들(1101, 1102, 및 1103)은 명료성을 위해 음영 라인들로 도시된다. 도 2에 도시되는 바와 같이, 집적 회로 디바이스들(1101, 1102, 및 1103) 각각은, 집적 회로 디바이스들(1101, 1102, 및 1103) 각각의 측벽들(116)(도 1 참조)에 의해 정의되는, 주변부(P1, P2, P3)를 각각 가질 수 있다. 일 실시예에서, 도 2에 도시되는 바와 같이, 열 격리 구조체(160)는 인접하는 집적 회로 디바이스들 사이에 (y 방향으로 연장되는) 단일의, 직선 트렌치들(170)(집적 회로 디바이스들(1101 및 1102) 사이에 그리고 집적 회로 디바이스들(1102 및 1103) 사이에 도시됨)을 포함할 수 있어, 이러한 트렌치들은 집적 회로 디바이스들(1101, 1102, 및 1103)의 주변부들(P1, P2, P3) 중 임의의 것 외부에 각각 존재한다.
열 격리 구조체들(160)은 집적 회로 디바이스들(1101, 1102, 및 1103) 중 임의의 것 사이의 열 누화를 가장 효과적으로 감소시키기에 적절한 임의의 구성을 가질 수 있다는 점이 이해된다. 다른 실시예에서, 도 3에 도시되는 바와 같이, 열 격리 구조체들(160)은 x 방향 및 y 방향 양자 모두에서 연장되는 트렌치들(170)을 포함할 수 있다. 추가의 실시예에서, 도 4에 도시되는 바와 같이, 열 격리 구조체(160)는 집적 회로 디바이스들(1101, 1102, 및 1103) 중 적어도 하나의 적어도 하나의 주변부(P1, P2, P3) 주위에 각각 연장되는 트렌치(170)(집적 회로 디바이스(1102)를 둘러싸는 것으로서 도 4에 도시됨)를 포함할 수 있다.
본 명세서에서 예시되는 실시예들이 x 방향으로 정렬되는 3개의 집적 회로 디바이스들(1101, 1102, 및 1103)을 도시하더라도, 임의의 적절한 수의 집적 회로 디바이스들이 x 방향 및 y 방향 양자 모두에서 임의의 적절한 구성으로 사용될 수 있다는 점이 이해된다.
본 설명의 다른 실시예에서, 도 1의 트렌치들(170)은, 도 5에 도시되는 바와 같이, 내부에 열 절연성 재료(180)를 가질 수 있다. 열 절연성 재료(180)의 사용은 도 1의 채워지지 않은 실시예에 비해 방열 디바이스(140)의 구조적 무결성을 향상시키는 것을 도울 수 있다. 열 절연성 재료(180)는, 이에 제한되는 것은 아니지만, (에폭시들 및 실리카가 채워진 에폭시들 같은) 낮은 전도율 폴리머들, 세라믹들, 폴리머/세라믹 합성물들 등을 포함하는, 임의의 적절한 열 절연성 재료로 이루어질 수 있다.
본 설명의 실시예에서, 도 6에 도시되는 바와 같이, 열 격리 구조체(160)는 열 전도성 구조체(150)의 제1 표면(152)으로부터 열 전도성 구조체(150)의 제2 표면(154)까지 열 전도성 구조체(150)를 완전히 통해 연장될 수 있다. 더욱이, 열 격리 구조체(160)는 열 전도성 구조체(150)를 통해 연장됨에 따라 폭 W이 변할 수 있다(도 1 참조). 도 6에 도시되는 바와 같이, 격리 구조체(160)의 상부 부분(160b)은 격리 구조체의 하부 부분(160a)의 폭 Wa보다 큰 폭 Wb를 가질 수 있다. 이러한 구성은 단지 방열 디바이스(140)에 대한 원하는 열 성능을 달성하기 위해 열 전도성 구조체(150) 내의 형상이 어떻게 달라질 수 있거나 또는 조절될 수 있는지의 예시일 뿐이다.
도 1에 도시되는 방열 디바이스(140)가 열 전도성 구조체(150)와 단일인 재료로서 발판(142)을 도시하더라도, 본 설명의 실시예들이 그렇게 제한되는 것은 아니다. 도 6에 도시되는 바와 같이, 본 설명의 추가 실시예들에서, 열 전도성 구조체(150)는 적어도 2개의 부품들로 구성될 수 있고, 열 전도성 구조체(150) 및 적어도 하나의 발판(142)은 개별 부품들이다. 도시되는 바와 같이, 발판(142)은 접착제 또는 실란트 층(146)으로 열 전도성 구조체(150)의 제1 표면(152)에 부착될 수 있다. 방열 디바이스(140)를 다수 개 어셈블리로서 제조하더라도, 예를 들어, 열 전도성 구조체(150) 및 발판(142)은 추가적인 어셈블리 단계들을 취할 것이더라도, 이것은, 전체적으로, 방열 디바이스(140)의 제조를 더 쉽게 할 수 있다. 다시, 발판(142)은 복수의 벽들, 기둥들 등일 수 있거나, 또는 집적 회로 디바이스들(1101, 1102, 및 1103)을 둘러싸는 단일 "픽처 프레임(picture frame)" 구조체일 수 있다. 접착제 또는 실란트 층(146)은, 이에 제한되는 것은 아니지만 (폴리디메틸실록산과 같은) 실리콘들, 에폭시 등을 포함하는, 임의의 적절한 재료일 수 있다. 일 실시예에서, 접착제 또는 실란트 층(146)은 부착 접착제 또는 실란트 층(144)과 동일할 수 있다.
도 1 내지 6의 예시들이 집적 회로 디바이스들(1101, 1102, 및 1103)에 대한 평면 구성을 도시하더라도, 본 구성의 다양한 실시예들이 그렇게 제한되는 것은 아니다. 도 7에 도시되는 바와 같이, 집적 회로 디바이스들(1101, 1102, 1103, 및 1104)은 스택형 구성으로 조립될 수 있다. 도시되는 바와 같이, 기판(120)은 내부에 형성되는 캐비티(124)를 포함할 수 있고, 엘리먼트(1104)로서 도시되는, 적어도 하나의 집적 회로 디바이스가 이러한 캐비티(124)에 적어도 부분적으로 배치될 수 있다. 도 1에서와 같이, 집적 회로 디바이스(1104)는 집적 회로 디바이스(1104)의 제1 표면(112)으로부터 연장되는 디바이스-대-기판 상호 접속들(126)을 통해 캐비티(124) 내에서 기판(120)에 전기적으로 부착될 수 있고, 집적 회로 디바이스들(1101, 1102, 및 1103) 중 적어도 하나는, 해당 분야에서 알려진 바와 같이, 집적 회로 디바이스(1104) 내의 스루-실리콘 비아들(through-silicon vias)(도시되지 않음)로 집적 회로들(도시되지 않음)과 접촉할 수 있는, 고 밀도 상호 접속들(182)에서와 같이, 집적 회로 디바이스(1104)의 제2 표면(114)에 전기적으로 부착될 수 있다.
도 8에 도시되는 추가의 실시예에서, 집적 회로 디바이스들(1101, 1102, 1103, 및 1104)의 스택 구성은 몰딩된 패키지(190)를 형성하기 위해 몰드 재료(192) 내에 배치될 수 있다. 도 7에서와 같이, 집적 회로 디바이스(1104)는 집적 회로 디바이스(1104)의 제1 표면(112)으로부터 디바이스-대-기판 상호 접속들(126)을 통해 기판(120)에 전기적으로 부착될 수 있고, 집적 회로 디바이스들(1101, 1102, 및 1103) 중 적어도 하나는, 집적 회로 디바이스(1104) 내의 스루-실리콘 비아들(도시되지 않음)로 집적 회로들(도시되지 않음)과 접촉할 수 있는, 고 밀도 상호 접속들(182)에서와 같이, 집적 회로 디바이스(1104)의 제2 표면(114)에 전기적으로 부착될 수 있다. 집적 회로 디바이스들(엘리먼트들(1101 및 1103)로서 예시됨) 중 적어도 하나는 몰딩된 패키지(190) 내의 스루-몰드(through-mold) 상호 접속들(196) 및 디바이스 상호 접속(194)에 전기적으로 부착되는 디바이스-대-기판 상호 접속들(126)을 통해 기판(120)에 전기적으로 부착될 수 있다. 몰딩된 패키지(190)의 제조를 위한 프로세스들은 해당 분야에 잘 알려져 있고, 간결성과 간결함의 목적들로 본 명세서에서 설명되지 않을 것이다.
도 9는 본 설명의 실시예에 따른 집적 회로 구조체를 제조하는 프로세스(200)의 흐름도이다. 블록 210에서 제시되는 바와 같이, 기판이 형성될 수 있다. 블록 220에서 제시되는 바와 같이, 제1 표면 및 반대편인 제2 표면을 갖는 제1 집적 회로 디바이스가 형성될 수 있다. 블록 230에서 제시되는 바와 같이, 제1 집적 회로 디바이스의 제1 표면이 기판에 부착될 수 있다. 블록 240에서 제시되는 바와 같이, 제1 표면 및 반대편인 제2 표면을 갖는 제2 집적 회로 디바이스가 형성될 수 있다. 블록 250에서 제시되는 바와 같이, 제2 집적 회로 디바이스의 제1 표면이 기판에 부착될 수 있다. 블록 260에서 제시되는 바와 같이, 제1 표면을 갖는 열 전도성 구조체 및 그 제1 표면으로부터 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 포함하는 방열 디바이스가 형성될 수 있다. 블록 270에서 제시되는 바와 같이, 방열 디바이스는 제1 집적 회로 디바이스의 제2 표면에 그리고 제2 집적 회로 디바이스의 제2 표면에 열적으로 연결될 수 있고, 열 격리 구조체는 제1 집적 회로 디바이스와 제2 집적 회로 디바이스 사이에 위치 지정된다.
도 10은 본 설명의 일 구현에 따른 전자 또는 컴퓨팅 디바이스(300)를 도시한다. 이러한 컴퓨팅 디바이스(300)는 하우징(301)이 내부에 배치되는 보드(302)를 갖는 것을 포함할 수 있다. 이러한 보드(302)는, 이에 제한되는 것은 아니지만, 프로세서(304), 적어도 하나의 통신 칩(306A, 306B), 휘발성 메모리(308)(예를 들어, DRAM), 비-휘발성 메모리(310)(예를 들어, ROM), 플래시 메모리(312), 그래픽 프로세서 또는 CPU(314), 디지털 신호 프로세서(도시되지 않음), 암호 프로세서(도시되지 않음), 칩셋(316), 안테나, 디스플레이(터치스크린 디스플레이), 터치스크린 제어기, 배터리, 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(AMP), GPS(global positioning system) 디바이스, 나침반, 가속도계(도시되지 않음), 자이로스코프(도시되지 않음), 스피커, 카메라, 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 디바이스(도시되지 않음)를 포함하는, 다수의 집적 회로 컴포넌트들을 포함할 수 있다. 이러한 집적 회로 컴포넌트들 중 임의의 것은 보드(302)에 물리적으로 그리고 전기적으로 연결될 수 있다. 일부 구현들에서, 집적 회로 컴포넌트들 중 적어도 하나는 프로세서(304)의 일부일 수 있다.
통신 칩은 컴퓨팅 디바이스로의 그리고 그로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. "무선(wireless)"이라는 용어 및 그 파생어들은, 비-고체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있는, 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하는데 사용될 수 있다. 이러한 용어는, 일부 실시예들에서는 그렇지 않을 수 있더라도, 연관된 디바이스들이 어떠한 와이어들도 포함하지 않는다는 것을 암시하는 것은 아니다. 통신 칩은, 이에 제한되는 것은 아니지만 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, 이들의 파생어들은 물론, 3G, 4G, 5G, 및 그 이상의 것으로서 지정되는 임의의 다른 무선 프로토콜들을 포함하는, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스는 복수의 통신 칩들을 포함할 수 있다. 예를 들어, 제1 통신 칩은 Wi-Fi 및 Bluetooth와 같은 단거리 무선 통신에 전용될 수 있고 제2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용될 수 있다.
"프로세서(processor)"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
집적 회로 컴포넌트들 중 적어도 하나는 방열 디바이스를 포함하는 열 해결책(thermal solution)을 포함할 수 있고, 이는, 본 설명에서 설명되는 바와 같이, 제1 표면을 갖는 열 전도성 구조체 및 그 제1 표면으로부터 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 포함한다.
다양한 구현들에서, 컴퓨팅 디바이스는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라-모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋-톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가의 구현들에서, 컴퓨팅 디바이스는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
본 설명의 주제가 반드시 도 1 내지 10에 도시되는 구체적인 애플리케이션들에 제한되는 것은 아니라는 점이 이해된다. 이러한 주제는, 해당 분야에서의 기술자들에게 이해될 바와 같이, 다른 집적 회로 디바이스들 및 어셈블리 애플리케이션들 뿐만 아니라 임의의 적절한 전자 애플리케이션에 적용될 수 있다.
본 발명의 실시예들이 상세히 이와 같이 설명되었지만, 첨부된 청구항들에 의해 정의되는 발명은, 그 많은 명백한 변형들이 그 사상 또는 범위를 벗어나지 않고 가능하므로, 위 설명에서 제시되는 특정 상세 사항들에 제한되는 것은 아니라는 점이 이해된다.

Claims (25)

  1. 방열 디바이스로서,
    제1 표면을 갖는 열 전도성 구조체; 및
    상기 열 전도성 구조체의 상기 제1 표면으로부터 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체
    를 포함하는 방열 디바이스.
  2. 제1항에 있어서,
    상기 적어도 하나의 열 격리 구조체는 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 트렌치를 포함하는 방열 디바이스.
  3. 제2항에 있어서,
    상기 적어도 하나의 트렌치 내의 열 비-전도성 재료를 추가로 포함하는 방열 디바이스.
  4. 제3항에 있어서,
    상기 열 비-전도성 재료는 에폭시들, 세라믹들, 및 폴리머들과 세라믹들의 합성물들로 구성되는 그룹으로부터 선택되는 방열 디바이스.
  5. 집적 회로 구조체로서,
    기판;
    제1 표면 및 반대편인 제2 표면을 갖는 제1 집적 회로 디바이스- 상기 제1 집적 회로 디바이스의 상기 제1 표면은 상기 기판에 전기적으로 부착됨 -;
    제1 표면 및 반대편인 제2 표면을 갖는 제2 집적 회로 디바이스- 상기 제2 집적 회로 디바이스의 상기 제1 표면은 상기 기판에 전기적으로 부착됨 -;
    상기 제1 집적 회로 디바이스의 상기 제2 표면 및 상기 제2 집적 회로 디바이스의 상기 제2 표면에 열적으로 연결되는 방열 디바이스- 상기 방열 디바이스는 제1 표면을 갖는 열 전도성 구조체, 및 상기 열 전도성 구조체의 상기 제1 표면으로부터 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 포함하고, 상기 열 격리 구조체는 상기 제1 집적 회로 디바이스와 상기 제2 집적 회로 디바이스 사이에 위치 지정됨 -
    를 포함하는 집적 회로 구조체.
  6. 제5항에 있어서,
    상기 적어도 하나의 열 격리 구조체는 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 트렌치를 포함하는 집적 회로 구조체.
  7. 제6항에 있어서,
    상기 적어도 하나의 트렌치 내의 열 비-전도성 재료를 추가로 포함하는 집적 회로 구조체.
  8. 제7항에 있어서,
    상기 열 비-전도성 재료는 에폭시들, 세라믹들, 및 폴리머들과 세라믹들의 합성물들로 구성되는 그룹으로부터 선택되는 집적 회로 구조체.
  9. 제5항에 있어서,
    제1 표면 및 반대편인 제2 표면을 갖는 제3 집적 회로 디바이스- 상기 제3 집적 회로 디바이스는 상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스와의 스택형 구성이고, 상기 제3 집적 회로 디바이스의 상기 제1 표면은 상기 기판에 전기적으로 부착되고, 상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스 중 적어도 하나는 상기 제3 집적 회로 디바이스에 전기적으로 접속됨 -를 추가로 포함하는 집적 회로 구조체.
  10. 제9항에 있어서,
    상기 기판은 캐비티를 추가로 포함하고, 상기 제3 집적 회로 디바이스는 적어도 부분적으로 상기 캐비티 내에 배치되는 집적 회로 구조체.
  11. 제9항에 있어서,
    상기 제1 집적 회로 디바이스, 상기 제2 집적 회로 디바이스, 및 상기 제3 집적 회로 디바이스는 몰드 재료 내에 내장되는 집적 회로 구조체.
  12. 전자 시스템으로서,
    하우징;
    상기 하우징 내의 보드;
    제1 표면 및 반대편인 제2 표면을 갖는 제1 집적 회로 디바이스- 상기 제1 집적 회로 디바이스의 상기 제1 표면은 상기 보드에 전기적으로 부착됨 -;
    제1 표면 및 반대편인 제2 표면을 갖는 제2 집적 회로 디바이스- 상기 제2 집적 회로 디바이스의 상기 제1 표면은 상기 보드에 전기적으로 부착됨 -;
    상기 제1 집적 회로 디바이스의 상기 제2 표면 및 상기 제2 집적 회로 디바이스의 상기 제2 표면에 열적으로 연결되는 방열 디바이스- 상기 방열 디바이스는 제1 표면을 갖는 열 전도성 구조체, 및 상기 열 전도성 구조체의 상기 제1 표면으로부터 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 포함하고, 상기 열 격리 구조체는 상기 제1 집적 회로 디바이스와 상기 제2 집적 회로 디바이스 사이에 위치 지정됨 -
    를 포함하는 전자 시스템.
  13. 제12항에 있어서,
    상기 적어도 하나의 열 격리 구조체는 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 트렌치를 포함하는 전자 시스템.
  14. 제13항에 있어서,
    상기 적어도 하나의 트렌치 내의 열 비-전도성 재료를 추가로 포함하는 전자 시스템.
  15. 제14항에 있어서,
    상기 열 비-전도성 재료는 에폭시들, 세라믹들, 및 폴리머들과 세라믹들의 합성물들로 구성되는 그룹으로부터 선택되는 전자 시스템.
  16. 제12항에 있어서,
    제1 표면 및 반대편인 제2 표면을 갖는 제3 집적 회로 디바이스- 상기 제3 집적 회로 디바이스는 상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스와의 스택형 구성이고, 상기 제3 집적 회로 디바이스의 상기 제1 표면은 보드에 전기적으로 부착되고, 상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스 중 적어도 하나는 상기 제3 집적 회로 디바이스에 전기적으로 접속됨 -를 추가로 포함하는 전자 시스템.
  17. 제16항에 있어서,
    상기 보드는 캐비티를 추가로 포함하고, 상기 제3 집적 회로 디바이스는 적어도 부분적으로 상기 캐비티에 배치되는 전자 시스템.
  18. 제16항에 있어서,
    상기 제1 집적 회로 디바이스, 상기 제2 집적 회로 디바이스, 및 상기 제3 집적 회로 디바이스는 몰드 재료 내에 내장되는 전자 시스템.
  19. 집적 회로 구조체를 형성하는 방법으로서,
    기판을 형성하는 단계;
    제1 표면 및 반대편인 제2 표면을 갖는 제1 집적 회로 디바이스를 형성하는 단계;
    상기 제1 집적 회로 디바이스의 상기 제1 표면을 상기 기판에 전기적으로 부착하는 단계;
    제1 표면 및 반대편인 제2 표면을 갖는 제2 집적 회로 디바이스를 형성하는 단계;
    상기 제2 집적 회로 디바이스의 상기 제1 표면을 상기 기판에 전기적으로 부착하는 단계;
    제1 표면을 갖는 열 전도성 구조체, 및 상기 열 전도성 구조체의 상기 제1 표면으로부터 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 열 격리 구조체를 포함하는 방열 디바이스를 형성하는 단계; 및
    상기 방열 디바이스를 상기 제1 집적 회로 디바이스의 상기 제2 표면 및 상기 제2 집적 회로 디바이스의 상기 제2 표면에 열적으로 연결하는 단계- 상기 열 격리 구조체는 상기 제1 집적 회로 디바이스와 상기 제2 집적 회로 디바이스 사이에 위치 지정됨 -
    를 포함하는 방법.
  20. 제19항에 있어서,
    상기 적어도 하나의 열 격리 구조체는 상기 열 전도성 구조체를 적어도 부분적으로 통해 연장되는 적어도 하나의 트렌치로부터 형성되는 방법.
  21. 제20항에 있어서,
    상기 적어도 하나의 트렌치 내에 열 비-전도성 재료를 배치하는 단계를 추가로 포함하는 방법.
  22. 제21항에 있어서,
    상기 열 비-전도성 재료를 배치하는 단계는 에폭시들, 세라믹들, 및 폴리머들과 세라믹들의 합성물들로 구성되는 그룹으로부터 선택되는 재료를 배치하는 단계를 포함하는 방법.
  23. 제19항에 있어서,
    제1 표면 및 반대편인 제2 표면을 갖는 제3 집적 회로 디바이스를 형성하는 단계;
    상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스와의 스택형 구성으로 상기 제3 집적 회로 디바이스를 위치 지정하는 단계;
    상기 제3 집적 회로 디바이스의 상기 제1 표면을 상기 기판에 전기적으로 부착하는 단계; 및
    상기 제1 집적 회로 디바이스 및 상기 제2 집적 회로 디바이스 중 적어도 하나를 상기 제3 집적 회로 디바이스에 전기적으로 접속하는 단계
    를 추가로 포함하는 방법.
  24. 제23항에 있어서,
    상기 기판을 형성하는 단계는 내부에 캐비티를 형성하는 단계를 추가로 포함하고, 상기 제3 집적 회로 디바이스의 적어도 일부를 상기 캐비티 내에 배치하는 단계를 추가로 포함하는 방법.
  25. 제23항에 있어서,
    상기 제1 집적 회로 디바이스, 상기 제2 집적 회로 디바이스, 및 상기 제3 집적 회로 디바이스를 몰드 재료 내에 내장하는 단계를 추가로 포함하는 방법.
KR1020190030528A 2018-04-19 2019-03-18 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스 KR20190122134A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/957,437 2018-04-19
US15/957,437 US11302599B2 (en) 2018-04-19 2018-04-19 Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure

Publications (1)

Publication Number Publication Date
KR20190122134A true KR20190122134A (ko) 2019-10-29

Family

ID=68105297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030528A KR20190122134A (ko) 2018-04-19 2019-03-18 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스

Country Status (4)

Country Link
US (1) US11302599B2 (ko)
KR (1) KR20190122134A (ko)
CN (1) CN110391221A (ko)
DE (1) DE102019106317A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6717266B2 (ja) * 2017-06-28 2020-07-01 株式会社オートネットワーク技術研究所 回路装置
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
KR102661833B1 (ko) * 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
WO2020225578A1 (en) * 2019-05-07 2020-11-12 Mellanox Technologies Ltd Heat removal from silicon photonics chip using a recessed side-by-side thermal dissipation layout
US11804470B2 (en) * 2019-08-22 2023-10-31 Intel Corporation Wafer level passive heat spreader interposer to enable improved thermal solution for stacked dies in multi-chips package and warpage control
US11887908B2 (en) * 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745344A (en) * 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
US6625025B1 (en) * 2000-07-10 2003-09-23 Nortel Networks Limited Component cooling in electronic devices
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
CN101627474A (zh) * 2006-04-20 2010-01-13 Nxp股份有限公司 用于led照明应用的、热沉中的电子器件的热隔离
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
WO2016025478A1 (en) * 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
CN107530757A (zh) * 2015-04-23 2018-01-02 麦格纳国际公司 用于工具的激光烧结模具表面
US11226162B2 (en) * 2018-04-19 2022-01-18 Intel Corporation Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US11688665B2 (en) * 2018-06-13 2023-06-27 Intel Corporation Thermal management solutions for stacked integrated circuit devices

Also Published As

Publication number Publication date
US20190326192A1 (en) 2019-10-24
US11302599B2 (en) 2022-04-12
CN110391221A (zh) 2019-10-29
DE102019106317A1 (de) 2019-10-24

Similar Documents

Publication Publication Date Title
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
US11640929B2 (en) Thermal management solutions for cored substrates
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US11234343B2 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
US11417586B2 (en) Thermal management solutions for substrates in integrated circuit packages
US20200219789A1 (en) Thermal management solutions for integrated circuit assemblies using phase change materials
US11652020B2 (en) Thermal solutions for multi-package assemblies and methods for fabricating the same
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
US11482471B2 (en) Thermal management solutions for integrated circuit packages
US20210249326A1 (en) Heat dissipation devices having thermal interface material containment structures
US20230136469A1 (en) Thermal management solutions for embedded integrated circuit devices
US20220384306A1 (en) Thermal interface structure for integrated circuit device assemblies
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US20220399307A1 (en) Electronic substrate core having an embedded laser stop to control depth of an ultra-deep cavity
US11460499B2 (en) Dual sided thermal management solutions for integrated circuit packages
US20230387073A1 (en) Integrated circuit assemblies having interconnection bridges spanning integrated circuit devices therein
US11342243B2 (en) Thermal management solutions for embedded integrated circuit devices
US20230163047A1 (en) Fluid conduit within a package substrate for two-phase immersion cooling systems
US20220051986A1 (en) Stepped electronic substrate for integrated circuit packages