DE102016101770B4 - Chippaket und Bildungsverfahren für Chippaket - Google Patents

Chippaket und Bildungsverfahren für Chippaket Download PDF

Info

Publication number
DE102016101770B4
DE102016101770B4 DE102016101770.1A DE102016101770A DE102016101770B4 DE 102016101770 B4 DE102016101770 B4 DE 102016101770B4 DE 102016101770 A DE102016101770 A DE 102016101770A DE 102016101770 B4 DE102016101770 B4 DE 102016101770B4
Authority
DE
Germany
Prior art keywords
chip
package
semiconductor
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016101770.1A
Other languages
English (en)
Other versions
DE102016101770A1 (de
Inventor
Wen-Hsin Wei
Chi-Hsi Wu
Chen-Hua Yu
Hsien-Pin Hu
Shang-Yun Hou
Wei-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016101770A1 publication Critical patent/DE102016101770A1/de
Application granted granted Critical
Publication of DE102016101770B4 publication Critical patent/DE102016101770B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Abstract

Chippaket, umfassend:
einen Chipstapel (20, 30), der mehrere Halbleiter-Dies (200, 202A-G) umfasst;
einen Halbleiterchip (10), wobei der Halbleiterchip (10) höher ist als der Chipstapel (20, 30); und
eine Paketschicht (110, 310), die eine Oberseite und Seitenwände des Chipstapels und Seitenwände des Halbleiterchips (10) abdeckt,
wobei eine obere Fläche des Halbleiterchips (10) nicht durch die Paketschicht (110,310) abgedeckt ist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielzahl von Elektronikanwendungen wie beispielsweise Personal-Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Betriebsmitteln verwendet. Diese Halbleitervorrichtungen werden hergestellt, indem sequenziell isolierende oder Dielektrikumschichten, leitende Schichten und Halbleiterschichten über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten unter Verwendung von Lithografie- und Ätzprozessen strukturiert werden, um Schaltungselemente und Elemente auf dem Halbleitersubstrat zu bilden.
  • Die Halbleiterindustrie verbessert die Integrationsdichte von verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) fortlaufend, indem sie die minimale Kenngröße kontinuierlich reduziert, was ermöglicht, dass mehr Komponenten in einen gegebenen Bereich integriert werden können. Diese kleineren elektronischen Komponenten verwenden auch ein kleineres Paket, das bei einigen Anwendungen weniger Fläche oder eine kleinere Höhe verwendet.
  • Neue Verpackungstechniken sind entwickelt worden, um die Dichte und Funktionen von Halbleitervorrichtungen zu verbessern. Diese relativ neuen Arten von Packagingtechniken für Halbleitervorrichtungen stellen Herausforderungen für die Herstellung dar.
  • Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2014 / 0 346 681 A1 , US 2014 / 0 252 645 A1 , US 2015 / 0 162 307 A1 , US 2015 / 0 084 178 A1 und US 2013 / 0 075 937 A1 .
  • Die Erfindung sieht ein Chippaket gemäß Anspruch 1, ein Chippaket gemäß Anspruch 11 und ein Verfahren gemäß Anspruch 16 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
    • Die 1A bis 1F sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden eines Chippakets gemäß einigen Ausführungsformen.
    • 2 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen.
    • Die 3A bis 3E sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden eines Chippakets gemäß einigen Ausführungsformen.
    • 4 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen.
    • 5 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder - zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Einige Ausführungsformen der Offenbarung werden beschrieben. Die 1A bis 1F sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden eines Chippakets gemäß einigen Ausführungsformen. Zusätzliche Arbeitsvorgänge können vor, während und/oder nach den Stufen, die in den 1A bis 1F beschrieben sind, vorgesehen sein. Einige der Stufen, die beschrieben werden, können bei unterschiedlichen Ausführungsformen ersetzt oder eliminiert werden. Zusätzliche Merkmale können zu der Halbleitervorrichtungsstruktur hinzugefügt werden. Einige der nachfolgend beschriebenen Merkmale können bei unterschiedlichen Ausführungsformen ersetzt oder eliminiert werden. Obwohl einige Ausführungsformen mit in einer speziellen Reihenfolge ausgeführten Arbeitsvorgängen beschrieben werden, können diese Arbeitsvorgänge in einer anderen logischen Reihenfolge ausgeführt werden.
  • Wie gezeigt in 1A werden ein Halbleiterchip 10 und die Chipstapel 20 und 30 gemäß einigen Ausführungsformen über einem Substrat 180 gebondet. Bei einigen Ausführungsformen ist der Halbleiterchip 10 höher als der Chipstapel 20 oder 30. Bei einigen Ausführungsformen umfasst der Halbleiterchip 10 ein Halbleitersubstrat 100 und eine Verbindungsstruktur (nicht gezeigt), die auf dem Halbleitersubstrat 100 gebildet ist. Beispielsweise ist die Verbindungsstruktur auf einer unteren Fläche des Halbleitersubstrats 100 gebildet. Die Verbindungsstruktur umfasst mehrere Zwischenschichtdielektrikumschichten und mehrere in den Zwischenschichtdielektrikumschichten gebildete leitende Merkmale. Diese leitenden Merkmale umfassen leitende Leitungen, leitende Durchkontaktierungen und leitende Kontakte. Einige Abschnitte der leitenden Merkmale können als leitende Kontaktstellen verwendet werden.
  • Bei einigen Ausführungsformen werden verschiedene Vorrichtungselemente in dem Halbleitersubstrat 100 gebildet. Beispiele der verschiedenen Vorrichtungselemente umfassen Transistoren (z. B. Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleiter- (CMOS) - Transistoren, Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanalfeldeffekttransistoren (PFETs/NFETs) usw.), Dioden oder andere geeignete Elemente.
  • Die Vorrichtungselemente werden durch die Verbindungsstruktur miteinander verbunden, um integrierte Schaltungen zu bilden. Die integrierten Schaltungen umfassen Logikbaugruppen, Speichervorrichtungen (z. B. Static Random Access Memories, SRAM), Funkfrequenz- (RF) -Vorrichtungen, Eingabe-/Ausgabe- (I/O) - Vorrichtungen, System-on-Chip- (SoC) -Vorrichtungen, andere anwendbare Arten von Vorrichtungen oder eine Kombination davon. Bei einigen Ausführungsformen ist der Halbleiterchip 10 ein System-on-Chip- (SoC) -Chip, der mehrere Funktionen umfasst.
  • Bei einigen Ausführungsformen umfasst jeder der Chipstapel 20 und 30 mehrere Halbleiter-Dies, die gestapelt sind. Wie gezeigt in 1A umfasst der Chipstapel 20 die Halbleiter-Dies 200, 202A, 202B, 202C, 202D, 202E, 202F, 202G und 202H. Bei einigen Ausführungsformen umfasst der Chipstapel 20 eine Formstoffschicht 210, die diese Halbleiter-Dies kapselt und schützt. Die Formstoffschicht 210 kann ein Epoxidharz mit Füllern, die darin dispergiert sind, umfassen. Die Füller können isolierende Fasern, isolierende Partikel, andere geeignete Elemente oder eine Kombination davon umfassen.
  • Bei einigen Ausführungsformen sind die Halbleiter-Dies 202A, 202B, 202C, 202D, 202E, 202F, 202G und 202H Speicher-Dies. Die Speicher-Dies können Speichervorrichtungen wie Static Random Access Memory- (SRAM) -Vorrichtungen, dynamische Random Access Memory- (DRAM) -Vorrichtungen, andere geeignete Vorrichtungen oder eine Kombination davon umfassen. Bei einigen Ausführungsformen ist die Halbleiter-Die 200 eine Steuerungs-Die, die mit den darauf gestapelten Speicher-Dies elektrisch verbunden ist. Der Chipstapel 20 kann als ein Speicher mit hoher Bandbreite (HBM) fungieren. Bei einigen Ausführungsformen ist der Chipstapel 30 auch ein Speicher mit hoher Bandbreite, der mehrere Stapelspeicher-Dies umfasst.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung ausgeführt werden. Bei einigen Ausführungsformen umfasst einer der Chipstapel 20 und 30 nur einen Einzelchip. In diesen Fällen kann die Bezugsnummer 20 oder 30 verwendet werden, um einen Halbleiterchip zu bezeichnen.
  • Bei einigen Ausführungsformen werden leitende Bondingstrukturen 206 zwischen diesen Halbleiter-Dies 200, 202A, 202B, 202C, 202D, 202E, 202F, 202G und 202H gebildet, um sie wie gezeigt in 1A aneinander zu bonden. Bei einigen Ausführungsformen umfasst jede der leitenden Bondingstrukturen 206 Metallsäulen und/oder Lötkontakthügel. Bei einigen Ausführungsformen sind Unterfüllungselemente 208 zwischen diesen Halbleiter-Dies gebildet, um die leitenden Bondingstrukturen 206 zu umgeben und sie zu schützen. Bei einigen Ausführungsformen umfasst das Unterfüllungselement 208 ein Epoxidharz mit Füllern, die darin dispergiert sind. Die Füller können isolierende Fasern, isolierende Partikel, andere geeignete Elemente oder eine Kombination davon umfassen. Bei einigen Ausführungsformen ist die Größe und/oder Dichte der Füller, die in dem Unterfüllungselement 208 dispergiert sind, kleiner als von denen, die in der Formstoffschicht 210 dispergiert sind.
  • Bei einigen Ausführungsformen sind wie gezeigt in 1A mehrere leitende Merkmale 282 in einigen der Halbleiter-Dies in dem Chipstapel 20 gebildet. Jedes der leitenden Merkmale 282 durchdringt eine der Halbleiter-Dies 200, 202A, 202B, 202C, 202D, 202E, 202F, 202G und 202H und ist mit einer der leitenden Bondingstrukturen 206 elektrisch verbunden. Die leitenden Merkmale 282 werden als Substratdurchkontaktierungen (TSVS) verwendet. Es können elektrische Signale zwischen diesen vertikal gestapelten Halbleiter-Dies durch die leitenden Merkmale 282 gesendet werden.
  • Wie gezeigt in 1A wird der Halbleiterchip 10 und die Chipstapel 20 und 30 durch leitende Bondingstrukturen 106 gemäß einigen Ausführungsformen auf das Substrat 180 gebondet. Bei einigen Ausführungsformen umfassen die leitenden Bondingstrukturen 106 Lötkontakthügel, Metallsäulenkontakthügel, andere geeignete Strukturen oder eine Kombination davon. Bei einigen Ausführungsformen umfasst jede der leitenden Bondingstrukturen 106 einen Metallsäulenkontakthügel 102, ein Lotelement 104 und einen Metallsäulenkontakthügel 184 wie gezeigt in 1A. Beispielsweise werden die Metallsäulenkontakthügel 102 und 184 im Wesentlichen aus Kupfer hergestellt.
  • Bei einigen Ausführungsformen sind eine Anzahl von Metallsäulenkontakthügeln 102 über den unteren Flächen des Halbleiterchips 10 und den Chipstapeln 20 und 30 gebildet. Bei einigen Ausführungsformen wird eine Anzahl von Metallsäulenkontakthügeln 184 vor dem Bonden mit dem Halbleiterchip 10 und den Chipstapeln 20 und 30 über dem Substrat 180 gebildet.
  • Bei einigen Ausführungsformen wird Lotmaterial wie Lötpaste auf einem oder beiden von den Metallsäulenkontakthügeln 102 und 184 vor dem Bondprozess aufgebracht. Anschließend werden die Metallsäulenkontakthügel 102 und 184 durch das Lotmaterial aneinander gebondet. Das Lotmaterial bildet die Lotelemente 104 zwischen den Metallsäulenkontakthügeln 102 und 184. Als Resultat werden die leitenden Bondingstrukturen 106 wie gezeigt in 1A gebildet. Bei einigen Ausführungsformen ist das Lotmaterial ein Legierungsmaterial, das Zinn (Sn) umfasst. Das Lotmaterial umfasst auch ein anderes Element. Das Element kann Blei, Silber, Kupfer, Nickel, Bismut, ein anderes geeignetes Element oder eine Kombination davon umfassen. Bei einigen Ausführungsformen umfasst das Lotmaterial kein Blei.
  • Bei einigen Ausführungsformen umfasst das Substrat 180 ein Halbleitermaterial, ein Keramikmaterial, ein Isoliermaterial, ein Polymermaterial, ein anderes geeignetes Material oder eine Kombination davon. Bei einigen Ausführungsformen ist das Substrat 180 ein Halbleitersubstrat. Das Halbleitersubstrat kann ein Halbleiterwafer wie ein Siliziumwafer sein.
  • Wie gezeigt in 1A sind gemäß einigen Ausführungsformen eine Anzahl von leitenden Merkmalen 182 in dem Substrat 180 gebildet. Bei einigen Ausführungsformen werden die leitenden Merkmale 182 vor dem Bilden der Metallsäulenkontakthügel 184 gebildet. Bei einigen Ausführungsformen ist jedes der leitenden Merkmale 182 mit einem der Metallsäulenkontakthügel 184 elektrisch verbunden. Verbindungsstrukturen (nicht gezeigt), die beispielsweise Umverdrahtungsschichten umfassen, können verwendet werden, um elektrische Verbindungen zwischen den leitenden Merkmalen 182 und den Metallsäulenkontakthügeln 184 zu bilden. Bei einigen Ausführungsformen werden Isolierelemente (nicht gezeigt) zwischen den leitenden Merkmalen 182 und dem Substrat 180 gebildet, um ein Kurzschließen zwischen unterschiedlichen leitenden Merkmalen 182 zu verhindern.
  • Bei einigen Ausführungsformen werden die leitenden Merkmale 182 aus Kupfer, Aluminium, Titan, Wolfram, Cobalt, Gold, Platin, einem anderen geeigneten Material oder einer Kombination davon hergestellt. Bei einigen Ausführungsformen werden die Isolierkörper aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, einem anderen geeigneten Material oder einer Kombination davon hergestellt. Bei einigen Ausführungsformen werden ein oder mehrere Fotolithografie- und Ätzprozesse verwendet, um eine Anzahl von Öffnungen zu bilden, welche die Positionen der leitenden Merkmale 182 definieren. Anschließend werden eine Isolierschicht und eine leitende Schicht sequenziell über dem Substrat 180 abgeschieden, um die Öffnungen zu füllen. Ein Planarisierungsprozess wird dann ausgeführt, um die Abschnitte der Isolierschicht und der leitenden Schicht außerhalb der Öffnungen zu entfernen. Als Resultat bilden die verbleibenden Abschnitte der Isolierschicht und der leitenden Schicht in den Öffnungen entsprechend die Isolierelemente und die leitenden Merkmale 182.
  • Wie gezeigt in 1B wird eine Unterfüllungsschicht 108 gebildet, um die leitenden Bondingstrukturen 106, gemäß einigen Ausführungsformen zu umgeben und sie zu schützen. Bei einigen Ausführungsformen ist die Unterfüllungsschicht 108 in direktem Kontakt mit den leitenden Bondingstrukturen 106. Bei einigen Ausführungsformen wird ein flüssiges Unterfüllungsmaterial durch Kapillarwirkung verteilt und ausgehärtet, um die Unterfüllungsschicht 108 zu bilden. Bei einigen Ausführungsformen umfasst die Unterfüllungsschicht 108 ein Epoxidharz mit darin dispergierten Füllern. Die Füller können Fasern, Partikel, andere geeignete Elemente oder eine Kombination davon umfassen.
  • Wie gezeigt in 1C wird eine Paketschicht 110 über dem Substrat 180 gebildet, um den Halbleiterchip 10 und die Chipstapel 20 und 30 gemäß einigen Ausführungsformen zu kapseln. Bei einigen Ausführungsformen füllt die Paketschicht 110 Lücken zwischen dem Halbleiterchip 10 und dem Chipstapel 20 oder 30. Bei einigen Ausführungsformen ist die Paketschicht 110 in direktem Kontakt mit der Unterfüllungsschicht 108. Bei einigen Ausführungsformen ist die Paketschicht 110 nicht in direktem Kontakt mit den leitenden Bondingstrukturen 106. Bei einigen Ausführungsformen ist die Paketschicht 110 in direktem Kontakt mit den Formstoffschichten 210 der Chipstapel 20 und 30.
  • Bei einigen Ausführungsformen umfasst die Paketschicht 110 ein Polymermaterial. Bei einigen Ausführungsformen ist die Paketschicht 110 eine Formstoffschicht. Die Formstoffschicht kann ein Epoxidharz mit darin dispergierten Füllern umfassen. Die Füller können isolierende Fasern, isolierende Partikel, andere geeignete Elemente oder eine Kombination davon umfassen. Bei einigen Ausführungsformen ist die Größe und/oder Dichte der Füller, die in der Paketschicht 110 dispergiert sind, größer als von denen, die in der Unterfüllungsschicht 108 dispergiert sind.
  • Bei einigen Ausführungsformen wird ein flüssiges Formstoffmaterial aufgebracht und dann ein thermischer Arbeitsvorgang angewandt, um das flüssige Formstoffmaterial auszuhärten. Als Resultat wird das flüssige Formstoffmaterial gehärtet und in die Paketschicht 110 transformiert. Bei einigen Ausführungsformen wird der thermische Arbeitsvorgang bei einer Temperatur in einem Bereich von ungefähr 200 Grad C bis zu ungefähr 230 Grad C ausgeführt. Die Betriebszeit des thermischen Arbeitsvorgangs kann in einem Bereich von ungefähr 1 Stunde bis zu ungefähr 3 Stunden liegen.
  • Wie gezeigt in 1D wird die Paketschicht 110 planarisiert, sodass die obere Fläche des Halbleiterchips 10 gemäß einigen Ausführungsformen freigelegt wird. Bei einigen Ausführungsformen sind die oberen Flächen des Halbleiterchips 10 und die Paketschicht 110 im Wesentlichen zueinander koplanar. Bei einigen Ausführungsformen wird die Paketschicht 110 unter Verwendung eines Schleifprozesses, eines chemisch-mechanischen Polieren- (CMP) -Prozesses, eines anderen anwendbaren Prozesses oder einer Kombination davon planarisiert. Bei einigen Ausführungsformen bleibt die obere Fläche des Chipstapels 20 oder 30 durch die Paketschicht 110 abgedeckt. Bei einigen Ausführungsformen werden die Chipstapel 20 und 30 während des Planarisierungsprozesses durch die Paketschicht 110 geschützt. Die Chipstapel 20 und 30 werden während des Planarisierungsprozesses nicht geschliffen. Daher wird verhindert, dass die Chipstapel 20 und 30 während des Planarisierungsprozesses beschädigt werden. Die Qualität und Zuverlässigkeit der Chipstapel 20 und 30 wird erheblich verbessert.
  • Bei einigen Ausführungsformen deckt die Paketschicht 110 die Oberseite und die Seitenwände der Chipstapel 20 und 30 wie gezeigt in 1D ab. Bei einigen Ausführungsformen wird die obere Fläche des Halbleiterchips 10 von der Paketschicht 110 nicht abgedeckt. Bei einigen Ausführungsformen ist die obere Fläche der Paketschicht 110 im Wesentlichen mit der oberen Fläche des Halbleiterchips 10 koplanar, was anschließende Prozesse erleichtern kann.
  • Wie gezeigt in 1E wird das Substrat 180 ausgedünnt, um gemäß einigen Ausführungsformen die leitenden Merkmale 182 freizulegen. Bei einigen Ausführungsformen durchdringt jedes der leitenden Merkmale 182 das Substrat 180. Bei einigen Ausführungsformen ist jedes der leitenden Merkmale 182 mit einer der leitenden Bondingstrukturen 106 elektrisch verbunden. Bei einigen Ausführungsformen ist die Struktur, die in 1D gezeigt ist, auf den Kopf gestellt. Anschließend wird das Substrat 180 unter Verwendung eines Planarisierungsprozesses ausgedünnt, um die leitenden Merkmale 182 freizulegen. Der Planarisierungsprozess kann einen CMP-Prozess, einen Schleifprozess, einen Ätzprozess, einen anderen anwendbaren Prozess oder eine Kombination davon umfassen.
  • Anschließend werden leitfähige Elemente wie gezeigt in 1E gemäß einigen Ausführungsformen über dem Substrat 180 gebildet. Bei einigen Ausführungsformen umfassen die leitfähigen Elemente Metallsäulen 114 und Lotelemente 116 wie gezeigt in 1E. Es können jedoch viele Variationen und/oder Modifikationen an Ausführungsformen der Offenbarung ausgeführt werden. Bei einigen weiteren Ausführungsformen weisen die leitfähigen Elemente unterschiedliche Strukturen auf. Beispielsweise umfassen die leitfähigen Elemente keine Metallsäulen. Die leitfähigen Elemente können nur Lötkontakthügel umfassen. Bei einigen Ausführungsformen wird eine Pufferschicht 112 gebildet, um die leitfähigen Elemente zu schützen. Bei einigen Ausführungsformen ist jede der Metallsäulen 114 mit einem der leitenden Merkmale 182 elektrisch verbunden. Bei einigen Ausführungsformen erstreckt sich die Pufferschicht 112 entlang von Abschnitten der Seitenwände der Metallsäulen 114 wie gezeigt in 1E. Bei einigen Ausführungsformen wird die Pufferschicht 112 aus Siliziumnitrid, Siliziumoxinitrid, Siliziumoxid, Polyimid, Epoxidharz, Polybenzoxazol (PBO), einem anderen geeigneten Material oder einer Kombination davon hergestellt.
  • Wie gezeigt in 1F wird die Struktur, die in 1E gezeigt ist, gemäß einigen Ausführungsformen auf ein Substrat 118 gebondet. Bei einigen Ausführungsformen ist das Substrat 118 eine Leiterplatte wie eine gedruckte Leiterplatte. Bei einigen anderen Ausführungsformen ist das Substrat 118 ein Keramiksubstrat. Bei einigen Ausführungsformen werden die leitfähigen Elemente 120 und 124 wie gezeigt in 1F auf gegenüberliegenden Flächen des Substrats 118 gebildet. Bei einigen Ausführungsformen sind die leitfähigen Elemente 120 und 124 Lötkontakthügel wie Controlled Collapse Chip Connection- (C4) -Kontakthügel und/oder Kugelgitteranordnungs- (BGA) -Kontakthügel. Bei einigen Ausführungsformen werden die leitfähigen Elemente 120 und die Lotelemente 116 wieder zum Fließen gebracht und wie gezeigt in 1F aneinander gebondet.
  • Bei einigen Ausführungsformen ist jedes der leitfähigen Elemente 120 mit einem der leitfähigen Elemente 124 durch leitende Merkmale (nicht gezeigt) elektrisch verbunden, die in dem Substrat 118 gebildet sind. Die leitenden Merkmale können leitende Leitungen und leitende Durchkontaktierungen umfassen. Bei einigen Ausführungsformen wird dann eine Unterfüllungsschicht 122 zwischen dem Substrat 118 und dem Substrat 180 gebildet, um die leitenden Bondingstrukturen dazwischen zu schützen.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 2 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen wird die Unterfüllungsschicht 108 nicht gebildet. Bei einigen Ausführungsformen füllt die Paketschicht 110 den Raum zwischen dem Substrat 180 und den Halbleiterchips, die den Halbleiterchip 10 und die Chipstapel 20 und 30 umfassen. Die Paketschicht 110 umgibt die leitenden Bondingstrukturen 106. Bei einigen Ausführungsformen ist die Paketschicht 110 in direktem Kontakt mit den leitenden Bondingstrukturen 106, da die Unterfüllungsschicht 108 nicht gebildet wird.
  • Bei einigen Ausführungsformen wird das Substrat 180 als ein Interposer verwendet. Bei einigen Ausführungsformen umfasst der Interposer keine aktiven Bauelemente darin. Bei einigen anderen Ausführungsformen umfasst der Interposer ein oder mehrere darin gebildete aktive Bauelemente. Bei einigen Ausführungsformen ist das Substrat 180 ein Siliziuminterposer. Das Substrat 180 kann verwendet werden, um die Strukturfestigkeit und Zuverlässigkeit des Chippakets zu verbessern. Ausführungsformen der Offenbarung sind jedoch nicht darauf begrenzt. Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung ausgeführt werden. Bei einigen Ausführungsformen wird das Substrat 180 nicht gebildet.
  • Die 3A bis 3E sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden eines Chippakets gemäß einigen Ausführungsformen. Wie gezeigt in 3A sind gemäß einigen Ausführungsformen der Halbleiterchip 10 und die Chipstapel 20 und 30 auf einem Trägersubstrat 300 befestigt. Eine Haftschicht (nicht gezeigt) kann verwendet werden, um den Halbleiterchip 10 und die Chipstapel 20 und 30 auf dem Trägersubstrat 300 zu befestigen. Bei einigen Ausführungsformen umfasst das Trägersubstrat 300 ein Glassubstrat, ein Keramiksubstrat, ein Halbleitersubstrat, ein Polymersubstrat, ein anderes geeignetes Substrat oder eine Kombination davon. Bei einigen Ausführungsformen ist das Trägersubstrat 300 ein temporäres Substrat, um den Halbleiterchip 10 und die Chipstapel 20 und 30 während anschließender Prozesse zu unterstützen. Anschließend kann das Trägersubstrat 300 entfernt werden.
  • Wie gezeigt in 3B wird eine Paketschicht 310 über dem Trägersubstrat 300 gebildet, um den Halbleiterchip 10 und die Chipstapel 20 und 30 gemäß einigen Ausführungsformen zu kapseln. Bei einigen Ausführungsformen füllt die Paketschicht 310 Lücken zwischen dem Halbleiterchip 10 und dem Chipstapel 20 oder 30. Bei einigen Ausführungsformen ist die Paketschicht 310 in direktem Kontakt mit den Formstoffschichten 210 der Chipstapel 20 und 30.
  • Bei einigen Ausführungsformen umfasst die Paketschicht 310 ein Polymermaterial. Bei einigen Ausführungsformen ist die Paketschicht 310 eine Formstoffschicht. Die Formstoffschicht kann ein Epoxidharz mit darin dispergierten Füllern umfassen. Die Füller können isolierende Fasern, isolierende Partikel, andere geeignete Elemente oder eine Kombination davon umfassen.
  • Bei einigen Ausführungsformen wird ein flüssiges Formstoffmaterial aufgebracht und dann ein thermischer Arbeitsvorgang angewandt, um das flüssige Formstoffmaterial auszuhärten. Als Resultat wird das flüssige Formstoffmaterial gehärtet und in die Paketschicht 310 transformiert. Bei einigen Ausführungsformen wird der thermische Arbeitsvorgang bei einer Temperatur in einem Bereich von ungefähr 200 Grad C bis zu ungefähr 230 Grad C ausgeführt. Die Betriebszeit des thermischen Arbeitsvorgangs kann in einem Bereich von ungefähr 1 Stunde bis zu ungefähr 3 Stunden liegen.
  • Wie gezeigt in 3C wird die Paketschicht 310 planarisiert, sodass die obere Fläche des Halbleiterchips 10 gemäß einigen Ausführungsformen freigelegt wird. Bei einigen Ausführungsformen wird die Paketschicht 310 unter Verwendung eines Schleifprozesses, eines chemisch-mechanischen Polieren- (CMP) -Prozesses, eines anderen anwendbaren Prozesses oder einer Kombination davon planarisiert. Bei einigen Ausführungsformen bleibt die obere Fläche des Chipstapels 20 oder 30 durch die Paketschicht 310 abgedeckt. Bei einigen Ausführungsformen werden die Chipstapel 20 und 30 während des Planarisierungsprozesses durch die Paketschicht 310 geschützt. Die Chipstapel 20 und 30 werden während des Planarisierungsprozesses nicht geschliffen. Daher wird verhindert, dass die Chipstapel 20 und 30 während des Planarisierungsprozesses beschädigt werden. Die Qualität und Zuverlässigkeit der Chipstapel 20 und 30 wird erheblich verbessert.
  • Bei einigen Ausführungsformen deckt die Paketschicht 310 die Oberseite und die Seitenwände der Chipstapel 20 und 30 wie gezeigt in 3C ab. Bei einigen Ausführungsformen wird die obere Fläche des Halbleiterchips 10 von der Paketschicht 310 nicht abgedeckt. Bei einigen Ausführungsformen ist die obere Fläche der Paketschicht 310 im Wesentlichen mit der oberen Fläche des Halbleiterchips 10 koplanar, was anschließende Prozesse erleichtern kann.
  • Wie gezeigt in 3D wird das Trägersubstrat 300 entfernt, sodass die unteren Flächen des Halbleiterchips 10, die Chipstapel 20 und 30 und die Paketschicht 310 gemäß einigen Ausführungsformen freigelegt werden. Bei einigen Ausführungsformen sind die unteren Flächen des Halbleiterchips 10, die Chipstapel 20 und 30 und die Paketschicht 310 im Wesentlichen zueinander koplanar.
  • Anschließend werden leitfähige Elemente wie gezeigt in 3D über den unteren Flächen des Halbleiterchips 10 und den Chipstapeln 20 und 30 gemäß einigen Ausführungsformen gebildet. Bei einigen Ausführungsformen umfassen die leitfähigen Elemente Metallsäulen 314 und Lotelemente 316 wie gezeigt in 1E. Bei einigen anderen Ausführungsformen umfassen die leitfähigen Elemente andere Konfigurationen. Bei einigen Ausführungsformen wird eine Pufferschicht (nicht gezeigt) gebildet, um die leitfähigen Elemente zu schützen.
  • Wie gezeigt in 3E wird die Struktur, die in 3D gezeigt ist, gemäß einigen Ausführungsformen auf ein Substrat 318 gebondet. Bei einigen Ausführungsformen ist das Substrat 318 eine Leiterplatte wie eine gedruckte Leiterplatte. Bei einigen anderen Ausführungsformen ist das Substrat 318 ein Keramiksubstrat. Bei einigen Ausführungsformen werden wie gezeigt in 3E leitfähige Elemente 320 und 324 auf gegenüberliegenden Flächen des Substrats 318 gebildet. Bei einigen Ausführungsformen sind die leitfähigen Elemente 320 und 324 Lötkontakthügel wie Controlled Collapse Chip Connection- (C4) -Kontakthügel und/oder Kugelgitteranordnungs- (BGA) -Kontakthügel. Bei einigen Ausführungsformen werden die leitfähigen Elemente 320 und die Lotelemente 316 wie gezeigt in 3E wieder zum Fließen gebracht und aneinander gebondet.
  • Bei einigen Ausführungsformen ist jedes der leitfähigen Elemente 320 mit einem der leitfähigen Elemente 324 durch leitende Merkmale (nicht gezeigt) elektrisch verbunden, die in dem Substrat 318 gebildet sind. Die leitenden Merkmale können leitende Leitungen und leitende Durchkontaktierungen umfassen. Bei einigen Ausführungsformen wird dann eine Unterfüllungsschicht 322 zwischen dem Substrat 318 und den Chips gebildet, die den Halbleiterchip 10 und die Chipstapel 20 und 30 umfassen, um die leitenden Bondingstrukturen dazwischen zu schützen. Bei einigen Ausführungsformen ist die Paketschicht 310 nicht in direktem Kontakt mit den leitenden Bondingstrukturen dazwischen.
  • Bei einigen Ausführungsformen wird aufgrund des Schutzes der Paketschicht 310 verhindert, dass die Chipstapel 20 und 30 während der Fertigungsprozesse beschädigt werden. Beispielsweise wird die Spannung, die von der Planarisierung der Paketschicht 310 und dem Bondprozess an dem Substrat 318 erzeugt wird, gepuffert. Die Qualität des Chippaketes wird verbessert.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 4 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen umgibt die Unterfüllungsschicht 108 nicht nur die leitenden Bondingstrukturen 106, sondern sie erstreckt sich weiter auf Seitenwände des Halbleiterchips 10. Abschnitte der Seitenwände des Halbleiterchips 10 sind durch die Unterfüllungsschicht 108 abgedeckt. Bei einigen Ausführungsformen erstreckt sich die Unterfüllungsschicht 108 auf den Chipstapeln 20 und 30. Abschnitte der Seitenwände der Chipstapel 20 und 30 sind durch die Unterfüllungsschicht 108 abgedeckt.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung ausgeführt werden. 5 ist eine Schnittdarstellung eines Chippakets gemäß einigen Ausführungsformen. Die Struktur, die in 5 gezeigt ist, ist der in 1F gezeigten ähnlich. Bei einigen Ausführungsformen ist der Halbleiterchip 10 zwischen dem Chipstapel 20 und einem Halbleiterchip 40 positioniert. Bei einigen Ausführungsformen ist der Halbleiterchip 10 höher als der Chipstapel 20 oder der Halbleiterchip 40. Bei einigen Ausführungsformen unterscheiden sich die Höhen des Halbleiterchips 40 und des Chipstapels 20 voneinander. Bei einigen Ausführungsformen ist der Halbleiterchip 40 höher als der Chipstapel 20.
  • Bei einigen Ausführungsformen umfasst der Halbleiterchip 40 ein Halbleitersubstrat 400 und eine Verbindungsstruktur (nicht gezeigt), die auf dem Halbleitersubstrat 400 gebildet ist. Beispielsweise ist die Verbindungsstruktur auf einer unteren Fläche des Halbleitersubstrats 400 gebildet. Die Verbindungsstruktur umfasst mehrere Zwischenschichtdielektrikumschichten und mehrere leitende in den Zwischenschichtdielektrikumschichten gebildete Merkmale. Diese leitenden Merkmale umfassen leitende Leitungen, leitende Durchkontaktierungen und leitende Kontakte. Einige Abschnitte der leitenden Merkmale können als leitende Kontaktstellen verwendet werden.
  • Bei einigen Ausführungsformen sind ähnlich dem Halbleitersubstrat 100 verschiedene Vorrichtungselemente in dem Halbleitersubstrat 400 gebildet. Beispiele der verschiedenen Vorrichtungselemente umfassen Transistoren (z. B. Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleiter- (CMOS) -Transistoren, Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanalfeldeffekttransistoren (PFETs/NFETs) usw.), Dioden oder andere geeignete Elemente.
  • Die Vorrichtungselemente werden durch die Verbindungsstruktur miteinander verbunden, um integrierte Schaltungen zu bilden. Die integrierten Schaltungen umfassen Logikbaugruppen, Speichervorrichtungen (z. B. Static Random Access Memories, SRAM), Funkfrequenz- (RF) -Vorrichtungen, Eingabe-/Ausgabe- (I/O) - Vorrichtungen, System-on-Chip- (SoC) -Vorrichtungen, andere anwendbare Arten von Vorrichtungen oder eine Kombination davon. Bei einigen Ausführungsformen ist der Halbleiterchip 40 ein System-on-Chip- (SoC) -Chip, der mehrere Funktionen umfasst. Bei einigen Ausführungsformen unterscheiden sich ein oder mehrere von den Funktionen der Halbleiterchips 10 und 40 voneinander.
  • Ausführungsformen der Offenbarung bilden ein Chippaket, das einen ersten Halbleiterchip und einen zweiten Halbleiterchip umfasst, der ein Chipstapel sein kann. Die Höhen des ersten Halbleiterchips und des zweiten Halbleiterchips unterscheiden sich. Eine Paketschicht, wie eine Formstoffschicht, wird gebildet, um den ersten Halbleiterchip und den zweiten Halbleiterchip zu kapseln. Die Paketschicht wird ausgedünnt, um den ersten Halbleiterchip freizulegen. Während des Ausdünnprozesses wird der zweite Halbleiterchip durch die Paketschicht geschützt, ohne direkt geschliffen zu werden. Der zweite Halbleiterchip (oder Chipstapel) wird daran gehindert, aufgrund des Schutzes der Paketschicht während des Ausdünnprozesses negativ beeinflusst zu werden. Die Leistung und Zuverlässigkeit des Chippakets werden erheblich verbessert.

Claims (19)

  1. Chippaket, umfassend: einen Chipstapel (20, 30), der mehrere Halbleiter-Dies (200, 202A-G) umfasst; einen Halbleiterchip (10), wobei der Halbleiterchip (10) höher ist als der Chipstapel (20, 30); und eine Paketschicht (110, 310), die eine Oberseite und Seitenwände des Chipstapels und Seitenwände des Halbleiterchips (10) abdeckt, wobei eine obere Fläche des Halbleiterchips (10) nicht durch die Paketschicht (110,310) abgedeckt ist.
  2. Chippaket nach Anspruch 1, weiter umfassend ein Substrat (180), wobei der Chipstapel (20, 30) und der Halbleiterchip (10) durch leitende Bondingstrukturen an das Substrat (180) gebondet sind.
  3. Chippaket nach Anspruch 2, wobei das Substrat (180) ein Halbleitersubstrat ist.
  4. Chippaket nach Anspruch 3, weiter umfassend ein leitendes Merkmal, welches das Substrat (180) durchdringt und mit einer der leitenden Bondingstrukturen elektrisch verbunden ist.
  5. Chippaket nach einem der Ansprüche 2 bis 4, wobei die Paketschicht (110, 310) die leitenden Bondingstrukturen umgibt und in direktem Kontakt damit ist.
  6. Chippaket nach einem der Ansprüche 2 bis 5, weiter umfassend eine Unterfüllungsschicht, welche die leitenden Bondingstrukturen umgibt und in direktem Kontakt damit ist, wobei sich die Unterfüllungsschicht zwischen dem Substrat (180) und der Paketschicht (110, 310) befindet.
  7. Chippaket nach Anspruch 6, wobei die Unterfüllungsschicht in direktem Kontakt mit der Paketschicht (110, 310) ist.
  8. Chippaket nach einem der vorstehenden Ansprüche, wobei der Chipstapel (200, 202A-G) mehrere Speicher-Dies umfasst.
  9. Chippaket nach einem der vorstehenden Ansprüche, wobei eine obere Fläche der Paketschicht (110, 310) im Wesentlichen mit einer oberen Fläche des Halbleiterchips (10) koplanar ist.
  10. Chippaket nach einem der vorstehenden Ansprüche, wobei der Chipstapel (200, 202A-G) eine Formstoffschicht umfasst, welche die Halbleiter-Dies umgibt.
  11. Chippaket, umfassend: einen ersten Halbleiterchip (20, 30), der ein Chipstapel ist, der mehrere gestapelte Halbleiter-Dies (200, 202A-G) umfasst; einen zweiten Halbleiterchip (10); und eine Formstoffschicht (110, 310), die den ersten Halbleiterchip (20, 30) und den zweiten Halbleiterchip (10) umgibt, wobei die Formstoffschicht (110, 310) eine obere Fläche des ersten Halbleiterchips (20, 30) abdeckt und eine obere Fläche der Formstoffschicht (110, 310) im Wesentlichen mit einer oberen Fläche des zweiten Halbleiterchips (10) koplanar ist.
  12. Chippaket nach Anspruch 11, wobei der zweite Halbleiterchip (10) höher ist als der erste Halbleiterchip (20, 30).
  13. Chippaket nach Anspruch 11 oder 12, weiter umfassend ein Substrat (180), wobei der erste Halbleiterchip (20, 30) und der zweite Halbleiterchip (10) durch leitende Bondingstrukturen an das Substrat (180) gebondet sind.
  14. Chippaket nach Anspruch 13, weiter umfassend ein leitendes Merkmal, welches das Substrat (180) durchdringt und mit einer der leitenden Bondingstrukturen elektrisch verbunden ist.
  15. Chippaket nach Anspruch 13 oder 14, wobei die Formstoffschicht (110, 310) die leitenden Bondingstrukturen umgibt und in direktem Kontakt damit ist.
  16. Verfahren zum Bilden eines Chippakets, umfassend: Bonden eines ersten Halbleiterchips (20, 30) und eines zweiten Halbleiterchips (10) über einem Substrat (180), wobei der erste Halbleiterchip (20, 30) ein Chipstapel ist, der mehrere gestapelte Halbleiter-Dies (200, 202A-G) umfasst; Bilden einer Paketschicht (110, 310) über dem Substrat (180), um den ersten Halbleiterchip (20,30) und den zweiten Halbleiterchip (10) zu kapseln; und Planarisieren der Paketschicht (110, 310), sodass eine obere Fläche des zweiten Halbleiterchips (10) freigelegt wird und eine obere Fläche des ersten Halbleiterchips (20, 30) durch die Paketschicht (110, 310) abgedeckt wird.
  17. Verfahren zum Bilden eines Chippakets nach Anspruch 16, wobei der erste Halbleiterchip (20, 30) während des Planarisierungsprozesses nicht geschliffen wird.
  18. Verfahren zum Bilden eines Chippakets nach Anspruch 16 oder 17, wobei der erste Halbleiterchip (20, 30) und der zweite Halbleiterchip (10) durch mehrere leitende Bondingstrukturen auf das Substrat (180) gebondet werden.
  19. Verfahren zum Bilden eines Chippakets nach Anspruch 18, weiter umfassend das Bilden einer Unterfüllungsschicht, um die leitenden Bondingstrukturen vor dem Bilden der Paketschicht (110, 310) zu umgeben.
DE102016101770.1A 2015-07-02 2016-02-02 Chippaket und Bildungsverfahren für Chippaket Active DE102016101770B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562188169P 2015-07-02 2015-07-02
US62/188,169 2015-07-02
US15/003,150 2016-01-21
US15/003,150 US9806058B2 (en) 2015-07-02 2016-01-21 Chip package having die structures of different heights and method of forming same

Publications (2)

Publication Number Publication Date
DE102016101770A1 DE102016101770A1 (de) 2017-01-05
DE102016101770B4 true DE102016101770B4 (de) 2023-03-16

Family

ID=57582470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101770.1A Active DE102016101770B4 (de) 2015-07-02 2016-02-02 Chippaket und Bildungsverfahren für Chippaket

Country Status (5)

Country Link
US (2) US9806058B2 (de)
KR (1) KR101978020B1 (de)
CN (1) CN106328608B (de)
DE (1) DE102016101770B4 (de)
TW (1) TWI590410B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
CN108288616B (zh) 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10276551B2 (en) 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
CN109671680A (zh) * 2017-10-16 2019-04-23 台湾积体电路制造股份有限公司 具有不同高度的管芯结构的芯片封装件及其形成方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10504841B2 (en) 2018-01-21 2019-12-10 Shun-Ping Huang Semiconductor package and method of forming the same
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US20200357766A1 (en) * 2019-05-09 2020-11-12 Nanya Technology Corporation Semiconductor packages with adhesion enhancement layers
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11282759B2 (en) * 2019-09-09 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure having warpage control and method of forming the same
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
KR20210066387A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN114330201A (zh) * 2020-09-29 2022-04-12 中科寒武纪科技股份有限公司 封装结构、装置、板卡及布局集成电路的方法
KR20220128773A (ko) * 2021-03-15 2022-09-22 삼성전자주식회사 몰드층을 포함하는 반도체 패키지 및 이의 제조 방법
US20220310690A1 (en) * 2021-03-25 2022-09-29 Raytheon Company Mosaic focal plane array
US11715731B2 (en) * 2021-08-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075937A1 (en) 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Methods for Molding Die on Wafer Interposers
US20140252645A1 (en) 2013-03-06 2014-09-11 Qualcomm Incorporated Thermal design and electrical routing for multiple stacked packages using through via insert (tvi)
US20140346681A1 (en) 2006-10-02 2014-11-27 Renesas Electronics Corporation Electronic device
US20150084178A1 (en) 2013-09-25 2015-03-26 Oh Han Kim Integrated circuit packaging system with heat spreader and method of manufacture thereof
US20150162307A1 (en) 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6549821B1 (en) * 1999-02-26 2003-04-15 Micron Technology, Inc. Stereolithographic method and apparatus for packaging electronic components and resulting structures
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US20040245674A1 (en) * 2003-04-11 2004-12-09 Yew Chee Kiang Method for packaging small size memory cards
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2007173431A (ja) * 2005-12-21 2007-07-05 Epson Toyocom Corp 圧電デバイス
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
CN105140136B (zh) * 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
KR20110105159A (ko) * 2010-03-18 2011-09-26 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 형성방법
JPWO2012049898A1 (ja) * 2010-10-15 2014-02-24 日本電気株式会社 部品内蔵モジュール及びこれを備える電子機器並びに部品内蔵モジュールの製造方法
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
KR101800440B1 (ko) * 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
US20130075881A1 (en) * 2011-09-23 2013-03-28 Wan-Yu HUANG Memory card package with a small substrate
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20130042936A (ko) * 2011-10-19 2013-04-29 에스케이하이닉스 주식회사 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
US8963339B2 (en) * 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
JP6149487B2 (ja) * 2012-11-09 2017-06-21 日亜化学工業株式会社 発光装置の製造方法および発光装置
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
US8803306B1 (en) * 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9129944B2 (en) * 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8866290B2 (en) * 2013-03-15 2014-10-21 Intel Corporation Molded heat spreaders
KR20160006702A (ko) * 2013-05-07 2016-01-19 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 반도체 장치의 제조 방법
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9425178B2 (en) * 2014-07-08 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. RDL-first packaging process
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
KR20160025945A (ko) * 2014-08-28 2016-03-09 삼성전자주식회사 전자부품이 내장된 반도체 패키지
US9735130B2 (en) * 2014-08-29 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
KR102324628B1 (ko) * 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140346681A1 (en) 2006-10-02 2014-11-27 Renesas Electronics Corporation Electronic device
US20130075937A1 (en) 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Methods for Molding Die on Wafer Interposers
US20140252645A1 (en) 2013-03-06 2014-09-11 Qualcomm Incorporated Thermal design and electrical routing for multiple stacked packages using through via insert (tvi)
US20150084178A1 (en) 2013-09-25 2015-03-26 Oh Han Kim Integrated circuit packaging system with heat spreader and method of manufacture thereof
US20150162307A1 (en) 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same

Also Published As

Publication number Publication date
US20180040586A1 (en) 2018-02-08
US9806058B2 (en) 2017-10-31
TW201703221A (zh) 2017-01-16
CN106328608B (zh) 2019-08-30
US10319699B2 (en) 2019-06-11
DE102016101770A1 (de) 2017-01-05
US20170005072A1 (en) 2017-01-05
TWI590410B (zh) 2017-07-01
KR20170004839A (ko) 2017-01-11
CN106328608A (zh) 2017-01-11
KR101978020B1 (ko) 2019-05-13

Similar Documents

Publication Publication Date Title
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
US9818720B2 (en) Structure and formation method for chip package
DE102013104970B4 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102015106733A1 (de) Struktur und herangehensweise zum verhindern von dünnwaferriss
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE112011105992T5 (de) 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102020123485A1 (de) VERBUND-IC-CHIPS EINSCHLIEßLICH EINES EINGEBETTETEN CHIPLETS INNERHALBMETALLISIERUNGSSCHICHTEN EINES HOST-IC-CHIPS
DE102021133785A1 (de) Halbleiter-packagestruktur
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102017122831A1 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021103541A1 (de) Ic-package und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017122096A1 (de) Gehäusetrukturen und Ausbildungsverfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final