DE102019126582A1 - Ipd-module mit flexiblem verbindungsschema bei der kapselung - Google Patents

Ipd-module mit flexiblem verbindungsschema bei der kapselung Download PDF

Info

Publication number
DE102019126582A1
DE102019126582A1 DE102019126582.7A DE102019126582A DE102019126582A1 DE 102019126582 A1 DE102019126582 A1 DE 102019126582A1 DE 102019126582 A DE102019126582 A DE 102019126582A DE 102019126582 A1 DE102019126582 A1 DE 102019126582A1
Authority
DE
Germany
Prior art keywords
encapsulation
ipd
die
dies
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019126582.7A
Other languages
English (en)
Inventor
Yu-Chia Lai
Cheng-chieh Hsieh
Tin-Hao Kuo
Hao-Yi Tsai
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019126582A1 publication Critical patent/DE102019126582A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Verkapselung enthält eine erste Verkapselung und eine zweite Verkapselung auf der ersten Verkapselung, die an die erste Verkapselung gebondet ist. Die erste Verkapselung weist einen ersten Bauelement-Die und einen ersten Verkapselungsstoff auf, der den ersten Bauelement-Die verkapselt. Die zweite Verkapselung weist einen Independent-Passive-Device-Die (IPD-Die) und einen zweiten Verkapselungsstoff auf, der den IPD-Die verkapselt. Die Verkapselung weist ferner ein Leistungsmodul auf der zweiten Verkapselung auf, das an die zweite Verkapselung gebondet ist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Verkapselung integrierter Schaltungen wird immer komplizierter, da zum Bilden eines Systems mit mehr Funktionen mehr Bauelement-Dies in der gleichen Verkapselung verkapselt werden. In den Verkapselungen werden oft unabhängige passive Bauelemente (IPD - Independent Passive Device) verwendet, bei denen es sich um diskrete Bauelemente handelt. Die IPD sind oft an die Vorderseite von Integrated-Fan-Out-Verkapselungen (InFO-Verkapselungen) gebondet und in der gleichen Höhe ausgebildet wie Leistungsmodule. Dementsprechend belegen die IPD die Fläche, die sonst zum Bilden der Leistungsmodule benutzt werden kann, so dass die Lotkugeln zum Bonden der Leistungsmodule kleiner ausgebildet werden müssen. Dies führt auch dazu, dass sich die Stromdichte in den Lotkugeln nachteilig erhöht.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten nachvollziehen, wenn die nachfolgende ausführliche Beschreibung zusammen mit den beiliegenden Figuren studiert wird. Es sei angemerkt, dass diverse Merkmale der in der Branche üblichen Praxis entsprechend nicht maßstabsgerecht dargestellt sind. Die Maße für die diversen Merkmale können zum Zwecke der Veranschaulichung vielmehr beliebig vergrößert oder verringert sein.
    • Die 1 bis 6 stellen die Querschnittsansichten zu Zwischenstufen beim Bilden von Modulen mit unabhängigen passiven Bauelementen (IPD - Independent Passive Device; IPD-Modulen) gemäß einigen Ausführungsformen dar.
    • Die 7 bis 12 stellen die flexible IPD-Gestaltung gemäß einigen Ausführungsformen dar.
    • Die 13 bis 21 stellen die Querschnittsansichten zu Zwischenstufen beim Kapseln einer IPD enthaltenden Integrated-Fan-Out-Verkapselung (InFO-Verkapselung) gemäß einigen Ausführungsformen dar.
    • 22 stellt eine Draufsicht auf eine InFO-Verkapselung mit einem IPD-Bauelement gemäß einigen Ausführungsformen dar.
    • Die 23 bis 28 stellen die Querschnittsansichten zu Zwischenstufen beim Bilden eines Systems mit einer oder mehreren IPD enthaltenden InFO-Verkapselungen gemäß einigen Ausführungsformen dar.
    • Die 29 und 30 stellen die Querschnittsansichten von IPD enthaltenden InFO-Verkapselungen gemäß einigen Ausführungsformen dar.
    • 31 stellt eine Draufsicht auf einen wiederhergestellten Wafer mit IPD enthaltenden InFO-Verkapselungen gemäß einigen Ausführungsformen dar.
    • 32 stellt eine Draufsicht auf ein beispielhaftes Layout eines wiederhergestellten Wafers gemäß einigen Ausführungsformen dar.
    • 33 stellt eine schematische Querschnittsansicht einiger Komponenten eines Systems mit einer IPD enthaltenden InFO-Verkapselung gemäß einigen Ausführungsformen dar.
    • 34 stellt einen Prozessablauf für das Bilden einer Verkapselung gemäß einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende Offenbarung bietet viele verschiedene Ausführungsformen oder Beispiele für das Umsetzen verschiedener Merkmale der Erfindung. Nachfolgend werden zur Vereinfachung der vorliegenden Offenbarung bestimmte Beispiele für Komponenten und Anordnungen beschrieben. Dabei handelt es sich natürlich lediglich um Beispiele, die keine Einschränkung darstellen sollen. In der nachfolgenden Beschreibung können zum Ausbilden eines ersten Merkmals auf oder an einem zweiten Merkmal beispielsweise Ausführungsformen gehören, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, sowie Ausführungsformen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, so dass sich das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt befinden. Zusätzlich dazu können sich bei der vorliegenden Offenbarung Bezugszahlen und/oder Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Vereinfachung und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Begriffe mit räumlichem Bezug, wie „darunterliegend“, „unter“, „untere/r“, „darüberliegend“, „obere/r“ und dergleichen, können hier ferner zum Vereinfachen der Beschreibung zwecks Beschreibens der Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen verwendet werden, wie in den Figuren dargestellt ist. Die Begriffe mit räumlichem Bezug sollen zusätzlich zu der in den Figuren abgebildeten Ausrichtung andere Ausrichtungen des Bauelements im Gebrauch oder Betrieb mit erfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderer Ausrichtung) ausgerichtet sein, und die hier verwendeten Deskriptoren mit räumlichem Bezug können ebenso dementsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen wird eine Verkapselung, die unabhängige passive Bauelemente (IPD - Independent Passive Device) enthält, und das Verfahren zum Bilden einer solchen bereitgestellt. Die Zwischenstufen beim Bilden der Verkapselung sind gemäß einigen Ausführungsformen dargestellt. Es werden einige Variationen einiger Ausführungsformen erläutert. Hier erläuterte Ausführungsformen sollen als Beispiele dienen, die das Herstellen oder Benutzen des Gegenstandes dieser Offenbarung ermöglichen, und Fachleuten mit üblichem Kenntnisstand werden sich ohne Weiteres mögliche Änderungen erschließen, die trotzdem im beabsichtigten Schutzumfang der verschiedenen Ausführungsformen liegen. In den verschiedenen Ansichten und Ausführungsbeispielen werden zum Bezeichnen ähnlicher Elemente ähnliche Bezugszeichen benutzt. Ausführungsformen von Verfahren können zwar so beschrieben sein, dass sie in einer bestimmten Reihenfolge ausgeführt werden, andere können jedoch in beliebiger sinnvoller Reihenfolge ausgeführt werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird eine IPD-Verkapselung, bei der es sich um eine Integrated-Fan-Out-Verkapselung (InFO-Verkapselung) handelt, durch Verkapseln von IPD darin gebildet. Die IPD-Verkapselung wird dann an eine Bauelementverkapselung gebondet, die Bauelement-Dies enthält, und kann zwischen ein Leistungsmodul und die Bauelementverkapselung gebondet werden.
  • Die 1 bis 6 stellen die Querschnittsansichten zu Zwischenstufen beim Ausbilden von IPD-Modulen gemäß einigen Ausführungsformen dar. In 1 wird ein IPD-Wafer 100 gebildet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 202 dargestellt. Der IPD-Wafer 100 enthält eine Vielzahl von IPD-Dies 20 (5), wobei 6 schematisch die Querschnittsansicht der beispielhaften IPD-Dies 20 gemäß einigen Ausführungsformen darstellt. Wie in 6 gezeigt ist, enthält der IPD-Die 20 ein passives Bauelement 22. Bei dem passiven Bauelement 22 kann es sich um einen Kondensator, einen Widerstand, einen Induktor oder dergleichen handeln. Das passive Bauelement 22 kann auf dem Substrat 21 ausgebildet sein, bei dem es sich gemäß einigen Ausführungsformen um ein Halbleitersubstrat wie ein Siliziumsubstrat handeln kann. Auf dem Substrat 21 wird eine Leiterbahnstruktur 24 ausgebildet. Ein IPD-Die 20 kann einen einzigen Typ passives Bauelement (wie Kondensator, Widerstand, Induktor oder dergleichen) enthalten und muss keine aktiven Bauelemente aufweisen. Das passive Bauelement 22 kann wie bei der Leiterbahnstruktur 24, die mehrere Dielektrikumschichten aufweist, in oder auf dem Substrat 21 ausgebildet werden. Das passive Bauelement 22 ist mit Anschlüssen 26 verbunden, bei denen es sich um Metallsäulen, Metallkontaktflächen oder dergleichen handeln kann. Gemäß einigen Ausführungsformen weist ein IPD-Die 20 nur zwei Anschlüsse 26 auf, die jeweils mit einem Ende des passiven Bauelements 22 verbunden sind. Gemäß einigen Ausführungsformen weist ein IPD-Die 20 mehr als zwei Anschlüsse auf. Es wird eine Schutzschicht 28 zum Abdecken der Anschlüsse 26 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Schutzschicht 28 aus einem Polymer wie Polyimid, Polybenzoxazol (PBO) oder dergleichen gebildet.
  • In 2 wird ein IPD-Wafer 100 über die Schutzschicht 102 zum Schutz der vorderen Oberfläche des Wafers 100 auf ein Rückseitenschleifband (BG - Backside Grinding; BG-Band) 104 geklebt. Als Nächstes wird, wie in 3 gezeigt, zum Dünnen des IPD-Wafers 100 die Rückseite geschliffen, wobei die Schleifvorrichtung 106 schematisch dargestellt ist. In einem nachfolgenden Prozess wird, wie in 4 gezeigt, eine Die-Anbringfolie (DAF, nicht gezeigt, siehe DAF 46 in 16) auf die Rückseite des IPD-Wafers 100 und auf die DAF ein Chipvereinzelungsband 110 geklebt. Das Chipvereinzelungsband 110 und das BG-Band 104 befinden sich auf entgegengesetzten Seiten des IPD-Wafers 100. Der Rahmen 108 wird zum Halten des Chipvereinzelungsbands 110 benutzt. Dann werden das BG-Band 104 und die Schutzschicht 102 entfernt.
  • In 5 wird der IPD-Wafer 100 in eine Vielzahl IPD-Module 120 zersägt (vereinzelt). Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 204 dargestellt. Jedes der Vielzahl IPD-Module 120 kann einen einzelnen oder mehrere IPD-Dies enthalten. Wenn die IPD-Module 120 mehrere unzersägte IPD-Dies 20 enthalten, sind die Schichten in den mehreren IPD-Dies 20 durchgängig so verbunden, dass sie durchgängige Schichten bilden. Die Halbleitersubstrate 21 der mehreren IPD-Dies 20 sind zum Beispiel durchgängig miteinander verbunden und bilden so ein durchgängiges Halbleitersubstrat. Die Leiterbahnstrukturen 24 der mehreren IPD-Dies 20 sind ebenfalls durchgängig so miteinander verbunden, dass sie eine durchgängige Leiterbahnstruktur bilden.
  • 7 stellt einen Abschnitt des IPD-Wafers 100 dar, der eine Vielzahl als Array angeordneter IPD-Dies 20 aufweist. Die IPD-Module 120 mit einer unterschiedlichen Anzahl IPD-Dies 20 können aus dem IPD-Wafer 100 gesägt werden. Das IPD-Modul 120A weist zum Beispiel ein Array von 4×5 IPD-Dies 20 auf. Das IPD-Modul 120B weist ein Array von 2×2 IPD-Dies 20 auf. Das IPD-Modul 120C weist einen einzigen IPD-Die 20 auf. Die Anzahl IPD-Dies im IPD-Modul 120 ist von verschiedenen Faktoren wie der Größe des Bauelement-Dies 80 (28) und dem Sollwert für Kapazität, Widerstand oder Induktivität des IPD-Moduls 120 oder dergleichen abhängig. Wenn zum Beispiel eine höhere Kapazität erforderlich ist, kann das IPD-Modul 120 mehr IPD-Dies 20 (Kondensator-Dies) enthalten, die parallelgeschaltet sein können, damit die gewünschte Kapazität erzielt wird. 8 stellt ein beispielhaftes IPD-Modul 120 gemäß einigen Ausführungsformen dar.
  • Die Ausführungsformen der vorliegenden Offenbarung bieten Flexibilität beim Verbinden von IPD-Dies 20, wenn ein IPD-Modul 120 mehrere IPD-Dies 20 enthält. So stellt 9 ein beispielhaftes Verbindungsschema für das Verbinden von acht IPD-Dies 20 zu vier IPD-Bauelementen dar, die überdies zu weniger IPD-Bauelementen verbunden werden können, oder jedes der vier IPD-Bauelemente kann in der Endkonstruktion separat verwendet werden. Bei dem in 9 gezeigten Beispiel werden die Anschlüsse 26 zweier benachbarter IPD-Dies 20 über Umverdrahtungsleitungen (oder Kontaktflächen) 52 verbunden. Wenn es sich bei den IPD-Dies 20 um Kondensator-Dies handelt, wird dementsprechend über die Verbindung mithilfe der Umverdrahtungsleitungen 52 die Kapazität mindestens verdoppelt.
  • Gemäß einigen Ausführungsformen können die IPD-Dies 20, wie in 8 gezeigt, eine in Draufsicht quadratische Form aufweisen. Gemäß alternativen Ausführungsformen können die IPD-Dies 20, wie in 12 gezeigt, eine längliche Form aufweisen. Gemäß einigen Ausführungsformen liegt die Länge und die Breite von IPD-Dies 20 im Bereich zwischen etwa 50 µm und etwa 2.000 µm.
  • Die 13 bis 21 stellen die Querschnittsansichten zu Zwischenstufen beim Ausbilden einer InFO-Verkapselung mit IPD-Modulen 120 gemäß einigen Ausführungsformen der vorliegenden Offenbarung dar. Die entsprechenden Prozesse sind in dem in 34 gezeigten Prozessablauf 200 auch schematisch wiedergegeben.
  • In 13 wird ein Träger 30 bereitgestellt und eine Ablösefolie 32 auf den Träger 30 aufgebracht. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 206 dargestellt. Der Träger 30 ist aus einem lichtdurchlässigen Material gebildet, und es kann sich um einen gläsernen, einen keramischen, einen organischen Träger oder dergleichen handeln. Die Ablösefolie 32 befindet sich in physischem Kontakt mit der oberen Oberfläche des Trägers 30. Die Ablösefolie 32 kann aus einem Licht in Wärme umwandelnden Beschichtungsmaterial (LTHC-Beschichtungsmaterial - Light-To-Heat Conversion) gebildet sein. Die Ablösefolie 32 kann durch Beschichten auf den Träger 30 aufgebracht werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann sich das LTHC-Beschichtungsmaterial unter Einwirkung der Wärme von Licht/Strahlung (wie von einem Laserstrahl) zersetzen und somit den Träger 30 von der darauf ausgebildeten Struktur ablösen.
  • Gemäß einigen Ausführungsformen wird eine dielektrische Pufferschicht 34 auf dem LTHC-Beschichtungsmaterial 32 ausgebildet. Die dielektrische Pufferschicht 34 kann aus einem Polymer wie PBO, Polyimid, Benzocyclobuten (BCB) oder einem anderen geeigneten Polymer gebildet werden.
  • In 14 werden Rückseiten-Umverdrahtungsschichten (RDL - Redistribution Layer; und Metallkontaktflächen) 36 ausgebildet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 208 dargestellt. Zu dem Ausbildungsprozess kann das Abscheiden einer (nicht gezeigten) Metallkeimschicht, das Ausbilden und Strukturieren einer Plattiermaske (wie eines Fotolacks, nicht gezeigt) auf der Metallkeimschicht und das Aufplattieren eines Metallmaterials wie Kupfer und/oder Aluminium auf die Metallkeimschicht gehören. Zur Metallkeimschicht kann eine Titanschicht und eine Kupferschicht auf der Titanschicht gehören, und sie kann zum Beispiel mithilfe physikalischer Gasphasenabscheidung (PVD) ausgebildet werden. Die Metallkeimschicht und das aufplattierte Metallmaterial können aus dem gleichen oder unterschiedlichem Material gebildet werden. Dann wird die strukturierte Plattiermaske entfernt, woraufhin ein Ätzen der Abschnitte der Metallkeimschicht erfolgt, die zuvor von der strukturierten Plattiermaske bedeckt waren. Bei den übrigen Abschnitten der Metallkeimschicht und des aufplattierten Metallmaterials handelt es sich um RDL 36. Dann wird auf den RDL 36 eine Dielektrikumschicht 38 gebildet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 210 dargestellt. Die Dielektrikumschicht 38 kann aus PBO, Polyimid oder dergleichen gebildet werden. Dann wird zum Ausbilden von Öffnungen 40, über die die Metallkontaktflächen/RDL 36 freigelegt werden, ein Strukturierprozess durchgeführt. Zu dem Strukturierprozess kann ein Belichtungs- und ein Entwicklungsprozess gehören.
  • 15 stellt das Ausbilden von Metallpfosten 42 dar. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 212 dargestellt. In der Beschreibung werden die Metallpfosten 42 auch als Durchkontaktierungen 42 bezeichnet, da sie durch das nachfolgend verteilte Verkapselungsmaterial hindurch verlaufen. Das Ausbilden der Metallpfosten 42 kann dem Ausbilden der RDL 36 ähneln, nur ist das aufplattierte Metallmaterial der Metallpfosten 42 wesentlich höher als bei den RDL 36. Wenn die Metallpfosten 42 ausgebildet werden, werden in den Öffnungen 40 gleichzeitig Durchkontaktierungen 44 ausgebildet (14).
  • 16 stellt das Platzieren/Anbringen von IPD-Modulen 120 dar. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 214 dargestellt. Die IPD-Module 120 werden über DAF 46 an der Dielektrikumschicht 38 angebracht. Es können mehrere IPD-Module 120 auf der Dielektrikumschicht 38 platziert werden. Die IPD-Module 120 können sich gleichen oder sich voneinander unterscheiden, zum Beispiel jeweils eine andere Anzahl IPD-Dies 20 aufweisen. Die passiven Bauelemente 22 in den IPD-Modulen 120 sind schematisch dargestellt. Die IPD-Module 120 können den gleichen Typ passives Bauelement oder verschiedene Bauelementtypen aufweisen. So kann zum Beispiel eines der IPD-Module 120 Kondensator-Dies enthalten, während ein anderes IPD-Modul 120 Widerstand-Dies aufweisen kann.
  • Als Nächstes wird wie in 17 gezeigt ein Verkapselungsstoff 48 zum Verkapseln des IPD-Moduls 120 und der Metallpfosten 42 verteilt und dann ausgehärtet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 216 dargestellt. Der Verkapselungsstoff 48 füllt die Spalte zwischen benachbarten Metallpfosten 42 sowie zwischen Metallpfosten 42 und IPD-Modulen 120. Der Verkapselungsstoff 48 kann eine Formmasse, eine Formunterfüllung, ein Epoxidharz und/oder ein Harz enthalten. Der Verkapselungsstoff 48 wird in einer solchen Höhe verteilt, dass seine obere Oberfläche höher liegt als die oberen Enden der Anschlüsse 26 und der Dielektrikumschicht 28. Wenn der Verkapselungsstoff 48 aus Formmasse oder Formunterfüllung gebildet wird, kann er ein Grundmaterial enthalten, bei dem es sich um ein Polymer, ein Harz, ein Epoxidharz oder dergleichen handeln kann, und (nicht gezeigte) Füllstoffpartikel im Grundmaterial. Bei den Füllstoffpartikeln kann es sich um dielektrische Partikel aus Si02, Al2O3, Siliziumdioxid oder dergleichen handeln, und sie können Kugelform aufweisen. Die kugelförmigen Füllstoffpartikel können zudem den gleichen oder unterschiedliche Durchmesser aufweisen.
  • Nach dem Verteilen von Verkapselungsstoff 48 wird, wie ebenfalls in 17 gezeigt, zum Planarisieren des Verkapselungsstoffs 48 und der Dielektrikumschichten 28 ein Planarisierungsprozess wie chemisch-mechanisches Polieren (CMP) oder ein mechanischer Schleifprozess durchgeführt, bis die Metallpfosten 42 und die Anschlüsse 26 alle freigelegt sind. Aufgrund des Planarisierungsprozesses sind die oberen Enden der Metallpfosten 42 im Wesentlichen genau so hoch (koplanar) wie die oberen Oberflächen der Anschlüsse 26 und im Wesentlichen koplanar mit der oberen Oberfläche des Verkapselungsstoffs 48. Die Metallpfosten 42 werden nachfolgend auch als Durchkontaktierungen 42 bezeichnet, da sie durch den Verkapselungsstoff 48 hindurch verlaufen.
  • 18 stellt das Ausbilden einer vorderseitigen Umverdrahtungskonstruktion dar, die mehrere RDL und die entsprechenden Dielektrikumschichten aufweist. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 218 dargestellt. Die Ausbildungsprozesse werden nachfolgend kurz erläutert. In 18 wird zunächst eine Dielektrikumschicht 50 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Dielektrikumschicht 50 aus einem Polymer wie PBO, Polyimid oder dergleichen gebildet. Zum Ausbildungsprozess gehört das Auftragen der Dielektrikumschicht 50 in fließfähiger Form, das Aushärten der Dielektrikumschicht 50 und das Durchführen eines Belichtungs- und eines Entwicklungsprozesses zwecks Strukturierens der Dielektrikumschicht 50. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die Dielektrikumschicht 50 aus einem anorganischen dielektrischen Material wie Siliziumnitrid, Siliziumoxid oder dergleichen gebildet. Zum Ausbildungsverfahren können chemische Gasphasenabscheidung (CVD - Chemical Vapor Deposition), Atomlagenabscheidung (ALD - Atomic Layer Deposition), plasmaunterstützte chemische Gasphasenabscheidung (PECVD - Plasma-Enhanced Chemical Vapor Deposition) oder andere geeignete Abscheidungsverfahren gehören. Dann werden zum Beispiel über einen Ätzprozess (von RDL 52 belegte) Öffnungen ausgebildet. Die Durchkontaktierungen 42 und die Anschlüsse 26 werden über die Öffnungen in der strukturierten Dielektrikumschicht 50 freigelegt.
  • Als Nächstes werden die RDL 52 ausgebildet. Die RDL 52 weisen Durchkontaktierungen 52A, die so in der Dielektrikumschicht 50 ausgebildet sind, dass sie mit den Anschlüssen 26 und den Durchkontaktierungen 42 verbunden sind, und Metallbahnen (Metallleitungen) 52B auf der Dielektrikumschicht 50 auf. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDL 52 mithilfe eines Plattierprozesses ausgebildet, bei dem es sich im Wesentlichen um den gleichen Prozess handeln kann wie den zum Ausbilden der RDL 36. Es ist zwar nur eine Schicht RDL 52 dargestellt, es können jedoch weitere RDL ausgebildet werden. Dann werden die Dielektrikumschichten 60 und 62 und die RDL 64 ausgebildet. Die Dielektrikumschichten 60 und 62 können aus einem oder mehreren Materialien ausgebildet werden, die aus der gleichen Gruppe möglicher Materialien ausgewählt werden wie die Dielektrikumschicht 50. So können die Dielektrikumschichten 60 und 62 zum Beispiel unter Verwendung von PBO, Polyimid oder BCB ausgebildet werden. Die RDL 64 können auch einige Under-Bump-Metallisierungen (UBM) aufweisen, die ebenfalls als RDL 64 gekennzeichnet sind. Gemäß einiger Ausführungsformen der vorliegenden Offenbarung werden die RDL 64 aus Nickel, Kupfer, Titan oder mehreren Schichten davon gebildet. Gemäß einigen Ausführungsformen weisen die RDL 64 eine Titanschicht und eine Kupferschicht auf der Titanschicht auf. Es sind zwar zwei Schichten RDL 52 und 64 dargestellt, zu den vorderseitigen RDL können jedoch eine einzige RDL-Schicht oder mehr als zwei RDL-Schichten gehören.
  • 18 stellt auch das Ausbilden von elektrischen Verbindern 66 gemäß einigen Ausführungsformen dar. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 220 dargestellt. Das Ausbilden von elektrischen Verbindern 66 kann das Platzieren von Lotkugeln auf den freiliegenden Abschnitten der RDL 64 und das darauf folgende Aufschmelzen (Reflow) der Lotkugeln umfassen, und daher handelt es sich bei den elektrischen Verbindern 66 um Lotgebiete. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden von elektrischen Verbindern 66 das Durchführen eines Plattierschritts zum Ausbilden von Lotschichten auf den RDL 64 und das darauf folgende Aufschmelzen der Lotschichten. Die elektrischen Verbinder 66 können auch nicht aus Lot bestehende Metallsäulen oder Metallsäulen und Lotkappen auf den nicht aus Lot bestehenden Metallsäulen aufweisen, die ebenfalls durch Plattieren gebildet werden können. In der Beschreibung wird die Konstruktion einschließlich der Dielektrikumschicht 34 und der darüberliegenden Konstruktion insgesamt als Verbundkapselung 65 oder wiederhergestellter Wafer 65 bezeichnet.
  • In 19 wird der wiederhergestellte Wafer 65 als Nächstes auf dem Band 68 platziert, das an einem Rahmen 70 angebracht ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung befinden sich die elektrischen Verbinder 66 in Kontakt mit dem Band 68. Als Nächstes wird ein Lichtstrahl auf das LTHC-Beschichtungsmaterial 32 gerichtet, und der Lichtstrahl dringt durch den lichtdurchlässigen Träger 30 hindurch. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung handelt es sich bei dem Lichtstrahl um einen Laserstrahl, der das gesamte LTHC-Beschichtungsmaterial 32 durchleuchtet.
  • Infolge der Belichtung (wie der Durchleuchtung mit Laser) kann sich der Träger 30 von dem LTHC-Beschichtungsmaterial 32 ablösen, und somit wird der wiederhergestellte Wafer 65 von dem Träger 30 entbondet (abmontiert). Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 222 dargestellt. Bei der Belichtung zersetzt sich das LTHC-Beschichtungsmaterial 32 als Reaktion auf die von dem Lichtstrahl eingebrachte Wärme, so dass der Träger 30 von dem wiederhergestellten Wafer 65 abgetrennt werden kann. Das restliche LTHC-Beschichtungsmaterial 32 wird dann zum Beispiel über eine Plasmareinigung entfernt. Der resultierende wiederhergestellte Wafer 65 ist in 20 gezeigt.
  • Nach dem Entbonden des Trägers 30 liegt die dielektrische Pufferschicht 34 als Oberflächenabschnitt des wiederhergestellten Wafers 65 frei. In 20 wird die dielektrische Pufferschicht 34 zwecks Bildens von Öffnungen 74 strukturiert, über die die Metallkontaktflächen der RDL 36 freigelegt werden. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 224 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung erfolgt das Strukturieren per Laserbohrer. In einem nachfolgenden Prozess werden das Band 68 und der Rahmen 70 von dem wiederhergestellten Wafer 65 entfernt, und der resultierende wiederhergestellte Wafer 65 ist in 21 dargestellt. Der wiederhergestellte Wafer 65 wird dann in eine Vielzahl gleicher IPD-Verkapselungen 65' vereinzelt, die in den 21 und 22 dargestellt sind. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 226 dargestellt.
  • 22 stellt eine Draufsicht (von oben oder unten) auf die IPD-Verkapselung 65' dar. Die mehreren elektrischen Verbinder 66 sind ebenfalls dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Ecken der IPD-Verkapselung 65' beschnitten. Dies kann Platz für die nachfolgend eingeführten Schrauben 138 schaffen (28).
  • Die 23 bis 28 stellen die Querschnittsansichten zu Zwischenstufen beim Ausbilden einer Systemverkapselung mit IPD-Verkapselungen darin gemäß einigen Ausführungsformen der vorliegenden Offenbarung dar. Die entsprechenden Prozesse sind in dem in 34 gezeigten Prozessablauf 200 auch schematisch wiedergegeben.
  • In 23 werden ein Träger 76 und eine Ablösefolie 78 bereitgestellt. Der Träger 76 und die Ablösefolie 78 können im Wesentlichen aus dem gleichen Material wie der Träger 30 beziehungsweise die Ablösefolie 32 gebildet sein (14). Der Träger 76 kann auch eine in Draufsicht runde Form aufweisen. Es kann eine (nicht gezeigte) zusätzliche Pufferschicht auf der Ablösefolie 78 geben, und die zusätzliche Pufferschicht kann (sofern sie ausgebildet ist) aus PBO, Polyimid, BCB oder dergleichen ausgebildet sein.
  • Dann werden zum Beispiel über DAF 82 Bauelement-Dies 80 (einschließlich 80A und 80B) auf der Ablösefolie 78 platziert. Die Bauelement-Dies 80 können Halbleitersubstrate und integrierte Schaltungsbauelemente (wie aktive Bauelemente, zu denen zum Beispiel Transistoren gehören; nicht gezeigt) an der vorderen Oberfläche (der nach oben weisenden Oberfläche) der jeweiligen Halbleitersubstrate aufweisen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können zu den Bauelement-Dies 80 Logik-Dies gehören, zu denen Zentraleinheit-Dies (CPU-Dies), Grafikverarbeitungseinheit-Dies (GPU-Dies), Mobilanwendungs-Dies, Mikrosteuereinheit-Dies (MCU-Dies), BaseBand-Dies (BB-Dies), Anwendungsprozessor-Dies (AP-Dies), Field-Programmable-Gate-Array-Dies (FPGA-Dies), Application-Specific-Integrated-Circuit-Dies (ASIC-Dies) oder dergleichen gehören können. Zu den Bauelement-Dies 80 können auch Speicher-Dies, Input-Output-Dies (IO-Dies) oder dergleichen gehören. Zu den Speicher-Dies können High-Bandwidth-Memory-Stapel (HBM-Stapel), Speicherwürfel (HMC - Hybrid Memory Cubes), Dynamic-Random-Access-Memory-Dies (DRAM-Dies), Static-Random-Access-Memory-Dies (SRAM-Dies) oder dergleichen gehören.
  • Gemäß einigen Ausführungsformen repräsentieren die Bauelement-Dies 80A und 80B mehrere Bauelement-Dies von unterschiedlicher Größe, Konstruktion und/oder Funktion und können einige oder alle der oben genannten Die-Typen in beliebiger Kombination enthalten. 32 stellt zum Beispiel ein beispielhaftes Layout von Bauelement-Dies 80 dar, die auf dem gleichen Träger 76 platziert sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung, kann das Bauelement 80, wie in 32 gezeigt, Rechenlogik-Dies 80-1, Speicher-Dies 80-2 und IO-Dies 80-3 enthalten. Gemäß einigen Ausführungsformen werden sämtliche Bauelement-Dies 80 im gleichen System wie beispielsweise einem KI-System (KI - künstliche Intelligenz) benutzt, und die Bauelement-Dies 80 werden nicht auf verschiedene Verkapselungen aufgeteilt und bleiben alle in der gleichen Endverkapselung. Gemäß alternativen Ausführungsformen können alle der dargestellten Bauelement-Dies 80-1, 80-2 und 80-3 eine Bauelement-Die-Gruppe repräsentieren, die als System fungiert, und es können mehrere gleiche Systeme auf dem gleichen Träger 76 platziert werden. Gemäß diesen Ausführungsformen werden die mehreren Systeme in einem nachfolgenden Vereinzelungsprozess getrennt.
  • In 23 werden die Bauelement-Dies 80 in Verkapselungsstoff 85 verkapselt. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 228 dargestellt. Gemäß einigen Ausführungsformen enthält der Verkapselungsstoff 85 eine Formmasse, eine Formunterfüllung, ein Epoxidharz, ein Harz oder dergleichen. Wenn der Verkapselungsstoff 85 aus Formmasse oder Formunterfüllung gebildet wird, kann er ein Grundmaterial enthalten, bei dem es sich um ein Polymer, ein Harz, ein Epoxidharz oder dergleichen handeln kann, und (nicht gezeigte) Füllstoffpartikel im Grundmaterial. Es wird ein Planarisierungsprozess durchgeführt, bis die elektrischen Verbinder (wie Metallsäulen oder Metallkontaktflächen; nicht gezeigt) der Bauelement-Dies 80 freigelegt sind. In nachfolgenden Prozessen wird eine Leiterbahnstruktur 88 auf dem Verkapselungsstoff 85 und den Bauelement-Dies 80 ausgebildet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 230 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist die Leiterbahnstruktur 88 Dielektrikumschichten 86A und Dielektrikumschichten 86B auf dem Dielektrikum 86A auf. Jede der Dielektrikumschichten 86B kann dicker sein als jede der Dielektrikumschichten 86A. Die Dielektrikumschichten 86A können aus einem oder mehreren lichtempfindlichen Materialien wie PBO, Polyimid oder dergleichen gebildet werden. Die Dielektrikumschichten 86B können aus einem nicht lichtempfindlichen Material wie Formmasse oder Formunterfüllung gebildet werden.
  • In den Dielektrikumschichten 86A werden RDL 84A und in den Dielektrikumschichten 86B RDL 84B ausgebildet. Gemäß einigen Ausführungsformen sind die RDL 84B dicker und/oder breiter als die RDL 84A und können für längere elektrische Leitungen benutzt werden, während die RDL 84A für kürzere elektrische Leitungen verwendet werden können. Auf der Oberfläche der Leiterbahnstruktur 88 werden elektrische Verbinder 90 ausgebildet. Die elektrischen Verbinder 90 und die RDL 84A und 84B sind elektrisch mit den Bauelement-Dies 80 verbunden. In der gesamten Beschreibung wird die Konstruktion auf der Ablösefolie 78 als InFO-Verkapselung 92 bezeichnet, bei der es sich auch um einen wiederhergestellten Wafer handelt.
  • In einem nachfolgenden Prozess wird der Träger 76 von der InFO-Verkapselung 92 entbondet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die DAF 82 (23) zum Beispiel mithilfe eines CMP-Prozesses oder eines mechanischen Schleifprozesses entfernt. Gemäß alternativen Ausführungsformen werden die DAF 82 nicht entfernt, und sie werden an dem Band 94 angebracht. Dann wird die InFO-Verkapselung 92 an dem Band 94 angebracht, das wiederum wie in 24 gezeigt an dem Rahmen 96 angebracht wird. Gemäß einigen Ausführungsformen werden Durchgangslöcher 130 ausgebildet, die durch die InFO-Verkapselung 92 hindurch verlaufen. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 232 dargestellt. Die Durchgangslöcher 130 können per Laserbohrer, Bohren mit einem Bohrer oder dergleichen ausgebildet werden. 31 stellt eine beispielhafte Verteilung von Durchgangslöchern 130 dar. Die Bauelement-Dies 80 (und die nachfolgend gebondeten IPD-Verkapselungen 65') können als Array zugeordnet werden, und die Durchgangslöcher 130 können sich an den Ecken der Bauelement-Dies 80 und der IPD-Verkapselungen 65' befinden. Gemäß anderen Ausführungsformen werden keine Durchgangslöcher ausgebildet.
  • In 25 werden die IPD-Verkapselungen 65' zum Beispiel über Lotgebiete 66 und möglicherweise etwas Vorlot in Form von Teilen der elektrischen Verbinder 90 an die InFO-Verkapselung 92 gebondet. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 234 dargestellt. Dann wird, wie in 26 dargestellt, zum Schutz der Lotgebiete 66 eine Unterfüllung 132 zwischen den IPD-Verkapselungen 65' und der InFO-Verkapselung 92 verteilt. In einem nachfolgenden Prozess kann ein Reinigungsprozess durchgeführt werden, und die Titanschichten (sofern ausgebildet) in den RDL 36 können geätzt werden, um die Kupferabschnitte der RDL 36 freizulegen. Als Nächstes wird, wie ebenfalls in 26 gezeigt, die Unterfüllung 132 in den Spalten zwischen den IPD-Verkapselungen 65' und der InFO-Verkapselung 92 verteilt.
  • 27 stellt das Bonden der Leistungsmodule 134, beispielsweise über Lotgebiete 136, an die IPD-Verkapselungen 65' dar. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 236 dargestellt. Zum Schutz der Lotgebiete 136 wird dann eine Unterfüllung 139 zwischen den Leistungsmodulen 134 und den IPD-Verkapselungen 65' verteilt. In der gesamten Beschreibung werden die Komponenten auf dem Band 94 insgesamt als Verbundkapselung 135 oder wiederhergestellter Wafer 135 bezeichnet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthalten die Leistungsmodule 134 Pulsweitenmodulationsschaltungen (PWM-Schaltungen) zum Regeln der Leistung. Die Leistungsmodule 134 stellen die geregelte Leistung zum Beispiel über die Durchkontaktierungen 42 und die Leiterbahnstruktur 88 für die darunterliegenden Bauelement-Dies 80 bereit. Die Leistungsmodule 134 sind auch zur Stromüberwachung und -speicherung mit den passiven Bauelementen im IPD-Modul 120 verbunden.
  • 28 stellt die Installation einer Kühlplatte (wärmeableitenden Platte) 146 auf dem wiederhergestellten Wafer 135 über Wärmeleitpaste (TIM - Thermal Interface Material) 144 dar, bei der es sich um ein Haftmittel von guter thermischer Leitfähigkeit handelt. Der jeweilige Prozess ist in dem Prozessablauf 200 in 34 als Prozess 238 dargestellt. Über Schrauben 138 und Bolzen 140 wird eine Strebe 142 installiert. Der jeweilige Prozess ist ebenfalls in dem Prozessablauf 200 in 34 als Prozess 238 dargestellt. Gemäß einigen Ausführungsformen befindet sich die untere Oberfläche der Strebe 142 in Kontakt mit den oberen Oberflächen der IPD-Verkapselungen 65'. Die Strebe 142 kann aus einem Metallmaterial wie Kupfer, Edelstahl oder dergleichen gebildet sein. In einer in 31 gezeigten Draufsicht kann die Strebe 142 ein Raster aus mehreren miteinander verbundenen horizontalen Streifen 142A und vertikalen Streifen 142B bilden. Die Strebe 142, die Schrauben 138 und die Bolzen 140 werden zusammen zum Befestigen des wiederhergestellten Wafers 135 und der Kühlplatte 146 sowie zum Reduzieren der Verwölbung bei dem wiederhergestellten Wafer 135 benutzt.
  • 29 stellt den wiederhergestellten Wafer 135 gemäß alternativen Ausführungsformen dar. Diese Ausführungsformen ähneln den in 28 gezeigten Ausführungsformen, nur sind weder Streben noch Schrauben und Bolzen installiert. 30 stellt den wiederhergestellten Wafer 135 gemäß anderen alternativen Ausführungsformen dar. Diese Ausführungsformen ähneln den in 29 gezeigten Ausführungsformen, nur ist keine Kühlplatte installiert.
  • Die 10 und 11 stellen eine schematische Draufsicht auf das IPD-Modul 120 und das Lotgebiet 136 (siehe 27) gemäß einigen Ausführungsformen dar. Es sei angemerkt, dass die Verbindung mit den Anschlüssen 26 (10 und 11), da sich die Lotgebiete 136 (siehe auch 28, 29 oder 30) auf dem IPD-Modul 120 befinden, während die Anschlüsse 26 auf der Unterseite des IPD-Moduls 120 liegen, flexibel ist, und die Verbindung (wie die RDL 52) kann in einer beliebigen gewünschten Position platziert werden, ohne die Position der Lotgebiete 136 zu stören. Die IPD-Dies 20 im IPD-Modul 120 können daher über die RDL 52 in beliebiger Kombination so gruppiert werden, dass über Parallelschaltung, Reihenschaltung oder Kombinationen davon eine gewünschte Anzahl passive Bauelemente (wie Kondensatoren) vorhanden sind.
  • 32 stellt eine Draufsicht auf einen beispielhaften wiederhergestellten Wafer 135 dar. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können die Logikrechen-Dies 80-1, die IPD-Verkapselungen 65' und die Leistungsmodule 134 so gestapelt werden, dass sie mehrere Gruppen bilden, und die Gruppen von Stapeln werden als Array mit mehreren Zeilen und Spalten angeordnet. Die Speicher-Dies 80-2 und die IO-Dies 80-3 können in den Randbereichen des Arrays gebildet werden. Zum Verbinden des wiederhergestellten Wafers 135 mit externen Bauelementen zwecks Signal- und/oder Stromverbindung werden Verbinder 148 benutzt. Bei den Verbindern 148 kann es sich gemäß einigen Ausführungsformen um Sockel handeln.
  • 33 stellt schematisch die relativen vertikalen Positionen der Logikrechen-Dies 80-1, der Speicher-Dies 80-2, der IO-Dies 80-3, der IPD-Verkapselung 65', des Leistungsmoduls 134 und des Verbinders 148 dar. Sie zeigt, dass die Verbinder 148 auf der Leiterbahnstruktur 88 ausgebildet sind, die sich auf den Bauelement-Dies 80 befindet.
  • Bei oben dargestellten Ausführungsformen werden manche Prozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung so erläutert, dass eine dreidimensionale (3D-) Verkapselung entsteht. Es können auch andere Merkmale und Prozesse dazugehören. So können beispielsweise Prüfstrukturen dazugehören, die an der Verifikationsprüfung des 3D-Packaging oder der 3DIC-Bauelemente beteiligt sind. Zu den Prüfstrukturen können beispielsweise Prüf-Pads gehören, die in einer Umverdrahtungsschicht oder auf einem Substrat ausgebildet sind, das das Prüfen des 3D-Packaging oder 3DIC, die Verwendung von Sonden und/oder Sondenkarten und dergleichen ermöglicht. Die Verifikationsprüfung kann an halbfertigen Konstruktionen sowie an der Endkonstruktion erfolgen. Zusätzlich dazu können die hier offenbarten Konstruktionen und Verfahren im Zusammenhang mit Prüfmethodiken verwendet werden, zu denen eine Zwischenverifikation von erwiesenermaßen fehlerfreien Dies gehört, damit sich die Ausbeute erhöht und Kosten gesenkt werden.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. IPD-Dies wurden üblicherweise an die Vorderseite von InFO-Verkapselungen gebondet und waren genau so hoch wie Leistungsmodule. Dementsprechend konkurrieren die IPD-Dies mit elektrischen Verbindern (wie Lotgebieten) um Chipfläche. Dies kann dazu führen, dass die Größe der Lotgebiete in unerwünschtem Maße verringert werden muss und die Stromdichte in den Lotgebieten in unerwünschtem Maße steigt. Zudem ist zum lateralen Verbinden der IPD-Dies und der Leistungsmodule ein lateraler Leitungsweg für den Strom erforderlich, und die lateralen Leitungswege sind lang, was zu Leistungsverlust führt. Bei den Ausführungsformen der vorliegenden Offenbarung werden IPD-Dies in IPD-Verkapselungen gekapselt, so dass sie direkt unter die Leistungsmodule gestapelt werden können und somit Platz gespart wird. Außerdem verringert sich aufgrund des kurzen vertikalen Abstands zwischen den IPD-Dies und den Leistungsmodulen der Stromleitungsweg. Darüber hinaus ist die Verbindung der IPD-Dies flexibel, so dass es möglich ist, passive Bauelemente mit den gewünschten Werten für Kapazität, Widerstand und/oder Induktivität zu bilden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine Verkapselung Folgendes: eine erste Verkapselung, die Folgendes umfasst: einen ersten Bauelement-Die und einen ersten Verkapselungsstoff, der den ersten Bauelement-Die verkapselt, eine zweite Verkapselung auf der ersten Verkapselung, die an die erste Verkapselung gebondet ist, wobei die zweite Verkapselung Folgendes umfasst: einen IPD-Die und einen zweiten Verkapselungsstoff, der den IPD-Die verkapselt, und ein Leistungsmodul auf der zweiten Verkapselung, das an die zweite Verkapselung gebondet ist. Bei einer Ausführungsform ist der IPD-Die Bestandteil eines IPD-Moduls, das mehrere IPD-Dies umfasst, die dem IPD-Die gleichen. Bei einer Ausführungsform sind der IPD-Die und die mehreren IPD-Dies elektrisch miteinander verbunden. Bei einer Ausführungsform umfasst der IPD-Die ein passives Bauelement und weist keine aktiven und zusätzlichen passiven Bauelemente auf. Bei einer Ausführungsform bilden die zweite Verkapselung und das Leistungsmodul einen Verkapselungsstapel, und die Verkapselung umfasst ferner mehrere Verkapselungsstapel, die dem Verkapselungsstapel auf der ersten Verkapselung gleichen, der an die erste Verkapselung gebondet ist. Bei einer Ausführungsform bilden der Verkapselungsstapel und die mehreren Verkapselungsstapel zusammen einen Array. Bei einer Ausführungsform umfasst die Verkapselung ferner eine metallene Strebe auf der zweiten Verkapselung, der sich mit der zweiten Verkapselung in Kontakt befindet, eine Schraube, die durch die erste Verkapselung hindurch verläuft, und einen Bolzen, wobei der Bolzen und die Schraube die metallene Strebe an der ersten Verkapselung befestigen. Bei einer Ausführungsform umfasst die Verkapselung ferner mehrere erste Lotgebiete, die die erste Verkapselung an die zweite Verkapselung bonden, und mehrere zweite Lotgebiete, die die zweite Verkapselung an das Leistungsmodul bonden. Bei einer Ausführungsform umfasst die Verkapselung ferner einen zweiten Bauelement-Die, der in dem ersten Verkapselungsstoff verkapselt ist, wobei der erste Bauelement-Die Bestandteil eines Die-Arrays ist, der mehrere Bauelement-Dies umfasst, die dem ersten Bauelement-Die gleichen, und sich der zweite Bauelement-Die in einem Randbereich des Die-Arrays befindet.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine Verkapselung Folgendes: eine IPD-Verkapselung, die Folgendes umfasst: ein IPD-Die-Modul, das mehrere IPD-Dies enthält, wobei jeder der mehreren IPD-Dies ein passives Bauelement umfasst, eine erste Formmasse, die das IPD-Modul darin formt, mehrere erste Umverdrahtungsleitungen, die unter der ersten Formmasse liegen, wobei die mehreren ersten Umverdrahtungsleitungen passive Bauelemente in den mehreren IPD-Dies als zusätzliches passives Bauelement miteinander verbinden, und mehrere zweite Umverdrahtungsleitungen auf einer den ersten Umverdrahtungsleitungen entgegengesetzten Seite der ersten Formmasse, wobei die mehreren ersten und zweiten Umverdrahtungsleitungen elektrisch miteinander verbunden sind, und ein Leistungsmodul auf der IPD-Verkapselung, das an die IPD-Verkapselung gebondet ist. Bei einer Ausführungsform umfasst die Verkapselung ferner eine zusätzliche Verkapselung unter der IPD-Verkapselung, die an die IPD-Verkapselung gebondet ist, wobei die zusätzliche Verkapselung Folgendes umfasst: einen Logikrechen-Die, einen Speicher-Die und einen IO-Die und eine zweite Formmasse, die den Logikrechen-Die, den Speicher-Die und den IO-Die darin formt. Bei einer Ausführungsform umfasst die Verkapselung ferner eine Durchkontaktierung in der ersten Formmasse, wobei die Durchkontaktierung die mehreren ersten und zweiten Umverdrahtungsleitungen elektrisch miteinander verbindet.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Folgendes: Bilden einer ersten Verkapselung, was Folgendes umfasst: Verkapseln eines IPD-Die und eines Metallpfostens in einer Formmasse und Bilden erster Umverdrahtungsleitungen auf entgegengesetzten Seiten der Formmasse zum Verbinden mit dem IPD-Die und dem Metallpfosten, Bonden der ersten Verkapselung an eine zweite Verkapselung und Bonden eines Leistungsmoduls an die erste Verkapselung, wobei sich das Leistungsmodul und die zweite Verkapselung auf entgegengesetzten Seiten der ersten Verkapselung befinden. Bei einer Ausführungsform umfasst das Verkapseln des IPD-Die das Verkapseln eines ersten IPD-Moduls mit mehreren gleichen IPD-Dies, wobei die mehreren gleichen IPD-Dies nicht auseinandergesägt werden. Bei einer Ausführungsform verbinden die ersten Umverdrahtungsleitungen die mehreren gleichen IPD-Dies miteinander. Bei einer Ausführungsform wird beim Verkapseln ein zweites IPD-Modul, das dem ersten IPD-Modul gleicht, in der Formmasse verkapselt und das erste IPD-Modul durch die Formmasse von dem zweiten IPD-Modul getrennt. Bei einer Ausführungsform umfasst das Verfahren ferner das Anbringen einer Kühlplatte oder eines Verbinders an der zweiten Verkapselung, wobei sich sowohl das erste als auch das zweite IPD-Modul, wenn die Kühlplatte oder der Verbinder angebracht ist, im gleichen durchgängigen Formmassegebiet befinden. Bei einer Ausführungsform umfasst der IPD-Die einen einzigen Kondensator und enthält keine aktiven oder anderen passiven Bauelemente. Bei einer Ausführungsform umfasst das Verfahren ferner das Bilden der zweiten Verkapselung, was Folgendes umfasst: Verkapseln eines ersten Bauelement-Die in einem Verkapselungsstoff und Bilden von zweiten Umverdrahtungsleitungen, die elektrisch mit dem ersten Bauelement-Die verbunden sind. Bei einer Ausführungsform umfasst das Verfahren ferner das Verkapseln eines zweiten und eines dritten Bauelement-Die in dem Verkapselungsstoff, wobei der erste Bauelement-Die einen Logikrechen-Die, der zweite Bauelement-Die einen Speicher-Die und der dritte Bauelement-Die einen IO-Die umfasst.
  • Der obige Text gibt einen Überblick über Merkmale mehrerer Ausführungsformen, damit die Aspekte der vorliegenden Offenbarung für Fachleute besser verständlich werden. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung problemlos als Ausgangspunkt für die Konzipierung oder Modifizierung anderer Prozesse und Konstruktionen für die gleichen Zwecke und/oder zum Erzielen der gleichen Vorteile wie die hier vorgestellten Ausführungsformen verwenden können. Fachleuten dürfte ebenfalls klar sein, dass derartige äquivalente Konstruktionen nicht vom Gedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie daran diverse Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Gedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verkapselung, die Folgendes umfasst: eine erste Verkapselung, die Folgendes umfasst: einen ersten Bauelement-Die und einen ersten Verkapselungsstoff, der den ersten Bauelement-Die verkapselt, eine zweite Verkapselung auf der ersten Verkapselung, die an die erste Verkapselung gebondet ist, wobei die zweite Verkapselung Folgendes umfasst: einen Independent-Passive-Device-Die (IPD-Die) und einen zweiten Verkapselungsstoff, der den IPD-Die verkapselt, und ein Leistungsmodul auf der zweiten Verkapselung, das an die zweite Verkapselung gebondet ist.
  2. Verkapselung nach Anspruch 1, wobei der IPD-Die Bestandteil eines IPD-Moduls ist, das mehrere IPD-Dies umfasst, die dem IPD-Die gleichen.
  3. Verkapselung nach Anspruch 2, wobei der IPD-Die und die mehreren IPD-Dies elektrisch miteinander verbunden sind.
  4. Verkapselung nach einem der vorhergehenden Ansprüche, wobei der IPD-Die ein passives Bauelement umfasst und keine aktiven und zusätzlichen passiven Bauelemente aufweist.
  5. Verkapselung nach einem der vorhergehenden Ansprüche, wobei die zweite Verkapselung und das Leistungsmodul einen Verkapselungsstapel bilden und die Verkapselung ferner mehrere Verkapselungsstapel umfasst, die dem Verkapselungsstapel auf der ersten Verkapselung gleichen, der an die erste Verkapselung gebondet ist.
  6. Verkapselung nach Anspruch 5, wobei der Verkapselungsstapel und die mehreren Verkapselungsstapel zusammen einen Array bilden.
  7. Verkapselung nach einem der vorhergehenden Ansprüche, die ferner Folgendes umfasst: eine metallene Strebe auf der zweiten Verkapselung, dir sich mit der zweiten Verkapselung in Kontakt befindet, eine Schraube, die durch die erste Verkapselung hindurch verläuft, und einen Bolzen, wobei der Bolzen und die Schraube die metallene Strebe an der ersten Verkapselung befestigen.
  8. Verkapselung nach einem der vorhergehenden Ansprüche, die ferner Folgendes umfasst: mehrere erste Lotgebiete, die die erste Verkapselung an die zweite Verkapselung bonden, und mehrere zweite Lotgebiete, die die zweite Verkapselung an das Leistungsmodul bonden.
  9. Verkapselung nach Anspruch 8, die ferner Folgendes umfasst: einen zweiten Bauelement-Die, der in dem ersten Verkapselungsstoff verkapselt ist, wobei der erste Bauelement-Die Bestandteil eines Die-Arrays ist, der mehrere Bauelement-Dies umfasst, die dem ersten Bauelement-Die gleichen, und sich der zweite Bauelement-Die in einem Randbereich des Die-Arrays befindet.
  10. Verkapselung, die Folgendes umfasst: eine Independent-Passive-Device-Verkapselung (IPD-Verkapselung), die Folgendes umfasst: ein Independent-Passive-Device-Modul (IPD-Modul), das mehrere IPD-Dies enthält, wobei jeder der mehreren IPD-Dies ein passives Bauelement umfasst, eine erste Formmasse, die das IPD-Modul darin formt, mehrere erste Umverdrahtungsleitungen, die unter der ersten Formmasse liegen, wobei die mehreren ersten Umverdrahtungsleitungen passive Bauelemente in den mehreren IPD-Dies als zusätzliches passives Bauelement miteinander verbinden, und mehrere zweite Umverdrahtungsleitungen auf einer den ersten Umverdrahtungsleitungen entgegengesetzten Seite der ersten Formmasse, wobei die mehreren ersten und zweiten Umverdrahtungsleitungen elektrisch miteinander verbunden sind, und ein Leistungsmodul auf der IPD-Verkapselung, das an die IPD-Verkapselung gebondet ist.
  11. Verkapselung nach Anspruch 10, die ferner Folgendes umfasst: eine zusätzliche Verkapselung unter der IPD-Verkapselung, die an die IPD-Verkapselung gebondet ist, wobei die zusätzliche Verkapselung Folgendes umfasst: einen Logikrechen-Die, einen Speicher-Die und einen Input-Output-Die (IO-Die) und eine zweite Formmasse, die den Logikrechen-Die, den Speicher-Die und den IO-Die darin formt.
  12. Verkapselung nach Anspruch 10 oder 11, die ferner eine Durchkontaktierung in der ersten Formmasse umfasst, wobei die Durchkontaktierung die mehreren ersten und zweiten Umverdrahtungsleitungen elektrisch miteinander verbindet.
  13. Verfahren, das Folgendes umfasst: Bilden einer ersten Verkapselung, was Folgendes umfasst: Verkapseln eines Independent-Passive-Device-Die (IPD-Die) und eines Metallpfostens in einer Formmasse und Bilden erster Umverdrahtungsleitungen auf entgegengesetzten Seiten der Formmasse zum Verbinden mit dem IPD-Die und dem Metallpfosten, Bonden der ersten Verkapselung an eine zweite Verkapselung und Bonden eines Leistungsmoduls an die erste Verkapselung, wobei sich das Leistungsmodul und die zweite Verkapselung auf entgegengesetzten Seiten der ersten Verkapselung befinden.
  14. Verfahren nach Anspruch 13, wobei das Verkapseln des IPD-Die das Verkapseln eines ersten IPD-Moduls mit mehreren gleichen IPD-Dies umfasst, wobei die mehreren gleichen IPD-Dies nicht auseinandergesägt werden.
  15. Verfahren nach Anspruch 14, wobei die ersten Umverdrahtungsleitungen die mehreren gleichen IPD-Dies miteinander verbinden.
  16. Verfahren nach Anspruch 14 oder 15, wobei beim Verkapseln ein zweites IPD-Modul, das dem ersten IPD-Modul gleicht, in der Formmasse verkapselt und das erste IPD-Modul durch die Formmasse von dem zweiten IPD-Modul getrennt wird.
  17. Verfahren nach Anspruch 16, das ferner das Anbringen einer Kühlplatte oder eines Verbinders an der zweiten Verkapselung umfasst, wobei sich sowohl das erste als auch das zweite IPD-Modul, wenn die Kühlplatte oder der Verbinder angebracht ist, im gleichen durchgängigen Formmassegebiet befinden.
  18. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 17, wobei der IPD-Die einen einzigen Kondensator umfasst und keine aktiven oder weiteren passiven Bauelemente enthält.
  19. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 18, das ferner das Bilden der zweiten Verkapselung umfasst, was Folgendes umfasst: Verkapseln eines ersten Bauelement-Die in einem Verkapselungsstoff und Bilden von zweiten Umverdrahtungsleitungen, die elektrisch mit dem ersten Bauelement-Die verbunden sind.
  20. Verfahren nach Anspruch 19, das ferner Folgendes umfasst: Verkapseln eines zweiten und eines dritten Bauelement-Die in dem Verkapselungsstoff, wobei der erste Bauelement-Die einen Logikrechen-Die, der zweite Bauelement-Die einen Speicher-Die und der dritte Bauelement-Die einen Input-Output-Die (IO-Die) umfasst.
DE102019126582.7A 2019-09-17 2019-10-02 Ipd-module mit flexiblem verbindungsschema bei der kapselung Pending DE102019126582A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/572,798 US11088125B2 (en) 2019-09-17 2019-09-17 IPD modules with flexible connection scheme in packaging
US16/572,798 2019-09-17

Publications (1)

Publication Number Publication Date
DE102019126582A1 true DE102019126582A1 (de) 2021-03-18

Family

ID=74686660

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019126582.7A Pending DE102019126582A1 (de) 2019-09-17 2019-10-02 Ipd-module mit flexiblem verbindungsschema bei der kapselung

Country Status (5)

Country Link
US (3) US11088125B2 (de)
KR (1) KR102331814B1 (de)
CN (1) CN112530911A (de)
DE (1) DE102019126582A1 (de)
TW (1) TWI715370B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
US11710688B2 (en) * 2020-07-07 2023-07-25 Mediatek Inc. Semiconductor package structure
TW202320276A (zh) * 2021-11-04 2023-05-16 胡迪群 半導體基板結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190115300A1 (en) * 2017-02-08 2019-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Stacked Package-on-Package Structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
US20080174008A1 (en) * 2007-01-18 2008-07-24 Wen-Kun Yang Structure of Memory Card and the Method of the Same
JP4588060B2 (ja) 2007-09-19 2010-11-24 スパンション エルエルシー 半導体装置及びその製造方法
TWI475663B (zh) * 2009-05-14 2015-03-01 Qualcomm Inc 系統級封裝
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
KR20160088233A (ko) 2014-12-19 2016-07-25 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US10541226B2 (en) * 2016-07-29 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US10672741B2 (en) * 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
DE102017118183B4 (de) * 2016-09-14 2022-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
US10727198B2 (en) 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US11217555B2 (en) 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
KR102124892B1 (ko) 2017-09-29 2020-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키징 공정에서의 범프 정렬
US10867954B2 (en) * 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190115300A1 (en) * 2017-02-08 2019-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Stacked Package-on-Package Structures

Also Published As

Publication number Publication date
US20210082888A1 (en) 2021-03-18
US11088125B2 (en) 2021-08-10
TW202114135A (zh) 2021-04-01
US11798925B2 (en) 2023-10-24
KR102331814B1 (ko) 2021-11-29
KR20210033392A (ko) 2021-03-26
CN112530911A (zh) 2021-03-19
TWI715370B (zh) 2021-01-01
US20210375840A1 (en) 2021-12-02
US20230369303A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102019115952B4 (de) Halbleiter-packages
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102018130035B4 (de) Package und verfahren
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102016101685A1 (de) Integriertes fan-out-gehäuse und verfahren zu seiner herstellung
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102020104147A1 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102019130466A1 (de) Dreidimensionale integration grosser systeme
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication