KR102124892B1 - 팬-아웃 패키징 공정에서의 범프 정렬 - Google Patents

팬-아웃 패키징 공정에서의 범프 정렬 Download PDF

Info

Publication number
KR102124892B1
KR102124892B1 KR1020180089994A KR20180089994A KR102124892B1 KR 102124892 B1 KR102124892 B1 KR 102124892B1 KR 1020180089994 A KR1020180089994 A KR 1020180089994A KR 20180089994 A KR20180089994 A KR 20180089994A KR 102124892 B1 KR102124892 B1 KR 102124892B1
Authority
KR
South Korea
Prior art keywords
package component
conductive pillar
package
carrier
underfill
Prior art date
Application number
KR1020180089994A
Other languages
English (en)
Other versions
KR20190038294A (ko
Inventor
잉-주이 후앙
치엔 링 황
치-웨이 린
칭-후아 시에
청-시 리우
첸-후아 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/966,468 external-priority patent/US11217555B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190038294A publication Critical patent/KR20190038294A/ko
Application granted granted Critical
Publication of KR102124892B1 publication Critical patent/KR102124892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

방법은 캐리어 위에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 배치하는 단계를 포함한다. 제 1 패키지 컴포넌트의 제 1 전도성 필라 및 제 2 패키지 컴포넌트의 제 2 전도성 필라는 캐리어를 향한다. 상기 방법은 캡슐화 재료 내에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 캡슐화하는 단계, 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 캐리어로부터 디본딩하는 단계, 제 1 전도성 필라, 제 2 전도성 필라, 및 캡슐화 재료를 평탄화하는 단계, 및 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라에 전기적으로 결합하기 위한 재배선 라인을 형성하는 단계를 포함한다.

Description

팬-아웃 패키징 공정에서의 범프 정렬{ALIGNING BUMPS IN FAN-OUT PACKAGING PROCESS}
우선권 주장 및 상호 참조
본 출원은 다음의 가출원된 미국 특허 출원: 2017년 9월 29일자로 출원되고 "Aligning Bumps in Fan-Out Packing process"이라는 명칭의 출원 제62/565,446호의 이익을 주장하며, 이 출원은 본원에 참조에 의해 통합된다.
기술분야
본 발명은 팬-아웃 패키징 공정에서의 범프 정렬에 관한 것이다.
반도체 기술의 진화와 함께, 반도체 칩/다이는 점점 더 작아지고 있다. 그 동안에, 더 많은 기능들이 반도체 다이에 집적될 필요가 있다. 따라서, 반도체 다이는 점점 더 많은 수의 I/O 패드를 더 작은 영역으로 패킹할 필요가 있고, I/O 패드의 밀도는 시간에 따라 빠르게 상승한다. 결과적으로, 반도체 다이의 패키징이 더욱 어려워지고, 그것은 패키징의 수율에 악영향을 미친다.
종래의 패키지 기술은 두 카테고리로 나눌 수 있다. 제 1 카테고리에서, 웨이퍼의 다이는 쏘잉되기 전에 패키징된다. 이 패키징 기술은 처리량을 향상시키고 비용이 절감되는 등의 일부 유리한 특징을 가진다. 또한, 적은 언더필 또는 몰딩 컴파운드가 필요하다. 그러나, 이 패키징 기술은 또한 단점을 가지고 있다. 다이의 크기가 점점 작아지기 때문에 각각의 패키지는 오직, 각 다이의 I/O 패드가 각각의 다이의 표면 바로 위의 영역에 제한되는 팬-인(fan-in) 유형 패키지일 수 있다. 다이의 제한된 영역으로, I/O 패드의 피치 제한으로 인해 I/O 패드의 수가 제한된다. 패드의 피치가 감소된다면 솔더 브리지가 발생할 수 있다. 또한, 고정된 볼-크기 요건 하에서, 솔더 볼은 특정 크기를 가져야하며, 이는 다이의 표면에 패킹될 수 있는 솔더 볼의 수를 제한한다.
패키징의 다른 카테고리에서, 다이는 패키징되기 전에 웨이퍼로부터 소잉된다. 이 패키징 기술의 유리한 특징은 팬-아웃 패키지를 형성할 수 있다는 것이다, 즉, 다이 상의 I/O 패드를 다이보다 더 큰 면적으로 재분배할 수 있으며, 따라서 다이의 표면 상에 패킹된 I/O 패드의 수를 증가시킬 수 있다. 이 패키징 기술의 또 다른 유리한 특징은 "노운-굿-다이(known-good-die)"가 패키징되고 결함이 있는 다이가 폐기되며, 따라서 결함이 있는 다이에서 비용과 노력을 낭비되지 않는다는 것이다.
본 개시의 양상은 첨부 도면과 함께 판독될 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업상 표준 시행에 따라 다양한 피처들이 일정한 비율로 그려지지 않았음이 주목된다. 실제, 다양한 피처들의 치수는 설명의 명료함을 위해 임의로 확대 또는 축소될 수 있다.
도 1 내지 도 14는 일부 실시예에 따른 패키지의 형성에서의 중간 단계의 단면도를 예시한다.
도 15 내지 도 22는 일부 실시예에 따른 패키지의 형성에서의 중간 단계의 단면도를 예시한다.
도 23은 일부 실시예에 따른 금속 패드 및 안내 스트립의 상면도를 예시한다.
도 24a 및 도 24b는 각각 일부 실시예에 따른 패키지 컴포넌트 및 잔류 솔더 영역 내의 전도성 필라의 단면도 및 상면도를 예시한다.
도 25는 일부 실시예에 따른 평탄화된 언더필 및 캡슐화 재료를 포함하는 패키지의 일부분의 확대도를 예시한다.
도 26 및 도 27은 일부 실시예에 따라 패키지를 형성하기 위한 공정 흐름을 예시한다.
이하의 개시는 본 발명의 상이한 피처(feature)들을 구현하기 위한 많은 상이한 실시예 또는 예시들을 제공한다. 본 발명개시를 간략화하기 위해서 컴포넌트 및 배열의 구체적인 예시들이 이하에 설명된다. 물론, 이들은 단지 예시를 위한 것이며 한정을 의도하는 것은 아니다. 예를 들어, 다음의 설명에서 제 2 피처 상부 또는 위에 제 1 피처를 형성하는 것은 제 1 피처와 제 2 피처가 직접 접촉하여 형성된 실시예를 포함할 수 있고, 또한 제 1 피처와 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 추가의 피처가 형성될 수 있는 실시예도 포함할 수 있다. 또한, 본 발명개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 위한 것이고, 그 자체가 개시된 다양한 실시예들 및/또는 구성들 사이의 관계를 설명하는 것은 아니다.
또한, 도면들에 예시된 바와 같은 하나의 엘리먼트 또는 피처에 대한 다른 요소(들) 또는 피처(들)의 관계를 설명하기 위해서 "아래 놓인", "밑", "하부", "위에 놓인", "상부" 등과 같은 공간 상대적 용어들이 설명의 용이성을 위해 여기서 이용될 수 있다. 공간 상대적 용어들은 도면들에서 도시된 배향에 더하여 이용 또는 동작 중에 있는 디바이스의 상이한 배향들을 포함하도록 의도된 것이다. 장치는 이와 다르게 배향될 수 있고(90° 회전되거나 또는 다른 배향에 있음), 여기서 이용되는 공간 상대적 기술어들은 그에 따라 해석될 수 있다.
집적 팬-아웃(Integrated Fan-Out; Info) 패키지 및 이를 형성하는 방법은 다양한 예시적인 실시예에 따라 제공된다. InFO 패키지를 형성하는 중간 단계는 일부 실시예에 따라 예시된다. 일부 실시예의 몇몇의 변형이 논의된다. 다양한 도면들과 예시적인 실시예들 전반에 걸쳐, 동일한 요소들을 지정하기 위해 동일한 참조 번호들이 이용된다.
도 1 내지 도 14는 일부 실시예에 따른 패키지의 형성에서의 중간 단계의 단면도를 예시한다. 도 1 내지 도 14에 도시된 단계들은 또한 도 26에 도시된 프로세스 흐름(200)에서 개략적으로 예시된다.
도 1을 참조하면, 캐리어(20)가 제공되고, 이형 필름(release film)(22)이 캐리어(20) 상에 코팅된다. 캐리어(20)는 투명한 재료로 형성되고, 유리 캐리어, 세라믹 캐리어, 유기 캐리어 등일 수 있다. 캐리어(20)는 라운딩된 상면 형상을 가질 수 있고, 실리콘 웨이퍼의 크기를 가질 수 있다. 예를 들어, 캐리어(20)는 8인치 직경, 12인치 직경 등을 가질 수 있다. 이형 필름(22)은 캐리어(20)의 상단 표면과 물리적으로 접촉한다. 이형 필름(22)은 광-열 변환(Light-To-Heat-Conversion; LTHC) 코팅 재료로 형성될 수 있다. 이형 필름(22)은 코팅을 통해 캐리어(20) 상에 도포될 수 있다. 본 개시의 일부 실시예에 따르면, LTHC 코팅 재료는 광/복사선(예를 들어, 레이저)의 열 하에 분해될 수 있고, 따라서 캐리어(20)를 그 위에 형성된 구조물로부터 해방시킬 수 있다. 본 개시의 일부 실시예에 따르면, LTHC 층(22)은 카본 블랙(카본 입자), 용매, 충전제 및/또는 에폭시를 포함한다. LTHC 층(22)은 유동가능한 형태로 코팅될 수 있고, 예를 들어, 자외선(UV) 광 하에 경화될 수 있다.
일부 실시예에 따르면, 또한 도 1에 도시된 바와 같이, 폴리머 버퍼 층(24)이 이형 필름(22) 상에 형성된다. 일부 실시예에 따르면, 폴리머 버퍼 층(24)은 폴리벤조옥사졸(PBO), 폴리이미드, 벤조시클로부텐(BCB), 또는 다른 적용가능한 폴리머로 형성된다. 본 개시의 대안의 실시예에 따르면, 폴리머 버퍼 층(24)은 형성되지 않는다. 따라서, 폴리머 버퍼 층(24)은 그것이 형성될 수 있거나 형성되지 않을 수 있음을 나타내기 위해 점선으로 예시된다.
도 1은 또한 퇴적을 통해 수행될 수 있는 금속 층(26)의 형성을 예시한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(202)로서 도시된다. 금속층(26)은 예를 들어 물리적 기상 증착(Physical Vapor Deposition; PVD)을 통해 형성될 수 있다. 본 개시의 일부 실시예에 따르면, LTHC 코팅(22)과 금속 층(26) 사이에 유전체 층이 없으므로 금속 층(26)은 LTHC 층(22)과 물리적으로 접촉한다. 예를 들어, 폴리이미드 층, 폴리벤조옥사졸(PBO) 층, 또는 벤조시클로부텐(BCB) 층과 같은 폴리머 층이 금속 층(26)과 LTHC 층(22) 사이에 위치되지 않는다. 본 개시의 일부 실시예에 따르면, 금속 층(26)은 티타늄 층(26A) 및 티타늄 층(26A) 위의 구리 층(26B)을 포함한다. 본 개시의 대안의 실시예에 따르면, 금속 층(26)은 동질 층이고, 구리 층일 수 있다.
이제 도 2를 참조한다. 이어서, 금속 층(26)이 에칭을 통해 패터닝되고, 금속 패드(28)가 형성된다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(204)로서 도시된다. 금속 패드(28)의 위치 및 크기는 후속 배치된 패키지 컴포넌트(32A 및 32B)(도 3에 도시 됨)의 위치 및 크기와 일치하도록 결정되어, 패키지 컴포넌트(32A 및 32B)가 금속 패드(28)에 본딩될 수 있게 한다. 금속 패드(28)에 추가하여, 금속 층(26)의 남아있는 부분은, 가늘고 긴 스트립인 안내 스트립(30)을 포함할(또는 포함하지 않을) 수 있다. 도 23은 본 개시의 일부 실시예에 따른 일부 예시적인 금속 패드(28) 및 안내 스트립(30)의 상면도를 예시한다. 도 23에 도시된 바와 같이, 안내 스트립(30)의 적어도 일부는 두 그룹의 금속 패드(28) 사이에 위치되고, 안내 스트립(30)은 한 그룹으로부터 다른 그룹으로 이어진다. 도 23은 또한 도 3에 도시된 단계에서 금속 패드(28)에 후속적으로 본딩된 패키지 컴포넌트(32A 및 32B)를 개략적으로 예시한다.
본 개시의 다른 실시예에 따르면, 금속 패드(28) 및 안내 스트립(30)의 형성은, 블랭킷 금속 시드 층을 퇴적하는 단계, 포토 레지스트를 형성 및 패터닝하여 블랭킷 금속 시드 층의 일부 부분을 노출시키는 단계, 포토 레지스트에서 개구부 내에 금속 재료를 도금하는 단계, 포토 레지스트를 제거하는 단계, 포토 레지스트에 의해 덮이지 않은 금속 시드 층의 부분을 에칭하는 단계를 포함한다. 도금된 금속 재료 및 금속 시드 층의 남아있는 부분은 금속 패드(28) 및 안내 스트립(30)을 형성한다.
도 3은 패키지 컴포넌트(32A 또는 32B)의 배치/부착을 예시하며, 또한 패키지 컴포넌트(32) 또는 디바이스(32)로서 총괄적으로 그리고 개별적으로 지칭된다. 패키지 컴포넌트(32A 및 32B)는 각각의 반도체 기판(34A 및 34B)의 전방 표면(아래를 향하는 표면)에서 집적 회로 디바이스(예를 들어, 트랜지스터를 포함한 능동 디바이스 등)를 포함한 디바이스 다이를 포함할 수 있다. 본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(32A 및 32B) 각각은, 중앙 처리 장치(Central Processing Unit; CPU) 다이, 그래픽 처리 장치(Graphic Processing Unit; GPU) 다이, 모바일 애플리케이션 다이, 마이크로 컨트롤 유닛(Micro Control Unit; MCU) 다이, 입출력(Input-Output; IO) 다이, 베이스밴드(BaseBand; BB) 다이 또는 애플리케이션 프로세서(Application Processor; AP) 다이일 수 있는, 로직 다이일 수 있다. 패키지 컴포넌트(32A 및 32B) 각각은 또한 시스템-온-칩(System-On-Chip) 다이, 메모리 다이[예를 들어, 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 또는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 다이], 고 대역폭 메모리(High-Bandwidth-Memory; HBM) 큐브 등일 수 있다.
패키지 컴포넌트(32A 및 32B)는 일부 예시적인 실시예에 따라 또한 실리콘 기판일 수 있는 반도체 기판(34A 및 34B)을 포함할 수 있다. 패키지 컴포넌트(32A 및 32B)는 또한 각각 상호접속 구조물(36A 및 36B) 및 전도성 필라(38A 및 38B)를 각각 포함할 수 있다. 상호접속 구조물(36A 및 36B)은 유전체 층, 및 유전체 층 내의 금속 라인 및 비아를 포함할 수 있다. 전도성 필라(38A 및 38B)는 금속 필라일 수 있으며, 구리 필라를 포함할 수 있고, 이는 니켈 층, 금 층, 팔라듐 층 등과 같은 추가의 층을 포함하거나 포함하지 않을 수 있다. 전도성 필라(38A 및 38B)는 수직 및 직선 에지를 가질 수 있고, 패키지 컴포넌트(32A 및 32B)의 각각의 표면 유전체 층 아래로 각각 돌출할 수 있다. 전도성 필라(38A 및 38B)는 패키지 컴포넌트(32A 및 32B)의 부분으로서 사전 형성되고, 패키지 컴포넌트(32A 및 32B) 내의 트랜지스터와 같은 집적 회로 디바이스에 각각 전기적으로 결합된다.
패키지 컴포넌트(디바이스)(32)는 솔더 영역(40)을 통해 금속 패드(28)에 본딩되고, 이는 사전 형성된 컴포넌트(32)의 부분일 수 있다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(206)로서 도시된다. 본딩은 정렬 단계, 각 패키지 컴포넌트(32) 상의 라이트 프레스, 및 리플로우 공정을 포함한다. 리플로우는 모든 패키지 컴포넌트(32)가 배치된 후에 수행될 수 있거나, 또는 패키지 컴포넌트(32) 각각에 대해 수행될 수 있다. 전도성 필라(38A 및 38B)의 위치는 각각의 금속 패드(28)로 정렬된다. 금속 패드(28)의 수평 크기는 각각의 위에 놓인 전도성 필라(38A, 38B)의 수평 크기보다 크거나, 같거나 또는 더 작을 수 있다. 리플로우 공정은 또한 패키지 컴포넌트(32A 및 32B)의 위치가 용융 솔더 영역(40)에 의해 정렬될 것이기 때문에 자기 정렬 공정이다. 따라서, 금속 패드(28)가 의도된 위치에 정확하게 형성되는 한, 패키지 컴포넌트(32A 및 32B)는 캐리어(20) 상의 의도된 위치에 정렬될 것이다. 전도성 필라(38A, 38B)가 동일 평면 상에 있는 금속 패드(28)에 본딩될 수 있게 패키지 컴포넌트(32A, 32B)를 아래를 향하여 배치함으로써, 전도성 필라(38A, 38B)의 하단 표면이 실질적으로 동일 수평면으로 정렬된다.
캐리어(20)가 웨이퍼 레벨에 있기 때문에, 하나의 패키지 컴포넌트(32A) 및 하나의 패키지 컴포넌트(32B)가 도시되어 있지만, 복수의 동일한 디바이스 다이(32A) 및 복수의 동일한 디바이스 다이(32B)가 각각의 금속 패드(28)에 본딩된다. 패키지 컴포넌트(32A, 32B)는 하나의 패키지 컴포넌트(32A) 및 하나의 패키지 컴포넌트(32B)를 각각 포함하는 디바이스 그룹으로서 배열될 수 있다. 디바이스 그룹은 복수의 행과 복수의 열을 포함하는 어레이로서 배열될 수 있다.
도 4는 언더필(42)의 디스펜싱 및 경화를 예시한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(208)로서 도시된다. 본 개시의 일부 실시예에 따르면, 언더필(42)은 디스펜서(44)에 의해 패키지 컴포넌트(32A 및 32B)를 포함하는 디바이스 그룹의 한 측면 상에 디스펜싱된다. 그 후, 언더필(42)은 버퍼 층(24)과 패키지 컴포넌트(32A) 사이의 갭, 패키지 컴포넌트(32A 및 32B) 사이의 갭, 및 버퍼 층(24)과 패키지 컴포넌트(32B) 사이의 갭으로 흐른다. 안내 스트립(30)은 언더필(42)의 흐름을 안내하는 기능을 가져서, 언더필(42)이 패키지 컴포넌트(32A, 32B) 사이의 갭을 통해 흐르고 버퍼 층(24)과 패키지 컴포넌트(32B) 사이의 갭으로 흐르도록 하기 쉽게 한다. 안내 스트립(30)이 없으면, 언더필(42)은 패키지 컴포넌트(32A, 32B) 사이의 갭에 축적되기 쉽고, 적은 언더필(42)이 버퍼 층(24)과 패키지 컴포넌트(32B) 사이의 갭으로 흐를 것이다.
언더필(42)은 폴리머, 수지, 에폭시 등일 수 있는 베이스 재료(42A)(도 25 참조) 및 베이스 재료(42A) 내의 충전제 입자(42B)를 포함할 수 있다. 충전제 입자(42B)는 SiO2, Al2O3, 실리카 등의 유전체 입자일 수 있고, 구 형상을 가질 수 있다. 또한, 구형 충전제 입자는 복수의 상이한 직경을 가질 수 있다. 언더필(42) 내의 충전제 입자(42B) 및 베이스 재료(42A)는 폴리머 층(24)이 형성되지 않은 경우 폴리머 버퍼 층(24)(도 4) 또는 LTHC 층(22)과 물리적으로 접촉할 수 있다.
이어서, 패키지 컴포넌트(32A 및 32B)는 도 5에 도시 된 바와 같이, 캡슐화 재료(46) 내에 캡슐화된다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(210)로서 도시된다. 캡슐화 재료(46)는 이웃하는 패키지 컴포넌트(32A 및 32B) 사이의 갭을 충전한다. 캡슐화 재료(46)는 몰딩 화합물, 몰딩 언더필, 에폭시 및/또는 수지를 포함할 수 있다. 캡슐화 재료(46)의 상단 표면은 패키지 컴포넌트(32A 및 32B) 양측 모두의 상단 표면보다 높다. 또한, 캡슐화 재료(46)는 폴리머, 수지, 에폭시 등일 수 있는 베이스 재료(46A)(도 25) 및 베이스 재료(46A) 내의 충전제 입자(46B)를 포함할 수 있다. 충전제 입자(46B)는 SiO2, Al2O3, 실리카 등의 유전체 입자일 수 있고, 구 형상을 가질 수 있다. 또한, 구형 충전제 입자(46B)는 복수의 상이한 직경을 가질 수 있다. 도 5와 조합하여 도 25에 도시된 바와 같이, 충전제 입자(46B) 및 베이스 재료(46A)는 폴리머 층(24)이 형성되지 않은 경우 폴리머 버퍼 층(24) 또는 LTHC 층(22)과 물리적으로 접촉할 수 있다.
후속 단계에서, 도 6에 도시된 바와 같이, 화학 기계적 연마(Chemical Mechanical Polish; CMP) 단계 또는 기계적 연삭 단계와 같은 평탄화 단계가 패키지 컴포넌트(32A 및 32B) 중 하나 또는 모두가 노출될 때까지 캡슐화 재료(46)를 박형화하도록 수행된다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(212)로서 도시된다. 본 개시의 일부 실시예에 따라, 실리콘 기판일 수 있는 기판(34A, 34B)이 노출된다. 평탄화 공정으로 인하여, 패키지 컴포넌트(32A 및 32B)의 상단 표면은 캡슐화 재료(46)의 상단 표면과 실질적으로 같은 레벨(동일 평면) 상에 있다. 대안의 실시예에 따르면, 평탄화가 끝난 후, 패키지 컴포넌트(32A 및 32B) 중 하나는 노출되지 않고, 그 바로 위의 캡슐 재료(46)의 남아있는 층에 의해 덮여있다. 설명을 통해, LTHC 층(22) 위에 놓인 구조물은 복합 웨이퍼(54)로서 지칭된다.
도 7은 캐리어 스왑(carrier swap)을 예시한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(214)로서 도시된다. 캐리어 스왑 동안에, 캐리어(50)는 예를 들어 이형 필름(52)을 통해 패키지 컴포넌트(32A, 32B) 및 캡슐화 재료(46)의 예시된 표면에 부착된다. 캐리어(50)는 캐리어(20)(도 6)과는 반대의 복합 웨이퍼(54)의 측면에 부착된다. 이어서, 패키지 컴포넌트(32A 및 32B) 및 캡슐화 재료(46)는 캐리어(20)(도 6)로부터 탈착(demount)된다. 본 개시의 일부 실시예에 따르면, 탈착은 LTHC 층(22) 상에 레이저 빔과 같은 열 전달 복사선을 투사하는 단계를 포함한, LTHC 층(22)을 분해하는 단계를 포함한다. 결과적으로, LTHC 층(22)이 분해되고, 캐리어(20)는 LTHC 층(22)으로부터 들어 올려질 수 있다. 그러므로, 복합 웨이퍼(54)는 캐리어(20)로부터 디본딩(탈착)된다. 결과의 구조물이 도 7에 도시된다. 복합 웨이퍼(54)가 폴리머 버퍼 층(24)(도 6)을 포함하는 경우, 폴리머 버퍼 층(24)이 또한 제거되고, 또한 도 7에 도시 된 바와 같이, 언더필(42) 및 캡슐화 재료(46)를 노출시킨다. 그러므로, 금속 패드(28) 및 안내 스트립(30)이 노출된다.
이어서, CMP 또는 기계적 연삭과 같은 평탄화 단계가 수행되어, 전도성 필라(38)의 상부 표면이 노출되도록 금속 패드(28), 안내 스트립(30) 및 솔더 영역(40)을 제거한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(216)로서 도시된다. 결과의 구조물이 도 8에 도시된다. 본 개시의 일부 실시예에 따르면, 모든 솔더 영역(40)이 제거되므로 복합 웨이퍼(54)에서 솔더 영역(40)의 잔류물이 남지 않는다. 본 개시의 일부 실시예에 따라, 패키지 컴포넌트(32A 및 32B)을 금속 패드(28)에 본딩하는 것에 있어서, 솔더 영역(40)의 일부 부분이 전도성 필라(38A 및 38B)의 측벽으로 흐른다. 솔더 영역(40)의 이들 부분은 도 8에 도시된 바와 같이 복합 웨이퍼(54)에 남아있을 수 있거나 남아있지 않을 수 있다. 도 24a는도 8의 영역(56)의 확대도를 예시한다. 도 24a에 도시된 바와 같이, 솔더 영역(40)의 잔류 부분은 전도성 필라(38A)(또는 38B)의 상단 부분의 측벽과 접촉하고, 각각의 전도성 필라(38A)(또는 38B)의 하단 부분의 측벽과는 접촉하지 않는다. 도 24b는 영역(56)의 상면도를 도시한다. 도 24b에 도시된 바와 같이, 솔더 영역(40)의 잔류 부분은 상면도에서 측벽의 일부분과 접촉하고, 다른 부분과는 접촉하지 않을 수 있다. 솔더 영역(40)의 잔여 부분이 점선으로 도시된 바와 같이 전도성 필라(38A)(또는 38B)를 둘러싸는 링을 형성하는 것이 또한 가능하다. 솔더 영역(40)의 패턴은 랜덤이다. 예를 들어, 솔더 영역(40)의 잔류 부분은 전도성 필라(38A 및 38B)의 일부 상에 남아있고, 전도성 필라(38A 및 38B)의 다른 부분에는 남지 않을 수 있다.
도 9 내지 어도 12는 전면(front-side) 상호접속 구조물의 형성을 예시한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(218)로서 도시된다. 도 9는 재배선 라인(Redistribution Line; RDL) 및 각각의 절연체 층의 제 1 층의 형성을 예시한다. 유전체 층(60)은 패키지 컴포넌트(32A, 32B) 및 캡슐화 재료(46)의 상단에 형성된다. 본 개시의 일부 실시예에 따르면, 유전체층(60)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 형성 방법은 유동가능한 형태의 유전체 층(60)을 코팅한 후, 유전체 층(60)을 경화하는 단계를 포함한다. 본 개시의 대안의 실시예에 따르면, 유전체 층(60)은 실리콘 질화물, 실리콘 산화물 등과 같은 무기 유전체 재료로 형성된다. 형성 방법은 화학적 기상 증착(Chemical Vapor Deposition; CVD), 원자 층 증착(Atomic Layer Deposition; ALD), 플라즈마-강화 화학적 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD) 또는 다른 적용가능한 퇴적 방법을 포함할 수 있다. 그 후, 예를 들어 포토 리소그래피 공정을 통해 하부 전도성 필라(38A 및 38B)를 노출시키기 위해 개구부[피쳐(62)에 의해 점유됨]가 유전체 층(60) 내에 형성된다. 유전체층(60)이 PBO 또는 폴리이미드와 같은 광감성 재료로 형성되는 일부 따르면, 개구부의 형성은 리소그래피 마스크를 사용한 노광 및 현상 단계를 포함한다.
이어서, 도 9에 도시된 바와 같이, 재배선 라인(RDL)(62)이 형성된다. RDL(62)은 전도성 필라(38A 및 38B)에 접속되는 유전체 층(60)으로 연장하는 비아 및 유전체 층(60) 상의 금속 트레이스(금속 라인)를 포함한다. 본 개시의 일부 실시예에 따르면, RDL(62)이 도금 공정에서 형성되며, 도금 공정은 금속 시드 층을 퇴적하는 단계, 금속 시드 층 위에 포토 레지스트를 형성 및 패터닝하는 단계, 및 금속 시드 층 위에 구리 및/또는 알루미늄과 같은 금속 재료를 도금하는 단계를 포함한다. 금속 시드 층 및 도금된 금속 재료는 동일한 금속 또는 상이한 금속으로 형성될 수 있다. 그 후, 패터닝된 포토 레지스트가 제거되고, 패터닝된 포토 레지스트에 의해 이전에 덮인 금속 시드 층의 부분을 에칭하는 것이 후속된다.
도금 공정으로 인해, RDL(62)의 금속 라인 부분은 평면이 아닐 수 있고, 개략적으로 예시된 점선(62A)에 의해 예시된 바와 같이, 비아 부분 바로 위의 RDL(62)의 금속 라인 부분은 리세스(디싱)를 가질 수 있다. 또한, RDL(62)의 금속 라인 부분과 비아 부분 사이의 구별가능한 계면은 없다. 도시되지 않았지만, 도 14 및 22에 도시된 후속 형성된 RDL(62, 66 및 70)가 유사한 디싱을 가질 수 있고, 이는 RDL(62, 66 및 70)이 캡슐화 재료(46) 및 언더필(42)의 디스펜싱 후에 형성됨을 나타낸다.
유전체 층(64)은 유전체 층(60) 및 RDL(62) 위에 형성된다. 유전체 층(64)은 PBO, 폴리이미드, BCB 또는 다른 유기 또는 무기 재료를 포함할 수 있는 유전체 층(60)을 형성하기 위한 동일한 후보 재료로부터 선택된 재료를 사용하여 형성될 수 있다.
그 후, 유전체 층(64) 내에 개구부가 형성되어 RDL(62)의 일부 부분을 노출시킨다. 도 10을 참조하면, RDL(66)이 형성된다. RDL(66)은 또한 유전체 층(64) 위의 금속 라인 부분 및 RDL(62)과 접촉하기 위해 유전체 층(64)의 개구부로 연장되는 비아 부분을 포함한다. RDL(66)의 형성은 RDL(62)의 형성과 동일할 수 있고, 시드 층을 형성하는 단계, 패터닝된 마스크를 형성하는 단계, RDL(66)을 도금하는 단계, 그 후 패터닝된 마스크 및 시드 층의 원하지 않는 부분을 제거하는 단계를 포함한다. 그 후, 유전체 층(68)이 형성된다. 유전체 층(68)은 유전체 층(60 및 64)을 형성하기 위한 동일 그룹의 후보 재료로부터 선택된 재료로 형성될 수 있다.
도 11은 RDL(70)의 형성을 예시한다. RDL(70)은 또한 알루미늄, 구리, 텅스텐 또는 이들의 합금을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 예시된 예시적인 실시예에서는 3층의 RDL(62, 66 및 70)이 형성되지만, 패키지는 1층, 2층 또는 3층 이상의 층과 같은 임의의 수의 RDL 층을 가질 수 있다.
도 12는 일부 예시적인 실시예에 따른 유전체 층(72), 언더 범프 금속(Under-Bump Metallurgy; UBM)(74) 및 전기 커넥터(76)의 형성을 예시한다. 유전체 층(72)은 유전체 층(60, 64 및 68)을 형성하기 위한 동일 그룹의 후보 재료로부터 선택된 재료로 형성될 수 있다. 예를 들어, 유전체 층(72)은 PBO, 폴리이미드 또는 BCB를 사용하여 형성될 수 있다. 예시적인 예시의 실시예에서 RDL(70)의 부분인 하부 금속 패드를 노출시키기 위해 유전체 층(72) 내에 개구브가 형성된다. 본 개시의 일부 실시예에 따르면, UBM(74)은 유전체 층(72) 내의 개구부로 연장되도록 형성된다. UBM(74)은 니켈, 구리, 티타늄 또는 이들의 다중층으로 형성될 수 있다. 일부 예시적인 실시예에 따르면, UBM(74)은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다.
그 후, 전기 커넥터(76)가 형성된다. 전기 커넥터(76)의 형성은 UBM(74)의 노출된 부분 상에 논-솔더(예를 들어, 구리) 금속 필라를 도금하는 단계, 솔더 층을 도금하는 단계, 그 후 솔더 층(76)을 리플로우하는 단계를 포함할 수 있다. 본 개시의 대안의 실시예에 따르면, 전기 커넥터(76)의 형성은 UBM(74) 상에 직접 솔더 층을 형성하기 위한 도금 단계를 수행하는 단계, 및 그 후 솔더 층을 리플로우하는 단계를 포함한다.
본 개시의 일부 실시예에 따르면, 복합 웨이퍼(54)는 도 13에 도시된 결과의 웨이퍼(54)와 함께 캐리어(50)(도 12)로부터 디본딩된다. 복합 웨이퍼(54)는 다이싱 테이프에 부착될 수 있다. 복합 웨이퍼(54)는 서로 동일한 복수의 패키지(54')를 포함하고, 패키지(54') 각각은 패키지 컴포넌트(32A 및 32B)를 포함한다. 그 후, 복합 웨이퍼(54)는 다이-쏘우(die-saw)를 통해 복수의 분리된 패키지(54')로 싱귤레이트된다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(220)로서 도시된다.
도 14는 패키지 컴포넌트(80) 상에 패키지(54')를 본딩함으로써 패키지(84)를 형성하는 단계를 예시한다. 각각의 단계는 도 26에 도시된 공정 흐름에서 단계(222)로서 도시된다. 본딩은 전기 커넥터(76) 및 솔더 영역(78)을 통해 수행된다. 본 개시의 일부 실시예에 따라, 패키지 컴포넌트(80)는 패키지 기판이고, 이 패키지 기판은 코어리스 기판 또는 코어를 갖는 기판일 수 있다. 본 발명의 다른 실시예에 따르면, 패키지 컴포넌트(80)는 인쇄 회로 기판 또는 패키지를 포함한다.
도 25는 도 14에 도시된 바와 같이 패키지(84) 내의 영역(86)의 확대도를 예시한다. 본 개시의 일부 실시예에 따르면, 캡슐화 재료(46)는 베이스 재료(46A), 및 베이스 재료(46A) 내의 충전제 입자(46B)를 포함한다. 또한, 언더필(42)은 배이스 재료(42A), 및 베이스 재료(42A) 내의 충전제 입자(42B)를 포함할 수 있다. 충전제 입자(42B 및 46B)는 구 형상을 가질 수 있고, 실리카와 같은 유전체 재료로 형성될 수 있다. 패키지 컴포넌트(32A 및 32B)를 향하는 언더필(42)의 부분[전도성 필라(38A 및 38B)를 포함]은 CMP 또는 기계적 연삭을 통해 평탄화되지 않기 때문에, 패키지 컴포넌트(32A 및 32B)의 도시된 상단 표면 및 수직 에지와 접촉하는 구형 입자(42B)는 구형 표면을 가진다. 비교로서, 유전체 층(60)과 접촉하는 캡슐화 재료(46) 및 언더필(42)의 부분은 도 8에 도시된 단계에서 평탄화되었다. 따라서, 유전체 층(60)과 접촉하는 구형 입자(42B 및 46B)는 평탄화 동안 부분적으로 절단되고, 따라서 유전체 층(60)과 접촉하는 실질적으로 평면인 상단 표면(라운딩된 상단 표면보다는)을 가질 것이다. 반면에, 평탄화되지 않은 내부 구형 입자(42B 및 46B)는 비평면(예를 들어, 구형) 표면을 가진 원래의 형상을 가지도록 남는다. 설명을 통해, 평탄화에서 연마된 입자(42B 및 46B)는 부분 입자로서 지칭된다. 추가적으로, 패키지(84)의 하단에서의 캡슐화 재료(46)의 부분은 도 6에 도시된 단계에서 평탄화된다. 따라서, 패키지(84)의 하단 표면에서의 구형 입자(46B)는 평탄화 동안 부분적으로 절단되고, 따라서 실질적으로 평면인 하단 표면(라운딩된 하단 표면보다는)을 가질 것이다.
또한 도 14에 도시된 바와 갚이, 언더필(42)의 상부 부분은 언더필(42)의 각각의 하부 부분보다 점차 넓어지고 있다. 일부 실시예에 따르면, 점선(42')에 의해 도시되는 바와 같이, 평탄화는 패키지 컴포넌트(32A)에 인접한 언더필(42)의 부분이 패키지 컴포넌트(32B)에 인접한 언더필(42)의 부분으로부터 접속해제되게 할 수 있다. 또한, 점선(42 ')은 도 14의 라인 B-B를 포함하는 평면으로부터 언더필(42)의 단면도가 얻어진 경우 언더필(42)이 어떻게 보이는지를 도시한다.
도 15 내지 도 22는 본 개시의 일부 실시예에 따른 InFO 패키지의 형성에서의 중간 단계의 단면도를 예시한다. 도 15 내지 도 22에 도시된 단계들은 또한 도 27에 도시된 공정 흐름(300)에서 개략적으로 예시된다. 이들 실시예는 패키지 컴포넌트의 전도성 필라가 금속 패드 상에 본딩되는 것보다는, 필름 내에 삽입된다는 것을 제외하고 도 1 내지 도 14에 도시된 실시예와 유사하다. 달리 특정되지 않는 한, 이들 실시예에서의 컴포넌트의 재료 및 형성 방법은 도 1 내지 도 14에 도시된 실시예에서 동일한 참조 번호로 표시되는 동일한 컴포넌트와 본질적으로 동일하다. 따라서, 도 15 내지 도 22에 도시된 컴포넌트의 재료 및 형성 공정에 관한 상세는 도 1 내지 도 14에 도시된 실시예에 대한 논의에서 찾을 수 있다.
도 15를 참조하면, 템플레이트 필름(23)이 캐리어(20) 위에 형성 또는 접착된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(302)로서 도시된다. 템플레이트 필름(23)은 캐리어(20) 위에 접착되거나 캐리어(20) 위에 코팅될 수 있는 사전 형성된 필름일 수 있다. 템플레이트 필름(23)은 전도성 피쳐, 금속 피처 등이 없는 동질 재료로 형성될 수 있다. 템플레이트 필름(23)은 디바이스 다이를 다른 표면에 부착시키는데 사용되는 다이-부착 필름일 수 있는 접착 필름으로 형성될 수 있다. 본 개시의 다른 실시예에 따르면, LTHC 층(22)이 캐리어(20) 상에 코팅되고, 템플레이트 필름(23)이 LTHC 층(22) 위에 형성되어 LTHC 층(22)과 접촉할 수 있다. 본 개시의 대안의 실시예에 따르면, LTHC 층(22)은 형성되지 않고, 템플레이트 필름(23)이 캐리어(20)와 접촉한다.
도 16을 참조하면, 패키지 컴포넌트(32A 및 32B)가 선택되어 템플레이트 필름(23) 상에 배치된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(304)로서 도시된다. 전도성 필라(38A 및 38B)는 적어도 템플레이트 필름(23)과 접촉한다. 패키지 컴포넌트(32A 및 32B)의 위치가 템플레이트 필름(23) 상에 고정되도록, 전도성 필라(38A 및 38B)가 템플레이트 필름(23) 내로 연장되도록, 패키지 컴포넌트(32A 및 32B)에 가벼운 힘이 가해질 수 있다. 예를 들어, 전도성 필라(38A 및 38B)는 템플레이트 필름(23)의 두께의 약 20 % 내지 약 80 %까지 연장될 수 있다. 도 16에 도시된 바와 같이, 전도성 필라(38A)의 길이는 전도성 필라(38B)의 길이와 상이할 수 있다. 패키지 컴포넌트(32A 및 32B)를 아래를 향하여 배치함으로써, 전도성 필라(38A 및 38B)의 하단 표면은 실질적으로 동일한 수평면으로 정렬된다. 본 개시의 일부 실시예에 따르면, 도 16에 도시된 공정 단계는 웨이퍼 레벨에 있다. 따라서, 템플레이트 필름(23) 상에 배치된 패키지 컴포넌트(32A, 32B)를 포함한 디바이스 그룹과 동일한 복수의 디바이스 그룹이 있다. 도 16에 도시된 바와 같이, 패키지 컴포넌트(32A 및 32B)의 상단 표면은 동일 평면이거나 동일 평면이 아닐 수 있다.
도 17을 참조하면, 언더필(42)은 예를 들어, 디바이스 그룹의 하나의 측면으로부터 디스펜싱된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(306)로서 도시된다. 언더필(42)은 템플레이트 필름(23), 패키지 컴포넌트(32A) 및 패키지 컴포넌트(32B) 사이의 갭으로 흐른다. 언더필(42)의 재료 및 조성은 도 1 내지 도 14에 도시된 실시예에 대해 논의된 것과 동일 할 수 있고, 도 25에 도시된 바와 같이 베이스 재료(42A) 및 충전제 입자(42B)를 포함할 수 있다.
이어서, 패키지 컴포넌트(32A 및 32B)는 도 18에 도시 된 바와 같이, 캡슐화 재료(46) 내에 캡슐화된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(308)로서 도시된다. 캡슐화 재료(46)는 또한 도 25에서 각각 46A 및 46B로서 도시된, 폴리머, 수지, 에폭시 등일 수 있는 베이스 재료, 및 베이스 재료 내의 충전제 입자를 포함할 수 있다.
후속 단계에서, 도 19에 도시된 바와 같이, CMP 단계 또는 기계적 연삭 단계와 같은 평탄화 단계가 패키지 컴포넌트(32A 및 32B) 중 하나 또는 모두가 노출될 때까지 캡슐화 재료를 박형화하도록 수행된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(310)로서 도시된다. 대안의 실시예에 따르면, 평탄화가 끝난 후, 패키지 컴포넌트(32A 및 32B) 중 하나는 노출되지 않고, 그 바로 위의 캡슐 재료의 남아있는 층에 의해 덮여있다. 본 개시의 일부 실시예에 따라, 실리콘 기판일 수 있는 기판(34A, 34B)이 노출된다. 평탄화 공정으로 인하여, 패키지 컴포넌트(32A 및 32B)의 상단 표면은 캡슐화 재료(46)의 상단 표면과 실질적으로 같은 레벨(동일 평면) 상에 있다. 따라서, 복합 웨이퍼(54)가 형성된다.
도 20은 캐리어 스왑을 예시한다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(312)로서 도시된다. 캐리어 스왑 동안에, 캐리어(50)는 예를 들어 이형 필름(52)을 통해 복합 웨이퍼(54)의 예시된 표면에 부착된다. 캐리어(50)는 캐리어(20)(도 19)과는 반대의 복합 웨이퍼(54)의 측면에 부착된다. 이어서, 패키지 컴포넌트(32A 및 32B) 및 캡슐화 재료(46)는 캐리어(20)(도 19)로부터 디본딩된다. 본 개시의 일부 실시예에 따르면, 디본딩은 캐리어(20)를 통해 LTHC 층(22) 상에 레이저 빔과 같은 열 전달 복사선을 투사하는 단계를 포함한, LTHC 층(22)을 분해하는 단계를 포함한다. 템플레이트 필름(23)은 캐리어(50) 바로 위에 있고, 템플레이트 필름(23)은 상승된 온도에서 팽창하고, 따라서 캐리어(20)로부터 해방되는, 열 이형 필름으로 형성될 수 있다. 결과적으로, 복합 웨이퍼(54)는 캐리어(20)로부터 디본딩(탈착)된다. 결과의 구조물이 도 20에 도시된다.
템플레이트 필름(23)은 전도성 필라(38A 및 38B)에 부착된 일부 잔류 부분을 가질 수 있다. 이어서, CMP 또는 기계적 연삭과 같은 평탄화 단계가 수행되어, 템플레이트 필름(23)의 잔류 부분을 제거하고, 전도성 필라(38A 및 38B)의 표면을 평탄화한다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(314)로서 도시된다. 따라서, 필라(38A 및 38B)의 상단 표면은 캡슐화 재료(46) 및 언더필(42)의 상단 표면과 동일 평면 상에 있다.
전면 상호접속 구조물이 형성되는 도 9 내지 도 13에 도시된 바와 같이, 후속 단계는 본질적으로 동일하며, 결과의 구조물이 도 22에 도시된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(316)로서 도시된다. 도 22에 도시된 복합 웨이퍼(54)는, 솔더 영역이 전도성 필라(38A 및 38B)에 본딩되지 않았기 때문에 전도성 필라(38A 및 38B)의 측벽 상에 솔더 잔류물이 없다는 것을 제외하고, 도 13에 도시된 복합 웨이퍼(54)와 유사하다. 후속 단계에서, 복합 웨이퍼(54)는 도 14에 도시된 것과 동일한 복수의 패키지(54')로 싱귤레이트된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(318)로서 도시된다. 또한, 패키지(54')는 패키지 컴포넌트(80)에 본딩될 수 있고, 결과의 패키지(84)는 또한 도 14에 도시된다. 각각의 단계는 도 27에 도시된 공정 흐름에서 단계(320)로서 도시된다.
상기 예시된 예시의 실시예에서, 일부 예시의 공정 및 피처는 본 개시의 일부 실시예에 따라 설명된다. 다른 피처 및 공정이 또한 포함될 수 있다. 예를 들어, 3차원(3D) 패키징 또는 3DIC 디바이스의 검증 테스트를 돕기 위해 테스트 구조물이 포함될 수 있다. 테스트 구조물은 예를 들어, 3D 패키징 또는 3DIC의 테스트, 프로브 및/또는 프로브 카드의 사용 등을 허용하는 재배선 층 내에 또는 기판 상에 형성된 테스트 패드를 포함할 수 있다. 검증 테스트는 최종 구조물뿐만 아니라 중간 구조물에 대해서도 수행될 수 있다. 추가적으로, 여기에 개시된 구조물 및 방법은 수율을 증가시키고 비용을 감소시키기 위해 노운-굿-다이의 중간 검증을 통합하는 테스트 방법과 함께 사용될 수 있다.
본 개시의 실시예는 일부 유리한 특징을 가진다. 종래의 InFO 패키지 형성에서, 패키지 컴포넌트(예를 들어, 디바이스 다이)의 후면은 다이 부착 필름을 통해 이형 필름에 부착되고, 디바이스 내의 전도성 필라는 위를 향한다. 그 후, 패키지 컴포넌트가 캡슐화되고 RDL이 전도성 필라에 접속되도록 형성된다. 패키지 컴포넌트가 의도적으로 동일한 두께를 갖도록 제조되더라도, 패키지 컴포넌트의 두께를 변화시키는 공정 변화가 있다는 것을 알 수 있다. 예를 들어, HBM 큐브의 두께는 ± 25 μm의 변동을 가질 수 있다. 변동은 RDL의 형성을 어렵게 만든다. 본 개시의 일부 실시예에 따라, 패키지 컴포넌트의 전도성 필라는 금속 패드로의 솔더 본딩 또는 템플레이트 필름으로의 부착 중 어느 하나를 통해 동일한 평면으로 정렬된다. 전도성 필라의 길이의 차이 및 패키지 컴포넌트의 두께의 차이는 따라서 보상된다. 따라서, 공정 윈도우가 증가된다.
본 개시의 일부 실시예에 따르면, 방법은 캐리어 위에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 배치하는 단계 - 제 1 패키지 컴포넌트의 제 1 전도성 필라(pillar) 및 제 2 패키지 컴포넌트의 제 2 전도성 필라는 캐리어를 향하여 있음 - ; 캡슐화(encapsulating) 재료 내에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 캡슐화하는 단계; 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 캐리어로부터 디본딩(de-bonding)하는 단계; 제 1 전도성 필라, 제 2 전도성 필라, 및 캡슐화 재료를 평탄화하는 단계; 및 제 1 전도성 필라 및 제 2 전도성 필라에 전기적으로 결합하도록 재배선 라인을 형성하는 단계를 포함한다. 일실시예에 있어서, 캡슐화하는 단계가 수행될 때, 제 1 전도성 필라 및 제 2 전도성 필라의 표면은 실질적으로 동일 평면으로 정렬된다. 일실시예에 있어서, 방법은 캐리어와 제 1 패키지 컴포넌트 사이 및 캐리어와 제 2 패키지 컴포넌트 사이에 언더필을 디스펜싱(dispensing)하는 단계를 더 포함하며, 평탄화하는 단계에서 언더필이 또한 평탄화된다. 일실시예에 있어서, 방법은 캐리어 위에 복수의 금속 패드를 형성하는 단계; 제 1 전도성 필라 및 제 2 전도성 필라를 복수의 금속 패드에 본딩하는 단계; 및 제 1 전도성 필라 및 제 2 전도성 필라로부터 복수의 금속 패드를 제거하는 단계를 더 포함한다. 일실시예에 있어서, 제거하는 단계는 복수의 금속 패드 상에 화학 기계적 연마 또는 기계적 연삭을 수행하는 단계를 포함한다. 일실시예에 있어서, 방법은 캐리어 위에 템플레이트 필름(template film)을 형성하는 단계 - 제 1 전도성 필라 및 제 2 전도성 필라는 템플레이트 필름으로 삽입됨 - ; 및 템플레이트 필름을 제거하는 단계를 더 포함한다. 일실시예에 있어서, 템플레이트 필름을 제거하는 단계는 템플레이트 필름 상에 화학 기계 연마 또는 기계 연삭을 수행하는 단계를 포함한다.
본 개시의 일부 실시예에 있어서, 방법은 캐리어 위에 복수의 금속 패드를 형성하는 단계; 제 1 패키지 컴포넌트의 제 1 전도성 필라 및 제 2 패키지 컴포넌트의 제 2 전도성 필라를 복수의 금속 패드에 본딩하는 단계; 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트 아래에 놓이는 언더필을 디스펜싱하는 단계; 복합 웨이퍼를 형성하기 위해 캡슐화 재료 내에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 캡슐화하는 단계; 캐리어로부터 복합 웨이퍼를 디본딩하는 단계; 및 복수의 금속 패드를 제거하기 위해 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트, 언더필, 및 캡슐화 재료에 대해 제 1 평탄화를 수행하는 단계를 포함한다. 일실시예에 있어서, 제 1 전도성 필라 및 제 2 전도성 필라는 솔더 영역을 통해 복수의 금속 패드에 본딩된다. 실시예에 있어서, 제 1 평탄화 이후에, 제 1 전도성 필라 및 제 2 전도성 필라의 표면을 노출시키기 위해 솔더 영역이 제거된다. 일실시예에 있어서, 제 1 평탄화 이후에, 솔더 영역의 잔류 부분이 제 1 전도성 필라 및 제 2 전도성 필라 중 하나의 측벽 상에 남아 있다. 일실시예에 있어서, 방법은 디본딩 이전에, 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트 중 적어도 하나를 노출시키기 위해 캡슐화 재료에 대해 제 2 평탄화를 수행하는 단계를 더 포함한다. 일실시예에 있어서, 방법은 복수의 금속 패드가 형성될 때, 복수의 안내 스트립을 형성하는 단계를 더 포함하고, 복수의 안내 스트립은 언더필이 제 1 패키지 컴포넌트로부터 제 2 패키지 컴포넌트로 흐르도록 유도한다. 일실시예에 있어서, 방법은 제 1 평탄화에서 복수의 안내 스트립을 제거하는 단계를 더 포함한다.
본 개시의 일부 실시예에 따르면, 패키지는 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트; 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 그 내부에서 캡슐화하는 캡슐화 재료; 캡슐화 재료 위에 있고 캡슐화 재료와 접촉하는 유전체 층; 제 1 패키지 컴포넌트와 유전체 층 사이의 제 1 부분 - 제 1 패키지 컴포넌트의 제 1 전도성 필라는 언더필 내에 있고, 언더필의 상부 부분은 언더필의 하부 부분보다 넓음 - , 및 제 2 패키지 컴포넌트와 유전체 층 사이의 제 2 부분 - 제 2 패키지 컴포넌트의 제 2 전도성 필라는 언더필 내에 있음 - 을 포함하는 언더필; 및 제 1 전도성 필라 및 제 2 전도성 필라와 접촉하도록 유전체 층으로 연장되는 재배선 라인을 포함한다. 일실시예에 있어서, 제 1 전도성 필라와 제 2 전도성 필라는 상이한 길이를 가진다. 일실시예에 있어서, 언더필은 제 1 구형 입자; 및 유전체 층과 접촉한 제 1 부분 입자를 포함한다. 일실시예에 있어서, 캡슐화 재료는 제 2 구형 입자; 및 유전체 층과 접촉한 제 2 부분 입자를 포함한다. 일실시예에 있어서, 제 1 패키지 컴포넌트는 디바이스 다이를 포함한다. 일실시예에 있어서, 언더필은 제 1 패키지 컴포넌트의 에지를 넘어 측면 방향으로 연장된다.
본 발명개시의 양상들을 본 발명분야의 당업자가 보다 잘 이해할 수 있도록 상기는 여러 실시예들의 피처들을 약술하였다. 당업자는 본 명세서에 개시된 실시예들과 동일한 목적을 수행하고, 그리고/또는 동일한 이점를 성취하는 다른 공정들 및 구조물들을 설계하거나 수정하기 위해 본 발명개시를 기초로서 쉽게 사용할 수 있다는 것을 인지해야 한다. 또한, 당업자는 그러한 동등한 구성이 본 개시의 사상 및 범주로부터 벗어나지 않고, 이들은 본 개시의 사상 및 범주를 벗어나지 않으면서 다양한 수정, 대체 및 변경이 가능하다는 것을 인지해야 한다.
실시예
실시예 1. 방법에 있어서,
캐리어 위에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 배치하는 단계 - 상기 제 1 패키지 컴포넌트의 제 1 전도성 필라(pillar) 및 상기 제 2 패키지 컴포넌트의 제 2 전도성 필라는 상기 캐리어를 향하여 있음 - ;
캡슐화(encapsulating) 재료 내에 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 캡슐화하는 단계;
상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 상기 캐리어로부터 디본딩(de-bonding)하는 단계;
상기 제 1 전도성 필라, 상기 제 2 전도성 필라, 및 상기 캡슐화 재료를 평탄화하는 단계; 및
상기 제 1 전도성 필라 및 상기 제 2 전도성 필라에 전기적으로 결합하도록 재배선 라인을 형성하는 단계
를 포함하는 방법
실시예 2. 실시예 1에 있어서,
상기 캡슐화하는 단계가 수행될 때, 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라의 표면들은 실질적으로 동일 평면으로 정렬되는 것인 방법.
실시예 3. 실시예 1에 있어서,
상기 캐리어와 상기 제 1 패키지 컴포넌트 사이 및 상기 캐리어와 상기 제 2 패키지 컴포넌트 사이에 언더필을 디스펜싱(dispensing)하는 단계
를 더 포함하며, 상기 평탄화하는 단계에서 상기 언더필이 또한 평탄화되는 것인 방법.
실시예 4. 실시예 1에 있어서,
상기 캐리어 위에 복수의 금속 패드를 형성하는 단계;
상기 제 1 전도성 필라 및 상기 제 2 전도성 필라를 상기 복수의 금속 패드에 본딩하는 단계; 및
상기 제 1 전도성 필라 및 상기 제 2 전도성 필라로부터 상기 복수의 금속 패드를 제거하는 단계
를 더 포함하는 방법.
실시예 5. 실시예 4에 있어서,
상기 제거하는 단계는 상기 복수의 금속 패드 상에 화학 기계적 연마 또는 기계적 연삭을 수행하는 단계를 포함하는 것인 방법.
실시예 6. 실시예 1에 있어서,
상기 캐리어 위에 템플레이트 필름(template film)을 형성하는 단계 - 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라는 상기 템플레이트 필름으로 삽입됨 - ; 및
상기 템플레이트 필름을 제거하는 단계
를 더 포함하는 방법.
실시예 7. 실시예 6에 있어서,
상기 템플레이트 필름을 제거하는 단계는 상기 템플레이트 필름 상에 화학 기계 연마 또는 기계 연삭을 수행하는 단계를 포함하는 것인 방법.
실시예 8. 방법에 있어서,
캐리어 위에 복수의 금속 패드를 형성하는 단계;
제 1 패키지 컴포넌트의 제 1 전도성 필라 및 제 2 패키지 컴포넌트의 제 2 전도성 필라를 상기 복수의 금속 패드에 본딩하는 단계;
상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트 아래에 놓이는 언더필을 디스펜싱하는 단계;
복합 웨이퍼를 형성하기 위해 캡슐화 재료 내에 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 캡슐화하는 단계;
상기 캐리어로부터 상기 복합 웨이퍼를 디본딩하는 단계; 및
상기 복수의 금속 패드를 제거하기 위해 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트, 상기 언더필, 및 상기 캡슐화 재료에 대해 제 1 평탄화를 수행하는 단계
를 포함하는 방법.
실시예 9. 실시예 8에 있어서,
상기 제 1 전도성 필라 및 상기 제 2 전도성 필라는 솔더 영역을 통해 상기 복수의 금속 패드에 본딩되는 것인 방법.
실시예 10. 실시예 9에 있어서,
상기 제 1 평탄화 이후에, 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라의 표면을 노출시키기 위해 솔더 영역이 제거되는 것인 방법.
실시예 11. 실시예 9에 있어서,
상기 제 1 평탄화 이후에, 상기 솔더 영역의 잔류 부분이 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라 중 하나의 측벽 상에 남아 있는 것인 방법.
실시예 12. 실시예 9에 있어서,
상기 디본딩 이전에, 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트 중 적어도 하나를 노출시키기 위해 상기 캡슐화 재료에 대해 제 2 평탄화를 수행하는 단계
를 더 포함하는 방법.
실시예 13. 실시예 8에 있어서,
상기 복수의 금속 패드가 형성될 때, 복수의 안내 스트립을 형성하는 단계
를 더 포함하고, 상기 복수의 안내 스트립은 언더필이 상기 제 1 패키지 컴포넌트로부터 상기 제 2 패키지 컴포넌트로 흐르도록 유도하는 것인 방법.
실시예 14. 실시예 13에 있어서,
상기 제 1 평탄화에서 상기 복수의 안내 스트립을 제거하는 단계
를 더 포함하는 방법.
실시예 15. 패키지에 있어서,
제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트;
상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 그 내부에서 캡슐화하는 캡슐화 재료;
상기 캡슐화 재료 위에 있고 상기 캡슐화 재료와 접촉하는 유전체 층;
언더필로서,
상기 제 1 패키지 컴포넌트와 상기 유전체 층 사이의 제 1 부분 - 상기 제 1 패키지 컴포넌트의 상기 제 1 전도성 필라는 상기 언더필 내에 있고, 상기 언더필의 상부 부분은 상기 언더필의 하부 부분보다 넓음 - , 및
상기 제 2 패키지 컴포넌트와 상기 유전체 층 사이의 제 2 부분 - 상기 제 2 패키지 컴포넌트의 제 2 전도성 필라는 상기 언더필 내에 있음 - 을 포함하는 상기 언더필; 및
상기 제 1 전도성 필라 및 상기 제 2 전도성 필라와 접촉하도록 상기 유전체 층으로 연장되는 재배선 라인
을 포함하는 패키지.
실시예 16. 실시예 15에 있어서,
상기 제 1 전도성 필라와 상기 제 2 전도성 필라는 상이한 길이를 가지는 것인 패키지.
실시예 17. 실시예 15에 있어서,
상기 언더필은,
제 1 구형 입자; 및
상기 유전체 층과 접촉한 제 1 부분 입자를 포함하는 것인 패키지.
실시예 18. 실시예 15에 있어서,
상기 캡슐화 재료는,
제 2 구형 입자; 및
상기 유전체 층과 접촉한 제 2 부분 입자를 포함하는 것인 패키지.
실시예 19. 실시예 15에 있어서,
상기 제 1 패키지 컴포넌트는 디바이스 다이를 포함하는 것인 패키지.
실시예 20. 실시예 15에 있어서,
상기 언더필은 상기 제 1 패키지 컴포넌트의 에지를 넘어 측면 방향으로 연장되는 것인 패키지.

Claims (10)

  1. 방법에 있어서,
    캐리어 위에 복수의 금속 패드 및 복수의 안내 스트립을 형성하는 단계;
    상기 캐리어 위에 제 1 패키지 컴포넌트 및 제 2 패키지 컴포넌트를 배치하는 단계로서, 상기 제 1 패키지 컴포넌트의 제 1 전도성 필라(pillar) 및 상기 제 2 패키지 컴포넌트의 제 2 전도성 필라는 상기 캐리어를 향하여 있는 것인, 상기 제 1 및 제 2 패키지 컴포넌트를 배치하는 단계;
    상기 캐리어와 상기 제 1 패키지 컴포넌트 사이 및 상기 캐리어와 상기 제 2 패키지 컴포넌트 사이에 언더필을 디스펜싱(dispensing)하는 단계로서, 상기 복수의 안내 스트립은 상기 언더필이 상기 제 1 패키지 컴포넌트로부터 상기 제 2 패키지 컴포넌트로 흐르도록 유도하는, 상기 언더필을 디스펜싱하는 단계;
    캡슐화(encapsulating) 재료 내에 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 캡슐화하는 단계;
    상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 상기 캐리어로부터 디본딩(de-bonding)하는 단계;
    상기 제 1 전도성 필라, 상기 제 2 전도성 필라, 및 상기 캡슐화 재료를 평탄화하는 단계; 및
    상기 제 1 전도성 필라 및 상기 제 2 전도성 필라에 전기적으로 결합하도록 재배선 라인을 형성하는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 캡슐화하는 단계가 수행될 때, 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라의 표면들은 동일 평면으로 정렬되는 것인 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 전도성 필라 및 상기 제 2 전도성 필라를 상기 복수의 금속 패드에 본딩하는 단계; 및
    상기 제 1 전도성 필라 및 상기 제 2 전도성 필라로부터 상기 복수의 금속 패드를 제거하는 단계
    를 더 포함하는 방법.
  5. 제 4 항에 있어서,
    상기 제거하는 단계는 상기 복수의 금속 패드 상에 화학 기계적 연마 또는 기계적 연삭을 수행하는 단계를 포함하는 것인 방법.
  6. 제 1 항에 있어서,
    상기 캐리어 위에 템플레이트 필름(template film)을 형성하는 단계 - 상기 제 1 전도성 필라 및 상기 제 2 전도성 필라는 상기 템플레이트 필름으로 삽입됨 - ; 및
    상기 템플레이트 필름을 제거하는 단계
    를 더 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 템플레이트 필름을 제거하는 단계는 상기 템플레이트 필름 상에 화학 기계 연마 또는 기계 연삭을 수행하는 단계를 포함하는 것인 방법.
  8. 방법에 있어서,
    캐리어 위에 복수의 금속 패드 및 복수의 안내 스트립을 형성하는 단계;
    제 1 패키지 컴포넌트의 제 1 전도성 필라 및 제 2 패키지 컴포넌트의 제 2 전도성 필라를 상기 복수의 금속 패드에 본딩하는 단계;
    상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트 아래에 놓이는 언더필을 디스펜싱하는 단계로서, 상기 복수의 안내 스트립은 상기 언더필이 상기 제 1 패키지 컴포넌트로부터 상기 제 2 패키지 컴포넌트로 흐르도록 유도하는, 상기 언더필을 디스펜싱하는 단계;
    복합 웨이퍼를 형성하기 위해 캡슐화 재료 내에 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트를 캡슐화하는 단계;
    상기 캐리어로부터 상기 복합 웨이퍼를 디본딩하는 단계; 및
    상기 복수의 금속 패드를 제거하기 위해, 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트, 상기 언더필, 상기 캡슐화 재료 및 상기 복수의 안내 스트립에 대해 제 1 평탄화를 수행하는 단계
    를 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 제 1 전도성 필라 및 상기 제 2 전도성 필라는 솔더 영역을 통해 상기 복수의 금속 패드에 본딩되는 것인 방법.
  10. 제 8 항에 있어서,
    상기 디본딩하는 단계 전에, 상기 제 1 패키지 컴포넌트 및 상기 제 2 패키지 컴포넌트 중 적어도 하나를 노출시키기 위해 상기 캡슐화 재료에 대해 제 2 평탄화를 수행하는 단계를 더 포함하는 방법.
KR1020180089994A 2017-09-29 2018-08-01 팬-아웃 패키징 공정에서의 범프 정렬 KR102124892B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565446P 2017-09-29 2017-09-29
US62/565,446 2017-09-29
US15/966,468 US11217555B2 (en) 2017-09-29 2018-04-30 Aligning bumps in fan-out packaging process
US15/966,468 2018-04-30

Publications (2)

Publication Number Publication Date
KR20190038294A KR20190038294A (ko) 2019-04-08
KR102124892B1 true KR102124892B1 (ko) 2020-06-22

Family

ID=65896907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089994A KR102124892B1 (ko) 2017-09-29 2018-08-01 팬-아웃 패키징 공정에서의 범프 정렬

Country Status (3)

Country Link
KR (1) KR102124892B1 (ko)
CN (1) CN109585312B (ko)
TW (1) TWI713904B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
US11107771B2 (en) * 2019-12-26 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Segregated power and ground design for yield improvement
CN111341796A (zh) * 2020-02-26 2020-06-26 南通智通达微电子物联网有限公司 一种图像传感器的扇出型封装方法
CN111430322A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种系统级扇出型封装结构及封装方法
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
TWI743900B (zh) * 2020-07-23 2021-10-21 力晶積成電子製造股份有限公司 封裝結構及其製作方法
CN112420531B (zh) * 2020-11-27 2021-11-30 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
US20220173005A1 (en) 2020-11-27 2022-06-02 Yibu Semiconductor Co., Ltd. Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255416A1 (en) * 2014-03-04 2015-09-10 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829380B2 (en) * 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
EP2214204B1 (en) * 2007-10-17 2013-10-02 Panasonic Corporation Mounting structure
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8933551B2 (en) * 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR102341732B1 (ko) * 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255416A1 (en) * 2014-03-04 2015-09-10 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers

Also Published As

Publication number Publication date
CN109585312B (zh) 2021-11-30
TW201921526A (zh) 2019-06-01
KR20190038294A (ko) 2019-04-08
TWI713904B (zh) 2020-12-21
CN109585312A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US20220130794A1 (en) Aligning Bumps in Fan-Out Packaging Process
KR102124892B1 (ko) 팬-아웃 패키징 공정에서의 범프 정렬
US11488843B2 (en) Underfill between a first package and a second package
US20200035647A1 (en) Stacked Integrated Circuit Structure and Method of Forming
US11075168B2 (en) InFO-POP structures with TIVs having cavities
TWI674655B (zh) 封裝及其形成方法
US11742317B2 (en) Process including a re-etching process for forming a semiconductor structure
US11600574B2 (en) Method of forming RDLS and structure formed thereof
US20210118758A1 (en) Semiconductor packages and method of manufacturing the same
US20230352442A1 (en) Process Including a Re-etching Process for Forming a Semiconductor Structure
US11756802B2 (en) Thermally conductive material in the recess of an encapsulant and sidewall of an integrated circuit device
US11955455B2 (en) Embedded stress absorber in package
CN220021087U (zh) 半导体封装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant