CN220021087U - 半导体封装体 - Google Patents

半导体封装体 Download PDF

Info

Publication number
CN220021087U
CN220021087U CN202321196918.9U CN202321196918U CN220021087U CN 220021087 U CN220021087 U CN 220021087U CN 202321196918 U CN202321196918 U CN 202321196918U CN 220021087 U CN220021087 U CN 220021087U
Authority
CN
China
Prior art keywords
interposer
package
edge
support structure
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321196918.9U
Other languages
English (en)
Inventor
赖柏辰
游明志
林昱圣
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220021087U publication Critical patent/CN220021087U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/172—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装体，包括中介层、接合到中介层的一或多个封装元件、位于中介层上的封装胶以及位于中介层上的多个支撑结构。在俯视图中，一或多个支撑结构设置在中介层的每个角落上。多个支撑结构包括第一金属，并且嵌入在封装胶中。

Description

半导体封装体
技术领域
本实用新型实施例涉及一种半导体封装体及其制造方法，尤其涉及一种具有支撑结构的半导体封装体及其制造方法。
背景技术
集成电路的形成包括在半导体晶片上形成集成电路装置，接着将半导体晶片切割成装置裸片。可将装置裸片接合到例如中介层、封装基板、印刷电路板等的封装元件。为了保护装置裸片和将装置裸片接合到封装元件的接合结构，可以使用例如成型化合物、底部填充物等的封装胶来封装装置裸片。
实用新型内容
本实用新型的目的在于提出一种半导体封装体，以解决上述至少一个问题。
本实用新型实施例提供一种半导体封装体，包括中介层，中介层包括多个绝缘层和位于多个绝缘层中的多条重分布线。半导体封装体包括接合到中介层的一或多个封装元件，一或多个封装元件中的每一个包括半导体裸片。半导体封装体包括中介层上的封装胶，其中在俯视图中，封装胶环绕一或多个封装元件。半导体封装体包括多个支撑结构，位于中介层上，其中在俯视图中，一或多个支撑结构设置在中介层的每个角落上，其中多个支撑结构包括第一金属，并且其中多个支撑结构嵌入在封装胶中。
根据本公开其中的一个实施方式，多个所述支撑结构在一剖视图中具有弯曲的多个侧壁。
根据本公开其中的一个实施方式，多个所述支撑结构电性连接至多个所述重分布线中的一或多个对应的重分布线，且多个所述支撑结构电性接地。
根据本公开其中的一个实施方式，多个所述支撑结构中的每一个的一顶面在该俯视图中具有圆形、矩形或支架的形状。
根据本公开其中的一个实施方式，该一或多个支撑结构中的一第一支撑结构在该俯视图中完全位于该中介层的一第一角落的一角落区域内，该中介层的该第一角落是该中介层的一第一边缘和一第二边缘的一交点，该角落区域从该中介层的该第一边缘延伸到与该一或多个封装元件中的一第一封装元件的一第一边缘呈水平的一第一线，该第一封装元件是该一或多个封装元件中最靠近该第一角落的封装元件，该第一封装元件的该第一边缘是该第一封装元件中最接近该中介层的该第一边缘的边缘，并且该角落区域进一步从该中介层的该第二边缘延伸到与该第一封装元件的一第二边缘呈水平的一第二线，该第一封装元件的该第二边缘是该第一封装元件中最靠近该中介层的该第二边缘的边缘。
本实用新型实施例提供一种半导体封装体，包括具有第一边缘和第二边缘的中介层，其中第一边缘和第二边缘在中介层的第一角落处相交。中介层还包括多个绝缘层以及位于多个绝缘层中的多个导电线。半导体封装体包括一或多个封装元件，接合到中介层的第一侧，其中一或多个封装元件中的每一个包括半导体裸片。半导体封装体包括第一支撑结构，设置在中介层的第一角落的角落区域内，其中第一支撑结构具有第一杨氏模量，第一支撑结构和所有的一或多个封装元件在平行于第一边缘的第一方向上不重叠，其中第一支撑结构和所有的一或多个封装元件在平行于第二边缘的第二方向上不重叠。在俯视图中，封装胶环绕一或多个封装元件和第一支撑结构，其中封装胶具有小于第一杨氏模量的第二杨氏模量。
根据本公开其中的一个实施方式，该第一支撑结构电性连接至多个所述导电线的其中一个，且该第一支撑结构电性接地。
根据本公开其中的一个实施方式，还包括设置在该第一角落的该角落区域内的一第二支撑结构，其中该第二支撑结构和所有的该一或多个封装元件在平行于该第一边缘的该第一方向上不重叠，该第二支撑结构和所有的该一或多个封装元件在平行于该第二边缘的该第二方向上不重叠。
根据本公开其中的一个实施方式，该第二支撑结构电性连接到多个所述导电线的其中一个，且该第二支撑结构电性接地。
根据本公开其中的一个实施方式，还包括接合到该中介层的一第二侧的一基底以及设置在该基底的一第一侧上的一加强环，其中该加强环在该俯视图中环绕该中介层。
附图说明
根据以下的详细说明并配合所附附图以更好地了解本实用新型实施例的概念。应注意的是，根据本产业的标准惯例，附图中的各种特征未必按照比例绘制。事实上，可能任意地放大或缩小各种特征的尺寸，以做清楚的说明。在通篇说明书及附图中以相似的标号标示相似的特征。
图1至图11、图12A、图12B、图13至图15、图16A、图16B、图17A、图17B、图18A、图18B、图19、图20示出根据一些实施例的制造包括支撑结构的封装体的中间阶段的剖视图和俯视图。
图21示出根据一些实施例的用于制造封装体的流程图。
附图标记如下：
20:载体
22:离型膜
24:绝缘层
26:重分布线
28:绝缘层
30:开口
32:重分布线
34:绝缘层
35:种子层
36:重分布线
37:第一掩模
38:绝缘层
39:导电特征
41:第二掩模
42:凸块下金属层
43:支撑结构
45:导电特征
46:中介层
47:外部连接器
50,50A,50B:封装元件
52:半导体基底
54:内连线结构
56:底部填充物
60:封装胶
64:晶片结构
64’:封装结构
66:载体
68:离型膜
70:凸块下金属层
72:电性连接器
74:胶带
76:框架
78:切割线
82:封装元件
86:底部填充物
88:封装体
89:角落区域
90:加强环
92:黏着剂
200:工艺流程
202,204,206,208,210,212,214,216,218,220,222,224,226,228:工艺A-A’:参考截面
D1,D2:距离
H1,H2:高度
T1,T2,T3,T4,T5:厚度
θ1,θ2:角度
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本实用新型实施例的不同特征。在本实用新型实施例所述的各种范例中可重复使用参考标号及/或字母。这些重复是为了简洁及清楚的目的，本身并不表示所公开的各种实施例及/或配置之间有任何关系。此外，以下叙述构件及配置的特定范例，以简化本实用新型实施例的说明。当然，这些特定的范例仅为示范并非用以限定本实用新型实施例。举例而言，在以下的叙述中提及第一特征形成于第二特征上或上方，即表示其可包括第一特征与第二特征是直接接触的实施例，亦可包括有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征可能未直接接触的实施例。此外，本实用新型实施例可以在各种范例中重复标号及/或字母。这种重复是为了简单和清楚的目的，且其本身并不限定所述的各种实施例及/或配置之间的关系。
此外，在此可使用与空间相关用词。例如“底下”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，以便于描述附图中示出的一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此做同样的解释。
提供一种具有支撑结构的半导体封装体及其形成方法。根据本实用新型实施例的一些实施例，装置裸片接合到下面的封装组件，例如有机中介层。装置裸片封装在封装胶(例如成型化合物)中。支撑结构也封装在封装胶中，并靠近最终封装体的角落。支撑结构可以包括具有高硬度的材料，使得支撑结构为封装胶的附近角落区域提供支撑，以防止或减少附近角落区域中的封装胶的破裂及/或分层。防止或减少封装胶的破裂和/或分层使得半导体封装体具有更佳的长期可靠性。
本实用新型实施例旨在提供范例以实现和使用本实用新型实施例的主题，并且本技术领域中技术人员将容易理解在不超出不同实施例的预期范围内的同时所能进行的修改。在各种视图和说明性实施例中，相似的标号用于表示相似的特征。尽管方法实施例可以被说明为以特定顺序来进行，但是其他方法实施例可以用任何符合逻辑的顺序来进行。
图1至图11、图12A、图12B、图13至图15、图16A、图16B、图17A、图17B、图18A、图18B、图19、图20示出根据一些实施例的形成包括支撑结构的封装体的中间阶段的剖视图和俯视图。相应的工艺也示意性地反映在图21所示的工艺流程中。
图1至图9示出形成如图6所示的中介层46和支撑结构43的剖视图。在一些实施例中，中介层46是有机中介层，其包括有机介电层和形成于有机介电层中的重分布线。在一些实施例中，中介层46是半导体中介层，其可以包括半导体基底(例如硅基底)、半导体基底中的硅通孔、以及金属线/通孔及/或重分布线。
参照图1，在载体20上形成离型膜22。相应的工艺被示出为图21所示的工艺流程200中的工艺202。载体20可以是玻璃载体、有机载体等。载体20可以具有圆形的俯视图形状，并且可以具有普通硅晶片的尺寸。离型膜22可以由基于聚合物的材料形成，例如光热转换(light-to-heat-conversion；LTHC)材料，其可以与载体20一起从将在后续步骤中形成的上方结构移除。在一些实施例中，离型膜22包括基于环氧树脂的热释放材料。可以将离型膜22涂布到载体20上。
在离型膜22上形成绝缘层24。相应的工艺被示出为图21所示的工艺流程200中的工艺204。在一些实施例中，绝缘层24由有机材料形成或包括有机材料，其也可以是例如聚苯并恶唑(polybenzoxazole；PBO)、聚酰亚胺、苯并环丁烯(benzocyclobutene；BCB)等感光材料。在一些实施例中，绝缘层24由例如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、碳氮氧化硅、未掺杂硅酸盐玻璃(un-doped silicate glass；USG)等无机介电材料形成或包括上述无机介电材料。
在绝缘层24上方形成重分布线(redistribution line；RDL)26。相应的工艺被示出为图21所示的工艺流程200中的工艺206。重分布线26的形成可以包括在绝缘层24上方形成种子层(未图示)，在种子层上方形成图案化的掩模(未图示，例如光刻胶)，并对暴露的种子层进行电镀工艺。图案化掩模和种子层的被图案化掩模覆盖的部分被移除，留下如图1所示的重分布线26。在一些实施例中，种子层包括钛层和位在钛层上方的铜层。可以使用例如物理气相沉积(physical vapor deposition；PVD)等方式形成种子层。可以使用例如电化学镀(electro chemical plating；ECP)、化学镀等方式来进行镀覆工艺。
图2至图5示出一或多个额外的绝缘材料层和重分布线的形成。相应的工艺被示出为图21所示的工艺流程200中的工艺208。参照图2，在重分布线26上形成并图案化绝缘层28。绝缘层28的底面与重分布线26的顶面接触。在一些实施例中，绝缘层28由有机或无机材料形成或包括有机或无机材料，其可选自用于形成绝缘层24的同一组候选材料。绝缘层28被图案化以在其中形成开口30。因此，重分布线26的一些部分通过绝缘层28中的开口30暴露。
参照图3，形成重分布线32以连接到重分布线26。重分布线32包括绝缘层28上方的金属线。重分布线32亦包括延伸到绝缘层28中的开口中以连接到下方导电特征(例如重分布线26的导线)的通孔。重分布线32也可以在镀覆工艺中形成，其中每个重分布线32包括种子层(未图示)以及位在种子层上方的镀覆金属材料。种子层和镀覆材料可以由相同材料或不同材料所形成。重分布线32可以包括金属或金属合金(包括铝、铜、钨及/或前述的合金)。
参考图4，在重分布线32和绝缘层28上形成并图案化绝缘层34。可以使用与以上参照绝缘层24所述的相同或相似的材料和工艺来形成且图案化绝缘层34。
图5示出重分布线36的形成，重分布线36电性连接到重分布线32的相应导电特征。重分布线36的形成可以采用类似于下方重分布线32和26的方法和材料。接下来，在重分布线36上形成绝缘层38并进行图案化。应理解的是，尽管在所示的范例实施例中，示出三层重分布线(26、32和36)作为范例，但是封装体可以取决于布线需求而具有任何数量的重分布线层，例如一层、两层或三层以上。在一些实施例中，绝缘层38由与以上参照绝缘层24所述的相同或相似的材料/工艺形成。
图6至图9示出凸块下金属层(under-bump metallurgies；UBM)42和支撑结构43的形成。相应的工艺被示出为如图21所示的工艺流程200中的工艺210。绝缘层38中开口(显示于图5中)的位置对应于要在其中形成凸块下金属层42以在后续步骤中连接封装元件50的位置。支撑结构43可以为随后形成的封装胶60的附近区域提供支撑，以防止或减少附近区域中的封装胶60的破裂及/或分层。
参照图6，种子层35形成在绝缘层38的剩余部分上和重分布线36的暴露部分上。在一些实施例中，种子层35是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。举例而言，种子层35可以包括钛层和位在钛层上方的铜层。种子层可以使用物理气相沉积等方式形成。
在图7中，在种子层35上形成并图案化第一掩模37。第一掩模37可以是光刻胶层及/或一或多层电介质材料，例如一或多层氧化硅、氮化硅、碳氧化硅、碳氮氧化硅等。在一些实施例中，第一掩模37是通过旋涂等方式形成的光刻胶，其通过根据期望图案将光刻胶曝光来进行图案化。图案化形成穿过掩模的开口以暴露种子层35，其中开口的位置对应于待形成的凸块下金属层42的位置。导电特征39形成在第一掩模37的开口中和种子层35的暴露部分上。导电特征39可以通过镀覆(例如电镀或化学镀等)使用例如镍、铜、钛或前述的多层材料形成。导电特征39和下方的种子层35统称为凸块下金属层42。可以在形成导电特征39之后移除第一掩模37。在第一掩模37是光刻胶的实施例中，第一掩模37通过可接受的灰化或剥离工艺来移除，例如使用氧等离子体等。在第一掩模37是一或多层介电材料的实施例中，第一掩模37通过可接受的剥离工艺(例如湿式蚀刻或干式蚀刻)来移除。
在图8中，使用用于形成和图案化第一掩模37的类似工艺和材料在种子层35和凸块下金属层42上形成且图案化第二掩模41，其中第二掩模41的图案化形成穿过第二掩模41的开口以在与待形成支撑结构43的位置相应的位置处暴露种子层35。导电特征45形成在第二掩模41的开口中和种子层35的暴露部分上。在一些实施例中，由于图案化工艺，穿过第二掩模41的开口可具有弯曲的侧壁，这可能导致导电特征45具有如图8所示的具有弯曲侧壁和变化宽度的凹透镜的形状。导电特征45可以通过镀覆形成，例如电镀或化学镀，或使用杨氏模量大于约50GPa的材料，如铜、镍等。如以下更详细地说明的，使用杨氏模量大于约50GPa的材料来形成导电特征45可使得后续形成的支撑结构43具有高硬度，此可有助于防止或减少后续形成的封装胶60的破裂及/或分层。使用杨氏模量小于50GPa的材料可能无法防止或减少破裂及/或分层。
在图9中，通过可接受的灰化、剥离或蚀刻工艺来移除第二掩模41，例如类似于用于移除第一掩模37的工艺。一旦第二掩模41被移除，即通过使用可接受的蚀刻工艺来移除种子层35的暴露部分，例如通过湿式蚀刻或干式蚀刻。导电特征45和下方的种子层35统称为支撑结构43。
以上说明阐述在形成支撑结构43之前形成凸块下金属层42的方法。其他可能的方法包括在凸块下金属层42之前形成支撑结构43以及同时形成凸块下金属层42和支撑结构43。在整个描述中，在离型膜22上形成的组合结构(不包括支撑结构43)被称为中介层46。当绝缘层24、28、34和38由有机材料(例如有机聚合物)形成或包括有机材料时，中介层46也被称为有机中介层。
参照图10，封装元件50A和50B(共同或单独被称为封装元件50)被接合到中介层46。相应的工艺在图21所示的工艺流程200中被示出为工艺212。封装元件50的每一个可以是装置裸片、其中封装有装置裸片的封装体、包括多个装置裸片封装为系统的芯片上系统(system-on-chip；SoC)裸片等。封装元件50中的装置裸片可以是或可包括逻辑裸片、存储器裸片、输入输出裸片、集成无源装置(integrated passive device；IPD)等或前述的组合。举例而言，封装元件50中的逻辑装置裸片可以是中央处理单元(central processingunit；CPU)裸片、图形处理单元(graphic processing unit；GPU)裸片、移动应用裸片、微控制单元(micro control unit；MCU)裸片、基带(baseband；BB)裸片、应用处理器(application processor；AP)裸片等。封装元件50中的存储器裸片可以包括静态随机存取存储器(static random access memory；SRAM)裸片、动态随机存取存储器(dynamicrandom access memory；DRAM)裸片等。封装元件50中的装置裸片可以包括半导体基底和内连线结构，在图10中分别由半导体基底52和内连线结构54表示作为范例。半导体基底52可以包括外部连接器47。
在一些实施例中，封装元件50A和50B使用例如焊料的电性连接器44接合到中介层46。举例而言，可以将焊料放置在封装元件50A和50B或凸块下金属层42的外部连接器47上，且可将封装元件50A和50B放置在凸块下金属层42上并进行回流工艺。电性连接器44亦可包括非焊料金属柱，或金属柱以及非焊料金属柱上方的焊帽(其亦可通过镀覆形成)。亦可以使用其他类型的接合，例如金属对金属的直接接合、混合接合(包括电介质对电介质的接合和金属对金属的直接接合)等。
应理解的是，虽然图10示出两个封装元件(例如封装元件50A和50B)附接至中介层46，但是可以附接其他数量的封装元件。举例而言，可将一个封装元件或多于两个的封装元件附接到中介层46。
参照图11，根据一些实施例，底部填充物56形成在封装元件50和中介层46之间，以减少应力并保护封装元件50和中介层46(例如电性连接器44)之间的接头。相应的工艺被示出为如图21所示的工艺流程200中的工艺214。在一些实施例中，底部填充物56包括例如环氧树脂的基础材料和环氧树脂中的填料颗粒，并且可以在附接封装元件50之后通过毛细管流工艺沉积，或者可以在附接封装元件50之前通过适合的沉积方法形成。举例而言，底部填充物56可以从封装元件50的一侧来分配，流入封装元件50和中介层46之间的间隙，并且通过毛细作用流入相邻封装元件50之间的间隙。可以将底部填充物56固化。图11示出一个实施例，其中底部填充物56具有与封装元件50的顶面齐平的平坦顶面。在一些实施例中，底部填充物56的顶面可能是不平坦的且可能低于封装元件50的顶面。
参照图12A，封装元件50和支撑结构43被封装在封装胶60中。相应的工艺被示出为如图21所示的工艺流程200中的工艺216。封装胶60覆盖相邻的封装元件50和支撑结构43，且填充相邻封装元件50和支撑结构43之间的间隙。封装胶60可以由成型化合物、成型底部填充物、环氧树脂、树脂等形成或包括前述材料。在一些实施例中，封装胶60的杨氏模量小于支撑结构43的杨氏模量。举例而言，在支撑结构43的杨氏模量大于约50GPa的实施例中，封装胶60的杨氏模量可以介于约10GPa至约30GPa的范围内，例如约10GPa。当支撑结构43的杨氏模量大于约50GPa，因此具有高硬度时，支撑结构43可以为封装胶60的附近区域提供支撑，以防止或减少附近区域中封装胶60的破裂及/或分层。当支撑结构43具有小于约50GPa的杨氏模量时，支撑结构43可能无法为封装胶60的附近区域提供足够的支撑以防止或减少封装胶60在附近区域中的破裂及/或分层。在一些实施例中，封装胶60可以包括基础材料，基础材料可以是聚合物、树脂、环氧树脂等，以及基础材料中的填料颗粒。填料颗粒可以包括SiO2、Al2O3、二氧化硅等电介质颗粒，并且可以具有球形。此外，球形填料颗粒可具有相同或不同的直径。
封装胶60可以通过压缩成型、转注成型等方式来施加，并且可以形成在中介层46上方，使得支撑结构43及/或封装元件50被掩埋或覆盖。封装胶60可以进一步形成在封装元件50之间的间隙区域(如果存在的话)中。封装胶60可用液体或半液体形式来施加，并且随后例如在约120℃和约180℃之间的范围内的温度下进行固化。
可以在封装胶60上进行平坦化工艺以暴露一或多个封装元件50的上表面。封装元件50和封装胶60的上表面在平坦化工艺之后大致上共平面(在工艺变化中)。在平坦化工艺之后，支撑结构43可以保持嵌入封装胶60中。平坦化工艺可以是例如化学机械抛光(chemical-mechanical polish；CMP)、研磨工艺等。在一些实施例中，可以省略平坦化。在一些实施例中，封装胶60可以保留在一或多个或所有的封装元件50上方。此外，图12A示出封装元件50A与封装元件50B具有距中介层46相同的高度的实施例。在一些实施例中，封装元件50可以具有不同的高度，并且封装胶60可以覆盖一或多个或所有的封装元件50。在通篇说明中，形成在离型膜22上的组合结构统称为晶片结构64。
如上所述，上述的工艺可以在晶片级上进行并且可以被单片化以形成单独的封装体。举例而言，图12B示出具有四个封装结构64'的晶片结构64的一部分的俯视图，其中每个封装结构64'代表例如以上参照图1至图12A所述的结构。相邻的封装结构64'将在后续工艺中沿着切割线78分隔开。图1至图12A中所示的剖视图可以从图12B中的参考截面A-A'所获得，其中为了说明的目的，图12B中示出嵌入封装胶60中的特征(例如支撑结构43和底部填充物56)的顶面。封装结构64'可以彼此完全相同或包括多个不同的设计。图12B以一个支撑结构43为例，其顶面为矩形，设置于每个封装结构64’的每个角落。以下将更详细地说明支撑结构43的位置、形状、尺寸和配置。
图13示出载体交换和在中介层46的底侧上形成底侧电性连接器。相应的工艺被示出为如图21所示的工艺流程200中的工艺218。使用离型膜68将载体66附接至封装胶60的上表面和封装元件50的上表面(如果暴露的话)。如图12A所示，载体20与晶片结构64分离。分离工艺可以包括投射光束(例如激光束)在离型膜22上，如图12A所示，且光束穿透载体20(载体20可以是透明的)。在进行曝光(例如激光扫描)之后，离型膜22被光束的热量分解，且载体20可以从离型膜22上剥离。相应的工艺也被称为脱胶。
在进行脱胶工艺之后，绝缘层24被暴露。凸块下金属层70和电性连接器72形成在中介层46上。相应的工艺被示出为如图21所示的工艺流程200中的工艺220。形成工艺可以包括将绝缘层24图案化以露出重分布线26中的导电垫，以及形成延伸到绝缘层24中的开口中的凸块下金属层70。凸块下金属层70可以由镍、铜、钛或前述多层形成或包括前述材料。在一些实施例中，每个凸块下金属层70包括钛层和位在钛层上方的铜层。
电性连接器72形成在凸块下金属层70上。形成电性连接器72可以包括将焊球放置在凸块下金属层70的暴露部分上，并且回流焊球，因此电性连接器72是焊料区域。电性连接器72亦可包括非焊料金属柱，或金属柱和非焊料金属柱上方的焊帽，其也可通过镀覆来形成。
参照图14，将晶片结构64从图13所示的载体66上取下，例如通过将激光束投射到离型膜68上，使得离型膜68分解。相应的工艺被示出为如图21所示的工艺流程200中的工艺222。将晶片结构64放置在胶带74上，胶带74由框架76所支撑。晶片结构64沿着切割线78进行单片化，使得晶片结构64被分隔成独立的封装结构64'。相应的工艺被示出为如图21所示的工艺流程200中的工艺224。
参照图15，将封装结构64'与封装元件82接合以形成封装体88。接合是经由电性连接器72进行的，其可以包括焊料区域。相应的工艺被示出为如图21所示的工艺流程200中的工艺226。封装元件82可以是或可以包括中介层、封装体、核心基板、无核心基板、印刷电路板等。图15显示一实施例，其中封装元件82是核心基底，包括核心材料、导电通孔、填充材料、重分布结构和电性连接器。为了便于说明，图15显示了核心材料每一侧的每个重分布结构中的一层重分布线。核心基板在每个重分布结构中可以具有多于一层的重分布线。底部填充物86可以分配到封装结构64'和封装元件82之间的间隙中。
仍然参照图15，在一些实施例中，在中介层46上方的封装胶60的高度H1可以介于约0.2mm和约1mm之间的范围内，支撑结构43在中介层46上方的高度H2可以介于约0.02mm和约0.9mm之间的范围内。高度H2与高度H1的比值可以介于约0.1和约0.9之间的范围内，其中可以在每个支撑结构43上方设置一层封装胶60。图15亦显示每个支撑结构43与封装结构64'的边缘通过一层封装胶60分隔开，封装胶60的厚度T1可介于约0.05mm和约0.1mm之间的范围内，且每个支撑结构43通过一层封装胶60与底部填充物56的边缘分隔开，且封装胶60的厚度T2可介于约0.05mm和约0.1mm之间的范围内。在支撑结构43的外侧具有多层封装胶60，使得支撑结构43嵌入封装胶60中，可以防止支撑结构43被氧化和侵蚀。
参照图16A，根据一些实施例，加强环90形成在封装元件82上。相应的工艺被示出为如图21所示的工艺流程200中的工艺228。加强环90用于在随后的制造工艺和使用期间为封装元件82提供额外的支撑。可放置加强环90使得加强环90与封装结构64'横向分离并且可环绕封装结构64'，进而在封装结构64'和加强环90之间形成空腔。在一些实施例中，加强环90可以包括介电材料(例如硅氧树脂或其他适合的介电材料)、金属(例如铜、铝或其他适合的金属)等。加强环90可以利用例如环氧树脂、胶水、聚合材料、焊膏、热黏着剂等的黏着剂92来进行附接。图16B示出图16A中所示的封装体88的俯视图，其中加强环90延伸以环绕封装结构64’。
图17A和图17B示出根据一些实施例的图16A中所示的封装体88的俯视图，其中封装体88具有不同形状的支撑结构43。出于说明的目的未示出封装胶60，使得中介层46、支撑结构43、底部填充物56被显露。支撑结构43设置在中介层46的四个角落中的每一个处，并且与中介层46和底部填充物56的边缘分隔开。每个支撑结构43(例如图17A及/或图17B中所示的支撑结构43)可具有面积A1。在图17A中，每个支撑结构43的顶面的一侧与中介层46的一侧之间的角度θ1可以介于约35°和约55°之间的范围内，例如约45°。
图17B示出每个支撑结构43的顶面为支架形或L形的实施例。每个支撑结构43的支架形顶面具有两个臂，这些臂可以远离中介层46的每个对应角落延伸。可面对底部填充物56的两个臂之间的角度θ2可等于或大于90°且小于180°。两个臂的长度比可以介于约1和约1.5之间的范围内，例如约为1。图17A和图17B示出相同的支撑结构43设置在同一中介层46上的实施例。在一些实施例中，设置在同一中介层46上的支撑结构43可以相同或不同。
封装元件50与中介层46的水平侧以距离D1分隔开，距离D1可以介于约0.5mm至约2mm之间的范围内，并且封装元件50与中介层46的垂直侧以距离D2分隔开，距离D2可介于约0.5mm至约2mm之间的范围内。角落区域89(图17A和图17B中以虚线标示的矩形区域)由设置在中介层46的四个角落中的每一个的矩形区域来表示，并且每个角落区域89可以具有面积A2。面积A1与面积A2的比值可以介于约0.1和约0.9之间的范围内，并且每个支撑结构43可以被限定在每个相应的角落区域89内。
在一些实施例中，支撑结构43减少了可能由各种元件的热膨胀系数(coefficientof thermal expansion；CTE)值的差异所引起的应力，这些元件例如封装元件50、中介层46(图15中所示)以及封装元件82，进而防止或减少封装胶60的破裂及/或分层。如上所述，当支撑结构43具有大于约50GP的杨氏模量，因此具有高硬度时，支撑结构43可以对封装胶60的附近区域提供支撑。当支撑结构43设置在角落区域89中并嵌入封装胶60中时，支撑结构43可以帮助防止或减少封装胶60的角落区域中的封装胶60的破裂及/或分层。
为了说明的目的，上述的支撑结构43示出一个支撑结构43设置在每个对应的角区域89内的实施例。在一些实施例中，多个支撑结构43可以设置在每个对应的角落区域89内。举例而言，图18A和图18B分别示出与图16A中所示实施例类似的实施例的剖视图和俯视图，其中相同的标号表示相同的特征。如图18A和图18B所示，在中介层46的至少一个角落区域89内设有多个支撑结构43。封装胶60距中介层46的表面的高度H1可介于约0.2mm和约1mm之间的范围内，支撑结构43距中介层46的表面的高度H3可以介于约0.02mm和约0.9mm之间的范围内。高度H3与高度H1的比值可以介于约0.1和约0.9之间的范围内，其中可以在每个支撑结构43上方设置一层封装胶60。图18A亦显示支撑结构43邻近封装结构64’的边缘，通过一层封装胶60与封装结构64'的边缘分隔开。封装胶60的厚度T3介于约0.05mm和约0.1mm之间的范围内。此外，支撑结构43邻近底部填充物56的边缘，通过一层封装胶60与底部填充物56的边缘分隔开，封装胶60的厚度T4可以介于约0.05mm和约0.1mm之间的范围内。上述的两个支撑结构43可以由一层封装胶60分隔开，封装胶60的厚度T5可以介于约0.1mm和约0.2mm之间的范围内。在支撑结构43的外侧具有多层封装胶60，使得支撑结构43嵌入封装胶60中，可以防止支撑结构43被氧化和侵蚀。
为了说明的目的，在图18B中未显示封装胶60，使得中介层46、支撑结构43、底部填充物56被显露。多个支撑结构43设置在每个对应的角落区域89中，并且与中介层46和底部填充物56的边缘分隔开。尽管图18B显示每个对应的角落区域89中的四个支撑结构43，但是任何数量都是可能的。每个支撑结构43的顶面可以是圆形并且可以具有介于约0.15mm到约0.25mm之间的范围内的直径，但是其他形状和尺寸也是可能的。一个角落区域89中的四个支撑结构43的顶面面积之和为面积A4。如参照图17A所述，角落区域89是设置在中介层46的四个角落中的每一个处的矩形区域，并且每个角落区域89具有面积A2。面积A4与面积A2的比值可以介于约0.1和约0.9之间的范围内，并且支撑结构43的每个丛集可以被限定在每个对应的角落区域89内。图18B显示设置在相同中介层46上的支撑结构43是相似的。在一些实施例中，设置在同一中介层46上的支撑结构43可以相同或不同。
图19和图20示出根据一些实施例的各种制造步骤。如以下将更详细地说明的，支撑结构43被形成为使得其电耦合到中介层46中的导电特征。支撑结构43可以是电性浮动的或电性耦合接地。图19和图20中所示的工艺假定先前进行了与上述参照图1至图5的工艺类似的工艺。因此，在如上参照图5所述的方式形成绝缘层38之后，工艺可以进行到图19，其中在绝缘层38上形成凸块下金属层42和支撑结构43。在绝缘层38中形成开口以暴露下方重分布线36的导电特征的位置。开口的位置对应于要形成凸块下金属层42和支撑结构43的位置。支撑结构43和凸块下金属层42可以使用例如以上参照图6所述的材料和工艺来形成，其中图19中的支撑结构43凸出穿过绝缘层38以与重分布线36的导电特征形成电性接触。
此后，可以进行类似于以上参照图10至图16A所述的那些工艺以形成或附接封装元件50、底部填充物56、封装胶60、封装元件82和加强环90。图20示出类似于图16A中所示装置的剖视图，其中相同的标号表示相同的特征。如图20所示，支撑结构43延伸穿过绝缘层38并与重分布线36的部分接触。支撑结构43可以电性接地，这可以减少支撑结构43对封装元件50的电性干扰。为了说明的目的，图19和图20中所示的支撑结构43具有与图1至图16B中的支撑结构43相似的形状，并且在一些实施例中，图19和图20中的支撑结构43可以由不同的形状、尺寸和配置来形成，如图17A至图18B所示。
本实用新型实施例具有一些有利的特征。通过为支撑结构43选择适合的材料、数量、尺寸和形状并在适合的位置形成支撑结构43，可以防止或减少封装胶60的破裂及/或分层。防止或减少封装胶60的破裂及/或分层导致封装体88更佳的长期可靠性。
在一些实施例中，一种半导体封装体包括中介层，中介层包括多个绝缘层和位于多个绝缘层中的多条重分布线。半导体封装体包括接合到中介层的一或多个封装元件，一或多个封装元件中的每一个包括半导体裸片。半导体封装体包括中介层上的封装胶，其中在俯视图中，封装胶环绕一或多个封装元件。半导体封装体包括多个支撑结构，位于中介层上，其中在俯视图中，一或多个支撑结构设置在中介层的每个角落上，其中多个支撑结构包括第一金属，并且其中多个支撑结构嵌入在封装胶中。
在一些实施例中，第一金属具有第一杨氏模量，封装胶具有第二杨氏模量，其中第一杨氏模量大于第二杨氏模量。
在一些实施例中，第一杨氏模量大于50GPa。
在一些实施例中，多个支撑结构在剖视图中具有弯曲的侧壁。
在一些实施例中，多个支撑结构电性连接至多条重分布线中的一或多个对应的重分布线，其中多个支撑结构电性接地。
在一些实施例中，多个支撑结构中的每一个的顶面在俯视图中具有圆形、矩形或支架的形状。
在一些实施例中，一或多个支撑结构中的第一支撑结构在俯视图中完全位于中介层的第一角落的角落区域内，其中中介层的第一角落是中介层的第一边缘和第二边缘的交点，其中角落区域从中介层的第一边缘延伸到与一或多个封装元件中的第一封装元件的第一边缘呈水平的第一线，第一封装元件是一或多个封装元件中最靠近第一角落的封装元件，第一封装元件的第一边缘是第一封装元件的最接近中介层的第一边缘的边缘，并且角落区域进一步从中介层的第二边缘延伸到与第一封装元件的第二边缘呈水平的第二线，第一封装元件的第二边缘是第一封装元件中最靠近中介层的第二边缘的边缘。
在一些实施例中，半导体封装体包括具有第一边缘和第二边缘的中介层，其中第一边缘和第二边缘在中介层的第一角落处相交。中介层还包括多个绝缘层以及位于多个绝缘层中的多个导电线。半导体封装体包括一或多个封装元件，接合到中介层的第一侧，其中一或多个封装元件中的每一个包括半导体裸片。半导体封装体包括第一支撑结构，设置在中介层的第一角落的角落区域内，其中第一支撑结构具有第一杨氏模量，第一支撑结构和所有的一或多个封装元件在平行于第一边缘的第一方向上不重叠，其中第一支撑结构和所有的一或多个封装元件在平行于第二边缘的第二方向上不重叠。在俯视图中，封装胶环绕一或多个封装元件和第一支撑结构，其中封装胶具有小于第一杨氏模量的第二杨氏模量。
在一些实施例中，第一支撑结构包括金属。
在一些实施例中，第一支撑结构电性连接至多条导线的其中一个，其中第一支撑结构电性接地。
在一些实施例中，中介层是有机中介层。
在一些实施例中，封装体还包括设置在第一角落的角落区域内的第二支撑结构，其中第二支撑结构和所有的一或多个封装元件在平行于第一边缘的第一方向上不重叠，第二支撑结构和所有的一或多个封装元件在平行于第二边缘的第二方向上不重叠。
在一些实施例中，第二支撑结构电性连接到多条导线的其中一个，其中第二支撑结构电性接地。
在一些实施例中，封装体还包括接合到中介层的第二侧的基底以及设置在基底的第一侧上的加强环，其中加强环在俯视图中环绕中介层。
在一些实施例中，一种制造半导体封装的方法，包括形成中介层，其中中介层包括多个绝缘层和位于多个绝缘层中的多条重分布线。此方法包括在中介层的第一侧形成金属支撑结构，在俯视图中金属支撑结构位于中介层的第一角落的角落区域内。此方法包括将一或多个封装元件接合到中介层的第一侧。此方法包括在中介层、一或多封装元件和金属支撑结构上形成封装胶。此方法包括平坦化封装胶以露出一或多个封装元件的第一封装元件的顶面，其中封装胶的一层保留在金属支撑结构的顶面上。
在一些实施例中，金属支撑结构的形成包括镀铜或镀镍。
在一些实施例中，中介层的第一角落为中介层的第一边缘与第二边缘的交点，其中角落区域在俯视图中为矩形，其中角落区域的第一边缘为中介层的第一边缘，角落区域的第二边缘是中介层的第二边缘，并且角落区域的对角线从中介层的第一角落延伸到第一封装元件的第二角落，第一封装元件的第二角落是一或多个封装元件中最接近中介层的第一角落的角落。
在一些实施例中，此方法还包括在金属支撑结构与多条重分布线中的一或多条对应线之间形成电性连接。
在一些实施例中，金属支撑结构在剖视图中具有变化的宽度。
在一些实施例中，此方法还包括将基底结合到中介层的第二侧并且将加强环附着在基底的第一侧上，其中加强环在俯视图中环绕中介层。
以上概述了许多实施例的特征，使本实用新型实施例所属技术领域中技术人员可以更加理解本实用新型的各实施例。本实用新型所属技术领域中技术人员应可理解，可以本实用新型实施例为基础轻易地设计或改变其他工艺及结构，以实现与在此介绍的实施例相同的目的及/或达到与在此介绍的实施例相同的优点。本实用新型所属技术领域中技术人员也应了解，这些相等的结构并未背离本实用新型实施例的精神与范围。在不背离随附权利要求的精神与范围的前提下，可对本实用新型实施例进行各种改变、置换及变动。

Claims (10)

1.一种半导体封装体，其特征在于，包括：
一中介层，包括多个绝缘层以及位于多个所述绝缘层中的多条重分布线；
一或多个封装元件，接合到该中介层，该一或多个封装元件中的每一个包括一半导体裸片；
一封装胶，位于该中介层上，其中在一俯视图中，该封装胶环绕该一或多个封装元件；以及
多个支撑结构，位于该中介层上，其中在该俯视图中，多个所述支撑结构的一或多者设置在该中介层的每个角落上，其中多个所述支撑结构包括一第一金属，且多个所述支撑结构嵌入在该封装胶中。
2.如权利要求1所述的半导体封装体，其特征在于，多个所述支撑结构在一剖视图中具有弯曲的多个侧壁。
3.如权利要求1所述的半导体封装体，其特征在于，多个所述支撑结构电性连接至多个所述重分布线中的一或多个对应的重分布线，且多个所述支撑结构电性接地。
4.如权利要求1所述的半导体封装体，其特征在于，多个所述支撑结构中的每一个的一顶面在该俯视图中具有圆形、矩形或支架的形状。
5.如权利要求1所述的半导体封装体，其特征在于，该一或多个支撑结构中的一第一支撑结构在该俯视图中完全位于该中介层的一第一角落的一角落区域内，该中介层的该第一角落是该中介层的一第一边缘和一第二边缘的一交点，该角落区域从该中介层的该第一边缘延伸到与该一或多个封装元件中的一第一封装元件的一第一边缘呈水平的一第一线，该第一封装元件是该一或多个封装元件中最靠近该第一角落的封装元件，该第一封装元件的该第一边缘是该第一封装元件中最接近该中介层的该第一边缘的边缘，并且该角落区域进一步从该中介层的该第二边缘延伸到与该第一封装元件的一第二边缘呈水平的一第二线，该第一封装元件的该第二边缘是该第一封装元件中最靠近该中介层的该第二边缘的边缘。
6.一种半导体封装体，其特征在于，包括：
一中介层，具有一第一边缘和一第二边缘，其中该第一边缘和该第二边缘在该中介层的一第一角落处相交，该中介层还包括：
多个绝缘层；以及
位于多个所述绝缘层中的多个导电线；
一或多个封装元件，接合到该中介层的一第一侧，其中该一或多个封装元件中的每一个包括一半导体裸片；
一第一支撑结构，设置在该中介层的该第一角落的一角落区域内，其中该第一支撑结构具有一第一杨氏模量，该第一支撑结构和所有的该一或多个封装元件在平行于该第一边缘的一第一方向上不重叠，该第一支撑结构和所有的该一或多个封装元件在平行于该第二边缘的一第二方向上不重叠；以及
一封装胶，在一俯视图中环绕该一或多个封装元件和该第一支撑结构，其中该封装胶具有小于该第一杨氏模量的一第二杨氏模量。
7.如权利要求6所述的半导体封装体，其特征在于，该第一支撑结构电性连接至多个所述导电线的其中一个，且该第一支撑结构电性接地。
8.如权利要求6所述的半导体封装体，其特征在于，还包括设置在该第一角落的该角落区域内的一第二支撑结构，其中该第二支撑结构和所有的该一或多个封装元件在平行于该第一边缘的该第一方向上不重叠，该第二支撑结构和所有的该一或多个封装元件在平行于该第二边缘的该第二方向上不重叠。
9.如权利要求8所述的半导体封装体，其特征在于，该第二支撑结构电性连接到多个所述导电线的其中一个，且该第二支撑结构电性接地。
10.如权利要求6所述的半导体封装体，其特征在于，还包括接合到该中介层的一第二侧的一基底以及设置在该基底的一第一侧上的一加强环，其中该加强环在该俯视图中环绕该中介层。
CN202321196918.9U 2022-05-17 2023-05-17 半导体封装体 Active CN220021087U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/663,692 US20230378092A1 (en) 2022-05-17 2022-05-17 Semiconductor package and method
US17/663,692 2022-05-17

Publications (1)

Publication Number Publication Date
CN220021087U true CN220021087U (zh) 2023-11-14

Family

ID=88675619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321196918.9U Active CN220021087U (zh) 2022-05-17 2023-05-17 半导体封装体

Country Status (3)

Country Link
US (1) US20230378092A1 (zh)
CN (1) CN220021087U (zh)
TW (1) TW202401687A (zh)

Also Published As

Publication number Publication date
TW202401687A (zh) 2024-01-01
US20230378092A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US11721559B2 (en) Integrated circuit package pad and methods of forming
US11967563B2 (en) Fan-out package having a main die and a dummy die
US10964667B2 (en) Stacked integrated circuit structure and method of forming
CN109585391B (zh) 半导体封装件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN111799227B (zh) 半导体器件及其形成方法
US10068844B2 (en) Integrated fan-out structure and method of forming
TWI727852B (zh) 封裝元件及封裝方法
US11145562B2 (en) Package structure and method of manufacturing the same
US12068173B2 (en) Package structure and manufacturing method thereof
US11862577B2 (en) Package structure and method of fabricating the same
CN113113381A (zh) 封装结构及其形成方法
CN115497916A (zh) 半导体结构及形成半导体器件的方法
US11244879B2 (en) Semiconductor package
CN220021087U (zh) 半导体封装体
CN113948480A (zh) 封装件及其形成方法
CN221327692U (zh) 半导体封装
CN221327691U (zh) 半导体封装
TW202410216A (zh) 半導體封裝體及其形成方法
CN115565958A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant