DE102019103993B4 - Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür - Google Patents

Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102019103993B4
DE102019103993B4 DE102019103993.2A DE102019103993A DE102019103993B4 DE 102019103993 B4 DE102019103993 B4 DE 102019103993B4 DE 102019103993 A DE102019103993 A DE 102019103993A DE 102019103993 B4 DE102019103993 B4 DE 102019103993B4
Authority
DE
Germany
Prior art keywords
dies
dummy
reconstructed wafer
package
reconstructed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019103993.2A
Other languages
English (en)
Other versions
DE102019103993A1 (de
Inventor
Chen-Hua Yu
Tin-Hao Kuo
Hao-Yi Tsai
Chung-Shi Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019103993A1 publication Critical patent/DE102019103993A1/de
Application granted granted Critical
Publication of DE102019103993B4 publication Critical patent/DE102019103993B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Verfahren, das Folgendes umfasst:Platzieren einer Mehrzahl von Funktions-Dies (26; 26A, 26B) über einem Träger (20);Platzieren einer Mehrzahl von Dummy-Dies (36) über dem Träger (20);Kapseln der Mehrzahl von Funktions-Dies (26; 26A, 26B) und der Mehrzahl von Dummy-Dies (36) in einem Kapselungsmittel (38);Bilden von Umverteilungsleitungen über der Mehrzahl von Funktions-Dies (26; 26A, 26B) und diese verbindend, wobei die Umverteilungsleitungen, die Mehrzahl von Funktions-Dies (26; 26A, 26B), die Mehrzahl von Dummy-Dies (36) und das Kapselungsmittel (38) in Kombination einen rekonstruierten Wafer (58) bilden, wobei die Mehrzahl von Funktions-Dies (26; 26A, 26B) in einem Mittenbereich (58A) des rekonstruierten Wafers (58) liegt, und die Mehrzahl von Dummy-Dies (36) in einem Randbereich (58B) des rekonstruierten Wafers (58) liegt, wobei der Randbereich (58B) den Mittenbereich (58A) umschließt;Lösen des rekonstruierten Wafers (58) von dem Träger (20); undBefestigen des rekonstruierten Wafers (58) an einen Packagebestandteil (74) durch einen Bolzen (69), der den rekonstruierten Wafer (58) durchdringt, wobei der Packagebestandteil (74) aus der Gruppe ausgewählt ist, die im Wesentlichen aus einem Interposer, einem Packagesubstrat, einer gedruckten Leiterplatte, einem thermischen Modul (64) und Kombinationen dieser Elemente besteht.

Description

  • Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
  • ALLGEMEINER STAND DER TECHNIK
  • Bei dem Bilden dreidimensionaler integrierter Schaltungen werden Dies oft auf Halbleiterwafer gebondet. Der Bondingprozess weist typischerweise das Auswählen sogenannter Known-Good-Dies (Top-Dies) und das Bonden der Top-Dies an die Bottom-Chips in einem Bottom-Wafer unter Verwenden von Flip-Chip-Bonding auf. Jeder der Bottom-Chips kann an ein oder mehrere Top-Dies gebondet werden. Nach dem Bonden wird Underfill in den Raum zwischen den Top-Dies und den Bottom-Chips abgegeben, und eine Formmasse wird auf die Top-Dies und den Bottom-Wafer geschmolzen. Nach dem Schmelzen der Formmasse kann das Paket eine Wölbung aufgrund des Zusammenziehens der Formmasse aufweisen. Belastungen können folglich erzeugt und an den Bottom-Wafer und die darüber liegenden Top-Dies angelegt werden.
  • Diese Situation wird noch verschlimmert, wenn die Packages zunehmend größer werden. Mit der Erhöhung der Größe der Packages wird der Abstand von einem Punkt zu einem anderen Punkt des Packages erhöht, was in der Erhöhung des Abstands resultiert, in dem sich die Belastung ansammeln kann, was in erhöhter Belastung und folglich erhöhtem Wölben resultiert.
  • Bei dem Bilden herkömmlicher Packages werden Dummy-Dies verwendet, um das Wölben zu reduzieren, und Dummy-Dies und Funktions-Dies werden zusammen geformt. Nach dem Bilden von RDLs, die die Funktions-Dies verbinden, wird der rekonstruierte Wafer in eine Mehrzahl von Packages gesägt. Die Dummy-Dies nahe der Kante des rekonstruierten Wafers werden entfernt. Die resultierenden Packages können Dummy-Dies aufweisen oder nicht. Das (die) Dummy-Die(s) werden, falls vorhanden, in dem resultierenden Package mit den Funktions-Dies Seite an Seite platziert.
  • Zum Stand der Technik wird auf die US 2015 / 0 093 858 A1 und die US 2013 / 0 217 184 A1 verwiesen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung versteht man am besten aus der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente eventuell nicht maßstabgerecht gezeichnet sind. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.
    • Die 1 bis 9 veranschaulichen Querschnittansichten von Zwischenstufen bei dem Bilden eines Packages in Übereinstimmung mit einigen Ausführungsformen.
    • 10 veranschaulicht eine Querschnittansicht eines Packages in Übereinstimmung mit einigen Ausführungsformen.
    • Die 11A und 11B veranschaulichen die Draufsichten rekonstruierter Wafer, die Mittenbereiche und Randbereiche in Übereinstimmung mit einigen Ausführungsformen aufweisen.
    • Die 12A, 12B und 13 bis 23 sind Draufsichten einiger rekonstruierter Wafer in Übereinstimmung mit einigen Ausführungsformen.
    • 24 veranschaulicht einen Prozessablauf für das Formen eines Gehäuses in Übereinstimmung mit einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Bezugsbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumliche Bezugsbegriffe, wie zum Beispiel „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie sie in den Figuren veranschaulicht sind, zu beschreiben. Die räumlichen Bezugsbegriffe können bezwecken, unterschiedliche Ausrichtungen des Bauelements beim Gebrauch oder Betrieb zusätzlich zu der Ausrichtung, die in den Figurenabgebildet ist, einzuschließen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder an andere Ausrichtungen), und die räumlichen Bezugsdeskriptoren, die hier verwendet werden, werden entsprechend ausgelegt.
  • Ein Package und das Verfahren zum Bilden des Package werden in Übereinstimmung mit einigen Ausführungsformen bereitgestellt. Die Zwischenstufen des Bildens des Gehäuses sind in Übereinstimmung mit einigen Ausführungsformen veranschaulicht. Einige Variationen einiger Ausführungsformen werden besprochen. In den diversen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszeichen durchgehend zum Bezeichnen gleicher Elemente verwendet. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden Dummy-Dies in Randbereichen rekonstruierter Wafer platziert, und die Dummy-Dies können Funktions-Dies umgeben.
  • Die 1 bis 9 veranschaulichen Querschnittansichten von Zwischenstufen bei dem Bilden eines Packages in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Die Prozesse, die in den 1 bis 9 gezeigt sind, sind auch schematisch in dem Prozessablauf 200, wie in 24 gezeigt, wiedergegeben.
  • 1 veranschaulicht einen Träger 20 und eine Trennfolie 22, die über dem Träger 20 gebildet ist. Der Träger 20 kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Träger 20 kann in Draufsicht eine runde Form aufweisen und kann eine Größe eines typischen Siliziumwafers aufweisen. Der Träger 20 kann zum Beispiel ein 20 cm Durchmesser (8-Zoll-Durchmesser), ein 30 cm Durchmesser (12-Zoll-Durchmesser) oder dergleichen aufweisen. Die Trennfolie 22 kann aus einem auf Polymer basierenden Material (wie einem Wärme-zu-Hitze-Umwandlungs-(Light-To-Heat-Conversion - LTHC))-Material bestehen, das gemeinsam mit dem Träger 20 von den darüber liegenden Strukturen, die in darauffolgenden Prozessen gebildet werden, entfernt werden kann. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ist die Trennfolie 22 aus einem auf Epoxid basierenden Material mit thermischer Auslösung gebildet. Eine Anschlussschicht (Die Attach Film - DAF) 24 ist über der Trennfolie 22 gebildet. Die DAF 24 ist eine Klebefolie und kann beschichtet oder laminiert sein.
  • 1 veranschaulicht weiter das Platzieren von Packagebestandteilen 26 (einschließlich 26A und 26B) über dem Träger 20. Der jeweilige Prozess ist als Prozess 202 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weisen die Packagebestandteile 26 Logik-Dies (wie Rechen-Dies), Speicher-Dies (wie Dynamic-Random-Access-Memory-(DRAM)-Dies oder Static-Random-Access-Memory-(SRAM)-Dies), photonische Dies, Packages (einschließlich Bauelement-Dies, die bereits gehäust wurden), Eingangs-Ausgangs (E/A)-Dies, digitale Dies, analoge Dies, passive oberflächenmontierte Bauelemente, Die-Stapel, wie High-Bandwidth-Memory-(HBM)-Blöcke, oder dergleichen auf. In Übereinstimmung mit einigen Ausführungsformen sind die Packagebestandteile 26A Logik-Dies, während die Packagebestandteile 26B Speicher-Dies, E/A-Dies, integrierte passive Bauelemente (Integrated Passive Devices - IPDs), wie Kondensatoren (zum Beispiel mehrschichtige keramische Kondensatoren, zum Beispiel Multilayer Ceramic Capacitors - MLCCs), Widerstände, Induktoren oder dergleichen sind. In der Beschreibung werden Packagebestandteile 26 durchgehend Funktions-Dies 26 genannt, da sie elektrische Funktionen aufweisen. Funktions-Dies 26 können Flächen in dem Bereich zwischen etwa 20 mm2 und etwa 900 mm2 aufweisen. Bei einigen Beispielen betragen die Flächen 100 mm2 und etwa 400 mm2.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weisen die Funktions-Dies 26 Halbleitersubstrate 28 auf, die Siliziumsubstrate, Germaniumsubstrate oder III-V-Verbundhalbleitersubstrate, die zum Beispiel aus GaAs, InP, GaN, InGaAs, InAlAs, usw. gebildet sind, aufweisen. Integrierte Schaltungsbauteile (nicht gezeigt), wie Transistoren, Dioden, Widerstände, Kondensatoren, Induktoren oder dergleichen, können an den Oberflächen oder über Substraten 28 gebildet werden. Verschaltungsstrukturen, wie Metallleitungen und Durchkontaktierungen, die in dielektrischen Schichten gebildet werden, werden über den integrierten Schaltungsbauelementen und elektrisch mit diesen gekoppelt gebildet. Leitende Säulen 30 werden an den Oberflächen der entsprechenden Funktions-Dies 26 gebildet und koppeln elektrisch zu integrierten Schaltungsbauelementen in Funktions-Dies 26 durch die Verschaltungsstrukturen hindurch. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird ein relativ weiches leitendes Material, wie Lötmaterial, Aluminium oder dergleichen, zum Bilden leitender Schichten 33 über leitenden Säulen 30 verwendet. Die leitenden Schichten 33 werden zum Abtasten von Funktions-Dies 26 verwendet, um sicherzustellen, dass die Funktions-Dies 26 nicht mangelhaft sind. Das Prüfen kann ausgeführt werden, bevor die Funktions-Dies 26 aus dem jeweiligen Wafer vereinzelt werden. Mit leitenden Schichten 33, die weicher sind als die darunter liegenden Metallsäulen 30, ist das Prüfen aufgrund des verbesserten Kontakts zwischen der Probe-Card der Prüfvorrichtung und den leitenden Schichten 33 einfacher. Die dielektrischen Schichten 32 werden gebildet, um leitende Schichten 33 und Metallsäulen 30 abzudecken. Die dielektrischen Schichten 32 können aus einem Polymer, wie Polyimid, Polybenzoaxazol (PBO) oder dergleichen gebildet werden. Das Einrichten von Funktions-Dies 26 ist unter Bezugnahme auf die 11A, 11B, 12A, 12B und 13 bis 23 ausführlich besprochen.
  • 2 veranschaulicht das Platzieren von Dummy-Dies 36 auf der DAF 24. Der jeweilige Prozess ist als Prozess 204 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. Dummy-Dies 36 weisen keine elektrischen Funktionen auf und sind nicht elektrisch mit Funktions-Dies 26 verbunden. Dummy-Dies 36 können aus leitenden Materialien, wie Metallen oder Metalllegierungen, Halbleitermaterialien, dielektrischen Materialien oder dergleichen gebildet werden. Das Material von Dummy-Dies 36 kann einen Wärmedehnungskoeffizienten (CTE) kleiner als der CTE des darauffolgend abgegebenen Kapselungsmittels 38 (3) aufweisen. Dummy-Dies 36 können zum Beispiel aus Silizium, Glas, Quarz, Kupfer, SiC oder dergleichen gebildet werden. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden sämtliche eines oder mehrerer Dummy-Dies 36 aus einem homogenen Material gebildet, das aus den oben erwähnten Materialien ausgewählt werden kann. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung, sind die Höhen der Dummy-Dies 36 kleiner als die der Funktions-Dies 26. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung, sind die Höhen der Dummy-Dies 36 nahe oder größer als die Höhen von Funktions-Dies 26. Die gestrichelten Linien stellen zum Beispiel die Abschnitte von Dummy-Dies 36, die existieren können oder auch nicht, dar. Das Einrichten von Dummy-Dies 36 ist unter Bezugnahme auf die 11A, 11B, 12A, 12B und 13 bis 23 ausführlich besprochen. Dummy-Dies 36 können Flächen in dem Bereich zwischen etwa 1 mm2 und etwa 400 mm2 aufweisen. Bei einigen Beispielen betragen die Flächen etwa 9 mm2 und 100 mm2. Die Beabstandung zwischen Funktions-Dies 26, die Beabstandung zwischen Dummy-Dies 36 und die Beabstandung zwischen Funktions-Dies 26 und benachbarten Dummy-Dies 36 kann in dem Bereich zwischen etwa 20 µm und etwa 15 mm liegen. Einige Beispiele der Beabstandungen sind etwa 50 µm oder etwa 1 mm.
  • Nächstfolgend, unter Bezugnahme auf 3, wird Kapselungsmittel 38 auf Funktions-Dies 26 und Dummy-Dies 36 gekapselt (gelegentlich geschmolzen genannt). Der jeweilige Prozess ist als Prozess 206 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. Das Kapselungsmittel 38 füllt die Lücken zwischen benachbarten Funktions-Dies 26 und Dummy-Dies 36 und kann weiter Komponenten-Funktions-Dies 26 und Dummy-Dies 36 abdecken. Das Kapselungsmittel 38 kann eine Formmasse, ein Form-Underfill oder dergleichen aufweisen. Das Kapselungsmittel 38 kann ein Basismaterial, das ein Polymer, ein Epoxid und/oder ein Harz sein kann, und Füllstoffpartikel in das Basismaterial gemischt, aufweisen. Die Füllstoffpartikel können aus Siliziumdioxid, Aluminiumoxid oder dergleichen gebildet sein und können sphärische Formen aufweisen.
  • Bei einem darauffolgenden Schritt, wie auch in 3 gezeigt, wird ein Planarisierungsprozess, wie ein chemisch-mechanischer Polier-(Chemical Mechanical Polish - CMP)-Prozess oder ein mechanischer Schleifprozess ausgeführt. Der jeweilige Prozess ist als Prozess 208 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. Die obere Oberfläche des Kapselungsmittels 38 wird durch den Planarisierungsprozess niedriger gemacht, bis die Metallsäulen 30 freigelegt sind. Aufgrund der Planarisierung sind die oberen Oberflächen der Metallsäulen 30 im Wesentlichen mit der oberen Oberfläche des Kapselungsmittels 38 koplanar. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ist die obere Oberfläche von Dummy-Dies 36 niedriger als die obere Oberfläche des Kapselungsmittels 38, und folglich bedecken einige Abschnitte von Kapselungsmittel 38 Dummy-Dies 36 nach dem Planarisierungsprozess. Leitende Schichten 33 (2) können bei dem Planarisierungsprozess entfernt werden, oder einige Bodenabschnitte leitender Schichten 33 können Metallsäulen 30 bedeckend hinterlassen werden. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung werden die oberen Abschnitte von Dummy-Dies 36 auch poliert, und die oberen Oberflächen von Dummy-Dies 36 sind mit der oberen Oberfläche des Kapselungsmittels 38 nach dem Planarisierungsprozess koplanar. In Übereinstimmung mit noch alternativen Ausführungsformen weisen einige der Dummy-Dies 36 Oberflächen auf, die mit der oberen Oberfläche des Kapselungsmittels 38 koplanar sind, und einige andere Dummy-Dies 36 weisen obere Oberflächen auf, die niedriger sind als die obere Oberfläche des Kapselungsmittels 38.
  • Die 4 bis 7 veranschaulichen das Bilden von Vorderseiten-Umverteilungsleitungen (Redistribution Lines - RDLs) und der jeweiligen dielektrischen Schichten. Unter Bezugnahme auf 4 wird eine dielektrische Schicht 40 gebildet. Der jeweilige Prozess ist als Prozess 210 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 40 aus einem lichtempfindlichen Polymer, PBO, Polyimid oder dergleichen, gebildet. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 40 aus einem anorganischen Material, wie Siliziumnitrid, Siliziumoxid oder dergleichen, gebildet. Die dielektrische Schicht 40 wird strukturiert, zum Beispiel unter Verwenden eines Fotolithografieprozesses, so dass Öffnungen 42 gebildet werden. Metallsäulen 30 der Funktions-Dies 26 werden durch die Öffnungen 42 freigelegt.
  • RDLs werden gebildet, um sich elektrisch mit Metallsäulen 30 zu verbinden. Der jeweilige Prozess ist auch als Prozess 210 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung, wie in 5 gezeigt, wird eine ganzflächige Metallkeimschicht 44 gebildet, die einige Abschnitte aufweist, die sich in Öffnungen 42 erstrecken, und einige andere Abschnitte über der dielektrischen Schicht 40. Die Metallkeimschicht 44 kann aus Titan, Kupfer, Nickel oder dergleichen gebildet werden. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weist die Metallkeimschicht 44 eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Eine Beschichtungsmaske 46 wird dann über der Metallkeimschicht 44 gebildet und dann strukturiert, um Öffnungen 48 zu bilden, so dass einige Abschnitte der Metallkeimschicht 44 freigelegt werden. Des Weiteren öffnen sich Öffnungen 42 auch zu Öffnungen 48 in der Beschichtungsmaske 46. Die Beschichtungsmaske 46 kann aus einem Fotolack gebildet werden.
  • Unter Bezugnahme auf 6 wird ein Beschichtungsprozess ausgebildet, um RDLs 50 zu bilden. Der Beschichtungsprozess kann elektrochemisches Beschichten, stromloses Beschichten oder dergleichen aufweisen. Das aufgebrachte Material kann ein Metall oder eine Metalllegierung, einschließlich Titan, Kupfer, Nickel, Aluminium, Wolfram, mehrfache Schichten dieser und/oder Legierungen dieser aufweisen. Bei einem darauffolgenden Prozess wird die Beschichtungsmaske 46 zum Beispiel bei einem Veraschungsprozess entfernt. Die Abschnitte der ganzflächigen Kupferkeimschicht 44, die zuvor durch die Beschichtungsmaske 46 bedeckt wurden, werden dann geätzt. Die restlichen Abschnitte der Metallkeimschicht 44 werden als Teile der RDLs 50 betrachtet. Die RDLs 50 weisen Abschnitte in der dielektrischen Schicht 40 und Bahnen-(Leitungs)-Abschnitte über der dielektrischen Schicht 40 auf. Die Bahnenabschnitte können schmale Abschnitte und breite Abschnitte aufweisen, wobei die breiten Abschnitte als Metall-Pads wirken können.
  • Unter Bezugnahme auf 7 werden in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung mehrere dielektrische Schichten und die entsprechenden Schichten von RDLs gebildet. Der jeweilige Prozess ist als Prozess 212 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. Man versteht, dass in Abhängigkeit von den Konzeptionserfordernissen die Anzahl dielektrischer Schichten und RDL-Schichten mehr oder weniger als die, die veranschaulicht sind, betragen kann. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden dielektrische Schichten 52 unter Verwenden von Materialien gebildet, die aus der Gruppe ähnlich der der Kandidatenmaterialien für das Bilden der dielektrischen Schicht 40 ausgewählt werden. Die RDLs 54 werden gebildet, um elektrisch mit Funktions-Dies 26 zu koppeln. Die RDLs 54 können auch unter Verwenden ähnlicher Materialien und Verfahren zum Bilden von RDLs 50 gebildet werden. Die dielektrischen Schichten 40 und 52 und RDLs 50 und 54 in Kombination bilden die Verschaltungsstruktur 56, die elektrisch alle der Funktions-Dies 26 in dem Package in ein integriertes System verschaltet.
  • 8 veranschaulicht das Bilden der elektrischen Stecker 55. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung sind die elektrischen Stecker 55 Lotbereiche. In Übereinstimmung mit alternativen Ausführungsformen weisen die elektrischen Stecker 55 Metallsäulen und Lotbereiche über den Metallsäulen auf. Das Bilden elektrischer Stecker 55 kann das Platzieren von Lotkugeln auf den freigelegten Abschnitten der RDL-Pads in der oberen RDL-Schicht und dann das Aufschmelzen der Lotkugeln zum Bilden von Lotbereichen aufweisen. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung weist das Bilden elektrischer Stecker 55 das Ausführen von Beschichtungsprozessen auf, um Metallsäulen und Lotbereiche über den Metallsäulen zu bilden und dann die beschichteten Lotbereiche aufzuschmelzen. In der Beschreibung werden die Merkmale über der DAF 24 durchgehend kombiniert Packagebestandteile 58 genannt, die der rekonstruierte Wafer 58 sein können.
  • In Übereinstimmung mit anderen Ausführungsformen kann der Packagebestandteil 58 eine rekonstruierte Platte, ein rekonstruiertes Substrat oder dergleichen sein. In der Draufsicht des Packagebestandteils 58 kann der Packagebestandteil 58 eine Kreisform, eine Rechteckform oder dergleichen aufweisen. Die Packagebestandteile 58 können als ein Array in der rekonstruierten Platte oder dem rekonstruierten Substrat eingerichtet werden.
  • Bei einem darauffolgenden Prozess wird der rekonstruierte Wafer 58 von dem Träger 20 zum Beispiel durch Projizieren eines Lichts auf die Trennfolie 22 gelöst, und das Licht (wie ein Laserstrahl) dringt durch den durchsichtigen Träger 20 ein. Der jeweilige Prozess ist als Prozess 214 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. Die Trennfolie 22 wird daher zersetzt und der rekonstruierte Wafer 58 wird von dem Träger 20 freigegeben. Die DAF 24 kann bei einem Reinigungsprozess entfernt werden. Der rekonstruierte Wafer 58 wird daher als ein getrenntes Bauelement gebildet.
  • 9 veranschaulicht das Bilden eines Packages 60, in das der rekonstruierte Wafer 58 eingebaut wird. Der jeweilige Prozess ist als Prozess 216 in dem Prozessablauf, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird der rekonstruierte Wafer 58, der von dem Träger 20 gelöst wird, in dem Package 60 verwendet, ohne gesägt zu werden, und alle Funktions-Dies 26 und Dummy-Dies 36 über dem Träger 20 (wie in 7) bleiben in dem Package 60. Der rekonstruierte Wafer 58 kann auch zum Beispiel durch Entfernen von einigen Kantenabschnitten, die von Funktions-Dies 26, Dummy-Dies 36 und RDLs frei sind, beschnitten werden. 12A veranschaulicht zum Beispiel Kantenbearbeitungslinien 71, wobei äußere Abschnitte des rekonstruierten Wafers 58 außerhalb des Bereichs, der durch gestrichelte Linien 71 gekennzeichnet ist, beschnitten werden. Mindestens einige der Kantenabschnitte des rekonstruierten Wafers 58 werden in Übereinstimmung mit einigen Ausführungsformen nicht beschnitten. 9 veranschaulicht, dass das Package 60 zwei rekonstruierte Wafer 58 als ein Beispiel aufweist. Es ist klar, dass ein Package einen oder mehr als zwei rekonstruierte Wafer aufweisen kann. Des Weiteren können die rekonstruierten Wafer 58, wenn mehr als ein rekonstruierter Wafer 58 vorhanden ist, eine identische Struktur oder unterschiedliche Strukturen aufweisen.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird eine Mehrzahl von Packagebestandteilen 62, die, ohne darauf beschränkt zu sein, Packages, Spannungsreguliermodul, Stromversorgungsmodul (zwei oder mehrere spezifische Packagetypen werden behandelt), IPDs, E/A-Steckverbindungen (wie Buchsen, die für die E/A des Packages 60 verwendet werden) oder dergleichen an rekonstruierte Wafer 58 gebondet. Die rekonstruierten Wafer 58 können an dem thermischen Modul 64 durch thermisches Interface-Material (TIM) 66 angebracht werden. Schrauben 68, Bolzen 69 und Versteifer/Verstrebungen 70 können verwendet werden, um den rekonstruierten Wafer 58 auf dem thermischen Modul 64 zu sichern. Bohrungen können in rekonstruierte Wafer 58 und das thermische Modul 64 derart gebohrt werden, dass Bolzen 69 durch rekonstruierte Wafer 58 und das thermische Modul 64 durchdringen können. Das thermische Modul 64 kann eine Wärmesenke, einen Wärmespreizer, eine Kühlplatte oder dergleichen aufweisen. Wenn eine Kühlplatte verwendet wird, kann das Kühlmittel ein Gas oder eine Flüssigkeit, wie Wasser, Öl oder dergleichen sein.
  • 10 veranschaulicht das Bilden eines Packages 72, in das der rekonstruierte Wafer 58 eingebaut ist. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden rekonstruierte Wafer 58 mit dem Packagebestandteil 74 durch Flipchip-Bonden mit dem Packagebestandteil 74 gebondet. Der Packagebestandteil 74 kann ein Packagesubstrat, ein Interposer, eine gedruckte Leiterplatte oder dergleichen sein. Die Packagebestandteile 62 können an den Packagebestandteil 74 gebondet werden. Das thermische Modul 64, die rekonstruierten Wafer 58 und der Packagebestandteil 74 können aneinander durch Schrauben 68 und Bolzen 69 befestigt werden. In den Strukturen, die in den 9 und 10 gezeigt sind, können Bolzen 69 durch das Package 58 eindringen, ohne durch die Dummy-Dies 36 durchzudringen. Alternativ können einige Bolzen 69 durch Dummy-Dies 36, die in 9 gestrichelt gezeigt sind, dringen, um anzuzeigen, dass sie existieren oder auch nicht. Auf ähnliche Art können die Bolzen 69 in 10 durch Dummy-Dies 36 dringen oder nicht.
  • Die Packages 60 (9) und 72 (10) können Hochleistungs-Rechenpackages (High-Performance Computing - HPC Packages), die Beschleuniger von Artificial-Intelligence-(AI)-Servern, andere leistungsintensive Rechen-Packages für Datencenteranwendungen oder Packages für Server sein.
  • Die Einzelheiten der Platzierung der Funktions-Dies 26 und Dummy-Dies 36 (wie in den vorstehenden Ausführungsformen besprochen) werden unter Bezugnahme auf die 11A, 11B, 12A, 12B und 13 bis 23 besprochen. Rekonstruierte Wafer 58 können große Wafer sein, die Flächen aufweisen können, die größer sind als etwa 10.000 mm2. Die Fläche der rekonstruierten Wafer 58 kann auch in dem Bereich zwischen etwa 10.000 mm2 und etwa 70686 mm2 liegen. Die 11A und 11B veranschaulichen die Mittenbereiche und Randbereiche rekonstruierter Wafer 58 in Übereinstimmung mit einigen Ausführungsformen. Unter Bezugnahme auf 11A, weist der rekonstruierte Wafer 58 eine rechteckige Draufsichtform auf. Der rekonstruierte Wafer 58 hat eine Mitte 59. Ein Pfeil kann gezogen werden, der von der Mitte 59 zu einer beliebigen Kante oder Ecke des rekonstruierten Wafers 58 zeigt. Falls der Pfeil eine Länge L 1 aufweist, trifft der Pfeil die äußere Grenze 61 des Mittenbereichs 58A. Der Abstand L2 von der Mitte 59 zu der Grenze 61 des Mittenbereichs 58A beträgt L2, und das Verhältnis L2:L1 = 1:3. Der Bereich des rekonstruierten Wafers 58 außerhalb des Mittenbereichs 58 ist ein Randbereich 58B. Der Randbereich 58B kreist daher den Mittenbereich 58A ein, wobei die Schnittfläche zwischen dem Mittenbereich 58A mit dem Randbereich 58B als 57 gezeigt ist.
  • 11B veranschaulicht den Mittenbereich 58A und den Randbereich 58B, wenn der rekonstruierte Wafer eine kreisförmige Draufsichtform aufweist. Der Mittenbereich 58A weist einen Radius R2 auf, und der rekonstruierte Wafer 58 weist einen Radius R1 auf. Das Verhältnis R2:R1 ist gleich 2:3. In den 12A und 12B bis 23 sind durchgehend Rechtecke oder Kreise 57 veranschaulicht, wobei die Bereiche innerhalb der Rechtecke oder Kreise 57 die Mittenbereiche der entsprechenden rekonstruierten Wafer 58 sind, und die Bereiche außerhalb der Rechtecke oder Kreise 57 die Randbereiche der entsprechenden rekonstruierten Wafer 58 sind.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung, wie in den 12A, 12B und 13 bis 23 gezeigt, werden die Dummy-Dies 36 hauptsächlich in Randbereiche 58B rekonstruierter Wafer 58 platziert. Die Mittenbereiche 58A können von Dummy-Dies 36 frei sein oder können einige Dummy-Dies 36 aufweisen. Die Randbereiche 58B können von Funktions-Dies 26 frei sein oder können einige Funktions-Dies 26 aufweisen. Es wird davon ausgegangen, dass in einem Bereich (Mittenbereich 58A oder Randbereich 58B) die gesamte Draufsichtfläche aller Funktions-Dies 26 gleich F ist, und die gesamte Draufsichtfläche aller Dummy-Dies 36 gleich D ist. In den Mittenbereichen 58A rekonstruierter Wafer 58 kann das Verhältnis D/F in dem Bereich von etwa 0 bis etwa 1 liegen und kann in dem Bereich zwischen etwa 0,25 und etwa 0,5 liegen. In den Randbereichen 58B rekonstruierter Wafer 58 kann das Verhältnis D/F in dem Bereich von etwa 0 bis etwa 2/3 liegen und kann in dem Bereich zwischen etwa 0,2 und etwa 2/3 liegen. In dem Randbereich kann das Verhältnis F/D zum Beispiel in dem Bereich zwischen etwa 0,3 und etwa 0,5 liegen.
  • Es ist klar, dass der Träger 20 (8) eine Form und eine Größe gleich (oder ähnlich) wie die Größe und die Form des rekonstruierten Wafers aufweisen kann. Der Träger 20 kann folglich in einen Mittenbereich und einen Randbereich, die gleich sind wie der des rekonstruierten Wafers 58, geteilt werden. Bevor der rekonstruierte Wafer 58 von dem Träger 20 genommen wird, überlappen der Mittenbereich 58A und der Randbereich 58B des rekonstruierten Wafers 58 jeweils den Mittenbereich und den Randbereich des Trägers 20.
  • Man versteht, dass die rekonstruierten Wafer 58, wie sie in den 12A, 12B und 13 bis 23 gezeigt sind, die Wafer sein können, die bereits in dem Package 60 (9) oder 72 (10) sind, und dass folglich keine weitere Vereinzelung und Beschneidung auf den rekonstruierten Wafern 58 ausgeführt wird. Einige der rekonstruierten Wafer 58, wie in den 12A, 12B und 13 bis 23 gezeigt, können, wie in 12A als ein Beispiel gezeigt, beschnitten (aber nicht vereinzelt) und dann zum Bilden des Packages 60 (9) oder 72 (10) verwendet werden. Von dem rekonstruierten Wafer 58 wird jedoch kein Dummy-Die und kein Funktions-Die geschnitten. In den Ausführungsformen, wie sie in den 12A, 12B und 13 bis 23 gezeigt sind, können die Dummy-Dies 36 durchgehend zueinander gleiche oder voneinander unterschiedliche Größen aufweisen. Die Platzierung der Dummy-Dies 36 kann auch bestimmten Mustern folgen, wie Arrays oder anderen wiederholten Mustern, oder kann in einem willkürlichen Layout platziert werden. In dem Randbereich 58B können die Dummy-Dies 36 im Wesentlichen gleichmäßig verteilt werden und eine im Wesentlichen gleichmäßige Dichte aufweisen. In den 12A, 12B und 13 bis 23 können etwas Leerstellen veranschaulicht sein, zum Beispiel in den Randbereichen 58B. Diese Leerstellen können belassen und für das Anbringen von Schraubbolzen verwendet oder ebenfalls mit Dummy-Dies besetzt werden. Einige der Bolzen 69 (siehe 12A als ein Beispiel) können durch Dummy-Dies 36 durchdringen, und einige andere Bolzen 69 können durch den rekonstruierten Wafer 58 durchdringen, ohne durch die Dummy-Dies 36 durchzudringen. Alternativ dringt keiner der Bolzen 69 durch die Dummy-Dies 36 durch. Das Eindringen (oder Nichteindringen) von Bolzen 69 durch Dummy-Dies 36 gilt auch für die Ausführungsformen in den 12B und 13 bis 23, obwohl Bolzen 69 in diesen Figuren nicht gezeigt sind.
  • In den 12A, 12B und 13 bis 23 stellen Dies 26A Logik-Dies dar, wie Rechen-Dies (zum Beispiel zur Datenverarbeitung) oder andere Typen von Dies, wie passive Dies, photonische Dies oder dergleichen, und die Dies 26B stellen E/A-Dies dar und können andere Typen von Dies, wie passive Dies, photonisches Dies oder dergleichen darstellen. Die E/A-Dies 26B werden zur Dateneingabe und -ausgabe zwischen rekonstruierten Wafern 58 und externen Bauelementen verwendet. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden E/A-Dies 26B entlang eines Rings um Logik-/Rechen-Dies 26A ausgerichtet platziert, um den Verlegungsabstand zwischen den Rechen-Dies 26A zu minimieren, so dass die Leistung verbessert wird. Die Mehrzahl von Logik-/Rechen-Dies 26A können miteinander identisch oder voneinander unterschiedlich sein. Es sind auch nicht alle Dies in den 12A, 12B und 13 bis 23 markiert, und ob ein Die ein Logik-/Rechen-Die, ein E/A-Die oder ein Dummy-Die ist, stellt man unter Bezugnahme auf ihre entsprechenden Schraffierungsmuster fest.
  • 12A veranschaulicht die Draufsicht des rekonstruierten Wafers 58 in Übereinstimmung mit einigen Ausführungsformen, in welchen der rekonstruierte Wafer 58 eine runde Draufsichtform aufweist. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung, wie in 12A gezeigt, ist die Kante des rekonstruierten Wafers 58 ein vollständiger Kreis. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung weist der rekonstruierte Wafer 58 einige beschnittene Kantenabschnitte auf, wobei die beschnittenen Abschnitte durch gestrichelte Linien 71 gekennzeichnet sind. In Übereinstimmung mit alternativen Ausführungsformen werden alle Kantenabschnitte des rekonstruierten Wafers 58 beschnitten, während kein Funktions-Die oder Dummy-Die beschnitten wird. Die neuen Kanten des beschnittenen rekonstruierten Wafers 58 liegen folglich näher an den Dummy-Dies 36. Es ist klar, dass, obwohl 12A als ein Beispiel verwendet wird, um das Beschneiden des rekonstruierten Wafers 58 zu besprechen, die oben besprochenen Beschneide- (oder Nichtbeschneide-)-Systeme auch an die Ausführungsformen in den 12B und 13 bis 23 angewandt werden können. Der Kreis 57 stellt die Grenze zwischen dem Mittenbereich 58A und dem Randbereich 58B dar. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung liegen alle Dummy-Dies 36 in dem Randbereich 58B. Ein Großteil der Funktions-Dies 26 liegt in dem Mittenbereich 58A, und der Rest der Funktions-Dies 26 liegt in dem Randbereich 58B.
  • 12B veranschaulicht die Draufsicht des rekonstruierten Wafers 58 in Übereinstimmung mit einigen Ausführungsformen, in welchen der rekonstruierte Wafer 58 eine rechteckige Draufsichtform aufweist. Das Rechteck 57 stellt die Grenze zwischen dem Mittenbereich 58A und dem Randbereich 58B dar. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung liegen alle Dummy-Dies 36 in dem Randbereich 58B. Ein Großteil der Funktions-Dies 26 liegt in dem Mittenbereich 58A, und der Rest der Funktions-Dies 26 liegt in dem Randbereich 58B. Alle E/A-Dies 26B können auch in dem Randbereich 58B liegen.
  • Die 13, 14 und 15 veranschaulichen die rekonstruierten Wafer 58, die eine gerundete Draufsichtformen aufweisen. In 13 befinden sich alle Funktions-Dies 26, einschließlich aller Rechen-Dies 26A und E/A-Dies 26B, in dem Mittenbereich 58A. Einige der Dummy-Dies erstrecken sich in den Mittenbereich 58A, während der Rest in dem Randbereich 58B liegt. In 14 befinden sich einige der Funktions-Dies 26 in dem Mittenbereich 58A, und einige der Funktions-Dies 26 erstrecken sich in den Randbereich 58B. Des Weiteren liegen in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung einige E/A-Dies 26B in dem Mittenbereich 58A, und einige E/A-Dies 26B in dem Randbereich 58B. Alle der Dummy-Dies 36 liegen in dem Randbereich 58B. In 15 liegen alle E/A-Dies 26B in dem Randbereich 58B, und einige der Logik-/Rechen-Dies 26A liegen in dem Mittenbereich 58A, und der Rest in dem Randbereich 58B. Alle der Dummy-Dies 36 liegen in dem Randbereich 58B.
  • In den 12A, 12B und 13 bis 15 sind die Logik-/Rechen-Dies 26A als ein Array eingerichtet, und keine E/A-Dies und Dummy-Dies sind in das Array eingesetzt. Die 16 bis 23 veranschaulichen die Dies, die als Gruppen angeordnet sind (GD, in 16 gezeigt). Die Gruppen GD können Strukturen aufweisen, die einander ähnlich sind. Jede der Gruppen GD weist Logik-/Rechen-Dies 26A auf und kann andere Typen von Dies, wie E/A-Dies 26B, Dummy-Dies 36, passive Bauteile-Dies und/oder dergleichen aufweisen. Diese Einstellung kann alternativ in Betracht gezogen werden, während die Funktions-Dies 26 gruppiert werden, und die Dummy-Dies 36 werden eingesetzt oder nicht, um den Raum zwischen den Gruppen zu füllen. Die Zwischengruppenbeabstandung zwischen den Logik-/Rechen-Dies 26A in derselben Gruppe kann gleich oder kleiner sein als die Zwischengruppenbeabstandung zwischen Gruppen. 16 veranschaulicht zum Beispiel, dass die Zwischengruppenbeabstandung S1 kleiner ist als die Zwischengruppenbeabstandung S2. 17 veranschaulicht Dummy-Dies 36, die zwischen Funktions-Dies 26 platziert sind. In 17, wenn Dummy-Dies 36 als Teile von Gruppen betrachtet werden, kann die Zwischengruppenbeabstandung S1 gleich der Zwischengruppenbeabstandung S2 sein. Alternativ, falls die Dummy-Dies 36 nicht als Teile von Gruppen betrachtet werden, ist die Zwischengruppenbeabstandung S1 kleiner als die Zwischengruppenbeabstandung, und Dummy-Dies 36 werden zwischen die Gruppen eingefügt.
  • Unter Bezugnahme auf 16 weist jede der Gruppen GD Logik-/Rechen-Dies 26A auf und weist nicht E/A-Dies und Dummy-Dies auf. In den Ausführungsformen, die in 17 gezeigt sind, weist nicht jede der Gruppen GD Logik-/Rechen-Dies 26A auf und weist nicht E/A-Dies auf. Die 18 und 19 veranschaulichen ähnliche Einrichtungen wie jeweils in den 16 und 17, mit der Ausnahme, dass der rekonstruierte Wafer 58 in den 16 und 17 runde Draufsichtformen aufweist, während die rekonstruierten Wafer 58 in den 18 und 19 rechteckige Draufsichtformen aufweisen.
  • 20 veranschaulicht, dass jede der Gruppen GD Logik-/Rechen-Dies 26A und E/A-Dies 26B aufweist, und dass sich keine Dummy-Dies in den Gruppen befinden. Alternativ ausgesagt sind zwischen Gruppen keine Dummy-Dies eingefügt. 21 veranschaulicht, dass jede der Gruppen GD Logik-/Rechen-Dies 26A, E/A-Dies 26B und Dummy-Die(s) 36 aufweist, oder alternativ ausgesagt, dass Dummy-Dies 36 zwischen Gruppen eingefügt werden, falls Dummy-Dies 36 nicht als Teile der Gruppen GD betrachtet werden. Die 22 und 23 veranschaulichen ähnliche Einrichtungen wie jeweils in den 20 und 21, mit der Ausnahme, dass die rekonstruierten Wafer 58 in den 20 und 21 runde Draufsichtformen aufweisen, während die rekonstruierten Wafer 58 in den 22 und 23 rechteckige Draufsichtformen aufweisen.
  • In den oben veranschaulichten Ausführungsformen werden einige Prozesse und Merkmale in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung besprochen. Andere Merkmale und Prozesse können ebenfalls enthalten sein. Teststrukturen können zum Beispiel enthalten sein, um bei der Verifizierungsprüfung des 3D-Gehäuses oder der 3DIC-Vorrichtungen zu helfen. Die Teststrukturen können zum Beispiel Test-Pads aufweisen, die in einer Umverdrahtungsschicht oder auf einem Substrat, das das Testen des 3D- oder 3DIC-Gehäuses, den Gebrauch von Sonden und/oder Probe-Cards erlaubt. Die Verifizierungsprüfung kann auf Zwischenstrukturen sowie auf der abschließenden Struktur ausgeführt werden. Außerdem können die Strukturen und Verfahren, die hier offenbart sind, gemeinsam mit Testmethodologien verwendet werden, die Zwischenprüfung von als OK bekannten Chips enthalten, um den Ertrag zu erhöhen und die Kosten zu verringern.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Merkmale. Durch Einrichten von Dummy-Dies in rekonstruierten Wafern werden Räume, die anderenfalls von einem Kapselungsmittel, wie Formmasse, belegt werden, von Dummy-Dies belegt. Da der CTE von Dummy-Dies näher an dem CTE von Funktions-Dies liegt als an dem des Kapselungsmittels, kann das Hinzufügen von Dummy-Dies die Belastung und das Wölben der rekonstruierten Wafer reduzieren. Des Weiteren weisen die Dummy-Dies mindestens einige Abschnitte in dem Randbereich auf, die die Funktions-Dies einkreisen, das Hinzufügen der Dummy-Dies in dem Randbereich kann den Ertrag bei dem Packaging-Prozess verbessern, da die rekonstruierten Wafer Wölbung aufweisen können, was darin resultiert, dass Kantenabschnitte des rekonstruierten Wafers Fokus bei den Lithographieprozessen verlieren. Das Belegen der Kantenabschnitte der rekonstruierten Wafer mit den Dummy-Dies reduziert nicht nur die Wölbung, sondern belässt einige Kantenabschnitte, die von Defokussieren befallen sind, unverwendet, wodurch der Ertrag verbessert wird.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weist ein Verfahren das Platzieren einer Mehrzahl von Funktions-Dies über einem Träger; das Platzieren einer Mehrzahl von Dummy-Dies über dem Träger; das Kapseln der Mehrzahl von Funktions-Dies und der Mehrzahl von Dummy-Dies in einem Kapselungsmittel, das Bilden von Umverteilungsleitungen über der Mehrzahl von Funktions-Dies und diese miteinander verschaltend auf, wobei die Umverteilungsleitungen, die Mehrzahl von Funktions-Dies, die Mehrzahl von Dummy-Dies und das Kapselungsmittel in Kombination einen rekonstruierten Wafer bilden, wobei die Mehrzahl von Funktions-Dies in einem Mittenbereich des rekonstruierten Wafers liegt, und die Mehrzahl von Dummy-Dies in einem Randbereich des rekonstruierten Wafers liegt, wobei der Randbereich den Mittenbereich umschließt; Lösen des rekonstruierten Wafers von dem Träger und Bonden des rekonstruierten Wafers auf einem Packagebestandteil, der aus der Gruppe ausgewählt wird, die im Wesentlichen aus einem Interposer, einem Packagesubstrat, einer gedruckten Leiterplatte, einem thermischen Modul und Kombinationen davon besteht. Bei einer Ausführungsform werden die Dummy-Dies im Wesentlichen gleichmäßig in dem Randbereich verteilt. Bei einer Ausführungsform weist der rekonstruierte Wafer, der an den Packagebestandteil gebondet ist, eine runde Draufsichtform auf. Bei einer Ausführungsform ist der rekonstruierte Wafer ungesägt, bevor er an den Packagebestandteil gebondet wird. Bei einer Ausführungsform weist das Verfahren weiter das Befestigen des rekonstruierten Wafers an dem Packagebestandteil durch einen Bolzen auf, der durch den rekonstruierten Wafer durchdringt. Bei einer Ausführungsform dringt der Bolzen durch eines der Mehrzahl von Dummy-Dies durch. Bei einer Ausführungsform umfasst das Kapseln das Abgeben des Kapselungsmittels und das Planarisieren des Kapselungsmittels, wobei ein Dummy-Die in der Mehrzahl von Dummy-Dies bei dem Planarisieren poliert wird. Bei einer Ausführungsform ist die Mehrzahl von Dummy-Dies dünner als die Mehrzahl von Funktions-Dies, wobei das Kapseln das Abgeben des Kapselungsmittels und das Planarisieren des Kapselungsmittels umfasst, wobei eine Schicht des Kapselungsmittels nach dem Planarisieren die Mehrzahl von Dummy-Dies bedeckt. Bei einer Ausführungsform wird die Mehrzahl von Funktions-Dies als eine Mehrzahl von Gruppen platziert, mit Zwischengruppenbeabstandungen zwischen den Dies in einer selben Gruppe, die kleiner sind als die Zwischengruppenbeabstandungen zwischen benachbarten der Mehrzahl von Gruppen. Bei einer Ausführungsform umfasst das Verfahren weiter das Platzieren einer zusätzlichen Mehrzahl von Dummy-Dies zwischen der Mehrzahl von Gruppen. Bei einer Ausführungsform umfassen die Dies in einer der Mehrzahl von Gruppen ein Rechen-Die und ein Eingangs-Ausgangs-Die. Bei einer Ausführungsform umfasst das Verfahren weiter das Platzieren einer Mehrzahl von Eingangs-/Ausgangs-Dies, die die Mehrzahl von Funktions-Dies umgibt.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weist ein Verfahren das Platzieren einer Mehrzahl von Logik-Dies über einem Träger; das Platzieren einer Mehrzahl von E/A-Dies über dem Träger; das Platzieren einer Mehrzahl von Dummy-Dies über dem Träger, wobei die Mehrzahl von Dummy-Dies einen Bereich umgebend verteilt wird, in dem die Mehrzahl von Logik-Dies und die Mehrzahl von E/A-Dies liegt; das Kapseln der Mehrzahl von Logik-Dies, der Mehrzahl von E/A-Dies und der Mehrzahl von Dummy-Dies in einem Kapselungsmittel; das Bilden von Umverteilungsleitungen über die Mehrzahl von Logik-Dies und die Mehrzahl von E/A-Dies und Koppeln mit diesen auf, um einen rekonstruierten Wafer zu bilden, und wobei der rekonstruierte Wafer die Mehrzahl von Logik-Dies, die Mehrzahl von E/A-Dies, die Mehrzahl von Dummy-Dies, das Kapselungsmittel und die Umverteilungsleitungen umfasst; und das Lösen des rekonstruierten Wafers von dem Träger. Bei einer Ausführungsform umfasst das Verfahren weiter, ohne Sägen des rekonstruierten Wafers, das Bonden des rekonstruierten Wafers an einen Packagebestandteil auf. Bei einer Ausführungsform umfasst das Verfahren weiter vor dem Kapseln das Einfügen eines Dummy-Die zwischen zwei der Mehrzahl von Logik-Dies auf. Bei einer Ausführungsform wird die Mehrzahl von Logik-Dies als ein Teil einer Mehrzahl von Gruppen platziert, mit Zwischengruppenbeabstandungen zwischen den Dies in einer selben Gruppe, die kleiner sind als die Zwischengruppenbeabstandungen zwischen benachbarten der Mehrzahl von Gruppen. Bei einer Ausführungsform wird die Mehrzahl von E/A-Dies als Teil der Mehrzahl von Gruppen platziert.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung weist ein Package einen rekonstruierten Wafer auf, der eine Mehrzahl von Dummy-Dies umfasst; eine Mehrzahl von Funktions-Dies in einem Mittenbereich des Packages, wobei die Mehrzahl von Dummy-Dies mit einem Ring, der die Mehrzahl von Funktions-Dies einkreist, ausgerichtet zugeordnet ist; ein Kapselungsmittel, das die Mehrzahl von Dummy-Dies und die Mehrzahl von Funktions-Dies darin kapselt, und eine Mehrzahl von RDLs über der Mehrzahl von Funktions-Dies, wobei die Mehrzahl von RDLs alle Funktions-Dies in dem Package in ein integriertes System verschaltet. Bei einer Ausführungsform umfasst das Package weiter einen Packagebestandteil, der an den rekonstruierten Wafer gebondet ist, wobei der Packagebestandteil aus der Gruppe ausgewählt wird, die im Wesentlichen aus einem Interposer, einem Packagesubstrat, einer gedruckten Leiterschaltung, einem thermischen Modul und Kombinationen davon besteht. Bei einer Ausführungsform weist der rekonstruierte Wafer, der an den Packagebestandteil gebondet ist, eine runde Draufsichtform auf.
  • Oben Stehendes umreißt die Merkmale mehrerer Ausführungsformen derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der Ausführungsformen, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.
  • Bezugszeichenliste
    • 20
    Träger
    22
    Trennfolie
    524
    DAF
    26; 26A, 26B
    Packagebestandteile bzw. Funktions-Dies
    28
    Halbleitersubstrate der 26
    30
    Leitende Säulen
    33
    Leitende Schichten
    1036
    Dummy-Dies
    38
    Kapselungmittel
    40
    dielektrische Schicht
    42
    Öffnungen in 40
    44
    Metallkeimschicht
    1546
    Beschichtungsmaske
    50
    RLDs
    52
    dielektrische Schichten
    52
    RDLs
    55
    elektrischer Stecker bzw. Lotbereiche
    56
    Verschaltungsstruktur
    58
    Packagebestandteile bzw. rekonstruierter Wafer
    58A
    Mittenbereich von 58
    58B
    Randbereich von 58
    59
    Mitte von 58
    2560
    Package
    62
    Mehrzahl von Packagebestandteilen
    64
    Thermisches Modul
    66
    TIM
    68
    Schrauben
    3069
    Bolzen
    70
    Versteifer/Verstrebungen
    71
    Kantenbearbeitungslinien
    72
    Package
    74
    Packagebestandteil
    35200
    Prozessablauf mit den Schritten 202 bis 216

Claims (19)

  1. Verfahren, das Folgendes umfasst: Platzieren einer Mehrzahl von Funktions-Dies (26; 26A, 26B) über einem Träger (20); Platzieren einer Mehrzahl von Dummy-Dies (36) über dem Träger (20); Kapseln der Mehrzahl von Funktions-Dies (26; 26A, 26B) und der Mehrzahl von Dummy-Dies (36) in einem Kapselungsmittel (38); Bilden von Umverteilungsleitungen über der Mehrzahl von Funktions-Dies (26; 26A, 26B) und diese verbindend, wobei die Umverteilungsleitungen, die Mehrzahl von Funktions-Dies (26; 26A, 26B), die Mehrzahl von Dummy-Dies (36) und das Kapselungsmittel (38) in Kombination einen rekonstruierten Wafer (58) bilden, wobei die Mehrzahl von Funktions-Dies (26; 26A, 26B) in einem Mittenbereich (58A) des rekonstruierten Wafers (58) liegt, und die Mehrzahl von Dummy-Dies (36) in einem Randbereich (58B) des rekonstruierten Wafers (58) liegt, wobei der Randbereich (58B) den Mittenbereich (58A) umschließt; Lösen des rekonstruierten Wafers (58) von dem Träger (20); und Befestigen des rekonstruierten Wafers (58) an einen Packagebestandteil (74) durch einen Bolzen (69), der den rekonstruierten Wafer (58) durchdringt, wobei der Packagebestandteil (74) aus der Gruppe ausgewählt ist, die im Wesentlichen aus einem Interposer, einem Packagesubstrat, einer gedruckten Leiterplatte, einem thermischen Modul (64) und Kombinationen dieser Elemente besteht.
  2. Verfahren nach Anspruch 1, wobei die Dummy-Dies (36) im Wesentlichen gleichmäßig in dem Randbereich (57) verteilt sind.
  3. Verfahren nach Anspruch 1 oder 2, wobei der rekonstruierte Wafer (58), der an den Packagebestandteil (74) gebondet ist, eine runde Draufsichtform aufweist.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei der rekonstruierte Wafer (58) vor dem Bonden an den Packagebestandteil (74) ungesägt ist.
  5. Verfahren nach Ansprüche 1 bis 4, wobei der Bolzen (69) eines der Mehrzahl von Dummy-Dies (36) durchdringt.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei das Kapseln Folgendes umfasst: Abgeben des Kapselungsmittels (38); und Planarisieren des Kapselungsmittels (38), wobei ein Dummy-Die der Mehrzahl von Dummy-Dies (36) bei dem Planarisieren poliert wird.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei die Mehrzahl von Dummy-Dies (36) dünner ist als die Mehrzahl von Funktions-Dies (26; 26A, 26B) und wobei das Kapseln Folgendes umfasst: Abgeben des Kapselungsmittels (38); und Planarisieren des Kapselungsmittels (38), wobei nach dem Planarisieren eine Schicht des Kapselungsmittels (38) die Mehrzahl von Dummy-Dies (36) bedeckt.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei die Mehrzahl von Funktions-Dies (26; 26A, 26B) als eine Mehrzahl von Gruppen platziert ist, mit Zwischengruppenbeabstandungen zwischen den Dies (26; 26A, 26B) in einer selben Gruppe, die kleiner sind als die Zwischengruppenbeabstandungen zwischen benachbarten der Mehrzahl von Gruppen.
  9. Verfahren nach Anspruch 8, das weiter ein Platzieren einer zusätzlichen Mehrzahl von Dummy-Dies (36) zwischen der Mehrzahl von Gruppen umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei Dies in einer der Mehrzahl von Gruppen ein Rechen-Die und ein Eingangs-Ausgangs-Die umfassen.
  11. Verfahren nach einem der vorstehenden Ansprüche, das weiter ein Platzieren einer Mehrzahl von Eingangs-/Ausgangs-Dies, die die Mehrzahl von Funktions-Dies (26; 26A, 26B) umgibt, umfasst.
  12. Verfahren, das Folgendes umfasst: Platzieren einer Mehrzahl von Logik-Dies über einem Träger (20); Platzieren einer Mehrzahl von Eingangs-Ausgangs-(E/A)-Dies über dem Träger (20); Platzieren einer Mehrzahl von Dummy-Dies (36) über dem Träger (20), wobei die Mehrzahl von Dummy-Dies (36) einen Bereich umgebend verteilt ist, in dem die Mehrzahl von Logik-Dies und die Mehrzahl von E/A-Dies liegt; Kapseln der Mehrzahl von Logik-Dies, der Mehrzahl von E/A-Dies und der Mehrzahl von Dummy-Dies (36) in einem Kapselungsmittel (38); Bilden von Umverteilungsleitungen über und elektrisch gekoppelt mit der Mehrzahl von Logik-Dies und der Mehrzahl von E/A-Dies, um einen rekonstruierten Wafer (58) zu bilden, wobei der rekonstruierte Wafer (58) die Mehrzahl von Logik-Dies, die Mehrzahl von E/A-Dies, die Mehrzahl von Dummy-Dies (36), das Kapselungsmittel (38) und die Umverteilungsleitungen umfasst; Lösen des rekonstruierten Wafers (58) von dem Träger (20); und Befestigen des rekonstruierten Wafers (58) an einen Packagebestandteil (74) durch einen Bolzen (69), der den rekonstruierten Wafer (58) durchdringt.
  13. Verfahren nach Anspruch 12, das weiter, ohne Sägen des rekonstruierten Wafers (58), ein Bonden des rekonstruierten Wafers (58) an das Packagebestandteil (74) umfasst.
  14. Verfahren nach Anspruch 12 oder 13, das weiter vor dem Kapseln ein Einfügen eines Dummy-Die zwischen zwei der Mehrzahl von Logik-Dies umfasst.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die Mehrzahl von Logik-Dies als Teile einer Mehrzahl von Gruppen platziert ist, mit Zwischengruppenbeabstandungen zwischen den Dies in einer selben Gruppe, die kleiner sind als die Zwischengruppenbeabstandungen zwischen benachbarten der Mehrzahl von Gruppen.
  16. Verfahren nach Anspruch 15, wobei die Mehrzahl von E/A-Dies als Teile der Mehrzahl von Gruppen platziert ist.
  17. Package, das Folgendes umfasst: einen rekonstruierten Wafer (58), der Folgendes umfasst: eine Mehrzahl von Dummy-Dies (36); eine Mehrzahl von Funktions-Dies (26; 26A, 26B) in einem Mittenbereich des Packages, wobei die Mehrzahl von Dummy-Dies (36) entlang eines Rings, der die Mehrzahl von Funktions-Dies (26; 26A, 26B) einkreist, ausgerichtet ist; ein Kapselungsmittel (38), das die Mehrzahl von Dummy-Dies (36) und die Mehrzahl von Funktions-Dies (26; 26A, 26B) darin kapselt; eine Mehrzahl von Umverteilungsleitungen (RDLs) (50) über der Mehrzahl von Funktions-Dies (26; 26A, 26B), wobei die Mehrzahl von RDLs (50) alle Funktions-Dies (26; 26A, 26B) in dem Package in ein integriertes System verschaltet; und ein Packagebestandteil (74), das an dem rekonstruierten Wafer (58) durch einen Bolzen (69), der den rekonstruierten Wafer (58) durchdringt, befestigt ist.
  18. Package nach Anspruch 17, wobei der Packagebestandteil (74) aus der Gruppe ausgewählt ist, die im Wesentlichen aus einem Interposer, einem Packagesubstrat, einer gedruckten Leiterschaltung, einem thermischen Modul (64) und Kombinationen dieser Elemente besteht.
  19. Package nach Anspruch 18, wobei der rekonstruierte Wafer (58), der an den Packagebestandteil (74) gebondet ist, in Draufsicht eine runde Form aufweist.
DE102019103993.2A 2018-07-02 2019-02-18 Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür Active DE102019103993B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862693185P 2018-07-02 2018-07-02
US62/693,185 2018-07-02
US16/273,887 US11004803B2 (en) 2018-07-02 2019-02-12 Dummy dies for reducing warpage in packages
US16/273,887 2019-02-12

Publications (2)

Publication Number Publication Date
DE102019103993A1 DE102019103993A1 (de) 2020-01-02
DE102019103993B4 true DE102019103993B4 (de) 2021-10-14

Family

ID=68886125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019103993.2A Active DE102019103993B4 (de) 2018-07-02 2019-02-18 Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US11004803B2 (de)
KR (1) KR102257465B1 (de)
CN (1) CN110676223B (de)
DE (1) DE102019103993B4 (de)
TW (1) TWI717723B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
US11837575B2 (en) * 2019-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding passive devices on active device dies to form 3D packages
US11901333B2 (en) * 2019-10-08 2024-02-13 Intel Corporation No mold shelf package design and process flow for advanced package architectures
KR20210059417A (ko) * 2019-11-15 2021-05-25 삼성전자주식회사 보강 구조물을 갖는 반도체 패키지
US11671010B2 (en) * 2020-02-07 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Power delivery for multi-chip-package using in-package voltage regulator
US11854935B2 (en) 2020-02-19 2023-12-26 Intel Corporation Enhanced base die heat path using through-silicon vias
US20210305123A1 (en) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and Method for Manufacturing the Same
US11948891B2 (en) 2020-04-03 2024-04-02 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof
CN116057680A (zh) * 2020-08-28 2023-05-02 华为技术有限公司 一种芯片封装结构、电子设备及芯片封装结构的制备方法
KR20220030638A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11842935B2 (en) 2021-02-18 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a reconstructed package substrate comprising substrates blocks
US11538790B2 (en) 2021-03-22 2022-12-27 Broadcom International Pte. Ltd. Extended HBM offsets in 2.5D interposers
US11705406B2 (en) * 2021-06-17 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11834332B2 (en) * 2021-08-06 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wave optimization method and device
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies
US20230178536A1 (en) * 2021-12-07 2023-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Trimming and Sawing Processes in the Formation of Wafer-Form Packages
CN117316838B (zh) * 2023-11-29 2024-03-08 广东长兴半导体科技有限公司 半导体芯片中晶圆智能封测方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217184A1 (en) 2012-02-17 2013-08-22 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US20150093858A1 (en) 2013-09-27 2015-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Controlling Warpage in Packaging

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
JP5739873B2 (ja) * 2010-04-02 2015-06-24 住友電気工業株式会社 マグネシウム基複合部材、放熱部材、および半導体装置
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9082869B2 (en) * 2010-09-14 2015-07-14 Terapede Systems, Inc. Apparatus and methods for high-density chip connectivity
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8779599B2 (en) * 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8927345B2 (en) * 2012-07-09 2015-01-06 Freescale Semiconductor, Inc. Device package with rigid interconnect structure connecting die and substrate and method thereof
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9685350B2 (en) 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI597786B (zh) 2013-12-19 2017-09-01 矽品精密工業股份有限公司 半導體封裝結構及其製法
KR20150123420A (ko) 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US10770405B2 (en) * 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
CN108389822A (zh) 2018-01-31 2018-08-10 浙江卓晶科技有限公司 一种三维扇出型集成封装结构及其封装工艺
US11637056B2 (en) * 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217184A1 (en) 2012-02-17 2013-08-22 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US20150093858A1 (en) 2013-09-27 2015-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Controlling Warpage in Packaging

Also Published As

Publication number Publication date
DE102019103993A1 (de) 2020-01-02
KR102257465B1 (ko) 2021-06-01
US20210265284A1 (en) 2021-08-26
CN110676223A (zh) 2020-01-10
CN110676223B (zh) 2021-07-09
TWI717723B (zh) 2021-02-01
US20200006252A1 (en) 2020-01-02
KR20200003706A (ko) 2020-01-10
US11004803B2 (en) 2021-05-11
TW202006838A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102019115952B4 (de) Halbleiter-packages
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102019116734A1 (de) Fan-out-package mit einem steuerbaren standoff-abstand
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102015106733A1 (de) Struktur und herangehensweise zum verhindern von dünnwaferriss
DE102019130466B4 (de) Dreidimensionale integration grosser systeme und verfahren zu deren herstellung
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102015105990A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102018127067A1 (de) Elektronikkarte einschließlich Multi-Chip-Modul
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102017122831A1 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019114968B3 (de) Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final