DE102019114968B3 - Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren - Google Patents

Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren Download PDF

Info

Publication number
DE102019114968B3
DE102019114968B3 DE102019114968.1A DE102019114968A DE102019114968B3 DE 102019114968 B3 DE102019114968 B3 DE 102019114968B3 DE 102019114968 A DE102019114968 A DE 102019114968A DE 102019114968 B3 DE102019114968 B3 DE 102019114968B3
Authority
DE
Germany
Prior art keywords
package
metal ring
forming
device die
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019114968.1A
Other languages
English (en)
Inventor
Wan-Yu Lee
Chiang Lin
Yueh-Ting Lin
Hua-Wei Tseng
Li-Hsien HUANG
Yu-Hsiang Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of DE102019114968B3 publication Critical patent/DE102019114968B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Verfahren umfasst ein Ausbilden eines rekonstruierten Wafers, umfassend ein Einkapseln eines Vorrichtungs-Dies in ein Einkapselungsmittel, Ausbilden einer dielektrischen Schicht über dem Vorrichtungs-Die und dem Einkapselungsmittel, Ausbilden einer Mehrzahl von Umverteilungsleitungen, die sich so in die dielektrische Schicht erstrecken, dass sie mit dem Vorrichtungs-Die elektrisch verbunden sind, und Ausbilden eines Metallrings in einem gemeinsamen Verfahren zum Ausbilden der Mehrzahl von Umverteilungsleitungen. Der Metallring umgibt die Mehrzahl von Umverteilungsleitungen, und der Metallring erstreckt sich in Ritzlinien des rekonstruierten Wafers. Ein Die-Sägeprozess wird entlang Ritzlinien des rekonstruierten Wafers durchgeführt, um ein Package von dem rekonstruierten Wafer zu trennen. Das Package umfasst den Vorrichtungs-Die und mindestens einen Teil des Metallrings.

Description

  • HINTERGRUND
  • In der Entwicklung von Halbleitertechnologien werden Halbleiterchips/-Dies immer kleiner. Zugleich müssen mehr Funktionen in die Halbleiter-Dies integriert werden. Dementsprechend müssen die Halbleiter-Dies eine zunehmend größere Anzahl von I/O-Pads aufweisen, die in kleinere Flächen gepackt werden, und die Dichte der I/O-Pads steigt mit der Zeit schnell an. Infolgedessen wird das Verpacken der Halbleiter-Dies schwieriger, was die Ausbeute des Verpackens negativ beeinflusst.
  • Herkömmliche Verpackungstechniken können in zwei Kategorien unterteilt werden. In der ersten Kategorie werden Dies auf einem Wafer verpackt, bevor sie gesägt werden. Diese Verpackungstechnik weist einige vorteilhafte Eigenschaften auf, etwa einen größeren Durchsatz und niedrigere Kosten. Außerdem wird weniger Unterfüllung oder Formmasse benötigt. Diese Verpackungstechnik hat jedoch auch Nachteile. Da die Größe der Dies zunehmend kleiner wird, können die jeweiligen Packages nur Fan-In-Packages sein, bei denen die I/O-Pads jedes Dies auf einen Bereich direkt über der Oberfläche des jeweiligen Dies beschränkt sind. Bei der begrenzten Fläche der Dies ist die Anzahl der I/O-Pads aufgrund der Begrenzung des Abstands der I/O-Pads begrenzt. Wenn der Abstand der Pads verringert werden soll, können Lötbrücken auftreten. Außerdem müssen Lötkugeln, unter Bedingungen einer festen Kugelgröße, eine bestimmte Größe haben, was wiederum die Anzahl von Lötkugeln begrenzt, die auf die Oberfläche eines Dies gepackt werden können.
  • In der anderen Verpackungskategorie werden die Dies vor dem Verpacken aus den Wafern gesägt. Ein vorteilhaftes Merkmal dieser Verpackungstechnik ist die Möglichkeit, Fan-Out-Packages auszubilden, was bedeutet, dass die I/O-Pads auf einem Die auf eine größere Fläche als die des Dies umverteilt werden können und daher die Anzahl der I/O-Pads erhöht werden kann, die auf den Oberflächen des Dies ausgebildet werden kann. Eine weitere vorteilhafte Eigenschaft dieser Verpackungstechnik besteht darin, dass „bekannt gute Dies“ verpackt werden und defekte Formen weggeworfen werden, so dass Kosten und Aufwand nicht für defekte Dies verschwendet werden.
  • Ein Package gemäß dem Stand der Technik und sein Herstellungsverfahren sind in der US2017/0317034 A1 und in der US 2017/0110421 A1 beschrieben.
  • Die Erfindung sieht ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 8 sowie ein Package gemäß Anspruch 15 vor. Ausgestaltungen sind den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • Die 1 bis 16 zeigen Zwischenstufen beim Ausbilden eines Package gemäß einigen Ausführungsformen.
    • 17 zeigt die Querschnittsansicht eines Dichtungsrings gemäß einigen Ausführungsformen.
    • 18 zeigt die Querschnittsansicht einer Umverteilungsleitung gemäß einigen Ausführungsformen.
    • Die 19 bis 22 zeigen die Querschnittsansichten einiger Packages gemäß einigen Ausführungsformen.
    • 23 zeigt eine Draufsicht eines rekonstruierten Wafers gemäß einigen Ausführungsformen.
    • 24 zeigt die Querschnittsansicht einer Ritzlinie eines rekonstruierten Wafers gemäß einigen Ausführungsformen.
    • 25 zeigt eine Draufsicht eines Package gemäß einigen Ausführungsformen.
    • 26 zeigt einen Prozessablauf zum Ausbilden eines Package gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter liegend“, „unten“, „darüber liegend“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder eines Merkmals mit einem anderen Element (Elementen) oder Merkmal (Merkmalen) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Ein Package mit Luftkanälen und das Verfahren zum Ausbilden derselben werden gemäß verschiedenen Ausführungsformen bereitgestellt. Die Zwischenstufen des Ausbildens eines integrierten Fan-Out-Package (InFO-Package) werden gemäß einigen Ausführungsformen gezeigt. Es werden einige Varianten einiger Ausführungsformen beschrieben. In den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen zum Bezeichnen gleicher Elemente verwendet.
  • Ausführungsformen werden in Bezug auf einen spezifischen Kontext beschrieben, nämlich ein Package mit Luftkanälen. Ausführungsformen, die hierin beschrieben sind, sind Beispiele, um die Herstellung oder Verwendung des Gegenstandes dieser Offenbarung zu ermöglichen, und ein Fachmann wird leicht Modifikationen erkennen, die gemacht werden können, während er im erwogenen Umfang der unterschiedlichen Ausführungsformen bleibt. Gleiche Bezugszeichen und Ziffern in den folgenden Figuren beziehen sich auf gleiche Komponenten. Obwohl Ausführungsformen der Prozesse so beschrieben sein können, dass sie in einer bestimmten Reihenfolge ausgeführt werden, können andere Ausführungsformen der Prozesse in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 16 zeigen die Querschnittsansichten von Zwischenstufen beim Ausbilden eines Package gemäß einigen Ausführungsformen. Die in den 1 bis 16 gezeigten Prozesse sind schematisch auch in dem in 26 gezeigten Prozessablauf 300 gezeigt.
  • Bezugnehmend auf 1 wird ein Träger 20 bereitgestellt, und der Träger 20 ist mit einem Trennfilm 22 beschichtet. Der Träger 20 besteht aus einem transparenten Material und kann ein Glasträger, ein Keramikträger, ein organischer Träger oder dergleichen sein. Der Träger 20 kann eine runde Form in der Draufsicht haben und kann die Größe eines Siliziumwafers haben. Der Trennfilm 22 steht in räumlichem Kontakt mit der Oberseite des Trägers 20. Der Trennfilm 22 kann aus einem Licht-Wärme-Umwandlungs-Beschichtungsmaterial (LTHC-Beschichtungsmaterial) ausgebildet sein. Der Trennfilm 22 kann durch Beschichten auf den Träger 20 aufgebracht werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann sich das LTHC-Beschichtungsmaterial unter der Wärme von Licht/Strahlung (wie einem Laserstrahl) zersetzen und kann daher den Träger 20 von der Struktur lösen, die darauf ausgebildet ist.
  • Gemäß einigen Ausführungsformen ist, wie auch in 1 gezeigt, eine Polymerpufferschicht 24 auf dem LTHC-Beschichtungsmaterial 22 ausgebildet. Die Polymerpufferschicht 24 kann aus Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder einem anderen geeigneten Polymer ausgebildet sein. Eine Metallkeimschicht 25 ist über der Polymerpufferschicht 24 ausgebildet, beispielsweise durch physikalische Gasphasenabscheidung (PVD). Die Metallkeimschicht 25 kann in räumlichem Kontakt mit der Polymerpufferschicht 24 stehen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Metallkeimschicht 25 eine Titanschicht und eine Kupferschicht über der Titanschicht. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst die Metallkeimschicht 25 eine Kupferschicht, die die dielektrische Pufferschicht 24 berührt.
  • Die 2 bis 4 zeigen das Ausbilden von Metallpfosten 32 über der Polymerpufferschicht 24. Der entsprechende Prozess ist als Prozess 302 in dem in 26 gezeigten Prozessablauf gezeigt. In der gesamten Beschreibung werden die Metallpfosten 32 alternativ als Durchkontaktierungen 32 bezeichnet, da die Metallpfosten 32 das anschließend abgegebene Einkapselungsmittel durchdringen.
  • Wie in 2 gezeigt, wird ein Photoresist 26 über der Metallkeimschicht 25 ausgebildet. Ein Belichtungsprozess wird dann an dem Photoresist 26 unter Verwendung einer Photolithographiemaske (nicht gezeigt) durchgeführt. Nach einem anschließenden Entwicklungsprozess sind Öffnungen 28 in dem Photoresist 26 ausgebildet, so dass einige Teile der Metallkeimschicht 25 durch die Öffnungen 28 freigelegt sind.
  • Als nächstes werden, wie in 3 gezeigt, die Metallpfosten 32 durch Plattieren eines metallischen Materials in den Öffnungen 28 ausgebildet. Das plattierte metallische Material kann Kupfer oder eine Kupferlegierung umfassen. Die oberen Flächen der Metallpfosten 32 sind niedriger als die obere Fläche des Photoresists 26, so dass die Metallpfosten 32 durch die Öffnungen 28 eingeschlossen sind. Die Metallpfosten 32 können im Wesentlichen vertikale und gerade Ränder aufweisen. Alternativ können die Metallpfosten 32 in einer Querschnittsansicht eine Sanduhrform aufweisen, wobei Mittlere Abschnitte der Metallpfosten 32 schmaler als obere Abschnitte bzw. untere Abschnitte sind.
  • In nachfolgenden Schritten wird der Photoresist 26 entfernt und die darunterliegenden Teile der Metallkeimschicht 25 werden freigelegt. Die freigelegten Teile der Metallkeimschicht 25 werden dann in einem Ätzschritt, beispielsweise mehreren anisotropen und/oder isotropen Ätzprozessen, entfernt. Die Ränder der verbleibenden Keimschicht 25 sind somit im Wesentlichen mit den jeweiligen darüberliegenden Abschnitten der Metallpfosten 32 bündig. Die resultierenden Metallpfosten 32 sind in 4 gezeigt. In der gesamten Beschreibung werden die verbleibenden Teile der Metallkeimschicht 25 als Teil der Metallpfosten 32 betrachtet und sind nicht separat gezeigt. Die Formen der Metallpfosten 32 in der Draufsicht umfassen, ohne darauf beschränkt zu sein, Kreisformen, Rechtecke, Sechsecke, Achtecke und dergleichen. Nach dem Ausbilden der Metallpfosten 32 ist die Polymerpufferschicht 24 freiliegend.
  • 5 zeigt das Platzieren und Befestigen eines Vorrichtungs-Die 36. Der entsprechende Prozess ist als Prozess 304 in dem in 26 gezeigten Prozessablauf gezeigt. Der Vorrichtungs-Die 36 kann an der Polymerpufferschicht 24 durch einen Die-Befestigungsfilm (DAF) 38 befestigt werden, der ein Klebefilm ist. Der DAF 38 kann vorab auf dem Vorrichtungs-Die 36 angebracht werden, bevor der Vorrichtungs-Die 36 auf der Polymerpufferschicht 24 platziert wird. Der Vorrichtungs-Die 36 kann ein Halbleitersubstrat mit einer Rückfläche (der nach unten gerichteten Oberfläche) in räumlichem Kontakt mit dem DAF 38 umfassen. Der Vorrichtungs-Die 36 kann integrierte Schaltungsvorrichtungen (wie aktive Vorrichtungen, die zum Beispiel Transistoren (nicht gezeigt) umfassen) an der Vorderseite (der nach oben gerichteten Oberfläche) des Halbleitersubstrats umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Vorrichtungs-Die 36 ein Logik-Die, der ein Zentralprozessor-Die (CPU-Die), ein Grafikprozessor-Die (GPU-Die), ein Die für mobile Anwendungen, ein Mikrocontroller-Die (MCU-Die), ein Eingabe-Ausgabe-Die (I/O-Die), ein Baseband-Die (BB-Die), ein Anwendungsprozessor-Die (AP-Die) oder dergleichen sein kann. Da sich der Träger 20 auf Waferebene befindet, werden, obwohl ein Vorrichtungs-Die 36 gezeigt ist, eine Mehrzahl identischer Vorrichtungs-Dies 36 über der Polymerpufferschicht 24 angeordnet und können als Array mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sein.
  • Gemäß einigen Ausführungsformen sind Metallsäulen 42 (beispielsweise Kupfersäulen) als Teil des Vorrichtungs-Dies 36 vorgeformt, und die Metallsäulen 42 sind elektrisch mit den integrierten Schaltungsvorrichtungen wie beispielsweise Transistoren (nicht gezeigt) in dem Vorrichtungs-Die 36 gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung füllt ein Dielektrikum wie ein Polymer die Lücken zwischen benachbarten Metallsäulen 42 so, dass es eine obere dielektrische Schicht 44 bildet. Die obere dielektrische Schicht 44 kann auch einen Abschnitt umfassen, der die Metallsäulen 42 bedeckt und schützt. Die Polymerschicht 44 kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung aus PBO, Polyimid oder dergleichen ausgebildet sein.
  • Als nächstes werden der Vorrichtungs-Die 36 und die Metallpfosten 32 in einem Einkapselungsmittel 48 eingekapselt, wie in 6 gezeigt. Der entsprechende Prozess ist als Prozess 306 in dem in 26 gezeigten Prozessablauf gezeigt. Das Einkapselungsmittel 48 füllt die Lücken zwischen benachbarten Metallpfosten 32 und die Lücken zwischen den Metallpfosten 32 und dem Vorrichtungs-Die 36. Das Einkapselungsmittel 48 kann eine Formmasse, eine Formfüllung, ein Epoxidharz und/oder ein Harz umfassen. Die obere Fläche des Einkapselungsmittels 48 liegt höher als die oberen Enden der Metallsäulen 42. Wenn es aus einer Formmasse besteht, kann das Einkapselungsmittel 48 ein Basismaterial, das ein Polymer, ein Harz, ein Epoxidharz oder dergleichen sein kann, und Füllstoffpartikel in dem Basismaterial umfassen. Die Füllstoffpartikel können dielektrische Partikel aus SiO2, Al2O3, Siliziumdioxid oder dergleichen sein und können Kugelformen aufweisen. Die kugelförmigen Füllstoffpartikel können auch mehrere unterschiedliche Durchmesser aufweisen. Sowohl die Füllstoffpartikel als auch das Basismaterial in dem Einkapselungsmittel 48 können in räumlichem Kontakt mit der Polymerpufferschicht 24 stehen.
  • In einem nachfolgenden Schritt wird ein Planarisierungsprozess wie ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess durchgeführt, um das Einkapselungsmittel 48 und die dielektrische Schicht 44 auszudünnen, bis die Metallpfosten 32 und die Metallsäulen 42 freigelegt sind. Der entsprechende Prozess ist auch als Prozess 306 in dem in 26 gezeigten Prozessablauf gezeigt. Aufgrund des Planarisierungsprozesses sind die oberen Enden der Metallpfosten 32 im Wesentlichen bündig (koplanar) mit den oberen Flächen der Metallsäulen 42 und sind im Wesentlichen koplanar mit der oberen Fläche des Einkapselungsmittels 48. Die Metallpfosten 32 werden in den folgenden Absätzen alternativ als Durchkontaktierungen 32 bezeichnet, da sie das Einkapselungsmittel 48 durchdringen.
  • Die 7 bis 13 zeigen das Ausbilden einer vorderseitigen Umverteilungsstruktur. Die 7 und 8 zeigen das Ausbilden einer ersten Schicht von Umverteilungsleitungen (RDLs) und der zugehörigen dielektrischen Schicht. Bezugnehmend auf 7 wird eine dielektrische Schicht 50 ausgebildet. Der entsprechende Prozess ist als Prozess 308 in dem in 26 gezeigten Prozessablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 50 aus einem Polymer wie PBO, Polyimid oder dergleichen ausgebildet. Das Ausbildungsverfahren umfasst ein Beschichten der dielektrischen Schicht 50 in einer fließfähigen Form und ein anschließendes Härten der dielektrischen Schicht 50. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 50 aus einem anorganischen Dielektrikum wie Siliziumnitrid, Siliziumoxid oder dergleichen ausgebildet. Das Ausbildungsverfahren kann ein Beschichten, chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder andere geeignete Abscheidungsverfahren umfassen. Durchkontaktierungsöffnungen 52 werden dann durch Strukturieren der dielektrischen Schicht 50 ausgebildet. Der entsprechende Prozess ist auch als Prozess 308 in dem in 26 gezeigten Prozessablauf gezeigt. Gemäß einigen Ausführungsformen, in denen die dielektrische Schicht 50 aus einem lichtempfindlichen Material wie PBO oder Polyimid ausgebildet ist, umfasst das Ausbilden der Öffnungen 52 einen Photobelichtungsprozess unter Verwendung einer Lithographiemaske (nicht gezeigt) und einen Entwicklungsprozess. Die Durchkontaktierungen 32 und die Metallsäulen 42 sind durch die Durchkontaktierungsöffnungen 52 freigelegt.
  • Neben den Durchkontaktierungsöffnungen 52 werden auch eine Öffnung 53 und gegebenenfalls eine Öffnung 54 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Verpackungsprozess auf Waferebene durchgeführt, und eine Mehrzahl von Vorrichtungs-Dies 36 werden auf dem Träger 20 platziert und in gemeinsamen Prozessen verpackt, um einen rekonstruierten Wafer 100 auszubilden, der schließlich in eine Mehrzahl von Packages 102 auseinandergesägt wird, wie in 23 gezeigt. 23 zeigt eine Draufsicht des rekonstruierten Wafers 100 gemäß einigen Ausführungsformen. Eine Mehrzahl von Packages 102, die jeweils einen Vorrichtungs-Die 36 und die entsprechenden Durchkontaktierungen 32 und RDLs usw. umfassen, sind als Array in dem rekonstruierten Wafer 100 ausgebildet. Ritzlinien 110 sind als Gitter ausgebildet, die die Packages 102 voneinander trennen. Wie in 7 gezeigt, ist der Bereich, in dem sich die Durchkontaktierungen 32 und der Vorrichtungs-Die 36 befinden, als innerer Package-Bereich 102' gekennzeichnet, der von einem peripheren Bereich 104 umgeben ist. Der periphere Bereich 104 bildet einen ringförmigen Bereich (in einer Draufsicht des jeweiligen Package), der den inneren Package-Bereich 102' des jeweiligen Package umgibt. Alle in dem peripheren Bereich 104 ausgebildeten Merkmale können einen Ring bilden, der den inneren Package-Bereich 102' umgibt. Ein beispielhafter ringförmiger peripherer Bereich 104 ist in 23 gezeigt, und andere Packages 102 weisen, obwohl nicht gezeigt, auch die gleichen ringförmigen peripheren Bereiche auf.
  • In 7 ist von der linken Ritzlinie 110 nur eine Hälfte (die rechte Hälfte) der jeweiligen Ritzlinie 110 gezeigt, und die linke Hälfte der jeweiligen Ritzlinie 110 ist nicht gezeigt. Die Elemente in der linken Hälfte der Ritzlinie 110 können den Elementen gleichen, die in nachfolgenden Prozessen ausgebildet werden. Die Querschnittsansicht in 7 kann aus dem Referenzquerschnitt SC-SC in 23 (auch in 25 gezeigt) erhalten werden. 24 zeigt schematisch die Querschnittsansicht einer beispielhaften Ritzlinie 110, bei der sowohl die linke als auch die rechte Hälfte gezeigt sind. Die in der Ritzlinie 110 ausgebildeten Merkmale, wie in 24 gezeigt, werden in den nachfolgenden Absätzen beschrieben.
  • Unter erneuter Bezugnahme auf 7 wird gemäß einigen Ausführungsformen der vorliegenden Offenbarung jede der Öffnungen 53 so ausgebildet, dass sie sich in vier Ritzlinien 110 (siehe 23) hinein erstreckt, die an Ränder des jeweiligen Package angrenzen. Die Öffnung 53 bildet somit eine ringförmige Öffnung. Dementsprechend gibt es, wie aus 23 hervorgeht, eine Mehrzahl von Öffnungen 53 (nicht gezeigt), die jeweils einen Ring bilden, der den jeweiligen Package-Bereich 102'/104 umgibt. Wie in 24 gezeigt, kann ein Abschnitt 50' der dielektrischen Schicht 50 in der Mitte der jeweiligen Ritzlinie 110 verbleiben. Die Abschnitte 50' in den Ritzlinien 110 sind als dielektrisches Gitter verbunden. Das dielektrische Gitter trennt die Öffnungen 53 voneinander. Ferner bildet die Öffnung 54 auch einen Ring, der den inneren Package-Bereich 102' umgibt, wie aus den 7 und 23 ersichtlich ist.
  • Als nächstes werden unter Bezugnahme auf 8 ein Metallring 56 (siehe auch 24), ein Metallring 58 und RDLs 60 ausgebildet. Der entsprechende Prozess ist als Prozess 310 in dem in 26 gezeigten Prozessablauf gezeigt. Der Ausbildungsprozess kann ein Ausbilden einer deckenden Metallkeimschicht (nicht gezeigt) auf der in 7 gezeigten Struktur, ein Ausbilden und Strukturieren einer Plattierungsmaske (wie eines Photoresists), das einige Teile der Metallkeimschicht freilegt, ein Plattieren des Metallrings 56, des Metallrings 58 und der RDLs 60 in den Öffnungen in der Plattierungsmaske, ein Entfernen der Plattierungsmaske und ein Ätzen der Teile der Metallkeimschicht umfassen, die zuvor von der Plattierungsmaske bedeckt waren. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Metallkeimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Das Ausbilden der Metallkeimschicht kann zum Beispiel PVD umfassen. Die Metallkeimschicht erstreckt sich in die Öffnungen 52, 53 und 54 und berührt die Durchkontaktierungen 32 und die Metallsäulen 42. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das plattierte Material Kupfer oder eine Kupferlegierung. Das Plattieren kann elektrochemisches Plattieren oder stromloses Plattieren umfassen.
  • Der Metallring 56, der Metallring 58 und die RDLs 60 können jeweils einen Durchkontaktierungsabschnitt in der dielektrischen Schicht 50 und Metallleiterabschnitte über der dielektrischen Schicht 50 aufweisen. Die Durchkontaktierungsabschnitte der RDLs 60 stehen mit den Metallsäulen 42 oder den Durchkontaktierungen 32 in Kontakt. Die Durchkontaktierungsabschnitte des Metallrings 56 und des Metallrings 58 stehen mit der oberen Fläche des Einkapselungsmittels 48 in Kontakt.
  • Bezugnehmend auf 9 wird eine dielektrische Schicht 66 ausgebildet. Der entsprechende Prozess ist als Prozess 312 in dem in 26 gezeigten Prozessablauf gezeigt. Die dielektrische Schicht 66 kann unter Verwendung eines Materials ausgebildet sein, das aus der gleichen Gruppe von Kandidatenmaterialien zum Ausbilden der dielektrischen Schicht 50 ausgewählt ist, die PBO, Polyimid, BCB oder andere organische oder anorganische Materialien umfassen kann. Öffnungen 68, 69 und 70 werden dann in der dielektrischen Schicht 66 beispielsweise durch einen Belichtungs- und einen Entwicklungsprozess ausgebildet. Die dielektrische Schicht 66 bedeckt die RDLs 60. Einige Abschnitte der RDLs 60, des Metallrings 58 und des Metallrings 56 sind durch die Öffnungen 68, 69 bzw. 70 freigelegt. Die Öffnung 70 erstreckt sich in die Ritzlinie 110 und den peripheren Bereich 104.
  • Gemäß einigen Ausführungsformen ist der Rand der dielektrischen Schicht 66 von dem Rand der dielektrischen Schicht 50 (in Richtung der Mittellinie 102C des jeweiligen Package) um einen Abstand D1 zurückgesetzt. Gemäß einigen Ausführungsformen liegt der Rücksetzabstand D1 in einem Bereich zwischen etwa 2 µm und etwa 15 µm und kann etwa 8 µm betragen. Das Zurücksetzen wird verwendet, um das Prozessfenster der Überlagerung von verschiedenen dielektrischen Schichten zu verbessern. Die dielektrische Schicht 66 kann die Randbereiche des Metallrings 56 abdecken, wobei die äußeren Bereiche des Metallrings 56 freiliegen.
  • Bezugnehmend auf 10 werden RDLs 72, ein Metallring 74 und ein Metallring 76 ausgebildet. Der entsprechende Prozess ist als Prozess 314 in dem in 26 gezeigten Prozessablauf gezeigt. Der Ausbildungsprozess der RDLs 72, des Metallrings 74 und des Metallrings 76 kann im Wesentlichen dem Ausbilden der RDLs 60 gleichen. Die RDLs 72 umfassen auch Durchkontaktierungsabschnitte, die sich so in die Durchkontaktierungsöffnungen in der dielektrischen Schicht 66 erstrecken, dass sie die RDLs 60 berühren, und Metallleiterabschnitte direkt über der dielektrischen
    Schicht 66, und gleiches gilt für den Metallring 74 und den Metallring 76. Das Ausbilden der RDLs 72, des Metallrings 74 und des Metallrings 76 kann den Ausbildungsprozessen der RDLs 60, des Metallrings 58 und des Metallrings 56 ähneln.
  • 11 zeigt das Ausbilden einer dielektrischen Schicht 78 über der dielektrischen Schicht 66. Der entsprechende Prozess ist als Prozess 316 in dem in 26 gezeigten Prozessablauf gezeigt. Jetzt werden Öffnungen 79, 80 und 81 in der dielektrischen Schicht 78 ausgebildet. Die Öffnung 81 erstreckt sich in die Ritzlinie 110 und den peripheren Bereich 104. Die dielektrische Schicht 78 kann aus einem Material ausgebildet sein, das aus der gleichen Gruppe von Kandidatenmaterialien zum Ausbilden der dielektrischen Schichten 50 und 66 ausgewählt ist. Gemäß einigen Ausführungsformen ist der Rand der dielektrischen Schicht 78 in Richtung der Mittellinie 102C von dem entsprechenden Rand der dielektrischen Schicht 66 um einen Abstand D2 zurückgesetzt. Gemäß einigen Ausführungsformen liegt der Rücksetzabstand D2 in einem Bereich zwischen etwa 2 µm und etwa 15 µm und kann etwa 8 µm betragen. Die dielektrische Schicht 78 kann die Randbereiche des Metallrings 76 abdecken, wobei die äußeren Bereiche des Metallrings 76 freiliegen.
  • Bezugnehmend auf 12 werden RDLs 82, ein Metallring 84 und ein Metallring 86 ausgebildet. Der entsprechende Prozess ist als Prozess 318 in dem in 26 gezeigten Prozessablauf gezeigt. Der Ausbildungsprozess der RDLs 82, des Metallring 84 und des Metallring 86 kann im Wesentlichen dem Ausbilden der RDLs 60, des Metallrings 58 und des Metallrings 56 gleichen. Die RDLs 82, der Metallring 84 und der Metallring 86 können aus einem Metall oder einer Metalllegierung wie beispielsweise Aluminium, Kupfer, Wolfram oder Legierungen davon ausgebildet sein. Es versteht sich, dass, obwohl in den gezeigten beispielhaften Ausführungsformen drei Schichten von RDLs ausgebildet sind, das Package eine andere Anzahl von RDL-Schichten aufweisen kann, wie beispielsweise eine Schicht, zwei Schichten oder mehr als drei Schichten.
  • 13 zeigt das Ausbilden einer dielektrischen Schicht 88. Der entsprechende Prozess ist als Prozess 320 in dem in 26 gezeigten Prozessablauf gezeigt. Die dielektrische Schicht 88 kann aus einem Material ausgebildet sein, das aus der gleichen Gruppe von Kandidatenmaterialien zum Ausbilden der dielektrischen Schichten 50, 66 und 78 ausgewählt ist. Beispielsweise kann die dielektrische Schicht 88 unter Verwendung von PBO, Polyimid oder BCB ausgebildet sein. Öffnungen (besetzt von UBMs 90 und elektrischen Verbindern 92) werden in der dielektrischen Schicht 88 so ausgebildet, dass sie die darunterliegenden Metall-Pads freilegen, die Teil der RDLs 82 sind. Eine Öffnung 89 wird ferner so ausgebildet, dass sie sich in die Ritzlinie 110 und den peripheren Bereich 104 erstreckt. Gemäß einigen Ausführungsformen ist der Rand der dielektrischen Schicht 88 von dem Rand der dielektrischen Schicht 78 in Richtung der Mittellinie 102C um einen Abstand D3 zurückgesetzt. Gemäß einigen Ausführungsformen liegt der Rücksetzabstand D3 in einem Bereich zwischen etwa 2 µm und etwa 15 µm und kann etwa 8 µm betragen. Die dielektrische Schicht 88 kann die Randbereiche des Metallrings 86 abdecken, wobei die äußeren Bereiche des Metallrings 86 freiliegen.
  • 13 zeigt auch das Ausbilden von Under-Bump-Metallurgien (UBMs) 90 und elektrischen Verbindern 92 gemäß einigen Ausführungsformen. Der entsprechende Prozess ist als Prozess 322 in dem in 26 gezeigten Prozessablauf gezeigt. Gemäß einer Ausführungsform der vorliegenden Offenbarung sind die UBMs 90 so ausgebildet, dass sie sich so in die Öffnungen in der dielektrischen Schicht 88 erstrecken, dass sie die Metall-Pads in den RDLs 82 berühren. Die UBMs 90 können aus Nickel, Kupfer, Titan oder Mehrfachschichten davon ausgebildet sein. Gemäß einigen Ausführungsformen umfassen die UBMs 90 eine Titanschicht und eine Kupferschicht über der Titanschicht.
  • Dann werden gemäß einigen Ausführungsformen die elektrischen Verbinder 92 ausgebildet. Das Ausbilden der elektrischen Verbinder 92 kann ein Platzieren von Lötkugeln auf den freiliegenden Abschnitten der UBMs 90 und ein anschließendes Aufschmelzen der Lötkugeln umfassen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden der elektrischen Verbinder 92 ein Durchführen eines Plattierungsschritts zum Ausbilden von Lotschichten über den UBMs 90 und ein anschließendes Aufschmelzen der Lotschichten. Die elektrischen Verbinder 92 können auch Nicht-Lot-Metallsäulen, oder Metallsäulen und Lötkappen über den Nicht-Lot-Metallsäulen umfassen, die auch durch Plattieren ausgebildet werden können. In der gesamten Beschreibung wird die Struktur, die die dielektrische Pufferschicht 24 und die darüberliegende Struktur umfasst, gemeinsam als rekonstruierter Wafer 100 bezeichnet.
  • In der in 13 gezeigten Struktur ist der Dichtungsring 120 in dem peripheren Bereich 104 ausgebildet und umfasst die Metallringe 58, 74 und 84, die miteinander so verbunden sind, dass sie einen integrierten Dichtungsring bilden. Der Dichtungsring 120 umgibt die RDLs 60, 72 und 82 darin. Gemäß einigen Ausführungsformen ist der Dichtungsring 120 elektrisch geerdet oder elektrisch schwebend.
  • Der in 13 gezeigte Dichtungsring 120 ist schematisch gezeigt. 17 zeigt eine detailliertere Ansicht des Dichtungsrings 120, der die Metallringe 58, 74 und 84 umfasst. Die oberen Metallringe von 58, 74 und 84 sind auf den Leiterbahnabschnitten der jeweiligen darunterliegenden Metallringe gestapelt. Der Dichtungsring 120 kann eine Breite W1 einnehmen, die beispielsweise im Bereich zwischen etwa 30 µm und etwa 50 µm liegen kann.
  • 18 zeigt eine detailliertere Ansicht einer RDL, die eine der RDLs 60, 72 und 82 sein kann. Die RDL umfasst einen Durchkontaktierungsabschnitt, der sich nach unten in die darunterliegende dielektrische Schicht erstreckt, und einen Leiterbahnabschnitt über der jeweiligen dielektrischen Schicht.
  • Weiter bilden, wie in 13 gezeigt, die Öffnungen in der Ritzlinie 110 einen Luftkanal 122. Der rekonstruierte Wafer 100 umfasst eine Mehrzahl von Luftkanälen 122, die miteinander so verbunden sind, dass sie ein Gitter bilden. Der Luftkanal 122 erstreckt sich in die Ritzlinie 110 und kann sich in den peripheren Bereich 104 erstrecken. Gemäß einigen Ausführungsformen sind die oberen Abschnitte des Luftkanals 122 breiter als die entsprechenden darunterliegenden Abschnitte. Weiterhin sind die Metallringe 56, 76 und 86 so miteinander verbunden, dass sie einen integrierten Metallring bilden, der sich in die Ritzlinie 110 erstreckt und sich in den peripheren Bereich 104 erstrecken kann.
  • Als nächstes wird unter Bezugnahme auf 14 der rekonstruierte Wafer 100 an einem Rahmen 124 befestigt, wobei die elektrischen Verbinder 92 einem Band in dem Rahmen 124 zugewandt und an diesem befestigt sind. Der rekonstruierte Wafer 100 wird dann beispielsweise durch Projizieren eines Laserstrahls auf den Trennfilm 22 von dem Träger 20 (siehe 13) demontiert. Der Trennfilm 22 zersetzt sich unter der Hitze des Laserstrahls. In 14 haben die Luftkanäle 122 die Funktion, Luft aus dem Raum zwischen dem Rahmen 124 und dem rekonstruierten Wafer 100 herauszuleiten. In nachfolgenden Prozessen kann beispielsweise in bestimmten Reinigungsprozessen Plasma erzeugt werden, und die Luftkanäle können verwendet werden, um die ausgegasten Gase abzuleiten, damit der rekonstruierte Wafer 100 sich nicht von dem Rahmen 124 löst. Wenn keine Luftkanäle ausgebildet sind, muss möglicherweise ein Vorritzprozess durchgeführt werden, um die Luftkanäle auszubilden. Das Vorritzen verursacht zusätzliche Herstellungskosten. Zum Vergleich verursachen die Luftkanäle, die gemäß den Ausführungsformen der vorliegenden Offenbarung ausgebildet werden, keine zusätzlichen Herstellungskosten und können daher zur Einsparung der Kosten des Vorritzprozesses führen.
  • Als nächstes werden unter Bezugnahme auf 15 Öffnungen 126 in der dielektrischen Pufferschicht 24 ausgebildet, beispielsweise durch Laserbohren. Wenn die Durchkontaktierungen 32 Titanschichten umfassen und die Titanschichten von der Metallkeimschicht 25 (siehe 2) stammen, können die Titanschichten durch Ätzen entfernt werden, wodurch das Kupfer in den Durchkontaktierungen 32 freigelegt wird.
  • Der rekonstruierte Wafer 100 kann dann in einem Die-Sägeprozess vereinzelt werden. Der entsprechende Prozess ist als Prozess 324 in dem in 26 gezeigten Prozessablauf gezeigt. Beispielsweise kann eine Klinge die Ritzlinien 110 durchsägen, um den Wafer 100 in mehrere identische Packages 102 zu trennen, die jeweils die Struktur aufweisen, die gemäß einigen Beispielen gezeigt ist. Eine Schnittfuge 128, die sich in der Ritzlinie 110 befindet, ist gezeigt. Aus Prozessgründen kann die Schnittfuge 128 an einer beliebigen Stelle in der Ritzlinie 110 erscheinen und kann verglichen mit 15 nach links oder rechts verschoben sein. Beispielsweise zeigt die gestrichelte Linie 130 eine mögliche Position des rechten Randes der Schnittfuge 128. Der Metallring 56 kann in dem Die-Sägeprozess durchgesägt werden, muss es aber nicht, und die Metallringe 76 und 86 dürfen in dem Die-Sägeprozess nicht durchgesägt werden.
  • 25 zeigt eine Draufsicht (eine Draufsicht oder eine Unteransicht) des Package 102. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst jeder Metallring 56 vier Seiten, wobei jede der vier Seiten parallel zu einem der vier Ränder 102A des jeweiligen Package 102 ist. Eine, zwei, drei oder alle vier Seiten des Metallrings 56 können durchgesägt werden. Dementsprechend kann sich in einem resultierenden Package 102 der Metallring 56 zu einer, zwei, drei oder vier der Ränder 102A erstrecken. Andererseits werden die Metallringe 76 und 86 bei dem Die-Sägeprozess nicht gesägt. Die Metallringe 56, 76 und 86 können verbunden sein, so dass sie einen integrierten Metallring bilden, der elektrisch geerdet oder elektrisch schwebend sein kann. Das gestrichelte Rechteck 122A zeigt die inneren Grenzen des Luftkanals 122, wobei der Luftkanal 122 auch einen Ring bildet, der sich vom gestrichelten Rechteck 122A zu den jeweiligen Ränder 102A des Package 102 erstreckt. Gestrichelte Rechtecke 76A und 86A zeigen die Positionen der Außengrenzen der Metallringe 76 bzw. 86. Die Mitte des Package 102 liegt bei 102C.
  • 16 zeigt das Bonden des Package 102 mit einer Package-Komponente 134 durch die Lötbereiche 92. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 134 ein Package-Substrat, das ein kernloses Substrat oder ein Substrat mit einem Kern sein kann. Gemäß weiteren Ausführungsformen ist die Package-Komponente 134 eine Leiterplatte, ein Package oder dergleichen. Eine Unterfüllung 136 kann zwischen dem Package 102 und der Package-Komponente 134 abgegeben werden. Die Unterfüllung 136 kann ein Basismaterial, das ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllstoffpartikel in dem Basismaterial umfassen. Die Füllstoffpartikel können dielektrische Partikel aus SiO2, Al2O3, Siliziumdioxid oder dergleichen sein und können Kugelformen mit dem gleichen oder einem unterschiedlichen Durchmesser aufweisen. Das Package 102 kann auch über Lötbereiche 206 mit einem Package 200 gebondet werden. Gemäß einigen Ausführungsformen umfasst das Package 200 Vorrichtungs-Dies 202 und ein Substrat 204. Die Dies 202 können Speicher-Dies sein, beispielsweise dynamische Arbeitsspeicher-Dies (DRAM-Dies). Eine Unterfüllung 208 kann zwischen dem Package 102 und dem Package 200 angeordnet werden. Das resultierende Package in 16 wird als Package 140 bezeichnet.
  • Die 19 bis 22 zeigen die Querschnittsansichten von Packages 140 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und die Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie die von gleichen Komponenten, die in den in den 1 bis 16 gezeigten Ausführungsformen gezeigt sind, und werden mit den gleichen Bezugszeichen gekennzeichnet. Die Details bezüglich des Ausbildungsprozesses und der Materialien der in den 19 bis 22 gezeigten Komponenten können somit in der Beschreibung der in den 1 bis 16 gezeigten Ausführungsformen gefunden werden.
  • 19 zeigt das Package 140 gemäß einigen Ausführungsformen. Diese Ausführungsformen ähneln denen, die in 16 gezeigt sind, mit der Ausnahme, dass die Metallringe 56, 76 und 86 (siehe 16) nicht ausgebildet sind. Dementsprechend sind die dielektrischen Schichten 66, 78 und 88 dem Luftkanal 122 ausgesetzt, der durch die Unterfüllung 136 gefüllt ist. Die Unterfüllung 136 kann auch in Kontakt mit dem Einkapselungsmittel 48 stehen.
  • 20 zeigt das Package 140 gemäß einigen Ausführungsformen. Diese Ausführungsformen ähneln den in 16 gezeigten Ausführungsformen, mit der Ausnahme, dass der Dichtungsring 120 (siehe 16) nicht ausgebildet ist. Die Metallringe 56, 76 und 86 sind miteinander verbunden und wirken daher als Dichtungsring. Der von den Metallringen 56, 76 und 86 gebildete Dichtungsring kann elektrisch geerdet oder elektrisch schwebend sein. Da der Dichtungsring 120 nicht ausgebildet ist, wird die zum Ausbilden des Dichtungsrings 120 verwendete Chipfläche eingespart.
  • 21 zeigt das Package 140 gemäß einigen Ausführungsformen. Diese Ausführungsformen ähneln den in 16 gezeigten Ausführungsformen, mit der Ausnahme, dass sich die dielektrische Schicht 88 auch über die Metallringe 56 und 76 erstreckt, so dass sie diese bedeckt und berührt.
  • 22 zeigt das Package 140 gemäß einigen Ausführungsformen. Diese Ausführungsformen ähneln den in 21 gezeigten Ausführungsformen, mit der Ausnahme, dass der Dichtungsring 120 (siehe 21) nicht ausgebildet ist. Die Metallringe 56, 76 und 86 sind miteinander verbunden und wirken daher als Dichtungsring. Der von den Metallringen 56, 76 und 86 gebildete Dichtungsring kann elektrisch geerdet oder elektrisch schwebend sein. Da der Dichtungsring 120 nicht ausgebildet ist, wird die zum Ausbilden des Dichtungsrings 120 verwendete Chipfläche eingespart.
  • In den oben gezeigten Ausführungsformen sind einige Prozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung beschrieben. Andere Merkmale und Prozesse können ebenfalls vorgesehen sein. Zum Beispiel können Teststrukturen vorgesehen sein, um beim Verifizierungstesten des 3D-Verpackens oder von 3DIC-Vorrichtungen zu helfen. Die Teststrukturen können zum Beispiel Test-Pads, die in einer Umverteilungsschicht oder auf einem Substrat ausgebildet sind, was das Testen des 3D-Verpackens oder des 3DIC erlaubt, die Verwendung von Sonden und/oder Sondenplatten und dergleichen umfassen. Der Verifizierungstest kann sowohl an Zwischenstrukturen als auch an der endgültigen Struktur durchgeführt werden. Zusätzlich können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Testmethoden verwendet werden, die eine Zwischenüberprüfung bekannt guter Dies beinhalten, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Eigenschaften. Durch Verwenden der bestehenden dielektrischen Ausbildungsprozesse und RDL-Ausbildungsprozesse zum Ausbilden von Luftkanälen werden die Herstellungskosten zum Ausbilden der Luftkanäle (zum Beispiel ein Vorritzen unter Verwendung eines Lasers) eingespart. Da die Dichtungsringe durch Ausbilden verbundener Metallringe an Randabschnitten der Packages ausgebildet werden können, kann auch die Chipfläche eingespart werden, die ansonsten zum Ausbilden der Dichtungsringe reserviert ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren ein Einkapseln eines ersten Vorrichtungs-Dies und eines zweiten Vorrichtungs-Dies in ein Einkapselungsmittel; Ausbilden einer ersten dielektrischen Schicht über dem ersten Vorrichtungs-Die, dem zweiten Vorrichtungs-Die und dem Einkapselungsmittel; Strukturieren der ersten dielektrischen Schicht, um erste Öffnungen und eine zweite Öffnung auszubilden, wobei leitfähige Elemente des ersten Vorrichtungs-Dies und des zweiten Vorrichtungs-Dies den ersten Öffnungen ausgesetzt sind, und wobei sich die zweite Öffnung in eine Ritzlinie zwischen dem ersten Vorrichtungs-Die und dem zweiten Vorrichtungs-Die erstreckt; Ausbilden erster Umverteilungsleitungen, die sich in die ersten Öffnungen erstrecken, so dass sie elektrisch mit dem ersten Vorrichtungs-Die und dem zweiten Vorrichtungs-Die verbunden sind; Ausbilden einer zweiten dielektrischen Schicht über den ersten Umverteilungsleitungen; Strukturieren der zweiten dielektrischen Schicht, um dritte Öffnungen und eine vierte Öffnung auszubilden, wobei Teile der ersten Umverteilungsleitungen den dritten Öffnungen ausgesetzt sind und wobei sich die vierte Öffnung in die Ritzlinie erstreckt; Ausbilden von zweiten Umverteilungsleitungen, die sich in die dritten Öffnungen erstrecken, so dass sie elektrisch mit den ersten Umverteilungsleitungen verbunden sind; und Durchführen eines Die-Sägeprozesses, um den ersten Vorrichtungs-Die und den zweiten Vorrichtungs-Die in ein erstes Package bzw. ein zweites Package zu trennen, wobei eine Schnittfuge des Die-Sägeprozesses durch die Ritzlinie verläuft. In einer Ausführungsform ist die vierte Öffnung breiter als die zweite Öffnung. In einer Ausführungsform bilden der erste Vorrichtungs-Die und der zweite Vorrichtungs-Die Teil eines rekonstruierten Wafers, und das Verfahren umfasst ferner ein Befestigen des rekonstruierten Wafers an einem Rahmen, wobei die zweite Öffnung und die vierte Öffnung zumindest Abschnitte aufweisen, die verbleiben, so dass sie Teil eines Luftkanals bilden, und wobei der Luftkanal sich zwischen dem Einkapselungsmittel und dem Rahmen befindet. In einer Ausführungsform umfasst das Verfahren ferner in einem gleichen Prozess zum Ausbilden der ersten Umverteilungsleitungen ein Ausbilden eines ersten Metallrings, der sich in die Ritzlinie erstreckt, wobei der erste Metallring einen inneren Abschnitt des ersten Package umgibt. In einer Ausführungsform wird bei dem Die-Sägeprozess der erste Metallring durchgesägt. In einer Ausführungsform bildet der erste Metallring nach dem Die-Sägeprozess Teil von gestapelten Metallringen, die den inneren Abschnitt des ersten Package umgeben. In einer Ausführungsform umfasst das Verfahren ferner in einem gleichen Prozess zum Ausbilden der zweiten Umverteilungsleitungen ein Ausbilden eines zweiten Metallrings, der mit dem ersten Metallring verbunden ist, wobei sich eine Gesamtheit des zweiten Metallrings außerhalb der Ritzlinie befindet. In einer Ausführungsform umfasst das Verfahren ferner ein Bonden des ersten Package mit einer Package-Komponente; und Anordnen einer Unterfüllung in einer Lücke zwischen dem ersten Package und der Package-Komponente, wobei die Unterfüllung in mindestens einem Teil der zweiten Öffnung und der vierten Öffnung angeordnet ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren ein Ausbilden eines rekonstruierten Wafers, umfassend ein Einkapseln eines Vorrichtungs-Dies in ein Einkapselungsmittel; Ausbilden einer ersten dielektrischen Schicht über dem Vorrichtungs-Die und dem Einkapselungsmittel; Ausbilden einer ersten Mehrzahl von Umverteilungsleitungen, die sich so in die erste dielektrische Schicht erstrecken, dass sie elektrisch mit dem Vorrichtungs-Die verbunden sind; und Ausbilden eines ersten Metallrings in einem gemeinsamen Prozess zum Ausbilden der ersten Mehrzahl von Umverteilungsleitungen, wobei der erste Metallring die erste Mehrzahl von Umverteilungsleitungen umgibt, und wobei sich der erste Metallring in Ritzlinien des rekonstruierten Wafers erstreckt; und Durchführen eines Die-Sägeprozesses entlang Ritzlinien des rekonstruierten Wafers, um ein Package von dem rekonstruierten Wafer zu trennen, wobei das Package den Vorrichtungs-Die und mindestens einen Teil des ersten Metallrings umfasst. In einer Ausführungsform wird bei dem Die-Sägeprozess der erste Metallring durchgesägt. In einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht und der ersten Mehrzahl von Umverteilungsleitungen; Ausbilden einer zweiten Mehrzahl von Umverteilungsleitungen, die sich so in die zweite dielektrische Schicht erstrecken, dass sie mit der ersten Mehrzahl von Umverteilungsleitungen verbunden sind; und Ausbilden eines zweiten Metallrings in einem gleichen Prozess zum Ausbilden der zweiten Mehrzahl von Umverteilungsleitungen, wobei der zweite Metallring die zweite Mehrzahl von Umverteilungsleitungen umgibt. In einer Ausführungsform wird der zweite Metallring bei dem Die-Sägeprozess nicht durchgesägt. In einer Ausführungsform ist der zweite Metallring mit dem ersten Metallring verbunden, so dass sie Teil eines integrierten Dichtungsrings bilden. In einer Ausführungsform ist das Package frei von Dichtungsringen zwischen dem integrierten Dichtungsring und der ersten Mehrzahl von Umverteilungsleitungen. In einer Ausführungsform umfasst das Verfahren ferner ein Ausbilden eines zusätzlichen Dichtungsrings, der sich in die erste dielektrische Schicht erstreckt, wobei der erste Metallring den zusätzlichen Dichtungsring umgibt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package von integrierten Schaltungsvorrichtungen einen Vorrichtungs-Die; ein Einkapselungsmittel, das den Vorrichtungs-Die darin einkapselt; eine Mehrzahl von dielektrischen Schichten, die über dem Einkapselungsmittel liegen, wobei Ränder der Mehrzahl von dielektrischen Schichten von Rändern des Package beabstandet sind, und wobei Ränder von oberen Schichten der Mehrzahl von dielektrischen Schichten mehr als Ränder von entsprechenden unteren Schichten der Mehrzahl von dielektrischen Schichten in Richtung einer Mitte des Package zurückgesetzt sind; und eine Mehrzahl von Umverteilungsleitungen, die sich so in die Mehrzahl von dielektrischen Schichten erstrecken, dass sie elektrisch mit dem Vorrichtungs-Die verbunden sind. In einer Ausführungsform umfasst das Package ferner einen Metallring, wobei der Metallring die Mehrzahl von dielektrischen Schichten und die Mehrzahl von Umverteilungsleitungen umgibt. In einer Ausführungsform umfasst der Metallring einen unteren Ring, der sich zumindest zu einem Rand des Package erstreckt; und einen oberen Ring, der über dem unteren Ring liegt und mit diesem verbunden ist, wobei der obere Ring von Rändern des Package beabstandet ist. In einer Ausführungsform umfasst das Package ferner einen zusätzlichen Dichtungsring, der von den Rändern der Mehrzahl von dielektrischen Schichten beabstandet ist, wobei der Metallring den zusätzlichen Dichtungsring umgibt. In einer Ausführungsform umfasst das Package ferner eine Unterfüllung, die die Mehrzahl von dielektrischen Schichten umgibt und auf gleichen Niveaus wie diese liegt, wobei die Unterfüllung Randabschnitte des Einkapselungsmittels überlappt.

Claims (18)

  1. Verfahren, umfassend: Einkapseln eines ersten Vorrichtungs-Dies (36) und eines zweiten Vorrichtungs-Dies (36) in ein Einkapselungsmittel (48); Ausbilden einer ersten dielektrischen Schicht (50) über dem ersten Vorrichtungs-Die, dem zweiten Vorrichtungs-Die und dem Einkapselungsmittel; Strukturieren der ersten dielektrischen Schicht, um erste Öffnungen (52) und eine zweite Öffnung (53) auszubilden, wobei leitfähige Elemente des ersten Vorrichtungs-Dies und des zweiten Vorrichtungs-Dies den ersten Öffnungen ausgesetzt sind, und wobei sich die zweite Öffnung in eine Ritzlinie zwischen dem ersten Vorrichtungs-Die und dem zweiten Vorrichtungs-Die erstreckt; Ausbilden erster Umverteilungsleitungen (60), die sich in die ersten Öffnungen erstrecken, so dass sie elektrisch mit dem ersten Vorrichtungs-Die und dem zweiten Vorrichtungs-Die verbunden sind; Ausbilden einer zweiten dielektrischen Schicht (66) über den ersten Umverteilungsleitungen; Strukturieren der zweiten dielektrischen Schicht, um dritte Öffnungen (68) und eine vierte Öffnung (70)auszubilden, wobei Teile der ersten Umverteilungsleitungen den dritten Öffnungen ausgesetzt sind und wobei sich die vierte Öffnung in die Ritzlinie erstreckt; Ausbilden von zweiten Umverteilungsleitungen (72), die sich in die dritten Öffnungen erstrecken, so dass sie elektrisch mit den ersten Umverteilungsleitungen verbunden sind; und Durchführen eines Die-Sägeprozesses, um den ersten Vorrichtungs-Die und den zweiten Vorrichtungs-Die in ein erstes Package bzw. ein zweites Package zu trennen, wobei eine Schnittfuge des Die-Sägeprozesses durch die Ritzlinie verläuft; wobei das Verfahren in einem gleichen Prozess zum Ausbilden der ersten Umverteilungsleitungen (60) ein Ausbilden eines ersten Metallrings (56) umfasst, der sich in die Ritzlinie erstreckt, wobei der erste Metallring einen inneren Abschnitt des ersten Package umgibt.
  2. Verfahren nach Anspruch 1, wobei die vierte Öffnung (70) breiter als die zweite Öffnung (53) ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Vorrichtungs-Die (36) und der zweite Vorrichtungs-Die (36) Teile eines rekonstruierten Wafers bilden, und wobei das Verfahren ferner ein Befestigen des rekonstruierten Wafers an einem Rahmen (124) umfasst, wobei die zweite Öffnung (53) und die vierte Öffnung (70) zumindest Abschnitte aufweisen, die verbleiben, so dass sie Teil eines Luftkanals bilden, und wobei der Luftkanal sich zwischen dem Einkapselungsmittel und dem Rahmen befindet.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei in dem Die-Sägeprozess der erste Metallring (56) durchgesägt wird.
  5. Verfahren nach Anspruch 4, wobei der erste Metallring (56) nach dem Die-Sägeprozess ein Teil von gestapelten Metallringen bildet, die den inneren Abschnitt des ersten Package umgeben.
  6. Verfahren nach einem der vorangehenden Ansprüche , das ferner in einem gleichen Prozess zum Ausbilden der zweiten Umverteilungsleitungen (72) ein Ausbilden eines zweiten Metallrings (76) umfasst, der mit dem ersten Metallring (56) verbunden ist, wobei sich eine Gesamtheit des zweiten Metallrings außerhalb der Ritzlinie befindet.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bonden des ersten Package mit einer Package-Komponente; und Anordnen einer Unterfüllung in einer Lücke zwischen dem ersten Package und der Package-Komponente, wobei die Unterfüllung in mindestens einem Teil der zweiten Öffnung und der vierten Öffnung angeordnet ist.
  8. Verfahren, umfassend: Ausbilden eines rekonstruierten Wafers, umfassend: Einkapseln eines Vorrichtungs-Dies (36) in ein Einkapselungsmittel (48); Ausbilden einer ersten dielektrischen Schicht (50) über dem Vorrichtungs-Die und dem Einkapselungsmittel; Ausbilden einer ersten Mehrzahl von Umverteilungsleitungen (60), die sich so in die erste dielektrische Schicht erstrecken, dass sie elektrisch mit dem Vorrichtungs-Die verbunden sind; und Ausbilden eines ersten Metallrings (56) in einem gemeinsamen Prozess zum Ausbilden der ersten Mehrzahl von Umverteilungsleitungen (60), wobei der erste Metallring die erste Mehrzahl von Umverteilungsleitungen umgibt, und wobei sich der erste Metallring in Ritzlinien (110) des rekonstruierten Wafers erstreckt; und Durchführen eines Die-Sägeprozesses entlang Ritzlinien (110) des rekonstruierten Wafers, um ein Package von dem rekonstruierten Wafer zu trennen, wobei das Package den Vorrichtungs-Die und mindestens einen Teil des ersten Metallrings umfasst.
  9. Verfahren nach Anspruch 8, wobei in dem Die-Sägeprozess der erste Metallring (56) durchgesägt wird.
  10. Verfahren nach Anspruch 8 oder 9, ferner umfassend: Ausbilden einer zweiten dielektrischen Schicht (66) über der ersten dielektrischen Schicht und der ersten Mehrzahl von Umverteilungsleitungen; Ausbilden einer zweiten Mehrzahl von Umverteilungsleitungen (72), die sich so in die zweite dielektrische Schicht erstrecken, dass sie mit der ersten Mehrzahl von Umverteilungsleitungen verbunden sind; und Ausbilden eines zweiten Metallrings (76) in einem gleichen Prozess zum Ausbilden der zweiten Mehrzahl von Umverteilungsleitungen, wobei der zweite Metallring die zweite Mehrzahl von Umverteilungsleitungen umgibt.
  11. Verfahren nach Anspruch 10, wobei der zweite Metallring (76) in dem Die-Sägeprozess nicht durchgesägt wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei der zweite Metallring (76) mit dem ersten Metallring (56) verbunden ist, so dass sie Teil eines integrierten Dichtungsrings bilden.
  13. Verfahren nach Anspruch 12, wobei das Package frei von Dichtungsringen zwischen dem integrierten Dichtungsring und der ersten Mehrzahl von Umverteilungsleitungen ist.
  14. Verfahren nach einem der Ansprüche 8 bis 13, ferner umfassend ein Ausbilden eines zusätzlichen Dichtungsrings, der sich in die erste dielektrische Schicht erstreckt, wobei der erste Metallring den zusätzlichen Dichtungsring umgibt.
  15. Package von integrierten Schaltungsvorrichtungen, umfassend: einen Vorrichtungs-Die (36); ein Einkapselungsmittel (48), das den Vorrichtungs-Die darin einkapselt; eine Mehrzahl von dielektrischen Schichten (50, 66), die über dem Einkapselungsmittel liegen, wobei Ränder der Mehrzahl von dielektrischen Schichten von Rändern des Package beabstandet sind, und wobei Ränder von oberen Schichten der Mehrzahl von dielektrischen Schichten mehr als Ränder von entsprechenden unteren Schichten der Mehrzahl von dielektrischen Schichten in Richtung einer Mitte des Package zurückgesetzt sind; eine Mehrzahl von Umverteilungsleitungen (60, 72), die sich so in die Mehrzahl von dielektrischen Schichten erstrecken, dass sie elektrisch mit dem Vorrichtungs-Die verbunden sind; und einen Metallring (56), wobei der Metallring die Mehrzahl von dielektrischen Schichten und die Mehrzahl von Umverteilungsleitungen umgibt und sich zumindest zu einem Rand des Package erstreckt.
  16. Package nach Anspruch 15, wobei der Metallring umfasst: einen unteren Ring (56), der sich zumindest zu dem Rand des Package erstreckt; und einen oberen Ring (76), der über dem unteren Ring liegt und mit diesem verbunden ist, wobei der obere Ring von Rändern des Package beabstandet ist.
  17. Package nach Anspruch 15 oder 16, ferner umfassend einen zusätzlichen Dichtungsring (120), der von den Rändern der Mehrzahl von dielektrischen Schichten beabstandet ist, wobei der Metallring den zusätzlichen Dichtungsring umgibt.
  18. Package nach einem der Ansprüche 15 bis 17, ferner umfassend eine Unterfüllung (136), die die Mehrzahl von dielektrischen Schichten umgibt und auf gleichen Niveaus wie diese liegt, wobei die Unterfüllung Randabschnitte des Einkapselungsmittels überlappt.
DE102019114968.1A 2019-05-31 2019-06-04 Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren Active DE102019114968B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/427,516 2019-05-31
US16/427,516 US11088094B2 (en) 2019-05-31 2019-05-31 Air channel formation in packaging process

Publications (1)

Publication Number Publication Date
DE102019114968B3 true DE102019114968B3 (de) 2020-11-26

Family

ID=73052988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114968.1A Active DE102019114968B3 (de) 2019-05-31 2019-06-04 Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren

Country Status (5)

Country Link
US (3) US11088094B2 (de)
KR (1) KR102303958B1 (de)
CN (1) CN112017971B (de)
DE (1) DE102019114968B3 (de)
TW (1) TWI707428B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220027333A (ko) * 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11756870B2 (en) * 2021-04-29 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked via structure disposed on a conductive pillar of a semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110421A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20170317034A1 (en) * 2016-04-28 2017-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521975B1 (en) 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
CN100377353C (zh) 2004-01-26 2008-03-26 雅马哈株式会社 半导体衬底
US7955955B2 (en) 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8227902B2 (en) * 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
GB0817831D0 (en) * 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Improved packaging technology
JP5395446B2 (ja) 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2011134893A (ja) 2009-12-24 2011-07-07 Renesas Electronics Corp 半導体装置
US8409926B2 (en) * 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8706756B2 (en) 2011-05-11 2014-04-22 Futurewei Technologies, Inc. Method, system and apparatus of hybrid federated search
KR20130027628A (ko) * 2011-06-27 2013-03-18 삼성전자주식회사 적층형 반도체 장치
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
JP6061726B2 (ja) 2013-02-26 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体ウェハ
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
JP6235353B2 (ja) 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015173253A (ja) 2014-02-20 2015-10-01 株式会社テラプローブ 半導体装置の製造方法
US9589903B2 (en) * 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9620488B2 (en) 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
KR102428328B1 (ko) 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치
US10515901B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
KR102571558B1 (ko) * 2018-09-17 2023-08-29 삼성전자주식회사 반도체 장치
WO2020118558A1 (en) * 2018-12-12 2020-06-18 Intel Corporation Interconnect structure fabricated using lithographic and deposition processes
US20200312781A1 (en) * 2019-03-28 2020-10-01 Intel Corporation Method to implement wafer-level chip-scale packages with grounded conformal shield

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110421A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20170317034A1 (en) * 2016-04-28 2017-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US11682637B2 (en) 2023-06-20
US11088094B2 (en) 2021-08-10
KR102303958B1 (ko) 2021-09-27
CN112017971B (zh) 2022-07-01
TW202046447A (zh) 2020-12-16
KR20200138631A (ko) 2020-12-10
US20230275040A1 (en) 2023-08-31
US20200381373A1 (en) 2020-12-03
CN112017971A (zh) 2020-12-01
US20210366845A1 (en) 2021-11-25
TWI707428B (zh) 2020-10-11

Similar Documents

Publication Publication Date Title
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102015108684B4 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102017117808A1 (de) Leitungsführungsentwurf für Dummy-Metallkappe und Umverteilungsleitung
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102015104710A1 (de) Lösung zum Verringern schlechten Kontakts in Info-Gehäusen
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102014112433A1 (de) Ausrichtungsmarkierungs-Design für Gehäuse
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102019114968B3 (de) Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren
DE102018125372A1 (de) Elektromagnetischer abschirmungsaufbau in einem info-package
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final