DE102014114630B4 - Metall-Platte für Lasermarkierung - Google Patents

Metall-Platte für Lasermarkierung Download PDF

Info

Publication number
DE102014114630B4
DE102014114630B4 DE102014114630.1A DE102014114630A DE102014114630B4 DE 102014114630 B4 DE102014114630 B4 DE 102014114630B4 DE 102014114630 A DE102014114630 A DE 102014114630A DE 102014114630 B4 DE102014114630 B4 DE 102014114630B4
Authority
DE
Germany
Prior art keywords
package
laser marking
dielectric layer
chip
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014114630.1A
Other languages
English (en)
Other versions
DE102014114630A1 (de
Inventor
An-Jhih Su
Hsien-Wei Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014114630A1 publication Critical patent/DE102014114630A1/de
Application granted granted Critical
Publication of DE102014114630B4 publication Critical patent/DE102014114630B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

Package, das Folgendes umfasst:ein erstes Package (100), das Folgendes umfasst:einen Chip (102);eine Formmasse (120), in der der Chip (102) gegossen ist,mehrere Umverteilungsleitungen (116), die über dem Chip (102) und der Formmasse (120) liegen;eine Lasermarkierungs-Platte (128), die mit einer der mehreren Umverteilungsleitungen (116) koplanar ist, wobei die Lasermarkierungs-Platte (128) und die eine der mehreren Umverteilungsleitungen (116) aus einem gleichen leitenden Material ausgebildet sind;eine Polymerschicht (131) über der Lasermarkierungs-Platte (128) und den mehreren Umverteilungsleitungen (116);ein Adhäsionsband (133) über der Polymerschicht (131); undeine Lasermarkierung (132), die das Adhäsionsband (133) und die Polymerschicht (131) durchstößt, wobei die Lasermarkierung (132) sich zu einer oberen Fläche der Lasermarkierungs-Platte (128) erstreckt.

Description

  • BEANSPRUCHUNG DER PRIORITÄT UND QUERVERWEISE
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufigen U.S.-Patentanmeldung: Serien-Nr. 62/005 692 , eingereicht am 30. Mai 2014, mit dem Titel „Metal pad for Laser Marking“, und ist mit der U.S.-Patentanmeldung mit der Serien-Nr. 14/192 341 verwandt, eingereicht am 27. Februar 2014, mit dem Titel „Laser Marking in Packages“.
  • HINTERGRUND
  • Beim Kapseln von integrierten Schaltungen gibt es verschiedene Arten von Kapselungsverfahren und -strukturen. In einem herkömmlichen Package-on-Package-(POP)-Verfahren wird beispielsweise ein oberes PackagePackage mit einem unteren Package gebondet. Das obere Package und das untere Package können auch Chips aufweisen, die darin gekapselt sind. Indem das PoP-Verfahren verwendet wird, wird der Integrationsgrad der Package vergrößert.
  • In einem bestehenden PoP-Verfahren wird das untere Package zuerst ausgebildet, das einen Chip umfasst, der mit einem Package-Substrat gebondet ist. Eine Formmasse wird auf dem Package-Substrat gegossen, wobei der Chip in der Formmasse gegossen wird. Das Package-Substrat umfasst weiter Lötkugeln, die darauf ausgebildet sind, wobei die Lötkugeln und der Chip auf einer gleichen Seite des Package-Substrats liegen. Die Lötkugeln werden verwendet, um das obere Package mit dem unteren Package zu verbinden.
  • Die Erfindung sieht ein Package gemäß Anspruch 1, ein Package gemäß Anspruch 8 und ein Verfahren gemäß Anspruch 14 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 bis 7 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden eines Packages, in Übereinstimmung mit einigen Ausführungsformen;
    • 8 zeigt die Draufsicht eines Packages in Übereinstimmung mit einigen Ausführungsformen, wobei mehrere Lasermarkierungs-Platten voneinander isoliert sind;
    • 9 zeigt eine Draufsicht eines Packages in Übereinstimmung mit einigen Ausführungsformen, wobei eine Lasermarkierungs-Platte mit einer Durchkontaktierung verbunden ist;
    • 10 zeigt die Draufsicht eines Packages in Übereinstimmung mit einigen Ausführungsformen, wobei eine Lasermarkierung und eine zugehörige Lasermarkierungs-Platte von einem Chip in dem Package verschoben sind;
    • 11 zeigt die Draufsicht eines Packages in Übereinstimmung mit einigen Ausführungsformen, wobei mehrere Lasermarkierungen über einer großen Lasermarkierungs-Platte ausgebildet sind; und
    • 12 zeigt die Draufsicht eines Packages in Übereinstimmung mit einigen Ausführungsformen, wobei eine große Lasermarkierungs-Platte mehrere Schlitze umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • Die US 2011 / 0 147 911 A1 sowie die US 2014 / 0 057 394 A1 zeigen jeweils ein Verfahren zum Beschriften einer Lasermarkierungsplatte.
  • Ein Package und das Verfahren zum Ausbilden von Lasermarkierungen in dem Package sind in Übereinstimmung mit verschiedenen beispielhaften Ausführungsformen vorgesehen. Die Varianten der Ausführungsformen werden beschrieben. In den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • 1 zeigt eine Schnittansicht des Packages 100. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Package 100 einen Chip 102, wobei die Vorderseite des Chips 102 nach unten zeigt und mit Umverteilungsleitungen (engl. „redistribution lines“, RDLs) 112 gebondet sind. In alternativen Ausführungsformen umfasst das Package 100 mehr als einen Chip. Der Chip 102 kann ein Halbleitersubstrat 108 und integrierte Schaltungsvorrichtungen 104 (etwa aktive Vorrichtungen, die beispielsweise Metalloxid-Halbleiter-(MOS)-Transistoren oder -Dioden umfassen können) auf der vorderen Fläche (der nach unten gerichteten Oberfläche) des Halbleitersubstrats 108 umfassen. Der Chip 102 kann ein Logik-Die wie ein Hauptprozessoreinheit-(CPU)-Die, ein Grafikprozessoreinheit-(GPU)-Die, ein Die für eine mobile Anwendung oder Ähnliches sein. In der Beschreibung der vorliegenden Offenbarung wird die Seite des Chips 102, die in 1 nach unten gerichtet ist, als Vorderseite des Chips 102 bezeichnet und die Seite des Chips 102, die in 1 nach oben gerichtet ist, wird als Rückseite des Chips 102 bezeichnet. Die Rückseite 108A des Halbleitersubstrats 108 ist auch die Rückseite des Chips 102.
  • Der Chip 102 ist in einer Formmasse 120 gegossen, die den Chip 102 umgibt. Die Formmasse 120 kann aus einer Spritzgussmasse, einer Spritzgussunterfüllung, einem Harz oder Ähnlichem bestehen. Die untere Fläche 120A der Formmasse 120 kann plan mit dem unteren Ende des Chips 102 sein. Die obere Fläche 120B der Formmasse 120 kann plan mit der Rückseite 108A des Halbleitersubstrats 108 oder höher als sie sein. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird die Rückseite 108A des Halbleitersubstrats 108 von dem Die-Befestigungs-Film 110 überlappt und steht in Kontakt mit ihm, der ein dielektrischer Film ist, der den Chip 102 an der darüber liegenden dielektrischen Schicht 118 befestigt. Der Chip 102 umfasst weiter Metallsäulen/-Platten 106 (die beispielsweise Kupfersäulen umfassen können), die mit den RDLs 112 in Kontakt stehen und mit ihnen gebondet sind. Die Metallsäulen 106 können in einer dielektrischen Oberflächenschicht (nicht bezeichnet) des Chips 102 eingebettet sein.
  • Das Package 100 umfasst RDLs 112, die unter dem Chip 102 liegen und RDLs 116, die über dem Chip 102 liegen. Die RDLs 112 werden auch als Vorderseiten-RDLs bezeichnet, da sie auf der Vorderseite des Chips 102 liegen. Die RDLs 116 werden auch als Rückseiten-RDLs bezeichnet, da sie auf der Rückseite des Chips 102 liegen. Die Vorderseiten-RDLs 112 werden in einer oder mehreren dielektrischen Schichten 114 ausgebildet und die Rückseiten-RDLs 116 werden in einer oder mehreren dielektrischen Schichten 118 ausgebildet. Obwohl 1 zeigt, dass es eine Schicht von Rückseiten-RDLs 116 und mehrere Schichten von Vorderseiten-RDLs 112 gibt, wird deutlich, dass die Anzahl von Schichten, in denen die RDLs 112 und 116 ausgebildet werden, von Routing-Anforderungen bestimmt werden und von denen abweichen können, die gezeigt sind. Die RDLs 112 und 116 können aus Kupfer, Aluminium, Nickel, Titan, Tantal, Legierungen davon und/oder Mehrschicht-Strukturen daraus ausgebildet sein.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten 114 und 118 aus organischen Materialien wie Polymeren ausgebildet, die weiter Polybenzoxazole (PBO), Benzocyclobuten (BCB), Polyimid, Lötmasken oder Ähnliches umfassen können. In alternativen Ausführungsformen werden die dielektrischen Schichten 114 und 118 aus anorganischem Material ausgebildet, etwa Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder Ähnlichem. Des Weiteren können manche der dielektrischen Schichten 114 und 118 aus einer Verbindungsschicht bestehen, die mehrere Unterschichten umfasst, die aus unterschiedlichen Materialien ausgebildet sind. Eine beispielhafte dielektrische Schicht 114 oder 118 kann beispielsweise eine SiliziumoxidSchicht und eine Siliziumnitrid-Schicht umfassen.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden jeder der Schichten der RDLs 116 und der dielektrischen Schichten 118 das Ausbilden einer leeren Keimschicht (nicht gezeigt) mittels physikalischer Gasphasenabscheidung (PVD), das Ausbilden und Strukturieren eines Photoresist (nicht gezeigt), um einige Abschnitte der leeren Keimschicht zu bedecken, das Plattieren der RDLs in den Öffnungen in dem Photoresist und dann das Entfernen des Photoresist und das Ätzen der Abschnitte der Keimschicht, die vorher von dem entfernten Photoresist bedeckt waren.
  • Durchkontaktierungen 122 werden ausgebildet, um die Formmasse 120 zu durchstoßen. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung haben die Durchkontaktierungen 122 obere Flächen, die plan mit der oberen Fläche 120B der Formmasse 120 sind, und untere Flächen, die plan mit der unteren Fläche 120A der Formmasse 120 sind. Die Durchkontaktierungen 122 verbinden Vorderseiten-RDLs 112 mit Rückseiten-RDLs 116 elektrisch. Die Durchkontaktierungen 122 können auch in körperlichem Kontakt mit den Vorderseiten-RDLs 112 und den Rückseiten-RDLs 116 sein. Die Durchkontaktierungen 122 können ausgebildet werden, indem eine strukturierte Maske (nicht gezeigt) mit Öffnungen darin ausgebildet wird und Durchkontaktierungen 122 in den Öffnungen in der strukturierten Maske plattiert werden. Die Durchkontaktierungen 122 können Kupfer, Aluminium, Titan, Nicke, Palladium oder Legierungen daraus umfassen.
  • Die Durchkontaktierungen 122 können in der Nähe des Randbereichs des Packages 100 ausgebildet werden, wie in 8 bis 12 gezeigt ist, obwohl die Durchkontaktierungen 122 auch an jedem anderen Ort des Packages 100 ausgebildet werden können. Die Durchkontaktierungen 122 können an einem Ring ausgerichtet sein, der die Lasermarkierungs-Platte 128 umgibt, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • Elektrische Anschlussteile 124, die aus metallischen Materialien ausgebildet werden, die kein Lot sind, werden an der unteren Oberfläche des Packages 100 ausgebildet. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfassen die elektrischen Anschlussteile 124 Under-Bump-Metallurgien (UBMs) oder Metall-Anschlussstellen. In alternativen Ausführungsformen umfassen die elektrischen Anschlussteile 124 Metallsäulen, etwa Kupfersäulen. In der Beschreibung sind die elektrischen Anschlussteile 124 Metall-Anschlussstellen 124, obwohl sie andere Formen haben können. Die Metall-Anschlussstellen können Kupfer, Aluminium, Titan, Nickel, Palladium, Gold oder Mehrschicht-Strukturen daraus umfassen. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ragen, wie in 1 gezeigt ist, die unteren Flächen der Metall-Anschlussstellen 124 über die untere Fläche der unteren dielektrischen Schicht 114 hinaus. In alternativen Ausführungsformen sind die unteren Flächen der Metall-Anschlussstellen 124 koplanar mit der unteren Fläche der unteren dielektrischen Schicht 114. Lötbereiche 126 können an den unteren Flächen der Metall-Anschlussstellen 124 befestigt sein.
  • Auf der Rückseite des Chips 102 werden leitende Elemente, etwa RDLs 116 (einschließlich Metallwegen, Metall-Anschlussstellen und Metall-Durchkontaktierungen) ausgebildet. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung gibt es mehrere Schichten von RDLs 116, die unter einander durch mehrere Durchkontaktierungen verbunden sind. In Übereinstimmung mit alternativen Ausführungsformen gibt es eine einzige Schicht von RDLs 116.
  • Bezieht man sich weiter auf 1, so wird eine Metallplatte 128 ausgebildet. Die Metallplatte 128 wird nachfolgend als Lasermarkierungs-Platte bezeichnet, da sie verwendet wird, um Lasermarkierungen auszubilden. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird die Lasermarkierungs-Platte 128 in der oberen Schicht der RDLs 116 ausgebildet. In Übereinstimmung mit alternativen Ausführungsformen wird die Lasermarkierungs-Platte 128 in einer RDL-Schicht ausgebildet, die sich von der oberen Schicht unterscheidet. Die Lasermarkierungs-Platte 128 kann elektrisch erdfrei sein. Alternativ ist die Lasermarkierungs-Platte 128 mit anderen leitenden Elemente wie den RDLs 116 und/oder den Durchkontaktierungen 122 durch einen Metallweg 144, der Teil der RDLs 116 ist, elektrisch verbunden. Die Lasermarkierungs-Platte 128 kann beispielsweise mit der elektrischen Erde verbunden sein. Die Lasermarkierungs-Platte 128 wird gleichzeitig mit den RDLs 116 in der gleichen Metallschicht ausgebildet.
  • In einigen beispielhaften Ausführungsformen wird ein Abdichtring 130 ausgebildet, um die Lasermarkierungs-Platte 128 zu umgeben, wobei der beispielhafte Abdichtring 130 in 8 gefunden werden kann. Wie in 1 gezeigt ist, wird der Abdichtring 130 in der gleichen Metallschicht ausgebildet wie die Lasermarkierungs-Platte 128. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird der Abdichtring 130 in einer einzigen Schicht der RDLs 116 ausgebildet. In alternativen Ausführungsformen erstreckt sich der Abdichtring 130 in mehrere Schichten der RDLs 116. Der Abdichtring 130 kann elektrisch erdfrei sein und kann vollständig von Dielektrika umschlossen sein. In alternativen Ausführungsformen ist der Abdichtring 130 mit anderen leitenden Elemente elektrisch verbunden, etwa den RDLs 116 und/oder den Durchkontaktierungen 122. Der Abdichtring 130 kann gleichzeitig ausgebildet werden, wenn die Lasermarkierungs-Platte 128 ausgebildet wird. Somit können der Abdichtring 130, die RDLs 116 und die Lasermarkierungs-Platte 128 aus dem gleichen Material ausgebildet werden und die gleiche Zusammensetzung haben. Alternativ wird kein Abdichtring ausgebildet, um die Lasermarkierungs-Platte 128 zu umschließen.
  • In Übereinstimmung mit einigen Ausführungsformen liegen die unteren Flächen der Lasermarkierungs-Platte 128 und des Abdichtrings 130 höher als die obere Fläche des Die-Befestigungs-Films 110 und die obere Fläche 120B der Formmasse 120. Eine der dielektrischen Schichten 118 (als 118A in 1 bezeichnet) wird unter der Lasermarkierungs-Platte 128 und dem Abdichtring 130 ausgebildet, wobei die obere Fläche der entsprechenden dielektrischen Schicht 118A die unteren Flächen der Lasermarkierungs-Platte 128 berührt. Die untere Fläche der dielektrischen Schicht 118A kann in Kontakt mit der oberen Fläche des Die-Befestigungs-Films 110 und der oberen Fläche der Formmasse 120 stehen.
  • Wie auch in 1 gezeigt ist, wird eine dielektrische Schicht 131 ausgebildet. Der Boden der dielektrischen Schicht 131 ist in Kontakt mit der oberen Fläche der dielektrischen Schicht 118. Des Weiteren ist die untere Fläche der dielektrischen Schicht 131 auch in Kontakt mit den oberen Flächen der RDLs 116 und der Lasermarkierungs-Platte 128. In Übereinstimmung mit einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 131 aus einem Polymer ausgebildet und wird in der Beschreibung daher als Polymerschicht 131 bezeichnet. Man beachte, dass die dielektrische Schicht 131 auch aus einem Material, das kein Polymer ist, ausgebildet werden kann. Die beispielhaften Kandidatenmaterialien zum Ausbilden der Polymerschicht 131 umfassen, sind aber nicht eingeschränkt auf, PBO, BCB, Polyimid und Ähnliches.
  • Bezieht man sich auf 2, wird ein AdhäsionsbandAdhäsionsAdhäsionsband 133 auf die Polymerschicht 131 laminiert und kann an der Polymerschicht 131 durch Warmhärten befestigt werden. Das AdhäsionsbandAdhäsionsAdhäsionsband 133 kann Schutz und Verstärkung für die darunter liegende Packagestruktur bereitstellen. Das AdhäsionsbandAdhäsionsAdhäsionsband 133 blockiert auch Licht, so dass es nicht in die darunter liegende Packagestruktur eindringen kann, was seine negativen Auswirkungen verringert. Das Adhäsionsband 133 trägt auch dazu bei, Abblättern während des nachfolgenden Vereinzelungsverfahrens des Packages zu verringern. In Übereinstimmung mit einigen Ausführungsformen können das Adhäsionsband 133 und die Polymerschicht 131 aus unterschiedlichen Materialien ausgebildet sein.
  • Mit Bezug auf 3 wird eine Lasermarkierung ausgeführt, um Lasermarkierungen 132 in dem Adhäsionsband 133 und der dielektrischen Schicht 131 auszubilden, wobei die Lasermarkierungen 132 die Gräben umfassen, die in dem Adhäsionsband 133 und der dielektrischen Schicht 131 ausgebildet werden. Die Lasermarkierung wird mittels eines Laserstrahls 134 ausgeführt, der Teile des Adhäsionsbandes 133 und der dielektrischen Schicht 131 verbrennt und entfernt. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung überlappen die verbrannten Teile des Adhäsionsbandes 133 und der dielektrischen Schicht 131 die Lasermarkierungs-Platte 128. Die Lasermarkierungs-Platte 128 dient als Schutzschicht, wobei der Laserstrahl 134 nicht fähig ist, die Lasermarkierungs-Platte 128 zu durchbrechen, um die Schichten und Vorrichtungen unter der Lasermarkierungs-Platte 128 zu beschädigen. Daher hat die Lasermarkierungs-Platte 128 die Aufgabe, zu verhindern, dass der Laserstrahl 134 die darunter liegenden Chips 102 und die darunter liegenden RDLs 116, wenn vorhanden, erreicht.
  • Die Lasermarkierungen 132 können Buchstaben, Zahlen, Figuren oder andere Symbole umfassen, die zum Zweck der Identifizierung verwendet werden können. 8 zeigt beispielsweise einige beispielhafte Lasermarkierungen 134, die Buchstaben und Zahlen umfassen. Die Lasermarkierungen 132 können verwendet werden, um das Produkt, die Herstellungsreihenfolge, die Partienummer des entsprechenden Packages oder jede andere Information zu identifizieren, die verwendet wird, um das entsprechende Package zu verfolgen. Nach der Lasermarkierung werden einige Abschnitte der Lasermarkierungs-Platten 128 durch die Gräben freigelegt, die die Lasermarkierungen 132 bilden.
  • 4 zeigt das Entfernen einiger Abschnitte des Adhäsionsbandes 133 und der dielektrischen Schicht 131, um die Metall-Anschlussstellen 116' freizulegen, die Teil der RDLs 116 sein können. Im Ergebnis werden Öffnungen 136 in der dielektrischen Schicht 131 und dem Adhäsionsband 133 ausgebildet. In Übereinstimmung mit einigen beispielhaften Ausführungsformen wird das Ausbilden der Öffnungen 136 erreicht, indem das Adhäsionsband 133 und die dielektrischen Schichten 118 mittels eines Laserstrahls gebrannt werden. In Übereinstimmung mit alternativen Ausführungsformen werden die Öffnungen 136 durch ein Photolithographieverfahren ausgebildet, bei dem das Adhäsionsband 133 und die dielektrische Schicht 131 geätzt werden. Bei der sich ergebenden Struktur können die unteren Flächen der Öffnungen 136 und der Lasermarkierungen 132 im Wesentlichen koplanar sein, das heißt, auf der gleichen Ebene liegen wie die oberen Flächen der Lasermarkierungs-Platte 128 und der RDL-Anschlussstellen 116'.
  • 5 zeigt das Ausbilden von Lötbereichen 138. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird ein Lötkugel-Anordnungsschritt ausgeführt, um Lötkugeln in die Öffnungen 136 (3) zu tropfen, gefolgt von einem Aufschmelzverfahren, um die Lötkugeln aufzuschmelzen, um Lötbereiche 138 auszubilden. Die Lötbereiche 138 umfassen Abschnitte, die die oberen Flächen der RDL-Anschlussstellen 116' berühren, und können auch einige Abschnitte außerhalb der Öffnungen 136 umfassen. In alternativen Ausführungsformen wird der Ausbildungsschritt der Lötbereiche übersprungen. Stattdessen wird das Lötmittel, das verwendet wird, um die Lötbereiche 138' (6) auszubilden, durch die Lötbereiche bereitgestellt, die an der Packagekomponente 200 befestigt sind, wie in 6 gezeigt ist.
  • 6 zeigt das Bonden eines Packages 200 mit dem Package 100. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Package 200 ein Packagesubstrat 202 und (einen) Chip(s) 204, die mit dem Packagesubstrat 202 gebondet sind. Das Bonden der Chips 204 mit dem Packagesubstrat 202 kann durch Drahtbonden, Flip-Chip-Bonden oder Ähnliches erreicht werden. In Übereinstimmung mit einigen beispielhaften Ausführungsformen umfassen die Chips 204 Speicher-Dies, etwa statische RAM-(SRAM)-Dies, dynamische RAM-(DRAM)-Dies oder Ähnliches.
  • Bei dem Bonding-Verfahren werden die Lötbereiche 138, wie in 5 gezeigt ist, aufgeschmolzen, um Lötbereiche 138' wie in 6 auszubilden. Nach dem Bonding-Verfahren gibt es eine Lücke zwischen dem Package 200 und dem Package 100 und die Lasermarkierungen 132 sind gegenüber der Lücke freigelegt.
  • Mit Bezug auf 7 wird, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung, nach dem Bonden des Packages 200, eine Unterfüllung 140 in die Lücke zwischen dem Package 100 und dem Package 200 gefüllt. In diesen Ausführungsformen werden die Gräben der Lasermarkierung 132 (4) auch mit der Unterfüllung 140 gefüllt. Somit werden die Abschnitte der Unterfüllung 140 in den Gräben der Lasermarkierung 132 alternativ als Lasermarkierungen 132' bezeichnet. Die Lasermarkierungen 132' können sich von der oberen Fläche des Adhäsionsbandes 133 zu der oberen Fläche der Lasermarkierungs-Platte 128 erstrecken. Des Weiteren können die Lasermarkierungen 132' in körperlichem Kontakt mit der oberen Fläche der Lasermarkierungs-Platte 128 stehen. In alternativen Ausführungsformen wird keine Unterfüllung in die Lücke zwischen den Packagen 100 und 200 gefüllt, und somit bleiben in dem endgültigen Package (beispielsweise zum Zeitpunkt, an dem das Package verwendet und angeschaltet wird) die Lasermarkierungen 132 Gräben (man beziehe sich auf 6). In diesen Ausführungsformen können einige Abschnitte der Lasermarkierungs-Platte 128 durch die Lasermarkierungen 132 der Luft ausgesetzt sein.
  • In dem Package, wie es in 7 gezeigt ist, kann die Lasermarkierungs-Platte 128 vollständig von Dielektrika einschließlich der dielektrischen Schichten 118 und 131 sowie der Unterfüllung 140 umschlossen sein und in Kontakt mit ihnen stehen.
  • 8 zeigt eine Draufsicht des Packages 100, in Übereinstimmung mit einigen Ausführungsformen. Wie in 8 gezeigt ist, können die Lasermarkierungen 132 die Lasermarkierungs-Platte 128 überlappen, wobei alle Lasermarkierungen 132 auf der Lasermarkierungs-Platte 128 ausgebildet sind. Der Abdichtring 130 wird in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ausgebildet und bildet einen Ring, der die Lasermarkierungs-Platte 128 umgibt. In einigen beispielhaften Ausführungsformen gibt es mehrere getrennte Lasermarkierungs-Platten 128, die körperlich voneinander getrennt sind. Die getrennten Lasermarkierungs-Platten 128 können auch in Übereinstimmung mit einigen Ausführungsformen voneinander elektrisch isoliert sein. Die Größen der Lasermarkierungs-Platten 128 können abhängig von der Größe des Packages 100 und der angestrebten Größen der Lasermarkierungen 132 gewählt sein. Die Länge „a“ und die Breite „b“ der Lasermarkierungs-Platten kann beispielsweise im Bereich von etwa 1 mm bis etwa 5 mm liegen und die Abstände „S“ zwischen benachbarten Lasermarkierungs-Platten 128 kann größer als etwa 500 µm sein. Man beachte jedoch, dass die Werte, die in der Beschreibung angegeben sind, nur Beispiele sind und auf andere Werte geändert werden können.
  • In Übereinstimmung mit einigen beispielhaften Ausführungsformen ist, wie in 7 und 8 gemeinsam gezeigt ist, jeder Teil der getrennten Lasermarkierungs-Platten 128 vollständig in Dielektrika eingeschlossen, wobei in diesen beispielhaften Ausführungsformen keine Oberfläche der getrennten Lasermarkierungs-Platten 128 in Kontakt mit leitenden Materialien steht. Die untere Fläche und die Seitenwand-Flächen der getrennten Lasermarkierungs-Platten 128 sind beispielsweise in Kontakt mit den dielektrischen Schichten 118, wie in 7 gezeigt ist. Die oberen Flächen der getrennten Lasermarkierungs-Platten 128 sind in Kontakt mit der Polymerschicht 131. Des Weiteren sind einige Abschnitte der oberen Flächen der getrennten Lasermarkierungs-Platten 128 in Kontakt mit der Unterfüllung 140, etwa in der Ausführungsform in 7, oder mit Luft, wie in der Ausführungsform in 6.
  • Während der Lasermarkierung wird Wärme erzeugt und führt dazu, dass die dielektrischen Schichten um die Lasermarkierungs-Platten 128 unerwünscht gebrannt werden, was zu Deformationen der dielektrischen Schichten 118 und der RDLs 116 sowie zu anderen Problemen mit der Zuverlässigkeit führt. Somit ist es wünschenswert, die Wärme, die in den Lasermarkierungs-Platten 128 erzeugt wird, schnell zu anderen Bereichen und Elementen abzuleiten, so dass die Temperatur der Lasermarkierungs-Platten 128 unter der Brenn-/Deformationstemperatur der Schichten 118, 131 und 133 gehalten wird. Der Abdichtring 130 kann in einigen Ausführungsformen Wärme ableiten. Um die Wirksamkeit der Wärmeableitung zu verbessern, kann der Abdichtring 130 eine größere Breite W1 haben, die beispielsweise größer als etwa 20 µm ist, um einen niedrigen Wärmewiderstand bereitzustellen, so dass ein überhitzter Abschnitt des Abdichtrings 130 die Wärme schnell zu anderen Abschnitten des Abdichtrings 130 ableiten kann. In alternativen Ausführungsformen wird kein Abdichtring 130 ausgebildet.
  • Des Weiteren sind, um die Wirksamkeit der Wärmeableitung zu verbessern, einige oder alle der Lasermarkierungs-Platten 128 unter einander durch Metallwege 142 verbunden, wie in den Ausführungsformen, die in 9 gezeigt sind. Demnach kann, wenn Lasermarkierung ausgeführt wird, um (eine) Lasermarkierung(en) 132 über einer der Lasermarkierungs-Platten 128 auszubilden, die Wärme zu benachbarten Lasermarkierungs-Platten 128 abgeleitet werden. In Übereinstimmung mit einigen beispielhaften Ausführungsformen ist die Breite W2 der Metallwege 142 größer als etwa 20 µm oder etwa 100 µm oder mehr, um eine bessere Wärmeableitung bereitzustellen. Die Breit W2 ist weiter kleiner als die Breite b der Lasermarkierungs-Platten 128.
  • Zusätzlich zu den Metallwegen 142 können zusätzliche Metallwege 144 ausgebildet werden, um Wärme weiter zu angrenzenden Elementen abzuleiten. Die Metallwege 144 verbinden beispielsweise, wie in 9 gezeigt ist, die Metallplatten 128 mit einigen Durchkontaktierungen 122 (als 122A bezeichnet), so dass während des Lasermarkierungs-Verfahrens die Durchkontaktierungen 122A als Wärmesenken dienen, um dazu beizutragen, die Temperatur der Lasermarkierungs-Platten 128 zu senken. Die beispielhaften Metallwege 144 können auch in 7 gefunden werden, die zeigt, dass eine der Lasermarkierungs-Platten 128 mit der Durchkontaktierung 122A verbunden ist. In Übereinstimmung mit einigen Ausführungsformen ist die Durchkontaktierung 122A mit der elektrischen Erde verbunden. In alternativen Ausführungsformen ist die Durchkontaktierung 122A eine Signal-Durchkontaktierung, die verwendet wird, um sich langsam ändernde Signale zu übertragen (mit einer niedrigen Frequenz, die beispielsweise niedriger als etwa 1 MHz oder 1 KHz ist).
  • In den 8 und 9 werden die Lasermarkierungs-Platten 128 und die Lasermarkierungen 132 direkt über dem Chip 102 ausgebildet und überlappen ihn. In alternativen Ausführungsformen sind, wie in 10 gezeigt ist, die auch eine Draufsicht des Packages 100 zeigt, die Lasermarkierungs-Platten 128 und die Lasermarkierungen 132 nicht an dem Chip 102 ausgerichtet. In diesen Ausführungsformen ist es aufgrund des vergrößerten Abstands zwischen den Lasermarkierungs-Platten 128 und dem Chip 102 weniger wahrscheinlich, dass Wärme, die von den Lasermarkierungs-Platten 128 abgeleitet wird, den Chip 102 negativ beeinflusst.
  • 11 und 12 zeigen die Draufsichten von Packagen 100 in Übereinstimmung mit zusätzlichen Ausführungsformen, wobei die Lasermarkierungs-Platte 128 eine große Lasermarkierungs-Platte ist, die eine erhebliche Fläche des Packages 100 abdeckt, wobei eine Lasermarkierungs-Platte 128 mehrere Lasermarkierungen 132 aufweisen kann, die darauf ausgebildet sind. Wie in 11 gezeigt ist, kann die Lasermarkierungs-Platte 128 eine massive Metallplatte in diesen Ausführungsformen sein. In den Ausführungsformen, die in 12 gezeigt sind, gibt es wieder eine einzige Lasermarkierungs-Platte 128, wobei mehrere Schlitze 146 in der Lasermarkierungs-Platte 128 ausgebildet sind. Die Schlitze 146 durchstoßen die Lasermarkierungs-Platte 128. Die mehreren Schlitze 146 tragen dazu bei, die Spannungen in dem Package 100 zu verringern, wobei die Spannungen aufgrund des Unterschieds der Wärmeausdehnungskoeffizienten (CTEs) der Lasermarkierungs-Platte 128 und der sie umgebenden Dielektrika 118, 131 und 140 erzeugt werden. Die Ausführungsformen in 11 und 12 haben die vorteilhafte Eigenschaft einer guten Wärmeableitung in den Lasermarkierungen aufgrund der großen Fläche der Lasermarkierungs-Platte 128.
  • Die Fläche der Lasermarkierungs-Platte 128 und der Schlitze 146 kann so angepasst werden, dass die Metalldichte in der Metallschicht der Lasermarkierungs-Platte 128 nicht zu hoch ist. Die Metalldichte ist das Verhältnis der Gesamtfläche aller Metallelemente (einschließlich der RDLs 116 und der Lasermarkierungs-Platte 128) geteilt durch die Fläche des Packages 100. In einigen beispielhaften Ausführungsformen wird die Metalldichte so gesteuert, dass sie niedriger als etwa 50 Prozent ist.
  • Die Ausführungsformen der vorliegenden Offenbarung haben mehrere vorteilhafte Eigenschaften. Indem die Lasermarkierungs-Platten ausgebildet werden, wird die Tiefe der Lasermarkierungen durch die Lasermarkierungs-Platten gesteuert. Die Chips und die Umverteilungsleitungen in den Packagen sind von voraussichtlichen Schäden geschützt, die von der Lasermarkierung erzeugt werden. Die Ausführungsformen der vorliegenden Offenbarung führen nicht zu zusätzlichen Herstellungskosten, da die Lasermarkierungs-Platten zur gleichen Zeit ausgebildet werden können, an der die Umverteilungsleitungen des Packages ausgebildet werden.

Claims (19)

  1. Package, das Folgendes umfasst: ein erstes Package (100), das Folgendes umfasst: einen Chip (102); eine Formmasse (120), in der der Chip (102) gegossen ist, mehrere Umverteilungsleitungen (116), die über dem Chip (102) und der Formmasse (120) liegen; eine Lasermarkierungs-Platte (128), die mit einer der mehreren Umverteilungsleitungen (116) koplanar ist, wobei die Lasermarkierungs-Platte (128) und die eine der mehreren Umverteilungsleitungen (116) aus einem gleichen leitenden Material ausgebildet sind; eine Polymerschicht (131) über der Lasermarkierungs-Platte (128) und den mehreren Umverteilungsleitungen (116); ein Adhäsionsband (133) über der Polymerschicht (131); und eine Lasermarkierung (132), die das Adhäsionsband (133) und die Polymerschicht (131) durchstößt, wobei die Lasermarkierung (132) sich zu einer oberen Fläche der Lasermarkierungs-Platte (128) erstreckt.
  2. Package nach Anspruch 1, das weiter Folgendes umfasst: eine Durchkontaktierung (122), die die Formmasse (120) durchstößt; und einen Metallweg (144), der die Lasermarkierungs-Platte (128) mit der Durchkontaktierung (122) verbindet.
  3. Package nach Anspruch 2, wobei die Durchkontaktierung (122) elektrisch geerdet ist.
  4. Package nach einem der vorangegangenen Ansprüche, wobei die Lasermarkierung (132) Gräben umfasst, die in der Polymerschicht (131) und dem Adhäsionsband (133) ausgebildet sind, und wobei das Package weiter Folgendes umfasst: ein zweites Package (200) über dem ersten Package (100), einen Lötbereich, der das erste Package (100) mit dem zweiten Package (200) bondet; und eine Unterfüllung (140) in einer Lücke zwischen dem ersten Package (100) und dem zweiten Package (200), wobei ein Abschnitt der Unterfüllung (140), der in den Gräben in der Polymerschicht (131) und dem Adhäsionsband (133) angeordnet ist, die Lasermarkierung (132) bildet.
  5. Package nach einem der vorangegangenen Ansprüche, das weiter Folgendes umfasst: eine zusätzliche Lasermarkierungs-Platte (128); eine zusätzliche Lasermarkierung (132), die das Adhäsionsband (133) und die Polymerschicht (131) durchstößt, wobei die zusätzliche Lasermarkierung (132) sich zu einer oberen Fläche der zusätzlichen Lasermarkierungs-Platte (128) erstreckt; und einen Metallweg (144), der die Lasermarkierungs-Platte (128) und die zusätzliche Lasermarkierungs-Platte (128) verbindet, wobei der Metallweg (144) schmaler als die Lasermarkierungs-Platte (128) und die zusätzliche Lasermarkierung (132) ist.
  6. Package nach einem der vorangegangenen Ansprüche, wobei die Lasermarkierungs-Platte (128) mehrere Schlitze darin umfasst, wobei die mehreren Schlitze die Lasermarkierungs-Platte (128) durchstoßen.
  7. Package nach einem der vorangegangenen Ansprüche, wobei sowohl die Lasermarkierungs-Platte (128) als auch die Lasermarkierung (132) gegenüber dem Chip (102) verschoben sind.
  8. Package, das Folgendes umfasst: ein erstes Package (100), das Folgendes umfasst: mindestens eine erste dielektrische Schicht (114); mehrere erste Umverteilungsleitungen (112) in der mindestens einen ersten dielektrischen Schicht (114); einen Chip (102) über den mehreren ersten Umverteilungsleitungen (112) und mit ihnen elektrisch verbunden; eine Formmasse (120), in der der Chip (102) gegossen ist, eine Durchkontaktierung (122), die die Formmasse (120) durchstößt; mindestens eine zweite dielektrische Schicht (118) über dem Chip (102); mehrere zweite Umverteilungsleitungen (116) in der mindestens einen zweiten dielektrischen Schicht (118), wobei eine der mehreren zweiten Umverteilungsleitungen (116) mit einer der mehreren ersten Umverteilungsleitungen (112) über die Durchkontaktierung (122) elektrisch verbunden ist; eine Metallplatte (128) in der mindestens einen zweiten dielektrischen Schicht (131), wobei die Metallplatte (128) mit der Durchkontaktierung (122) verbunden ist; eine dritte dielektrische Schicht (131), die über der mindestens einen zweiten dielektrischen Schicht (118) liegt; und eine Lasermarkierung (132), die sich von einer oberen Fläche der dritten dielektrischen Schicht (131) zu einer oberen Fläche der Metallplatte (128) erstreckt; und ein zweites Package (200), das über dem ersten Package (100) liegt und mit ihm gebondet ist, wobei das Package weiter ein Adhäsionsband (133) umfasst, das über der dritten dielektrischen Schicht (131) liegt, wobei die Lasermarkierung (132) das Adhäsionsband (133) durchstößt.
  9. Package nach Anspruch 8, das weiter Folgendes umfasst: eine Unterfüllung (140) in einer Lücke zwischen dem ersten Package (100) und dem zweiten Package (200), wobei ein Abschnitt der Unterfüllung (140) die Lasermarkierung (132) füllt.
  10. Package nach Anspruch 9, wobei die Unterfüllung (140) in körperlichem Kontakt mit einer oberen Fläche der Metallplatte (128) ist.
  11. Package nach einem der Ansprüche 8 bis 10, wobei die Metallplatte (128) elektrisch geerdet ist.
  12. Package nach Anspruch 1, wobei das Adhäsionsband (133) und die dritte dielektrische Schicht (131) aus unterschiedlichen Materialien ausgebildet sind.
  13. Package nach einem der Ansprüche 8 bis 12, das weiter einen Abdichtring (130) umfasst, der die Metallplatte (128) umgibt, wobei der Abdichtring (130) und die Metallplatte (128) in einer gleichen Metallschicht liegen und wobei der Abdichtring (130) elektrisch erdfrei ist.
  14. Verfahren, das Folgendes umfasst: Ausbilden eines ersten Packages (100), das Folgendes umfasst: mindestens eine erste dielektrische Schicht (114); mehrere erste Umverteilungsleitungen (112) in der mindestens einen ersten dielektrischen Schicht (114); einen Chip (102) über den mehreren ersten Umverteilungsleitungen (112) und elektrisch mit ihnen verbunden; eine Formmasse (120), in der der Chip (102) gegossen ist; eine Durchkontaktierung (122), die die Formmasse (120) durchstößt; mindestens eine zweite dielektrische Schicht (118) über dem Chip (102); mehrere zweite Umverteilungsleitungen (116) in der mindestens einen zweiten dielektrischen Schicht (118), wobei die mehreren zweiten Umverteilungsleitungen (116) mit den mehreren ersten Umverteilungsleitungen (112) über die Durchkontaktierung (122) elektrisch verbunden sind; und eine Metallplatte (128) in der mindestens einen zweiten dielektrischen Schicht (118); Ausbilden einer Polymerschicht (131), die über der mindestens einen zweiten dielektrischen Schicht (118) liegt; Befestigen eines Adhäsionsbandes (133) über der Polymerschicht (131); und Ausführen eines Lasermarkierens, um eine Lasermarkierung (132) in der Polymerschicht (131) und dem Adhäsionsband (133) auszubilden, wobei Abschnitte der Metallplatte (128) gegenüber der Lasermarkierung (132) freigelegt werden.
  15. Verfahren nach Anspruch 14, das weiter Folgendes umfasst: Ausbilden von Öffnungen in der Polymerschicht (131) und dem Adhäsionsband (133), um mehrere Metallplatten freizulegen, und Ausbilden von Lötbereichen, die sich in die Öffnungen erstrecken, um mit den mehreren Metallplatten verbunden zu werden.
  16. Verfahren nach Anspruch 14 oder 15, das weiter Folgendes umfasst: Bonden eines zweiten Packages (200) mit dem ersten Package (100); und Füllen einer Unterfüllung (140) in eine Lücke zwischen dem ersten Package (100) und dem zweiten Package (200), wobei die Unterfüllung (140) in der Lasermarkierung (132) angeordnet ist.
  17. Verfahren nach Anspruch 16, wobei die Unterfüllung (140) in körperlichem Kontakt mit der Metallplatte (128) ist.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei die Metallplatte (128) einen Laserstrahl blockiert, der bei dem Lasermarkieren verwendet wird.
  19. Verfahren nach einem der Ansprüche 14 bis 17, wobei die Metallplatte (128) mit der Durchkontaktierung (122) über metallische Elemente elektrisch verbunden ist.
DE102014114630.1A 2014-05-30 2014-10-09 Metall-Platte für Lasermarkierung Active DE102014114630B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462005692P 2014-05-30 2014-05-30
US62/005,692 2014-05-30
US14/486,353 2014-09-15
US14/486,353 US9589900B2 (en) 2014-02-27 2014-09-15 Metal pad for laser marking

Publications (2)

Publication Number Publication Date
DE102014114630A1 DE102014114630A1 (de) 2015-12-03
DE102014114630B4 true DE102014114630B4 (de) 2021-03-25

Family

ID=54481200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114630.1A Active DE102014114630B4 (de) 2014-05-30 2014-10-09 Metall-Platte für Lasermarkierung

Country Status (4)

Country Link
US (2) US9589900B2 (de)
KR (1) KR101667115B1 (de)
CN (1) CN105321912B (de)
DE (1) DE102014114630B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679842B2 (en) * 2014-10-01 2017-06-13 Mediatek Inc. Semiconductor package assembly
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
KR20170044919A (ko) * 2015-10-16 2017-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20170178990A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10211161B2 (en) * 2016-08-31 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a protection layer
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
DE102017126028B4 (de) 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10170341B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US11201142B2 (en) * 2017-07-27 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, package on package structure and method of froming package on package structure
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
KR101982054B1 (ko) * 2017-08-10 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US10074618B1 (en) * 2017-08-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US10777536B2 (en) 2017-12-08 2020-09-15 Infineon Technologies Ag Semiconductor package with air cavity
US10700008B2 (en) * 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
US11114407B2 (en) 2018-06-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and manufacturing method thereof
KR102554017B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
KR102543185B1 (ko) * 2018-10-08 2023-06-14 삼성전자주식회사 반도체 패키지
TWI695472B (zh) * 2018-11-07 2020-06-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
US10867947B2 (en) * 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US10796981B1 (en) 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11342282B2 (en) * 2020-02-21 2022-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a reinforcement structure on an electronic component and method of manufacturing the same
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
KR20220027333A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20220070877A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 패키지
CN115000270B (zh) * 2022-06-16 2023-12-01 惠州华星光电显示有限公司 光源模组及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
JP3644859B2 (ja) * 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
EP1818975A3 (de) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Herstellungsverfahren dafür
TW457545B (en) * 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
JP2002134660A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
JP3670634B2 (ja) 2001-09-17 2005-07-13 松下電器産業株式会社 半導体集積回路装置及びその製造方法
JP3989869B2 (ja) 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
JP2007220870A (ja) 2006-02-16 2007-08-30 Casio Comput Co Ltd 半導体基板および半導体素子の製造方法
CN100543953C (zh) 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7928591B2 (en) 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
KR20070051038A (ko) 2005-11-14 2007-05-17 삼성전자주식회사 식별 마크를 갖는 반도체 소자
TWI311369B (en) * 2006-03-24 2009-06-21 Advanced Semiconductor Eng Method for fabricating identification code on a substrate
KR100809726B1 (ko) 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
US7830000B2 (en) 2007-06-25 2010-11-09 Epic Technologies, Inc. Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
KR100878933B1 (ko) 2007-06-26 2009-01-19 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
TWI339432B (en) * 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
US8242603B2 (en) * 2007-12-10 2012-08-14 Agere Systems Inc. Chip identification using top metal layer
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
US7884472B2 (en) * 2008-03-20 2011-02-08 Powertech Technology Inc. Semiconductor package having substrate ID code and its fabricating method
JP5363034B2 (ja) 2008-06-09 2013-12-11 ラピスセミコンダクタ株式会社 半導体基板、及びその製造方法
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US7943423B2 (en) 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US20100283138A1 (en) * 2009-05-06 2010-11-11 Analog Devices, Inc. Nickel-Based Bonding of Semiconductor Wafers
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
JP5342960B2 (ja) * 2009-08-17 2013-11-13 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
TWI501376B (zh) 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
JP2012209635A (ja) * 2011-03-29 2012-10-25 Seiko Instruments Inc 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
JP5696076B2 (ja) 2012-03-21 2015-04-08 株式会社東芝 半導体装置の検査装置及び半導体装置の検査方法
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US20140175657A1 (en) * 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
US9343434B2 (en) * 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US10074631B2 (en) * 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made

Also Published As

Publication number Publication date
CN105321912A (zh) 2016-02-10
US9589900B2 (en) 2017-03-07
US20150348912A1 (en) 2015-12-03
DE102014114630A1 (de) 2015-12-03
KR101667115B1 (ko) 2016-10-17
US20170125355A1 (en) 2017-05-04
CN105321912B (zh) 2018-05-25
KR20150137964A (ko) 2015-12-09
US10096553B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102015108684B4 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102013104397A1 (de) Halbleiterpackage und Verfahren zur Herstellung desselben
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102015105954B4 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE102014117649A1 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019117352A1 (de) Padstruktur zur verbesserten bondfähigkeit
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102012106892A1 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final