JP3644859B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3644859B2
JP3644859B2 JP34317699A JP34317699A JP3644859B2 JP 3644859 B2 JP3644859 B2 JP 3644859B2 JP 34317699 A JP34317699 A JP 34317699A JP 34317699 A JP34317699 A JP 34317699A JP 3644859 B2 JP3644859 B2 JP 3644859B2
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor element
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34317699A
Other languages
English (en)
Other versions
JP2001160604A (ja
Inventor
力 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP34317699A priority Critical patent/JP3644859B2/ja
Priority to US09/522,923 priority patent/US6420790B1/en
Publication of JP2001160604A publication Critical patent/JP2001160604A/ja
Application granted granted Critical
Publication of JP3644859B2 publication Critical patent/JP3644859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、封止樹脂の表面に捺印の施された半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体素子を樹脂で封止した後、この樹脂の表面には製品名等の捺印が施される。捺印方法としては、捺印の処理スピードが速いことから、レーザーによる捺印が主流となっている。
【０００３】
【発明が解決しようとする課題】
近年、樹脂封止型の半導体装置、特にＩＣカードに用いられる半導体装置においては、薄型化が望まれており、半導体素子の表面を封止する樹脂の厚さが薄くなる傾向にある。
【０００４】
一般にレーザー捺印は、樹脂表面を数十μm削ることにより行われる。このため、半導体素子上の樹脂の厚さが薄くなると、このレーザー捺印で削られる樹脂の深さが無視できなくなり、外部から圧力が加えられたときに、捺印の場所から樹脂が割れてしまう場合がある。
【０００５】
【課題を解決するための手段】
本願発明では、上記課題を解決するために、基板の表面側に形成された封止樹脂の表面には、半導体素子およびワイヤの頂点に対応するように封止樹脂の表面に規定される第１の領域を避けて捺印を施す構成としている。
【０００６】
【発明の実施の形態】
以下、図１（Ａ）および図１（Ｂ）を参照して本発明の第１の実施形態を詳細に説明する。
【０００７】
図１（Ａ）は本発明の第１の実施形態における半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ’断面図である。
【０００８】
図１において、半導体素子１は基板２の表面に図示しない接着剤を用いて固定されている。基板２は例えばガラスエポキシ樹脂等から構成される。この半導体素子１の表面には電極パッド３が複数形成されている。
【０００９】
基板２の裏面には、外部電極４が形成されている。この外部電極４は、基板に銅箔などを貼付け、その表面にメッキをすることにより形成することができる。基板２には開口部５が設けられており、この開口部５から露出する外部電極４と電極パッド３とがワイヤ６により接続される。
【００１０】
これら半導体素子１、ワイヤ６は樹脂７により封止される。ＩＣカードに用いられる場合は、基板２を含めた全体としての薄型化が望まれるため、樹脂７を厚く形成することができない。本実施形態においては、半導体素子１上の樹脂７の厚さはおよそ０．２ｍｍである。
【００１１】
樹脂７により半導体素子１およびワイヤ６を封止した後、ワイヤ６のループの頂点と樹脂７の端部との間の領域にレーザによる捺印８が施される。この捺印により、樹脂７の表面には、その周囲と判別可能な深さとして、１０μｍ以上の深さの凹部が形成される。本発明において、ワイヤ６の頂点とは、電極パッド３と外部端子４との間をループを描いて接続するワイヤ６において、基板から見て最も離れた部分、すなわち、樹脂７の表面からもっとも近い部分を意味している。
【００１２】
捺印をレーザで行う場合、樹脂７の表面が１０μｍ以上削られる。従って、捺印を施す位置によって樹脂の強度に影響を及ぼす可能性がある。すなわち、例えば、ＩＣカードにおいては、外部端子４は外部から接触されて用いられるため、外部端子４には圧力が加えられる。このため、樹脂７の厚さがもっとも薄い半導体素子１上、あるいは、ワイヤ６の頂点上に捺印を施した場合に、最も樹脂７の強度が低下すると考えられる。
【００１３】
従って、この半導体素子１上およびワイヤ６の頂点上に対応する樹脂７の表面を避けて捺印を施すことにより、樹脂７の強度の低下を防ぐことが可能となる。
【００１４】
また、捺印が２列の場合は、封止樹脂の両端に分けてそれぞれ捺印する。このように２列に分けて捺印することで、樹脂の厚さの最も厚い部分に全ての捺印を施すことが可能となり、樹脂の強度をより向上することが可能となる。
【００１５】
図２は本発明の第２の実施形態を示す図であり、図２（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ’断面図である。
【００１６】
この図２に示される本発明の第２の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
【００１７】
第２の実施形態では、捺印１０が施されている位置について第１の実施形態とは異なっている。すなわち、ワイヤ６および半導体素子１を避けるという点では共通しているが、この第２の実施形態ではワイヤ６が張られている方向とは異なる方向に存在する樹脂の辺に沿って捺印１０が施されている点で相違している。本実施形態においても捺印１０はレーザにより樹脂７の表面を１０μｍ以上削ることにより行う。
【００１８】
このように、ワイヤ６が張られていない側の辺に沿って捺印を施すことにより、樹脂厚さの薄い部分を避けて捺印することが可能となり、樹脂の強度を維持することが可能となる。
【００１９】
一般に封止樹脂の表面は梨地形状に形成されるが、これら第１および第２の実施形態においては、樹脂７の表面を鏡面とすることにより、レーザ捺印の掘り込み深さを浅くしても判読しやすくなる。鏡面とする領域は、樹脂表面全面であってもよいが、捺印の周辺部分のみであっても判読は容易になる。
【００２０】
図３は本発明の第３の実施形態を説明する図であり、図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＣ−Ｃ’断面図である。
【００２１】
この図３に示される本発明の第３の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
【００２２】
第３の実施形態では、捺印１２を封止樹脂７の表面には行わず、基板２の表面に施している点で第１の実施形態とは異なっている。
【００２３】
このように、基板２の表面に捺印する領域が空いている場合は、樹脂７の表面に捺印を行わず、基板２の表面に捺印１２を施すことが可能となる。
【００２４】
この場合、樹脂７の表面には捺印による凹部が形成されず、樹脂７の強度を低下させることがない。
【００２５】
図４は本発明の第４の実施形態を説明する図であり、図４（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＣ−Ｃ’断面図である。
【００２６】
この図４に示される本発明の第４の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
【００２７】
第４の実施形態では、樹脂７の表面に行う捺印の方法について第１の実施形態と異なっている。
【００２８】
すなわち、半導体素子１およびワイヤ６を避けた樹脂７の表面に捺印を施す領域がない場合、この捺印をレーザで行わず、インクによりおこなう。なお、ここで、インクによる捺印とは、インクによる転写捺印あるいは印刷捺印のことを意味する。
【００２９】
一般に、捺印の処理速度の点から、レーザにより捺印を行うことが望ましいが、半導体素子１上の樹脂の厚さが０．２ｍｍ以下になると、レーザ捺印による凹部の影響が無視できなくなる。このため、半導体素子１上の樹脂の厚さが０．２ｍｍ以下の場合に限り、インクによる捺印が有効となる。
【００３０】
【発明の効果】
本発明に係る半導体装置によれば、半導体素子およびワイヤに対応する封止樹脂表面を避けて捺印を施している。このため、樹脂の強度を維持したまま樹脂の表面に捺印を施すことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における平面図および断面図である。
【図２】本発明の第２の実施形態における平面図および断面図である。
【図３】本発明の第３の実施形態における平面図および断面図である。
【図４】本発明の第４の実施形態における平面図および断面図である。
【符号の説明】
１ 半導体素子
２ 基板
３ 電極パッド
４ 外部電極
５ 開口部
６ ワイヤ
７ 樹脂
８ 捺印

Claims (12)

  1. 表面と裏面とを有し、前記裏面に外部電極が形成された基板と、
    前記基板の前記表面上に搭載された、電極パッドを有する半導体素子と、
    前記基板の前記外部電極と前記半導体素子の前記電極パッドとを、前記基板に設けられた開口部を介して接続するワイヤと、
    前記半導体素子および前記ワイヤとを封止する、前記基板の前記表面側に形成された封止樹脂とを含み、
    前記基板の前記表面側に形成された前記封止樹脂の表面には、前記半導体素子および前記ワイヤの頂点に対応するように前記封止樹脂の前記表面に規定される第１の領域を避けて捺印が施されていることを特徴とする半導体装置。
  2. 前記捺印はレーザにより行われた捺印であることを特徴とする請求項１記載の半導体装置。
  3. 前記捺印の深さは１０μm以上であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記封止樹脂の表面は鏡面であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. ワイヤボンディングが施された半導体素子を樹脂封止してなる半導体装置において、
    前記樹脂の前記半導体素子および前記ワイヤを覆う側の表面には、前記ワイヤの頂点および前記半導体素子に対応するように前記樹脂の前記表面に規定される第１の領域を避けて捺印が施されていることを特徴とする半導体装置。
  6. 前記捺印は前記樹脂の表面に形成された凹部よりなることを特徴とする請求項５記載の半導体装置。
  7. 表面と、この表面と反対側の裏面とを有する基板と、
    前記基板の前記裏面に形成され、前記基板に設けられた開口部を介して前記表面側に一部が露出する外部電極と、
    表面に複数の電極パッドを有する、前記基板の前記表面に搭載された半導体素子と、
    前記外部電極と前記半導体素子の前記複数の電極パッドとを接続するワイヤと、
    前記半導体素子と前記ワイヤとを封止する封止樹脂とを含み、
    前記基板の前記表面側に設けられた前記封止樹脂の前記ワイヤの頂点および前記半導体素子に対応するように前記封止樹脂の前記表面に規定される第１の領域を除く端部近傍の前記封止樹脂の表面に捺印が施されていることを特徴とする半導体装置。
  8. 前記捺印は前記封止樹脂表面に形成された凹部からなることを特徴とする請求項７記載の半導体装置。
  9. 表面と裏面とを有する基板と、
    前記基板の前記表面に搭載された半導体素子と、
    前記半導体素子を封止する封止樹脂とを含み、
    前記基板の前記表面側に形成された前記封止樹脂の表面には、前記半導体素子に対応するように前記封止樹脂の前記表面に規定される第１の領域を避けて捺印が施されていることを特徴とする半導体装置。
  10. 前記捺印は、レーザにより行われた捺印であることを特徴とする請求項９記載の半導体装置。
  11. 前記捺印の深さは、１０μｍ以上であることを特徴とする請求項９又は１０記載の半導体装置。
  12. 前記基板の前記裏面には、外部電極が形成されていることを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置。
JP34317699A 1999-12-02 1999-12-02 半導体装置 Expired - Fee Related JP3644859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34317699A JP3644859B2 (ja) 1999-12-02 1999-12-02 半導体装置
US09/522,923 US6420790B1 (en) 1999-12-02 2000-03-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34317699A JP3644859B2 (ja) 1999-12-02 1999-12-02 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003147123A Division JP3680065B2 (ja) 2003-05-26 2003-05-26 半導体装置
JP2004025058A Division JP2004128526A (ja) 2004-02-02 2004-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2001160604A JP2001160604A (ja) 2001-06-12
JP3644859B2 true JP3644859B2 (ja) 2005-05-11

Family

ID=18359509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34317699A Expired - Fee Related JP3644859B2 (ja) 1999-12-02 1999-12-02 半導体装置

Country Status (2)

Country Link
US (1) US6420790B1 (ja)
JP (1) JP3644859B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778769B1 (fr) * 1998-05-15 2001-11-02 Gemplus Sca Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
US6337122B1 (en) 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
US20050054126A1 (en) * 2003-08-29 2005-03-10 Texas Instruments Incorporated System and method for marking the surface of a semiconductor package
US7460921B2 (en) * 2004-09-28 2008-12-02 Markem Corporation Dynamic marking system
US20060166381A1 (en) * 2005-01-26 2006-07-27 Lange Bernhard P Mold cavity identification markings for IC packages
JP2007080923A (ja) 2005-09-12 2007-03-29 Oki Electric Ind Co Ltd 半導体パッケージの形成方法及び半導体パッケージを形成するための金型
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
US20110012035A1 (en) * 2009-07-15 2011-01-20 Texas Instruments Incorporated Method for Precision Symbolization Using Digital Micromirror Device Technology
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
JP6314704B2 (ja) * 2013-09-25 2018-04-25 株式会社大真空 リードタイプの電子部品
US9589900B2 (en) * 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
DE102015105752B4 (de) * 2015-04-15 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung mit Reservoir für Markermaterial
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
DE102015120396A1 (de) * 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
KR102503892B1 (ko) * 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
JP2020035957A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209148A (ja) * 1986-03-10 1987-09-14 Osaka Soda Co Ltd 高分子材料改質用充填剤
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
JPH0661374A (ja) * 1992-08-06 1994-03-04 Matsushita Electron Corp 半導体装置
JP2993583B2 (ja) * 1992-08-10 1999-12-20 松下電子工業株式会社 樹脂封止型半導体装置
US5796586A (en) * 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask

Also Published As

Publication number Publication date
US6420790B1 (en) 2002-07-16
JP2001160604A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
JP3644859B2 (ja) 半導体装置
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
KR960019688A (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
JP3680065B2 (ja) 半導体装置
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
JP2006344994A (ja) 半導体装置の製造方法
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JP4836854B2 (ja) 半導体装置
JP2006156674A (ja) 半導体装置及びその製造方法
JP2004128526A (ja) 半導体装置
JPS61217298A (ja) Ｉｃカ−ド
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JP2661115B2 (ja) Ｉｃカード
JP4522802B2 (ja) Ｉｃモジュール
US20220301990A1 (en) Semiconductor device
US20220301985A1 (en) Semiconductor device
JPH11260972A (ja) 薄型半導体装置
US20220301991A1 (en) Semiconductor device
JP2001358276A (ja) 半導体装置およびリードフレーム
JPS6276661A (ja) 樹脂封止型半導体装置
JP3793752B2 (ja) 半導体装置
JP2003099744A (ja) Ｉｃモジュール及びｉｃカード

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Ref document number: 3644859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees