JP2004128526A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004128526A
JP2004128526A JP2004025058A JP2004025058A JP2004128526A JP 2004128526 A JP2004128526 A JP 2004128526A JP 2004025058 A JP2004025058 A JP 2004025058A JP 2004025058 A JP2004025058 A JP 2004025058A JP 2004128526 A JP2004128526 A JP 2004128526A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
seal
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004025058A
Other languages
English (en)
Inventor
Tsutomu Koizumi
小泉 力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004025058A priority Critical patent/JP2004128526A/ja
Publication of JP2004128526A publication Critical patent/JP2004128526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 捺印による封止樹脂の強度の低下を防ぐことを目的とする。
【解決手段】 裏面に外部電極4が形成された基板2と、半導体素子1と、封止樹脂7とを備えた半導体装置において、半導体素子1の表面における封止樹脂7の厚さが0.2mm以下であり、封止樹脂7の表面に施される捺印14がレーザーでは行われずインクにより行われる。
【選択図】   図4

Description

 本発明は、封止樹脂の表面に捺印の施された半導体装置に関するものである。
 従来、半導体素子を樹脂で封止した後、この樹脂の表面には製品名等の捺印が施される。捺印方法としては、捺印の処理スピードが速いことから、レーザーによる捺印が主流となっている。
 近年、樹脂封止型の半導体装置、特にICカードに用いられる半導体装置においては、薄型化が望まれており、半導体素子の表面を封止する樹脂の厚さが薄くなる傾向にある。
 一般にレーザー捺印は、樹脂表面を数十μm削ることにより行われる。このため、半導体素子上の樹脂の厚さが薄くなると、このレーザー捺印で削られる樹脂の深さが無視できなくなり、外部から圧力が加えられたときに、捺印の場所から樹脂が割れてしまう場合がある。
 本発明の代表的なものは、半導体素子の表面における封止樹脂の厚さが0.2mm以下であり、封止樹脂の表面に施される捺印がレーザーでは行われずインクにより行われる。
 本発明に係る半導体装置によれば、樹脂の強度を維持したまま樹脂の表面に捺印を施すことが可能となる。
 以下、図面を参照して、発明を実施するための最良の形態について説明する。
 以下、図1(A)および図1(B)を参照して本発明の第1の実施形態を詳細に説明する。
 図1(A)は本発明の第1の実施形態における半導体装置の平面図であり、図1(B)は、図1(A)におけるA−A’断面図である。
 図1において、半導体素子1は基板2の表面に図示しない接着剤を用いて固定されている。基板2は例えばガラスエポキシ樹脂等から構成される。この半導体素子1の表面には電極パッド3が複数形成されている。
 基板2の裏面には、外部電極4が形成されている。この外部電極4は、基板に銅箔などを貼付け、その表面にメッキをすることにより形成することができる。基板2には開口部5が設けられており、この開口部5から露出する外部電極4と電極パッド3とがワイヤ6により接続される。
 これら半導体素子1、ワイヤ6は樹脂7により封止される。ICカードに用いられる場合は、基板2を含めた全体としての薄型化が望まれるため、樹脂7を厚く形成することができない。本実施形態においては、半導体素子1上の樹脂7の厚さはおよそ0.2mmである。
 樹脂7により半導体素子1およびワイヤ6を封止した後、ワイヤ6のループの頂点と樹脂7の端部との間の領域にレーザーによる捺印8が施される。この捺印により、樹脂7の表面には、その周囲と判別可能な深さとして、10μm以上の深さの凹部が形成される。本発明において、ワイヤ6の頂点とは、電極パッド3と外部端子4との間をループを描いて接続するワイヤ6において、基板から見て最も離れた部分、すなわち、樹脂7の表面からもっとも近い部分を意味している。
 捺印をレーザーで行う場合、樹脂7の表面が10μm以上削られる。従って、捺印を施す位置によって樹脂の強度に影響を及ぼす可能性がある。すなわち、例えば、ICカードにおいては、外部端子4は外部から接触されて用いられるため、外部端子4には圧力が加えられる。このため、樹脂7の厚さがもっとも薄い半導体素子1上、あるいは、ワイヤ6の頂点上に捺印を施した場合に、最も樹脂7の強度が低下すると考えられる。
 従って、この半導体素子1上およびワイヤ6の頂点上に対応する樹脂7の表面を避けて捺印を施すことにより、樹脂7の強度の低下を防ぐことが可能となる。
 また、捺印が2列の場合は、封止樹脂の両端に分けてそれぞれ捺印する。このように2列に分けて捺印することで、樹脂の厚さの最も厚い部分に全ての捺印を施すことが可能となり、樹脂の強度をより向上することが可能となる。
 図2は本発明の第2の実施形態を示す図であり、図2(a)は上面図、図2(b)は図2(a)におけるB−B’断面図である。
 この図2に示される本発明の第2の実施形態において、第1の実施形態と同一の構成には同一符号を付してある。
 第2の実施形態では、捺印10が施されている位置について第1の実施形態とは異なっている。すなわち、ワイヤ6および半導体素子1を避けるという点では共通しているが、この第2の実施形態ではワイヤ6が張られている方向とは異なる方向に存在する樹脂の辺に沿って捺印10が施されている点で相違している。本実施形態においても捺印10はレーザーにより樹脂7の表面を10μm以上削ることにより行う。
 このように、ワイヤ6が張られていない側の辺に沿って捺印を施すことにより、樹脂厚さの薄い部分を避けて捺印することが可能となり、樹脂の強度を維持することが可能となる。
 一般に封止樹脂の表面は梨地形状に形成されるが、これら第1および第2の実施形態においては、樹脂7の表面を鏡面とすることにより、レーザー捺印の掘り込み深さを浅くしても判読しやすくなる。鏡面とする領域は、樹脂表面全面であってもよいが、捺印の周辺部分のみであっても判読は容易になる。
 図3は本発明の第3の実施形態を説明する図であり、図3(a)は上面図、図3(b)は図3(a)におけるC−C’断面図である。
 この図3に示される本発明の第3の実施形態において、第1の実施形態と同一の構成には同一符号を付してある。
 第3の実施形態では、捺印12を封止樹脂7の表面には行わず、基板2の表面に施している点で第1の実施形態とは異なっている。
 このように、基板2の表面に捺印する領域が空いている場合は、樹脂7の表面に捺印を行わず、基板2の表面に捺印12を施すことが可能となる。
 この場合、樹脂7の表面には捺印による凹部が形成されず、樹脂7の強度を低下させることがない。
 図4は本発明の第4の実施形態を説明する図であり、図4(a)は上面図、図4(b)は図4(a)におけるC−C’断面図である。
 この図4に示される本発明の第4の実施形態において、第1の実施形態と同一の構成には同一符号を付してある。
 第4の実施形態では、樹脂7の表面に行う捺印の方法について第1の実施形態と異なっている。
 すなわち、半導体素子1およびワイヤ6を避けた樹脂7の表面に捺印を施す領域がない場合、この捺印をレーザーで行わず、インクによりおこなう。なお、ここで、インクによる捺印とは、インクによる転写捺印あるいは印刷捺印のことを意味する。
 一般に、捺印の処理速度の点から、レーザーにより捺印を行うことが望ましいが、半導体素子1上の樹脂の厚さが0.2mm以下になると、レーザー捺印による凹部の影響が無視できなくなる。このため、半導体素子1上の樹脂の厚さが0.2mm以下の場合に限り、インクによる捺印が有効となる。
本発明の第1の実施形態における平面図および断面図である。 本発明の第2の実施形態における平面図および断面図である。 本発明の第3の実施形態における平面図および断面図である。 本発明の第4の実施形態における平面図および断面図である。
符号の説明
 1 半導体素子
 2 基板
 3 電極パッド
 4 外部電極
 5 開口部
 6 ワイヤ
 7 樹脂
 8 捺印

Claims (4)

  1. 表面と裏面とを有し、前記裏面に外部電極が形成された基板と、
    前記基板の前記表面上に搭載された、表面に電極パッドを有する半導体素子と、
     前記半導体素子の前記表面を封止する封止樹脂とを備えた半導体装置において、
     前記半導体素子の前記表面における封止樹脂の厚さが0.2mm以下であり、前記封止樹脂の表面に施される捺印がレーザーでは行われずインクにより行われることを特徴とする半導体装置。
  2. 前記半導体素子の前記電極パッドと前記外部電極とを接続するワイヤを備えたことを特徴とする請求項1記載の半導体装置。
  3. 前記インクによる前記捺印は、転写捺印であることを特徴とする請求項1又は2記載の半導体装置。
  4. 前記インクによる前記捺印は、印刷捺印であることを特徴とする請求項1又は2記載の半導体装置。

JP2004025058A 2004-02-02 2004-02-02 半導体装置 Pending JP2004128526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004025058A JP2004128526A (ja) 2004-02-02 2004-02-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004025058A JP2004128526A (ja) 2004-02-02 2004-02-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP34317699A Division JP3644859B2 (ja) 1999-12-02 1999-12-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006230746A Division JP2006344994A (ja) 2006-08-28 2006-08-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004128526A true JP2004128526A (ja) 2004-04-22

Family

ID=32291477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025058A Pending JP2004128526A (ja) 2004-02-02 2004-02-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2004128526A (ja)

Similar Documents

Publication Publication Date Title
JP3644859B2 (ja) 半導体装置
JP2005018156A (ja) Icタグ付シートおよびその製造方法
JP2008186891A (ja) モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP2004128526A (ja) 半導体装置
JP3680065B2 (ja) 半導体装置
JP2006344994A (ja) 半導体装置の製造方法
US20100175912A1 (en) Ic package having colored pattern
EP3738078B1 (en) Method for manufacturing a sim card and sim card
JP2017168807A (ja) Icパッケージ、icインレット、および非接触icカード
JP2006156674A (ja) 半導体装置及びその製造方法
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JP2012114115A (ja) リードフレームとそれを用いた半導体装置の製造方法
CN108987369B (zh) 一种芯片封装结构、芯片功能模组及电子设备
JP2006128459A (ja) 半導体装置およびその製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP2010087442A (ja) 半導体装置及びその製造方法
JP4522802B2 (ja) Icモジュール
JP2008251795A (ja) 半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
CN107195621A (zh) 半导体装置及其制造方法
JP7073637B2 (ja) リードフレームおよび半導体装置
JP2008097073A (ja) Icカードモジュール、その製造方法及びicカード
JP2011096882A (ja) 半導体装置の製造方法及び半導体装置のアレイ
JP6807043B2 (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107