JP7073637B2 - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP7073637B2
JP7073637B2 JP2017118933A JP2017118933A JP7073637B2 JP 7073637 B2 JP7073637 B2 JP 7073637B2 JP 2017118933 A JP2017118933 A JP 2017118933A JP 2017118933 A JP2017118933 A JP 2017118933A JP 7073637 B2 JP7073637 B2 JP 7073637B2
Authority
JP
Japan
Prior art keywords
lead
terminal
region
die pad
terminal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118933A
Other languages
English (en)
Other versions
JP2019004081A (ja
Inventor
田 昌 博 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017118933A priority Critical patent/JP7073637B2/ja
Publication of JP2019004081A publication Critical patent/JP2019004081A/ja
Priority to JP2022078490A priority patent/JP7380750B2/ja
Application granted granted Critical
Publication of JP7073637B2 publication Critical patent/JP7073637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１参照）。
特開２００３－８６７５１号公報
近年、ＤＲ－ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。しかしながら、パッケージを電子機器へ搭載する上での制約があるため、パッケージサイズを大きくすることには限界がある。
一方、パッケージサイズを大きくせずにピン数を増加しようとすると、外部端子同士が接近してしまい、これらが短絡してしまうおそれがある。また、半導体装置を製造する際、外部端子同士の間を流れる封止樹脂の液流が阻害され、封止樹脂が十分に充填できないおそれもある。
本発明はこのような点を考慮してなされたものであり、外部端子同士の間隔を確保し、外部端子の周囲へ封止樹脂を充填しやすくすることが可能な、リードフレームおよび半導体装置を提供することを目的とする。
本発明は、リードフレームにおいて、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部とを備え、前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有することを特徴とするリードフレームである。
本発明は、各端子領域の表面に、内部端子が形成されていることを特徴とするリードフレームである。
本発明は、前記内部端子のうちボンディングワイヤが接続される領域と、前記外部端子の領域とが平面視で重なっていることを特徴とするリードフレームである。
本発明は、各端子領域は、前記リード部の内端に位置しており、各端子領域の表面側に段差部が形成されていることを特徴とするリードフレームである。
本発明は、各端子領域は、前記リード部の内端に位置しており、各端子領域の裏面側に段差部が形成されていることを特徴とするリードフレームである。
本発明は、各端子領域の内側にインナーリードが形成され、前記ダイパッドと各インナーリードの内端との距離が、前記複数のリード部の間で均一であることを特徴とするリードフレームである。
本発明は、半導体装置において、ダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続するボンディングワイヤと、前記ダイパッドと、前記リード部と、前記半導体素子と、前記ボンディングワイヤとを封止する封止樹脂とを備え、前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有することを特徴とする半導体装置である。
本発明は、各端子領域の表面に、内部端子が形成されていることを特徴とする半導体装置である。
本発明は、前記内部端子のうちボンディングワイヤが接続されている領域と、前記外部端子の領域とが平面視で重なっていることを特徴とする半導体装置である。
本発明は、各端子領域は、前記リード部の内端に位置しており、各端子領域の表面側に段差部が形成されていることを特徴とする半導体装置である。
本発明は、各端子領域は、前記リード部の内端に位置しており、各端子領域の裏面側に段差部が形成されていることを特徴とする半導体装置である。
本発明は、各端子領域の内側にインナーリードが形成され、前記ダイパッドと各インナーリードの内端との距離が、前記複数のリード部の間で均一であることを特徴とする半導体装置である。
本発明によれば、外部端子同士の間隔を確保し、外部端子の周囲へ封止樹脂を充填しやすくすることができる。
図１は、本発明の第１の実施の形態によるリードフレームを示す平面図。 図２は、本発明の第１の実施の形態によるリードフレームを示す底面図。 図３は、本発明の第１の実施の形態によるリードフレームを示す断面図（図１のIII－III線断面図）。 図４は、本発明の第１の実施の形態によるリードフレームを示す拡大平面図（図１のIV部拡大図）。 図５は、本発明の第１の実施の形態によるリード部を示す概略斜視図。 図６は、本発明の第１の実施の形態によるリード部の長手方向に沿う断面図（図４のVI－VI線断面図）。 図７（ａ）（ｂ）は、本発明の第１の実施の形態によるリード部の長手方向に垂直な方向に沿う断面図（それぞれ図４のVIIA－VIIA線、VIIB－VIIB線断面図）。 図８（ａ）（ｂ）は、それぞれ本発明の第１の実施の形態によるリード部の外部端子の変形例を示す底面図。 図９は、本発明の第１の実施の形態による半導体装置を示す平面図。 図１０は、本発明の第１の実施の形態による半導体装置を示す断面図（図９のＸ－Ｘ線断面図）。 図１１（ａ）－（ｅ）は、本発明の第１の実施の形態によるリードフレームの製造方法を示す断面図。 図１２（ａ）－（ｅ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。 図１３は、ワイヤボンディング工程におけるリード部を示す断面図。 図１４は、樹脂封止工程におけるリード部の周囲を示す平面図。 図１５は、本発明の第２の実施の形態によるリードフレームを示す拡大平面図。 図１６（ａ）（ｂ）は、本発明の第２の実施の形態によるリード部の長手方向に垂直な方向に沿う断面図（それぞれ図１５のXVIA－XVIA線、XVIB－XVIB線断面図）。 図１７は、本発明の第３の実施の形態によるリードフレームを示す拡大平面図。 図１８は、本発明の第３の実施の形態によるリード部の長手方向に垂直な方向に沿う断面図（図１７のXVIII－XVIII線断面図）。
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図１４を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図８により、本実施の形態によるリードフレームの概略について説明する。図１乃至図８は、本実施の形態によるリードフレームを示す図である。
図１乃至図３に示すように、リードフレーム１０は、１つ又は複数の単位リードフレーム１０ａを含んでいる。各単位リードフレーム１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長い第１リード部１２Ａおよび第２リード部１２Ｂとを備えている。なお、単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１および図２において仮想線の内側に位置する領域である。また、図１および図２の仮想線は半導体装置２０の外周縁に対応している。なお、本明細書中、「内」、「内側」とは、各単位リードフレーム１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外」、「外側」とは、各単位リードフレーム１０ａにおいてダイパッド１１の中心から離れる側（支持リード１３側）をいう。
複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１と第１リード部１２Ａおよび第２リード部１２Ｂとを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。支持リード１３は、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持リード１３に連結支持されている。各吊りリード１４は、ハーフエッチングにより裏面側から薄肉に形成されている。なお、本明細書中、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している（図３参照）。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。また、ダイパッド１１には、その辺に沿って平面直線状又は平面Ｌ字状の貫通溝１１ｃが複数形成されている。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。
各第１リード部１２Ａおよび各第２リード部１２Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各第１リード部１２Ａおよび各第２リード部１２Ｂは、それぞれ支持リード１３から延び出している。この場合、第１リード部１２Ａの長さは、第２リード部１２Ｂの長さよりも長い。
各第１リード部１２Ａと各第２リード部１２Ｂとは、ダイパッド１１の周囲に沿って交互に配置されている。隣接する第１リード部１２Ａ及び第２リード部１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、第１リード部１２Ａ及び第２リード部１２Ｂは、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。この第１リード部１２Ａ及び第２リード部１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される第１外部端子１７Ａ及び第２外部端子１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、第１外部端子１７Ａ及び第２外部端子１７Ｂは、平面視で複数の列（２列）に沿って配置されている。具体的には、第１外部端子１７Ａ及び第２外部端子１７Ｂは、隣り合う第１リード部１２Ａ及び第２リード部１２Ｂ間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されている。各第１外部端子１７Ａはそれぞれ内側（ダイパッド１１側）に位置しており、各第２外部端子１７Ｂはそれぞれ外側（支持リード１３側）に位置している。複数の第１外部端子１７Ａ及び複数の第２外部端子１７Ｂは、それぞれ異なる直線上に配置され、複数の第１外部端子１７Ａが配置される直線と、複数の第２外部端子１７Ｂが配置される直線とは互いに平行である。またダイパッド１１の周囲において、内側の第１外部端子１７Ａを有する第１リード部１２Ａと、外側の第２外部端子１７Ｂを有する第２リード部１２Ｂとが、全周にわたり交互に配置されている。これにより、第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂが、隣接する第１リード部１２Ａ及び第２リード部１２Ｂに短絡する不具合を抑制している。
次に、図４を参照して、第１リード部１２Ａ及び第２リード部１２Ｂの構成について更に説明する。
図４に示すように、第１リード部１２Ａは、第１リード部１２Ａの内端（ダイパッド１１側端部）に位置する端子領域５３と、端子領域５３の外側（支持リード１３側）に位置する外側領域５２とを有している。このうち外側領域５２は、平面から見て細長い棒形状を有しており、その外端部は支持リード１３に連結されている。また、端子領域５３の裏面には、上述した第１外部端子１７Ａが形成され、端子領域５３の表面には内部端子１５Ａが形成されている。この内部端子１５Ａは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５Ａ上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
外側領域５２は、端子領域５３から外側（支持リード１３側）に延びており、その基端部は支持リード１３に連結されている。外側領域５２は、当該外側領域５２が連結される支持リード１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各外側領域５２の一部又は全部が支持リード１３に対して傾斜して延びていても良い。
この外側領域５２は、それぞれ裏面側からハーフエッチングにより薄肉化されている。このように、外側領域５２を裏面側から薄肉化したことにより、幅の狭い第１リード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。また、端子領域５３の周縁部は、表面側からハーフエッチングにより薄肉化され、端子領域５３の中央部は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。
一方、第２リード部１２Ｂは、第２リード部１２Ｂの内端（ダイパッド１１側端部）に位置する端子領域６３と、端子領域６３の外側（支持リード１３側）に位置する外側領域６２とを有している。このうち外側領域６２は、平面から見て細長い棒形状を有しており、その外端部は支持リード１３に連結されている。また、端子領域６３の裏面には、上述した第２外部端子１７Ｂが形成され、端子領域６３の表面には内部端子１５Ｂが形成されている。この内部端子１５Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５Ｂ上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
外側領域６２は、端子領域６３から外側（支持リード１３側）に延びており、その基端部は支持リード１３に連結されている。外側領域６２は、当該外側領域６２が連結される支持リード１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各外側領域６２の一部又は全部が支持リード１３に対して傾斜して延びていても良い。
外側領域６２は、それぞれ裏面側からハーフエッチングにより薄肉化されている。また、端子領域６３の周縁部は、表面側からハーフエッチングにより薄肉化され、端子領域６３の中央部は、裏面側からハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。
なお、図４において、外側領域５２、６２の幅ｗ１は、例えば６０μｍ以上１８０μｍ以下であり、互いに隣接する外側領域５２、６２間のピッチｐ１は、例えば８５μｍ以上２００μｍ以下である。また、外側領域５２の長さＬ１は、例えば４５０μｍ以上７００μｍ以下であり、外側領域６２の長さＬ２は、例えば１００μｍ以上３５０μｍ以下である。
本実施の形態において、第１リード部１２Ａと第２リード部１２Ｂとは、外側領域５２、６２の長さが異なることを除いて略同様の構成を有している。したがって、第１外部端子１７Ａの形状と第２外部端子１７Ｂの形状とは互いに同一である。
以下、図４乃至図６を参照して、第１リード部１２Ａ及び第２リード部１２Ｂに共通する構成をまとめて説明する。
図４乃至図６に示すように、第１リード部１２Ａ及び第２リード部１２Ｂの内部端子１５Ａ、１５Ｂは、外側領域５２、６２の表面から連続して形成されている。内部端子１５Ａ、１５Ｂの平面形状は、略矩形形状であり、その幅ｗ２は、上述した外側領域５２、６２の幅ｗ１と略同一である。
第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂは、それぞれその内側端部１７Ｃおよび外側端部１７Ｄの両方が丸みを帯びるとともに、第１リード部１２Ａ及び第２リード部１２Ｂの長手方向（図４のＸ方向）に細長い平面形状を有している。具体的には、外部端子１７Ａ、１７Ｂは、平面視で略レーストラック形状であり、一対の略半円部Ｃ１、Ｃ２と、一対の略半円部Ｃ１、Ｃ２を繋ぐ一対の略直線部Ｓ１、Ｓ２とを有している。この場合、外部端子１７Ａ、１７Ｂの長さＬ３（第１リード部１２Ａ及び第２リード部１２Ｂの長手方向に沿う長さ）は、例えば２００μｍ以上５００μｍ以下である。外部端子１７Ａ、１７Ｂの幅ｗ３（第１リード部１２Ａ及び第２リード部１２Ｂの長手方向に垂直な長さ）は、外部端子１７Ａ、１７Ｂの長さＬ３よりも短く、例えば１６０μｍ以上２５０μｍ以下である。なお、外部端子１７Ａ、１７Ｂは、内部端子１５Ａ、１５Ｂよりも大きく、外部端子１７Ａ、１７Ｂは平面視で内部端子１５Ａ、１５Ｂよりも内側にはみ出している（図４参照）。
また、端子領域５３、６３のうち、内部端子１５Ａ、１５Ｂと外部端子１７Ａ、１７Ｂとの間には、段差部５４が形成されている。段差部５４は、端子領域５３、６３の表面側であって、端子領域５３、６３の内端５５と端子領域５３、６３の側縁５６とに形成されている。この段差部５４は、図６に示すように断面視で略直角状に形成されていても良く、あるいは、なだらかに湾曲する形状であっても良い。また、段差部５４が突出する長さＬ４は、例えば５０μｍ以上１５０μｍ以下である。
ところで図５に示すように、内部端子１５Ａ、１５Ｂのうち、後述するボンディングワイヤ２２（図５の仮想線）が接続される領域は、ワイヤーボンディング領域１５Ｃとなっている。このワイヤーボンディング領域１５Ｃは、多ピン化に対応するために、１つのピンに対してグランド接続をとるボンディングワイヤ２２を複数本うつことが要求される場合があるため、所定の平面領域として定義される。すなわち、ワイヤーボンディング領域１５Ｃとは、ボンディングワイヤ２２を複数本形成するために、第１リード部１２Ａ及び第２リード部１２Ｂの先端からその長手方向に７５μｍ以上５００μｍ以下の距離となる領域をいう。このワイヤーボンディング領域１５Ｃは、ボンディングワイヤ２２が内部端子１５Ａ、１５Ｂに接続される位置に対応する。この場合、ワイヤーボンディング領域１５Ｃと、外部端子１７Ａ、１７Ｂの領域とは、平面視で重なるようになっている。これにより、半導体素子２１とボンディングワイヤ２２を通じた電気信号は、内部端子１５Ａ、１５Ｂから、その直下の位置にある外部端子１７Ａ、１７Ｂへ伝わるため、電気抵抗を少なくすることができる。なお、ワイヤーボンディング領域１５Ｃと外部端子１７Ａ、１７Ｂの領域とが平面視で重なるとは、ワイヤーボンディング領域１５Ｃが外部端子１７Ａ、１７Ｂの領域と平面視で同一位置にくる場合のほか、ワイヤーボンディング領域１５Ｃが外部端子１７Ａ、１７Ｂの領域から平面視で１５０μｍ以下の場所に位置する場合を含む。
次に、図７（ａ）（ｂ）を参照して、各リード部１２Ａ、１２Ｂの垂直断面形状について説明する。
図７（ａ）に示すように、リード部１２Ａ、１２Ｂの端子領域５３、６３は、断面において左右対称な形状を有している。この端子領域５３、６３は、表面４４と、裏面４５と、表面４４と裏面４５との間に位置する一対の側面４６と、側面４６からそれぞれ側方に突出する一対の側方突起部４７とを有している。この端子領域５３、６３の表面４４および裏面４５は、それぞれ未加工の素材面（後述する金属基板３１の表面および裏面）からなる。また、表面４４および裏面４５は、それぞれダイパッド１１の表面および裏面と同一平面上に位置している。
各側面４６は、側方突起部４７よりも表面４４側に位置する第１側面４８と、側方突起部４７よりも裏面４５側に位置する第２側面４９とを有している。各第１側面４８は、側方突起部４７から表面４４まで延び、各第２側面４９は、側方突起部４７から裏面４５まで延びている。第１側面４８および第２側面４９は、それぞれ端子領域５３、６３の幅方向内側に向けて湾曲している。
この場合、端子領域５３、６３の裏面４５（外部端子１７Ａ、１７Ｂ）の幅ｗ３は、端子領域５３、６３の表面４４（内部端子１５Ａ、１５Ｂ）の幅ｗ１よりも広くなっている。これにより、互いに隣接する第１リード部１２Ａと第２リード部１２Ｂとの間隔を狭めた場合であっても、外部端子１７Ａ、１７Ｂの面積を広く確保することができ、外部端子１７Ａ、１７Ｂと外部の実装基板（図示せず）とを確実に接続することができる。具体的には、端子領域５３、６３の裏面の幅ｗ３を１６０μｍ以上２５０μｍ以下とし、端子領域５３、６３の表面の幅ｗ２を６０μｍ以上１８０μｍ以下とすることができる。
図７（ｂ）に示すように、リード部１２Ａ、１２Ｂの外側領域５２、６２は、断面において左右略対称な形状を有している。また外側領域５２は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち表面４１は、未加工の素材面（後述する金属基板３１の表面）からなり、ダイパッド１１の表面と同一平面上に位置する。また、裏面４２は、ハーフエッチングされることにより形成された略平坦面となっている。また、一対の側面４３は、それぞれ外側領域５２の幅方向外側に向けて凹んだ形状を有している。各側面４３は、その断面において、幅方向内側に向けて湾曲する弧形状からなっている。
外側領域５２、６２の表面側の幅ｗ１は、例えば６０μｍ以上１８０μｍ以下とすることができる。また、外側領域５２、６２の厚みｔ１は、端子領域５３、６３の厚みｔ２の３５％以上６５％以下とすることができ、具体的には、例えば２８μｍ以上１３０μｍ以下とすることができる。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、外部端子１７Ａ、１７Ｂの平面形状は、略レーストラック形状である場合を例にとって説明したが、これに限られるものではない。すなわち、外部端子１７Ａ、１７Ｂは、内側端部１７Ｃおよび外側端部１７Ｄの両方が丸みを帯びるとともに細長い平面形状を有していれば良い。例えば、外部端子１７Ａ、１７Ｂは平面視略楕円形状であっても良い（図８（ａ）参照）。あるいは、外部端子１７Ａ、１７Ｂの平面形状は、内側端部１７Ｃと外側端部１７Ｄとで互いに曲率が異なる曲線Ｒ１、Ｒ２と、これらの曲線Ｒ１、Ｒ２を繋ぐ一対の略直線状の側縁部Ｓ３、Ｓ４とを有する形状であっても良い（図８（ｂ）参照）。
また、本実施の形態において、第１リード部１２Ａ及び第２リード部１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
また、本実施の形態では、第１リード部１２Ａの第１外部端子１７Ａと第２リード部１２Ｂの第２外部端子１７Ｂとが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が３列以上に配置されていても良い。
半導体装置の構成
次に、図９および図１０により、本実施の形態による半導体装置について説明する。図９および図１０は、本実施の形態による半導体装置（ＤＲ－ＱＦＮ（Dual Row QFN）タイプ）を示す図である。
図９および図１０に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数の第１リード部１２Ａ及び複数の第２リード部１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、第１リード部１２Ａ又は第２リード部１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
このうちダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂは、上述したリードフレーム１０から作製されたものである。このうちリード部１２Ａ、１２Ｂは外部端子１７Ａ、１７Ｂを有している。この外部端子１７Ａ、１７Ｂは、それぞれその内側端部１７Ｃおよび外側端部１７Ｄの両方が丸みを帯びるとともに、リード部１２Ａ、１２Ｂの長手方向に細長い平面形状を有している。このほか、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図８に示すものと同様であるため、ここでは詳細な説明を省略する。
また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各第１リード部１２Ａ又は第２リード部１２Ｂの内部端子１５Ａ、１５Ｂにそれぞれ接続されている。なお、内部端子１５Ａ、１５Ｂには、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図９において、封止樹脂２３のうち、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂよりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図８に示すリードフレーム１０の製造方法について、図１１（ａ）－（ｅ）を用いて説明する。なお、図１１（ａ）－（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。
まず図１１（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図１１（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図１１（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図１１（ｄ））。これにより、ダイパッド１１、第１リード部１２Ａおよび第２リード部１２Ｂの外形が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図８に示すリードフレーム１０が得られる。（図１１（ｅ））。
なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず金属基板３１の表面側の全体に第１エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第２エッチング用レジスト層を形成し、金属基板３１の裏面側のみエッチングを施す。次に、第１及び第２エッチング用レジスト層を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板３１の表面側に所定のパターンをもつ第３エッチング用レジスト層を形成し、この状態で金属基板３１の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム１０の外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、第１リード部１２Ａ及び第２リード部１２Ｂの変形を回避しやすいという効果が得られる。
半導体装置の製造方法
次に、図９および図１０に示す半導体装置２０の製造方法について、図１２（ａ）－（ｅ）を用いて説明する。
まず、例えば図１１（ａ）－（ｅ）に示す方法により、リードフレーム１０を作製する（図１２（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図１２（ｂ））。
次に、半導体素子２１の各電極２１ａと、各第１リード部１２Ａ及び第２リード部１２Ｂの内部端子１５Ａ、１５Ｂとを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図１２（ｃ））。
このとき、図１３に示すように、リードフレーム１０はヒーターブロック３８上に載置され、図示しないボンディング装置によりワイヤボンディングが施される。本実施の形態において、端子領域５３、６３の表面及び裏面に、それぞれ内部端子１５Ａ、１５Ｂ及び外部端子１７Ａ、１７Ｂが形成されている。これにより、ワイヤボンディング時に内部端子１５Ａ、１５Ｂに加わる力を、外部端子１７Ａ、１７Ｂによってヒーターブロック３８が受け止めることができ、ワイヤボンディング作業を安定して行うことができる。
また本実施の形態において、端子領域５３、６３の表面側には、段差部５４が形成されている。このため、ワイヤボンディング時に、端子領域５３、６３の裏面（外部端子１７Ａ、１７Ｂ）と端子領域５３、６３の内端部とが両方ともヒーターブロック３８に当接する（図１３の矢印参照）。これにより、ワイヤボンディング時に第１リード部１２Ａ及び第２リード部１２Ｂへ加わる振動が抑えられるので、ワイヤボンディングの作業速度を速めることが可能となる。また、端子領域５３、６３の表面及び裏面に、それぞれ内部端子１５Ａ、１５Ｂ及び外部端子１７Ａ、１７Ｂが形成されている。この場合、外部端子１７Ａ、１７Ｂの幅が内部端子１５Ａ、１５Ｂの幅よりも広いので、例えば図示しない画像処理装置を用いて、幅の広い外部端子１７Ａ、１７Ｂの位置に基づいて内部端子１５Ａ、１５Ｂの位置決めを行うことができる。この結果、ワイヤボンディングの位置決め精度を向上させることができる。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図１２（ｄ））。このようにして、リードフレーム１０、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２を封止する。
この間、端子領域５３、６３の周囲に熱硬化性樹脂または熱可塑性樹脂が回り込む。本実施の形態において、外部端子１７Ａ、１７Ｂは、それぞれその内側端部１７Ｃおよび外側端部１７Ｄの両方が丸みを帯びるとともに細長い平面形状を有している。このため、図１４に示すように、溶融した熱硬化性樹脂または熱可塑性樹脂は、端子領域５３、６３の周囲をスムーズに流れるので（図１４の矢印Ｆ参照）、封止樹脂２３を端子領域５３、６３の周囲に確実に充填することができる。これに対して、比較例として外部端子１７Ａ、１７Ｂの平面形状が長方形である場合（図１４の仮想線参照）、溶融した熱硬化性樹脂または熱可塑性樹脂が端子領域５３、６３の周囲をスムーズに流れにくくなるおそれがある。
次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。
このようにして、図９および図１０に示す半導体装置２０が得られる（図１２（ｅ））。
以上説明したように、本実施の形態によれば、外部端子１７Ａ、１７Ｂは、それぞれその内側端部１７Ｃおよび外側端部１７Ｄの両方が丸みを帯びるとともに細長い平面形状を有している。これにより、半導体装置２０を実装基板（図示せず）に実装する際、実装基板上の半田が外部端子１７Ａ、１７Ｂに付着しやすい。また、上述したように、封止樹脂２３により樹脂封止する際、溶融した樹脂を端子領域５３、６３の周囲に確実に回り込ませることができる。また、外部端子１７Ａ、１７Ｂの平面形状が長方形である場合（図１４の仮想線参照）と比較して、外部端子１７Ａと外部端子１７Ｂとの間隔ｐ２（図１４参照）を広く確保することができる。これにより、リード部１２Ａ、１２Ｂ間のピッチをより狭めることができ、この結果、端子領域６３、５３の数（ピン数）を増やすことができる。あるいは、リード部１２Ａ、１２Ｂ間のピッチに対して外部端子１７Ａ、１７Ｂの面積を広げることができるので、外部端子１７Ａ、１７Ｂと外部の実装基板（図示せず）との接続信頼性を向上させることができる。
また、本実施の形態によれば、各端子領域５３、６３の表面に、内部端子１５Ａ、１５Ｂが形成されている。これにより、ワイヤボンディング時に内部端子１５Ａ、１５Ｂに加わる力を外部端子１７Ａ、１７Ｂが受け止めることができ、ワイヤボンディング作業を安定して行うことができる。
また、本実施の形態によれば、各端子領域５３、６３は、第１リード部１２Ａ及び第２リード部１２Ｂの内端に位置しており、各端子領域５３、６３の表面側に段差部５４が形成されている。これにより、ワイヤボンディング時に、端子領域５３、６３の裏面と内端部とが両方ともヒーターブロック３８に当接し、第１リード部１２Ａ及び第２リード部１２Ｂへ加わる振動が抑えられるので、ワイヤボンディングの作業速度を速めることができる。
さらに、本実施の形態によれば、全ての外部端子１７Ａ、１７Ｂを同一形状としているので、半導体装置２０を実装した後、特定の外部端子１７Ａ、１７Ｂに応力が集中することを抑え、デラミ（剥離）等の不具合を発生しにくくすることができる。また、半導体装置２０の外周縁に外部端子１７Ａ、１７Ｂを配置していないため、半導体装置２０を個片化する時に外部端子１７Ａ、１７Ｂの面積が変化することもない。
さらに、本実施の形態によれば、半導体装置２０の側面に露出するリード部１２Ａ、１２Ｂおよび吊りリード１４が全てハーフエッチングにより薄肉化されている。これにより、半導体装置２０の側面に露出する金属の面積を減少させることができ、半導体装置２０を個片化する時にリード部１２Ａ、１２Ｂ同士がショートすることを抑制することができる。また、最も水が浸入しやすい半導体装置２０の側面における金属の露出量を減少することにより、半導体装置２０への水の浸入を抑え、半導体装置２０の信頼性を向上することができる。
さらにまた、本実施の形態によれば、外部端子１７Ａ、１７Ｂがリード部１２Ａ、１２Ｂの内端に設けられているので、外部端子１７Ａ、１７Ｂがダイパッド１１に隣接した位置に配置されている。一般に、ダイパッド１１が大きい場合等、半導体装置２０の実装時にダイパッド１１のコーナー部に応力が集中しやすい傾向がある。これに対して、ダイパッド１１に隣接した位置に外部端子１７Ａ、１７Ｂを設けることにより、ダイパッド１１のコーナー部への応力集中を緩和し、ダイパッド１１のコーナー部にデラミ（剥離）が生じることを抑制することができる。
（第２の実施の形態）
次に、図１５および図１６を参照して本発明の第２の実施の形態について説明する。図１５および図１６は本発明の第２の実施の形態を示す図である。図１５および図１６に示す第２の実施の形態は、リード部１２Ａ、１２Ｂの構成が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１５および図１６において、図１乃至図１２に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１５および図１６に示すように、本実施の形態によるリードフレーム１０Ａにおいて、第１リード部１２Ａは、端子領域５３の内側（ダイパッド１１側）に形成されたインナーリード５１を有している。このインナーリード５１の先端部には、内部端子１５Ａが形成されている。各インナーリード５１は、平面視で端子領域５３から支持リード１３の長手方向に対して垂直な方向に延びている。またインナーリード５１は、裏面側からハーフエッチングにより薄肉化されている。
同様に、第２リード部１２Ｂは、端子領域６３の内側（ダイパッド１１側）に形成されたインナーリード６１を有している。このインナーリード６１の先端部には、内部端子１５Ｂが形成されている。各インナーリード６１は、平面視で端子領域６３から支持リード１３の長手方向に対して垂直な方向に延びている。またインナーリード６１は、裏面側からハーフエッチングにより薄肉化されている。
このように、各インナーリード５１、６１の厚みが端子領域５３、６３の厚みよりも薄いことにより、幅の狭いリード部１２Ａ、１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。
本実施の形態において、ダイパッド１１の各辺と各インナーリード５１、６１の内端との距離ｄ１は、複数のリード部１２Ａ、１２Ｂの間で均一となっている。したがって、複数のリード部１２Ａ、１２Ｂの長さも均一である。
本実施の形態によれば、ダイパッド１１と各インナーリード５１、６１の内端との距離ｄ１を複数のリード部１２Ａ、１２Ｂの間で均一にしたことにより、ダイパッド１１の各辺に沿って内部端子１５Ａ、１５Ｂが一直線上に並ぶ。これにより、内部端子１５Ａ、１５Ｂの位置決めが容易となり、ワイヤボンディングの位置決め精度を向上させることができる。
なお、本実施の形態によるリードフレーム１０Ａの製造方法は、第１の実施の形態によるリードフレーム１０の製造方法と同様である。また、本実施の形態によるリードフレーム１０Ａを用いて作製される半導体装置およびその製造方法も、第１の実施の形態の場合と略同様である。
（第３の実施の形態）
次に、図１７および図１８を参照して本発明の第３の実施の形態について説明する。図１７および図１８は本発明の第３の実施の形態を示す図である。図１７および図１８に示す第３の実施の形態は、リード部１２Ａ、１２Ｂの構成が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１７および図１８において、図１乃至図１２に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図１７および図１８に示すように、本実施の形態によるリードフレーム１０Ｂにおいて、各端子領域５３、６３は、リード部１２Ａ、１２Ｂの内端にそれぞれ位置しており、各端子領域５３、６３の表面及び裏面に、それぞれ内部端子１５Ａ、１５Ｂと外部端子１７Ａ、１７Ｂとが形成されている。また、各端子領域５３、６３において、内部端子１５Ａ、１５Ｂと外部端子１７Ａ、１７Ｂとの間には段差部５７が形成されている。この段差部５７は、端子領域５３、６３の裏面側であって、端子領域５３、６３の内端５５に形成されている。この段差部５７は、図１７に示すように断面視で略直角状に形成されていても良く、あるいは、なだらかに湾曲する形状であっても良い。また、段差部５７が突出する長さＬ５は、例えば５０μｍ以上１５０μｍ以下である。一方、端子領域５３、６３の側縁５６は、表面側から薄肉化されている。
本実施の形態によれば、ワイヤボンディング時に、端子領域５３、６３の裏面（外部端子１７Ａ、１７Ｂ）を平板状のヒーターブロック（図示せず）によって受けることができる。これにより、ワイヤボンディング時に、第１リード部１２Ａ及び第２リード部１２Ｂへ加わる振動が抑えられるので、ワイヤボンディングの速度を向上させることができる。また、端子領域５３、６３の表面及び裏面に、それぞれ内部端子１５Ａ、１５Ｂ及び外部端子１７Ａ、１７Ｂが形成されており、外部端子１７Ａ、１７Ｂの幅が内部端子１５Ａ、１５Ｂの幅よりも広いので、幅の広い外部端子１７Ａ、１７Ｂの位置に基づいて内部端子１５Ａ、１５Ｂの位置決めを行うことができる。この結果、ワイヤボンディングの位置決め精度を向上させることができる。
なお、本実施の形態によるリードフレーム１０Ｂの製造方法は、第１の実施の形態によるリードフレーム１０の製造方法と同様である。また、本実施の形態によるリードフレーム１０Ｂを用いて作製される半導体装置およびその製造方法も、第１の実施の形態の場合と略同様である。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１１ ダイパッド
１２Ａ 第１リード部
１２Ｂ 第２リード部
１５Ａ、１５Ｂ 内部端子
１７Ａ 第１外部端子
１７Ｂ 第２外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
５２ 外側領域
５３ 端子領域
５４ 段差部
６２ 外側領域
６３ 端子領域

Claims (8)

  1. リードフレームにおいて、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部とを備え、
    前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、
    前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、
    前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有し、
    各端子領域は、前記リード部の内端に位置しており、各端子領域の表面側に段差部が形成され、
    前記段差部は、前記端子領域の内端であって前記端子領域の裏面側の部分が、前記リード部の最も内側に位置するように形成され、
    前記段差部は、前記端子領域の前記内端と前記端子領域の側縁とに繋がって形成されていることを特徴とするリードフレーム。
  2. 各端子領域の表面に、内部端子が形成されていることを特徴とする請求項１記載のリードフレーム。
  3. 前記内部端子のうちボンディングワイヤが接続される領域と、前記外部端子の領域とが平面視で重なっていることを特徴とする請求項２記載のリードフレーム。
  4. リードフレームにおいて、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部とを備え、 前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、
    前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、
    前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有し、
    各端子領域の内側にインナーリードが形成され、前記ダイパッドと各インナーリードの内端との距離が、前記複数のリード部の間で均一であることを特徴とするリードフレーム。
  5. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続するボンディングワイヤと、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記ボンディングワイヤとを封止する封止樹脂とを備え、
    前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、
    前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、
    前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有し、
    各端子領域は、前記リード部の内端に位置しており、各端子領域の表面側に段差部が形成され、
    前記段差部は、前記端子領域の内端であって前記端子領域の裏面側の部分が、前記リード部の最も内側に位置するように形成され、
    前記段差部は、前記端子領域の前記内端と前記端子領域の側縁とに繋がって形成されていることを特徴とする半導体装置。
  6. 各端子領域の表面に、内部端子が形成されていることを特徴とする請求項５記載の半導体装置。
  7. 前記内部端子のうちボンディングワイヤが接続されている領域と、前記外部端子の領域とが平面視で重なっていることを特徴とする請求項６記載の半導体装置。
  8. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられ、それぞれ外部端子を含む複数のリード部と、 前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続するボンディングワイヤと、 前記ダイパッドと、前記リード部と、前記半導体素子と、前記ボンディングワイヤとを封止する封止樹脂とを備え、
    前記複数のリード部の前記外部端子は、隣り合うリード部間で交互に内側および外側に位置するよう千鳥状に配置され、
    前記複数のリード部は、それぞれ裏面に前記外部端子が形成された端子領域と、前記端子領域の外側に位置するとともに裏面側から薄肉化された外側領域とを有し、
    前記外部端子は、それぞれその内側端部および外側端部の両方が丸みを帯びるとともに、前記リード部の長手方向に細長い平面形状を有し、
    各端子領域の内側にインナーリードが形成され、前記ダイパッドと各インナーリードの内端との距離が、前記複数のリード部の間で均一であることを特徴とする半導体装置。
JP2017118933A 2017-06-16 2017-06-16 リードフレームおよび半導体装置 Active JP7073637B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017118933A JP7073637B2 (ja) 2017-06-16 2017-06-16 リードフレームおよび半導体装置
JP2022078490A JP7380750B2 (ja) 2017-06-16 2022-05-11 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017118933A JP7073637B2 (ja) 2017-06-16 2017-06-16 リードフレームおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022078490A Division JP7380750B2 (ja) 2017-06-16 2022-05-11 リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2019004081A JP2019004081A (ja) 2019-01-10
JP7073637B2 true JP7073637B2 (ja) 2022-05-24

Family

ID=65006259

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017118933A Active JP7073637B2 (ja) 2017-06-16 2017-06-16 リードフレームおよび半導体装置
JP2022078490A Active JP7380750B2 (ja) 2017-06-16 2022-05-11 リードフレームおよび半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022078490A Active JP7380750B2 (ja) 2017-06-16 2022-05-11 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (2) JP7073637B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208664A (ja) 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003017524A (ja) 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2004319577A (ja) 2003-04-11 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置
JP2004327903A (ja) 2003-04-28 2004-11-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015070027A (ja) 2013-09-27 2015-04-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016048784A (ja) 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734536B2 (en) 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US9257306B2 (en) 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208664A (ja) 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003017524A (ja) 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2004319577A (ja) 2003-04-11 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置
JP2004327903A (ja) 2003-04-28 2004-11-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015070027A (ja) 2013-09-27 2015-04-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016048784A (ja) 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019004081A (ja) 2019-01-10
JP2022097666A (ja) 2022-06-30
JP7380750B2 (ja) 2023-11-15

Similar Documents

Publication Publication Date Title
JP6205816B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6936963B2 (ja) リードフレーム
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7073637B2 (ja) リードフレームおよび半導体装置
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP2018093093A (ja) リードフレームおよび半導体装置
JP6807050B2 (ja) リードフレームおよび半導体装置
JP6911377B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP6788825B2 (ja) リードフレームおよび半導体装置
JP6436202B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP6924411B2 (ja) リードフレームおよび半導体装置の製造方法
JP2021158211A (ja) リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2022093654A (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220425

R150 Certificate of patent or registration of utility model

Ref document number: 7073637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150