JP6428013B2 - リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6428013B2
JP6428013B2 JP2014146184A JP2014146184A JP6428013B2 JP 6428013 B2 JP6428013 B2 JP 6428013B2 JP 2014146184 A JP2014146184 A JP 2014146184A JP 2014146184 A JP2014146184 A JP 2014146184A JP 6428013 B2 JP6428013 B2 JP 6428013B2
Authority
JP
Japan
Prior art keywords
lead
tip
die pad
lead frame
frame member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014146184A
Other languages
English (en)
Other versions
JP2016025120A (ja
Inventor
田 幸 治 冨
田 幸 治 冨
崎 聡 柴
崎 聡 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014146184A priority Critical patent/JP6428013B2/ja
Publication of JP2016025120A publication Critical patent/JP2016025120A/ja
Application granted granted Critical
Publication of JP6428013B2 publication Critical patent/JP6428013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。
特開２００６−１９７６７号公報
近年、ＤＲ−ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。しかしながら、パッケージを電子機器へ搭載する上での制約があるため、パッケージサイズを大きくすることには限界がある。一方、外部端子のピッチを狭くすることも考えられるが、この場合、エッチングによる加工精度に限界があるため、リードフレームの板厚を従来より薄くする必要が生じる。しかしながら、リードフレームの板厚を薄くした場合、インナーリードに変形が生じやすくなるという問題が生じる。
本発明はこのような点を考慮してなされたものであり、インナーリードの変形を防止するとともに、外部と接続される端子部の数（ピン数）を増やすことが可能な、リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレーム部材であって、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置されていることを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材は、裏面側から薄肉化されていることを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材の厚みは、前記インナーリードの厚みよりも厚いことを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材は、薄肉化されておらず、前記端子部と同一の厚みをもつことを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材の表面に、凹部が形成されていることを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材は、平面から見て内側に向けて開くＶ字形状を有することを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材は、一直線状に延びていることを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材の幅は、前記先端接続部材の中央部が最も広く、前記先端接続部材の両端部に向けて徐々に狭くなっていることを特徴とするリードフレーム部材である。
本発明は、前記先端接続部材と前記ダイパッドとが連結部材によって互いに連結されていることを特徴とするリードフレーム部材である。
本発明は、半導体装置であって、ダイパッドと、前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各リード部の前記インナーリードとを電気的に接続する導電部材と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置され、前記封止樹脂の裏面のうち、前記リード部と前記ダイパッドとの間の領域に、凹部が形成されていることを特徴とする半導体装置である。
本発明は、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置されている、リードフレーム部材の製造方法において、金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記リード部および前記先端接続部材を形成する工程とを備えたことを特徴とするリードフレーム部材の製造方法である。
本発明は、半導体装置の製造方法において、前記リードフレーム部材を準備する工程と、前記リードフレーム部材の前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各リード部の前記インナーリードとを導電部材により電気的に接続する工程と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程と、前記リードフレーム部材の裏面側から前記先端接続部材を除去する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明は、半導体装置の製造方法において、リードフレーム部材を準備する工程と、前記リードフレーム部材の前記先端接続部材を除去することによりリードフレームを作製する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各リード部の前記インナーリードとを導電部材により電気的に接続する工程と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、インナーリードの変形を防止するとともに、外部と接続される端子部の数（ピン数）を増やすことができる。
図１は、本発明の第１の実施の形態によるリードフレーム部材を示す平面図。 図２は、本発明の第１の実施の形態によるリードフレーム部材を示す断面図（図１のII−II線断面図）。 図３は、本発明の第１の実施の形態によるリードフレーム部材のリード部および先端接続部材を裏面側から見た概略斜視図（図２のIII方向矢視図）。 図４は、本発明の第１の実施の形態による半導体装置を示す平面図。 図５は、本発明の第１の実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。 図６（ａ）−（ｇ）は、本発明の第１の実施の形態によるリードフレーム部材およびリードフレームの製造方法を示す断面図。 図７（ａ）−（ｅ）は、本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。 図８は、リードフレーム部材の変形例を示す平面図。 図９は、リードフレーム部材の変形例を示す平面図。 図１０は、リードフレーム部材の変形例を示す平面図。 図１１は、リードフレーム部材の変形例を示す平面図。 図１２は、本発明の第２の実施の形態によるリードフレーム部材を示す平面図。 図１３は、本発明の第２の実施の形態によるリードフレーム部材を示す断面図（図１２のXIII−XIII線断面図）。 図１４は、本発明の第２の実施の形態によるリードフレーム部材のリード部および先端接続部材を裏面側から見た概略斜視図（図１３のXIV方向矢視図）。 図１５は、本発明の第２の実施の形態による半導体装置を示す平面図。 図１６は、本発明の第２の実施の形態による半導体装置を示す断面図（図１５のXVI−XVI線断面図）。 図１７（ａ）−（ｆ）は、本発明の第２の実施の形態によるリードフレーム部材の製造方法を示す断面図。 図１８（ａ）−（ｆ）は、本発明の第２の実施の形態による半導体装置の製造方法を示す断面図。
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図１１を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレーム部材の構成
まず、図１乃至図３により、本実施の形態によるリードフレーム部材の概略について説明する。なお、本明細書中、「表面」とは、半導体素子を搭載する側の面のことをいい、「裏面」とは、表面の反対側の面であって、外部回路に実装される側の面のことをいう。
図１および図２に示すように、リードフレーム部材１０は、半導体素子２１（後述）を搭載するダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２Ａ、１２Ｂと、ダイパッド１１とリード部１２Ａ、１２Ｂとの間に設けられ、複数のリード部１２Ａ、１２Ｂを互いに接続する先端接続部材１４とを備えている。
このリードフレーム部材１０は、それぞれ半導体装置２０（後述）に対応する領域である、複数の単位リードフレーム１０ａを含んでいる。なお、単位リードフレーム１０ａは、図１において仮想線の内側に位置する領域である。これら複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１とリード部１２Ａ、１２Ｂとを支持するものであり、Ｘ方向、およびＸ方向に垂直なＹ方向に沿ってそれぞれ延びている。
ダイパッド１１は、平面略矩形状であり、その４辺はＸ方向又はＹ方向のいずれかに沿って延びている。また、ダイパッド１１の四隅には吊りリード１６が連結されており、ダイパッド１１は、この４本の吊りリード１６を介して支持リード１３に連結支持されている。
次に、リード部１２Ａ、１２Ｂの構成について更に説明する。
図１乃至図３に示すように、各リード部１２Ａ、１２Ｂは、それぞれインナーリード５１と、端子部５３とを有している。このうちインナーリード５１は、端子部５３から内側（ダイパッド１１側）に延びており、その先端において先端接続部材１４に連結されている。この場合、インナーリード５１は、平面から見て支持リード１３に対して垂直又は傾斜して延びている。また、インナーリード５１の先端部表面には内部端子１５Ａが形成されている。この内部端子１５Ａは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５Ａ上には、ボンディングワイヤ２２との密着性を向上させるめっき部２５が設けられている。
また、図２および図３に示すように、リード部１２Ａ、１２Ｂのインナーリード５１は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１および支持リード１３と同一の厚みを有している。このように、インナーリード５１の厚さが端子部５３の厚さよりも薄いことにより、幅の狭いリード部１２Ａ、１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。なお、インナーリード５１の幅は、例えば０．０５ｍｍ〜０．１０ｍｍであり、インナーリード５１の厚みは、例えば０．０４ｍｍ〜０．１０ｍｍである。
各リード部１２Ａ、１２Ｂの端子部５３の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、複数のリード部１２Ａ、１２Ｂの外部端子１７Ａ、１７Ｂは、隣り合うリード部１２Ａ、１２Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド１１の周囲において、相対的に内側（ダイパッド１１側）に位置する外部端子（内側外部端子）１７Ａをもつリード部１２Ａと、相対的に外側（支持リード１３側）に位置する外部端子（外側外部端子）１７Ｂをもつリード部１２Ｂとが、全周にわたり交互に配置されている。これにより、リード部１２Ａとリード部１２Ｂを近接して設けた場合でも、外部端子１７Ａと外部端子１７Ｂとが接触する不具合が防止される。この場合、外部端子１７Ａおよび外部端子１７Ｂは、全て同一の平面形状を有している。
図１に示すように、複数の外部端子１７Ａは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線に沿って配列されている。また、複数の外部端子１７Ｂは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線上に配列されている。すなわち、複数の外部端子１７Ａ、１７Ｂは、Ｘ方向又はＹ方向のいずれかに対して平行な直線に沿って、２列に配列されている。しかしながら、これに限られるものではなく、例えば、複数の外部端子１７Ａおよび／または複数の外部端子１７Ｂが、それぞれ平面から見てＶ字状又は円弧状に配列されても良い。また、複数の外部端子が３列に以上に配列されていても良い。
また、内側に位置する外部端子（内側外部端子）１７Ａを有するリード部１２Ａは、支持リード１３に接続される接続リード５２を有している。各接続リード５２は、端子部５３よりも外側（支持リード１３側）に位置しており、その基端部は支持リード１３に連結されている。この接続リード５２は、当該接続リード５２が連結される支持リード１３に対して垂直に延びている。また接続リード５２は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。
一方、外側に位置する外部端子（外側外部端子）１７Ｂを有するリード部１２Ｂは、接続リード５２を有しておらず、端子部５３によって直接支持リード１３に連結されている（図３参照）。しかしながら、これに限らず、リード部１２Ａと同様、リード部１２Ｂが、支持リード１３に接続されるとともに裏面側から薄肉化された接続リード５２を有していても良い。
なお、隣接するリード部１２Ａ、１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、各リード部１２Ａ、１２Ｂは、半導体装置２０の製造後にダイパッド１１とも電気的に絶縁される形状となっている。
この場合、互いに隣接する外部端子１７Ａ、１７Ｂ間の間隔は、０．１５ｍｍ〜０．３５ｍｍとしても良い。このように、外部端子１７Ａ、１７Ｂ間の間隔を０．１５ｍｍ以上とすることにより、互いに隣接するリード部１２Ａ、１２Ｂ間の貫通部分をエッチングにより確実に形成することができる。また、上記間隔を０．２５ｍｍ以下とすることにより、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を一定数以上確保することができる。具体的には、半導体装置２０の一辺が１２ｍｍである場合、外部端子１７Ａ、１７Ｂの数（ピン数）は、例えば１４０ピン〜２００ピンとすることができる。
次に、先端接続部材１４の構成について説明する。
図１および図２に示すように、先端接続部材１４は、リード部１２Ａ、１２Ｂのインナーリード５１の先端側に設けられており、それぞれダイパッド１１の辺に沿って配置されている。先端接続部材１４を各インナーリード５１の先端側に連結したことにより、例えば半導体装置２０の製造時に、インナーリード５１が変形することを防止することができる。
この場合、先端接続部材１４は、各単位リードフレーム１０ａ内で、ダイパッド１１の各辺に対応して４本設けられている。各先端接続部材１４は、各支持リード１３に連結された複数のリード部１２Ａ、１２Ｂによって支持されている。この場合、全てのインナーリード５１がいずれかの先端接続部材１４に連結されているが、これに限らず、一部のインナーリード５１が先端接続部材１４に連結されていなくても良い。
また各先端接続部材１４は、平面から見て内側（ダイパッド１１側）に向けて開くＶ字形状を有している。すなわち、各先端接続部材１４は、その中央部が最もダイパッド１１に遠く、その両端部に向けて徐々にダイパッド１１に近づく形状となっている。この場合、ダイパッド１１の両端部側において例えば金製のボンディングワイヤ２２の距離を短くすることができるので、半導体装置２０の製造コストを低減することができる。なお、図１において、先端接続部材１４は吊りリード１６に連結されていないが、これに限らず、先端接続部材１４が吊りリード１６に連結されていても良い。
図２および図３に示すように、先端接続部材１４は、裏面側から例えばハーフエッチングにより薄肉化されている。先端接続部材１４を薄肉化したことにより、先端接続部材１４を打ち抜き金型３９によって切り離す作業（図６（ｇ）参照）が容易となる。
また、先端接続部材１４の厚みｔａは、インナーリード５１の厚みｔｂよりも厚いことが好ましい（図３参照）。具体的には、インナーリード５１の厚みｔｂは、先端接続部材１４の厚みｔａの６０％〜１００％とすることが好ましい。先端接続部材１４をインナーリード５１よりも厚くすることにより、先端接続部材１４を打ち抜き金型３９によって切り離す際（図６（ｇ）参照）、打ち抜き金型３９の刃（パンチ３８）が先端接続部材１４に当たりやすくなるため、先端接続部材１４が切除しやすくなる。また、先端接続部材１４をインナーリード５１よりも厚くする方法は、例えば先端接続部材１４の裏面側の原版の設計を調整したり、エッチング加工条件を調整したりすることにより設定することができる。
以上説明したリードフレーム部材１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム部材１０の厚みは、製造する半導体装置２０の構成にもよるが、０．１ｍｍ〜０．１５２ｍｍとすることができる。本実施の形態において、リードフレーム部材１０から各先端接続部材１４を除去することにより、リードフレーム５０が作製される（図７（ａ）参照）。
なお、図１において、リード部１２Ａ、１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。この場合、先端接続部材１４は、当該２辺に沿って配置されたリード部１２Ａ、１２Ｂのみによって支持されても良い。
半導体装置の構成
次に、図４および図５により、本実施の形態による半導体装置について説明する。図４および図５は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。
図４および図５に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２Ａ、１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、リード部１２Ａ、１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（導電部材）２２とを備えている。また、ダイパッド１１、リード部１２Ａ、１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
このうちダイパッド１１およびリード部１２Ａ、１２Ｂは、上述したリードフレーム部材１０から作製されたものである。このダイパッド１１およびリード部１２Ａ、１２Ｂの構成は、単位リードフレーム１０ａに含まれない領域を除き、上述した図１乃至図３に示すものと略同様であり、ここでは詳細な説明を省略する。
なお、上述した先端接続部材１４は、打ち抜き金型３９（図６（ｇ）参照）によって切り離されて除去されている。このため、図４および図５に示すように、各リード部１２Ａ、１２Ｂは互いに分離されており、電気的に独立している。
一方、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２Ａ、１２Ｂの内部端子１５Ａにそれぞれ接続されている。なお、内部端子１５Ａには、ボンディングワイヤ２２と密着性を向上させるめっき部２５がそれぞれ設けられている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、０．４ｍｍ〜１．０ｍｍ程度とすることができる。なお、図４において、ダイパッド１１およびリード部１２Ａ、１２Ｂよりも表面側に位置する封止樹脂２３の表示を省略している。
なお、半導体装置２０の一辺は、例えば８ｍｍ〜１６ｍｍとしても良い。
リードフレーム部材およびリードフレームの製造方法
次に、図１乃至図３に示すリードフレーム部材１０およびリードフレーム５０の製造方法について、図６（ａ）−（ｇ）を用いて説明する。なお、図６（ａ）−（ｇ）は、リードフレーム部材１０およびリードフレーム５０の製造方法を示す断面図（図２に対応する図）である。
まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。これにより、ダイパッド１１、複数のリード部１２Ａ、１２Ｂ、支持リード１３および先端接続部材１４の外形が形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去する（図６（ｅ））。
なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず所定のパターンをもつエッチング用レジスト層３２、３３を形成し（図６（ｃ）参照）、その後、金属基板３１の裏面側に耐エッチング性のある封止層（図示せず）を設け、この状態で金属基板３１の表面側のみエッチングを実施する。次いで、当該裏面側の封止層を剥離し、金属基板３１の表面側に封止層（図示せず）を設ける。このとき、表面側の封止層は、エッチング加工された金属基板３１の表面側の凹部内にも進入する。続いて、金属基板３１の露出した裏面のみをエッチングし、その後表面側の封止層を剥離することにより、ダイパッド１１および複数のリード部１２Ａ、１２Ｂの外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、リード部１２Ａ、１２Ｂの変形を回避しやすいという効果が得られる。
次に、ボンディングワイヤ２２と各内部端子１５Ａとの密着性を向上させるため、各内部端子１５Ａにそれぞれメッキ処理を施し、めっき部２５を形成する（図６（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。なお、本実施の形態において、めっき部２５は、インナーリード５１のうちボンディングワイヤ２２との接続部と、先端接続部材１４の一部（インナーリード５１との連結部近傍）とに施されているが、これに限られるものではない。例えば、めっき部２５は、インナーリード５１のうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム部材１０の全面に施してもよい。
なお、一般に、リード部１２Ａ、１２Ｂのインナーリード５１は、このめっき処理工程（図６（ｆ））で変形が生じやすい。これに対して本実施の形態によれば、インナーリード５１の先端側に先端接続部材１４が設けられ、この先端接続部材１４が複数のリード部１２Ａ、１２Ｂを互いに接続している。このため、めっき処理時にインナーリード５１に変形が生じてしまう不具合を防止することができる。
このようにして、図１乃至図３に示すリードフレーム部材１０が得られる。
続いて、リードフレーム部材１０をパンチ３８を含む打ち抜き金型３９に装着する。次いで、パンチ３８が下降することにより、先端接続部材１４が各インナーリード５１から切断され、先端接続部材１４がリード部１２Ａ、１２Ｂから取り除かれる（打ち抜き工程）（図６（ｇ））。これにより、リードフレーム部材１０から各先端接続部材１４を除いたリードフレーム５０が作製される。なお、パンチ３８は、先端接続部材１４を下方から打ち抜くものであっても良い。
半導体装置の製造方法
次に、図４および図５に示す半導体装置２０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。図７（ａ）−（ｅ）は、半導体装置２０の製造方法を示す断面図（図５に対応する図）である。
まず、例えば図６（ａ）−（ｇ）に示す方法（上述）により、リードフレーム５０を得る（図７（ａ））。
次に、リードフレーム５０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図７（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２Ａ、１２Ｂのめっき部２５（内部端子１５Ａ）とを、それぞれボンディングワイヤ（導電部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図７（ｃ））。
このとき、リードフレーム５０をワイヤボンディング装置のヒートブロック３６上に載置する。次いで、ヒートブロック３６により、各リード部１２Ａ、１２Ｂのインナーリード５１をその裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー（図示せず）を介して超音波を印加しながら、半導体素子２１の各電極２１ａと、各リード部１２Ａ、１２Ｂのめっき部２５とを、それぞれボンディングワイヤ２２を用いて電気的に接続する。
次に、リードフレーム５０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図７（ｄ））。このようにして、ダイパッド１１、複数のリード部１２Ａ、１２Ｂ、半導体素子２１、およびボンディングワイヤ２２を樹脂封止する。
その後、各半導体素子２１間のリードフレーム５０および封止樹脂２３をダイシングすることにより、リードフレーム５０を各単位リードフレーム１０ａ（図１参照）毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各単位リードフレーム１０ａ間のリードフレーム５０および封止樹脂２３を切断しても良い。
このようにして、図４および図５に示す半導体装置２０が得られる（図７（ｅ））。
このように本実施の形態によれば、各インナーリード５１の先端側に、複数のリード部１２Ａ、１２Ｂを互いに接続する先端接続部材１４が設けられている。このため、例えば内部端子１５Ａにめっき部２５を形成する際（図６（ｆ））、先端接続部材１４によって各インナーリード５１の先端を固定しておくことができるので、インナーリード５１の変形を防止することができる。また、インナーリード５１の変形が防止されるので、その幅を細くしたり本数を増やしたりすることができ、この結果、半導体装置２０の高密度化を図ることができる。例えば１２ｍｍ角の半導体装置２０の場合、リードフレーム部材１０の厚みを０．１２５ｍｍ程度まで薄くし、外部端子１７Ａ、１７Ｂの間隔（端子ピッチ）を０．２５０ｍｍ程度まで狭めることができる。この場合、図示しない外部の実装基板に接続される外部端子１７Ａ、１７Ｂの数（ピン数）を１８０ピン程度まで増加することができる。さらに、リードフレーム部材１０の厚みを薄くすることにより、半導体装置２０全体の厚みも薄くすることができる。
また、本実施の形態によれば、外部端子１７Ａが内側に位置するリード部１２Ａと、外部端子１７Ｂが外側に位置するリード部１２Ｂとが交互に配置され、外部端子１７Ａ、１７Ｂが平面から見て千鳥状に配置されている。このため、外部端子１７Ａ、１７Ｂの数（ピン数）を増加することができる。
さらに、本実施の形態によれば、各インナーリード５１の先端に先端接続部材１４が設けられている。このため、エッチングによりリード部１２Ａ、１２Ｂを形成する際（図６（ｄ））、インナーリード５１の先端において、エッチング液が回り込む方向が限定されるので、各インナーリード５１先端の幅を均一なものとすることができる。また、先端接続部材１４を設けたことにより、エッチング液の回り込みを均一にすることができるので、インナーリード５１先端の幅を、先端接続部材１４を設けない場合と比較して、例えば５〜１０％程度広くすることができる。他方、比較例として、先端接続部材１４が設けられていない場合、エッチング液がインナーリード５１の先端前方からも回り込むため、先端接続部材１４が設けられている場合と比較して、インナーリード５１先端の幅を制御することが難しくなり、インナーリード５１先端の幅にばらつきが生じやすくなる。
（先端接続部材の変形例）
次に、図８乃至図１１を参照してリードフレーム部材の各種変形例について説明する。図８乃至図１１に示す変形例は、主として先端接続部材１４の形状が異なるものであり、他の構成は上述した形態と略同一である。図８乃至図１１において、図１乃至図７と同一部分には同一の符号を付して詳細な説明は省略する。
図８に示すリードフレーム部材１０Ａにおいて、各先端接続部材１４は、ダイパッド１１の各辺に対して平行に一直線状に延びている。この場合、先端接続部材１４が直線状に延びているので、先端接続部材１４を各インナーリード５１から切断する作業を行いやすい。
図９に示すリードフレーム部材１０Ｂにおいて、各先端接続部材１４は、五角形形状を有しており、ダイパッド１１の各辺に対して平行な底辺１４ｐと、底辺１４ｐに対向するとともにインナーリード５１に連結された一対の上辺１４ｑと、底辺１４ｐと上辺１４ｑとを接続する側辺１４ｒとを有している。また、各先端接続部材１４の幅は、各先端接続部材１４の中央部が最も広く、各先端接続部材１４の両端部に向けて徐々に狭くなっている。この場合、先端接続部材１４の幅をより広くすることができるので、インナーリード５１の変形をより効果的に防止することができる。
図１０に示すリードフレーム部材１０Ｃにおいて、各先端接続部材１４は、図９と同様に五角形形状を有している。また、各先端接続部材１４とダイパッド１１の各辺とが、それぞれ１本の連結部材１９によって互いに連結されている。各連結部材１９は、Ｘ方向又はＹ方向のいずれかに対して平行な直線に沿って延びている。なお、連結部材１９は、ハーフエッチングにより裏面側から薄肉化されていても良い。この場合、連結部材１９によって先端接続部材１４の動きを規制することができるので、インナーリード５１の変形をより確実に防止することができる。
図１１に示すリードフレーム部材１０Ｄにおいて、各先端接続部材１４は、図９と同様に五角形形状を有している。また、各先端接続部材１４とダイパッド１１の各辺とが、それぞれ２本の連結部材１９によって互いに連結されている。なお、各連結部材１９の構成は、図１０の場合と略同一である。この場合、連結部材１９によって先端接続部材１４の動きをより強固に規制することができるので、インナーリード５１の変形をより確実に防止することができる。
なお、図１および図８に示すリードフレーム部材１０、１０Ａにおいても、各先端接続部材１４とダイパッド１１の各辺とを、それぞれ１本以上の連結部材１９によって互いに連結しても良い。
（第２の実施の形態）
次に、図１２乃至図１８を参照して本発明の第２の実施の形態について説明する。図１２乃至図１８は本発明の第２の実施の形態を示す図である。図１２乃至図１８に示す第２の実施の形態は、先端接続部材１４の構成と、先端接続部材１４を除去する工程とが異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１２乃至図１８において、第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
リードフレーム部材の構成
図１２乃至図１４に示すリードフレーム部材１０Ｅにおいて、先端接続部材１４は、リード部１２Ａ、１２Ｂのインナーリード５１の先端側に設けられている。各先端接続部材１４は、平面から見て内側に向けて開くＶ字形状を有している。この場合、先端接続部材１４は、薄肉化されておらず、ダイパッド１１、支持リード１３および端子部５３と同一の厚みをもっている（図１３および図１４参照）。
先端接続部材１４の表面には、先端接続部材１４の長手方向に沿って溝状の凹部１４ａが形成されている。この凹部１４ａは、ハーフエッチングにより形成されたものであり、厚み方向に貫通することなく一定の深さを持っている。また、凹部１４ａは、先端接続部材１４の幅方向略中央部に形成されており、凹部１４ａの幅方向両側には、ハーフエッチングされていない土手部１４ｂが形成されている。この場合、先端接続部材１４の長手方向に垂直な断面は、略凹字形状又は略Ｕ字形状となっている（図１３および図１４参照）。
このように凹部１４ａを設けたことにより、先端接続部材１４の体積が減らされるので、後述するように、先端接続部材１４をエッチングにより除去しやすくなっている。なお、本実施の形態において、凹部１４ａは、先端接続部材１４の長さ方向全体に設けられているが、一部のみに設けても良い。また、必ずしも先端接続部材１４に凹部１４ａを設けなくても良い。
半導体装置の構成
図１５および図１６に示す半導体装置２０Ｅにおいて、上述した先端接続部材１４は封止樹脂２３によって樹脂封止された後、裏面側からエッチングにより除去されている。このように先端接続部材１４が除去されたことに伴い、封止樹脂２３の裏面のうち、リード部１２Ａ、１２Ｂとダイパッド１１との間の領域に、凹部２７が形成されている。凹部２７は、ダイパッド１１の各辺に対応して４箇所設けられている。各凹部２７は、先端接続部材１４の形状に概ね対応しており、それぞれ平面Ｖ字形状を有している。また、凹部２７内において、封止樹脂２３の一部からなる突起部２７ａが突出している（図１６参照）。この突起部２７ａは、上述した先端接続部材１４の凹部１４ａに対応する形状を有している。なお、凹部２７には、封止樹脂２３と同じあるいは別の種類の絶縁性樹脂２３ａが充填されていても良い。
リードフレーム部材の製造方法
図１７（ａ）−（ｆ）は、本実施の形態によるリードフレーム部材１０Ｅの製造方法を示している。図１７（ａ）−（ｆ）に示すリードフレーム部材の製造方法は、先端接続部材１４の構成が異なることを除き、図６（ａ）−（ｆ）に示すリードフレーム部材の製造方法と同一であるため、ここでは詳細な説明を省略する。
半導体装置の製造方法
図１８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示している。
まず、例えば図１７（ａ）−（ｆ）に示す方法（上述）により、リードフレーム部材１０Ｅを得る（図１８（ａ））。次に、リードフレーム部材１０Ｅのダイパッド１１上に、半導体素子２１を搭載する（図１８（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２Ａ、１２Ｂのめっき部２５（内部端子１５Ａ）とを、それぞれボンディングワイヤ（導電部材）２２によって互いに電気的に接続する（図１８（ｃ））。
次いで、封止樹脂２３により、ダイパッド１１、複数のリード部１２Ａ、１２Ｂ、半導体素子２１、およびボンディングワイヤ２２を樹脂封止する。
続いて、リードフレーム部材１０Ｅおよび封止樹脂２３の裏面に、所定の開口部３４ａを有するエッチング用レジスト層３４を設ける（図１８（ｄ））。
この間、まずリードフレーム部材１０Ｅおよび封止樹脂２３の裏面全体にそれぞれ感光性レジストを塗布する。続いて、当該感光性レジストをフォトマスクを介して露光し、現像することにより、所望の開口部３４ａを有するエッチング用レジスト層３４が形成される。
この場合、エッチング用レジスト層３４は、開口部３４ａを除くリードフレーム部材１０Ｅおよび封止樹脂２３の裏面全体を覆っている。また、開口部３４ａは、先端接続部材１４の位置にほぼ対応しており、開口部３４ａからは先端接続部材１４の裏面（金属部分）が露出している。なお、エッチング用レジスト層３４としては、例えば公知のドライフィルムレジストを用いることができる。
次に、エッチング用レジスト層３４を耐腐蝕膜としてリードフレーム部材１０Ｅに腐蝕液でエッチングを施す（図１８（ｅ））。このとき、開口部３４ａから進入した腐蝕液が、先端接続部材１４の全体を溶解して除去する。この場合、先端接続部材１４の表面に凹部１４ａが設けられているので、開口部３４ａから進入した腐蝕液が、リード部１２Ａ、１２Ｂを必要以上に溶解することがなく、先端接続部材１４を効率良く除去することができる。なお、腐蝕液は、例えば塩化第二鉄水溶液を使用することができる。このようにして、先端接続部材１４が取り除かれることにより、各リード部１２Ａ、１２Ｂが互いに分離される。また、封止樹脂２３の裏面のうち、リード部１２Ａ、１２Ｂとダイパッド１１との間の領域に、先端接続部材１４に対応する凹部２７が形成される。
次いで、エッチング用レジスト層３４を剥離して除去する。なお、エッチング用レジスト層３４を除去した後、凹部２７に封止樹脂２３と同じあるいは別の種類の絶縁性樹脂２３ａを充填する工程が設けられていても良い。
その後、各半導体素子２１間のリードフレーム部材１０Ｅおよび封止樹脂２３をダイシングすることにより、リードフレーム部材１０Ｅを各単位リードフレーム１０ａ毎に分離する。このようにして、図１５および図１６に示す半導体装置２０Ｅが得られる（図１８（ｆ））。
なお、本実施の形態においては、先端接続部材１４の全体がエッチングにより除去される場合を例にとって説明したが、これに限られるものではない。例えば、先端接続部材１４の一部のみをエッチングにより除去し、先端接続部材１４のうち除去されなかった部分を半導体装置２０Ｅ内に残すようにしても良い。
本実施の形態においても、先端接続部材１４によって各インナーリード５１の先端を固定しておくことができるので、インナーリード５１の変形を防止することができる。また、インナーリード５１の変形が防止されるので、その幅を細くしたり本数を増やしたりすることができ、この結果、半導体装置２０Ｅの高密度化を図ることができる。
なお、本実施の形態において、先端接続部材１４の形状は、図８乃至図１１に示すものであっても良い。
１０、１０Ａ−１０Ｅ リードフレーム部材
１０ａ 単位リードフレーム
１１ ダイパッド
１２Ａ、１２Ｂ リード部
１３ 支持リード
１４ 先端接続部材
１５Ａ 内部端子
１６ 吊りリード
１７Ａ、１７Ｂ 外部端子
１９ 連結部材
２０、２０Ｅ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
２４ 接着剤
２５ めっき部
２７ 凹部
５０ リードフレーム
５１ インナーリード
５２ 接続リード
５３ 端子部

Claims (13)

  1. 半導体装置用のリードフレーム部材であって、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、
    各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、
    前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置され、
    前記先端接続部材は、裏面側から薄肉化され、前記先端接続部材の表面は前記インナーリードの表面と同一平面上にあることを特徴とするリードフレーム部材。
  2. 前記先端接続部材の厚みは、前記インナーリードの厚みよりも厚いことを特徴とする請求項１記載のリードフレーム部材。
  3. 半導体装置用のリードフレーム部材であって、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、
    各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、
    前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置され、
    前記先端接続部材の表面に、凹部が形成され、
    前記先端接続部材の、表面に前記凹部が形成されている部分以外の部分は、薄肉化されておらず、前記端子部と同一の厚みをもち、
    前記先端接続部材の、表面に前記凹部が形成されている部分は、前記凹部を形成することにより表面側から薄肉化されていることを特徴とするリードフレーム部材。
  4. 前記先端接続部材は、前記ダイパッドから離間していることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム部材。
  5. 前記先端接続部材は、平面から見て内側に向けて開くＶ字形状を有することを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム部材。
  6. 前記先端接続部材は、一直線状に延びていることを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム部材。
  7. 前記先端接続部材の幅は、前記先端接続部材の中央部が最も広く、前記先端接続部材の両端部に向けて徐々に狭くなっていることを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム部材。
  8. 前記先端接続部材と前記ダイパッドとが連結部材によって互いに連結されていることを特徴とする請求項１乃至７のいずれか一項記載のリードフレーム部材。
  9. 半導体装置であって、
    ダイパッドと、
    前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と各リード部の前記インナーリードとを電気的に接続する導電部材と、
    前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
    前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置され、
    前記封止樹脂の裏面のうち、前記リード部と前記ダイパッドとの間の領域に、凹部が形成され、
    前記凹部内において、前記封止樹脂の一部からなる突起部が突出していることを特徴とする半導体装置。
  10. 半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置されている、リードフレーム部材の製造方法において、
    金属基板を準備する工程と、
    前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記リード部および前記先端接続部材を形成する工程とを備え、
    前記先端接続部材は、裏面側から薄肉化され、前記先端接続部材の表面は前記インナーリードの表面と同一平面上にあることを特徴とするリードフレーム部材の製造方法。
  11. 半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ外部端子を有する端子部と、前記端子部から内側に延びるとともに裏面側から薄肉化されたインナーリードとを含む複数のリード部と、各インナーリードの先端側に設けられ、前記複数のリード部を互いに接続する先端接続部材とを備え、前記外部端子が内側に位置するリード部と、前記外部端子が外側に位置するリード部とが交互に配置されることにより、前記複数のリード部の前記外部端子が平面から見て千鳥状に配置されている、リードフレーム部材の製造方法において、
    金属基板を準備する工程と、
    前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記リード部および前記先端接続部材を形成する工程とを備え、
    前記先端接続部材の表面に、凹部が形成され、
    前記先端接続部材の、表面に前記凹部が形成されている部分以外の部分は、薄肉化されておらず、前記端子部と同一の厚みをもち、
    前記先端接続部材の、表面に前記凹部が形成されている部分は、前記凹部を形成することにより表面側から薄肉化されていることを特徴とするリードフレーム部材の製造方法。
  12. 半導体装置の製造方法において、
    請求項１乃至８のいずれか一項記載のリードフレーム部材を準備する工程と、
    前記リードフレーム部材の前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と各リード部の前記インナーリードとを導電部材により電気的に接続する工程と、
    前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程と、
    前記リードフレーム部材の裏面側から前記先端接続部材を除去する工程とを備えたことを特徴とする半導体装置の製造方法。
  13. 半導体装置の製造方法において、
    請求項１乃至８のいずれか一項記載のリードフレーム部材を準備する工程と、
    前記リードフレーム部材の前記先端接続部材を除去することによりリードフレームを作製する工程と、
    前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と各リード部の前記インナーリードとを導電部材により電気的に接続する工程と、
    前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2014146184A 2014-07-16 2014-07-16 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 Active JP6428013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014146184A JP6428013B2 (ja) 2014-07-16 2014-07-16 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146184A JP6428013B2 (ja) 2014-07-16 2014-07-16 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016025120A JP2016025120A (ja) 2016-02-08
JP6428013B2 true JP6428013B2 (ja) 2018-11-28

Family

ID=55271679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014146184A Active JP6428013B2 (ja) 2014-07-16 2014-07-16 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6428013B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305552A (ja) * 1988-06-03 1989-12-08 Dainippon Printing Co Ltd リードフレーム
JPH1022432A (ja) * 1996-06-28 1998-01-23 Mitsui High Tec Inc リードフレームの製造方法
JP2002184927A (ja) * 2000-12-19 2002-06-28 Mitsui High Tec Inc 半導体装置の製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
KR100568225B1 (ko) * 2003-11-06 2006-04-07 삼성전자주식회사 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2006173304A (ja) * 2004-12-15 2006-06-29 Matsushita Electric Ind Co Ltd リードフレーム製造方法及びリードフレーム

Also Published As

Publication number Publication date
JP2016025120A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
JP6205816B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP4417150B2 (ja) 半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6936963B2 (ja) リードフレーム
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6379448B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP4987041B2 (ja) 半導体装置の製造方法
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP6436202B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
WO2015111623A1 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018137315A (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6428013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150