JP6379448B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents
リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6379448B2 JP6379448B2 JP2013087713A JP2013087713A JP6379448B2 JP 6379448 B2 JP6379448 B2 JP 6379448B2 JP 2013087713 A JP2013087713 A JP 2013087713A JP 2013087713 A JP2013087713 A JP 2013087713A JP 6379448 B2 JP6379448 B2 JP 6379448B2
- Authority
- JP
- Japan
- Prior art keywords
- lead portion
- external terminal
- lead
- region
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1乃至図3により、本実施の形態によるリードフレームの概略について説明する。図1乃至図3は、本実施の形態によるリードフレームを示す図である。
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図3に示すリードフレーム10の製造方法について、図6(a)−(e)、図7(a)−(b)、および図8(a)−(b)を用いて説明する。なお、図6(a)−(e)は、リードフレーム10の製造方法を示す断面図(図2に対応する図)である。また、図7(a)−(b)は、リード部12Aの内側領域51における断面図であり、それぞれ図6(c)のVIIA−VIIA線断面、図6(d)のVIIB−VIIB線断面を示している。また、図8(a)−(b)は、リード部12Aの外側領域52における断面図であり、それぞれ図6(c)のVIIIA−VIIIA線断面、図6(d)のVIIIB−VIIIB線断面を示している。
次に、図4および図5に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。
11 ダイパッド
12A、12B リード部
13 外枠
14 吊りリード
15 内部端子
17A 第1外部端子
17B 第2外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
24 接着剤
51 内側領域
52 外側領域
53 外部端子領域
61 内側領域
62 外側領域
63 外部端子領域
Claims (8)
- リードフレームにおいて、
半導体素子が搭載されるダイパッドと、
ダイパッド周囲に設けられ、それぞれ内部端子と外部端子とを含む複数のリード部とを備え、
複数のリード部の外部端子は、隣り合うリード部間で内側および外側に位置するよう交互に千鳥状に配置され、
複数のリード部のうち、外部端子を内側にもつリード部および外部端子を外側にもつリード部は、外部端子の内側に位置するとともに内部端子を有する内側領域と、外部端子の外側に位置する外側領域と、裏面に外部端子が形成された外部端子領域とを有し、
外部端子を内側にもつリード部および外部端子を外側にもつリード部の内側領域および外側領域は、それぞれハーフエッチングにより薄肉に形成され、
外部端子を内側にもつリード部の外側領域の最大厚みは、該リード部の内側領域の最大厚みより厚く、
外部端子を内側にもつリード部の外部端子領域は、表面と、裏面と、表面と裏面との間に形成され、それぞれ厚み方向の一部が部分的に内側に湾曲した一対の側面とを有し、外部端子領域の裏面に形成された外部端子は、外部端子領域の表面よりもその幅が広く、
外部端子を内側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、下方に突出する凸部を有し、
外部端子を外側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、略四角形状となっていることを特徴とするリードフレーム。 - 外部端子を内側にもつリード部の内側領域は、平坦な裏面を有するとともに、リード部の長手方向に直交する断面において略四角形状を有することを特徴とする請求項1記載のリードフレーム。
- 外部端子を内側にもつリード部の外側領域は、リード部の長手方向に直交する断面において、略五角形状を有することを特徴とする請求項1記載のリードフレーム。
- 半導体装置において、
ダイパッドと、
ダイパッド周囲に設けられ、それぞれ内部端子と外部端子とを含む複数のリード部と、 ダイパッド上に搭載された半導体素子と、
半導体素子とリード部の内部端子とを電気的に接続するボンディングワイヤと、
ダイパッドと、リード部と、半導体素子と、ボンディングワイヤとを封止する封止樹脂とを備え、
複数のリード部の外部端子は、隣り合うリード部間で内側および外側に位置するよう交互に千鳥状に配置され、
複数のリード部のうち、外部端子を内側にもつリード部および外部端子を外側にもつリード部は、外部端子の内側に位置するとともに内部端子を有する内側領域と、外部端子の外側に位置する外側領域と、裏面に外部端子が形成された外部端子領域とを有し、
外部端子を内側にもつリード部および外部端子を外側にもつリード部の内側領域および外側領域は、それぞれハーフエッチングにより薄肉に形成され、
外部端子を内側にもつリード部の外側領域の最大厚みは、該リード部の内側領域の最大厚みより厚く、
外部端子領域は、表面と、裏面と、表面と裏面との間に形成され、それぞれ厚み方向の一部が部分的に内側に湾曲した一対の側面とを有し、外部端子領域の裏面に形成された外部端子は、外部端子領域の表面よりもその幅が広く、
外部端子を内側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、下方に突出する凸部を有し、
外部端子を外側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、略四角形状となっていることを特徴とする半導体装置。 - 外部端子を内側にもつリード部の内側領域は、平坦な裏面を有するとともに、リード部の長手方向に直交する断面において略四角形状を有することを特徴とする請求項4記載の半導体装置。
- 外部端子を内側にもつリード部の外側領域は、リード部の長手方向に直交する断面において、略五角形状を有することを特徴とする請求項4記載の半導体装置。
- 半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられ、それぞれ内部端子と外部端子とを含む複数のリード部とを備え、複数のリード部の外部端子は、隣り合うリード部間で内側および外側に位置するよう交互に千鳥状に配置され、複数のリード部のうち、外部端子を内側にもつリード部および外部端子を外側にもつリード部は、外部端子の内側に位置するとともに内部端子を有する内側領域と、外部端子の外側に位置する外側領域と、裏面に外部端子が形成された外部端子領域とを有する、リードフレームの製造方法において、
金属基板を準備する工程と、
金属基板をエッチング加工することにより、金属基板にダイパッドおよびリード部を形成する工程とを備え、
金属基板にダイパッドおよびリード部を形成する際、外部端子を内側にもつリード部および外部端子を外側にもつリード部の内側領域および外側領域が、それぞれハーフエッチングにより薄肉に形成され、
外部端子を内側にもつリード部の内側領域は、該リード部の長手方向に直交する断面において、平坦な裏面を有する略四角形状をもち、
外部端子を内側にもつリード部の外側領域の最大厚みは、該リード部の内側領域の最大厚みより厚く、
外部端子領域は、表面と、裏面と、表面と裏面との間に形成され、それぞれ厚み方向の一部が部分的に内側に湾曲した一対の側面とを有し、外部端子領域の裏面に形成された外部端子は、外部端子領域の表面よりもその幅が広く、
外部端子を内側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、下方に突出する凸部を有し、
外部端子を外側にもつリード部の外側領域の断面形状は、該リード部の長手方向に直交する断面において、略四角形状となっていることを特徴とするリードフレームの製造方法。 - 半導体装置の製造方法において、
請求項7記載のリードフレームの製造方法によりリードフレームを製造する工程と、
リードフレームのダイパッド上に半導体素子を搭載する工程と、
半導体素子とリード部の内部端子とをボンディングワイヤにより電気的に接続する工程と、
ダイパッドと、リード部と、半導体素子と、ボンディングワイヤとを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013087713A JP6379448B2 (ja) | 2013-04-18 | 2013-04-18 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
US14/254,543 US9257306B2 (en) | 2013-04-18 | 2014-04-16 | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
US14/991,661 US9543169B2 (en) | 2013-04-18 | 2016-01-08 | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
US15/363,441 US9870983B2 (en) | 2013-04-18 | 2016-11-29 | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013087713A JP6379448B2 (ja) | 2013-04-18 | 2013-04-18 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014212210A JP2014212210A (ja) | 2014-11-13 |
JP6379448B2 true JP6379448B2 (ja) | 2018-08-29 |
Family
ID=51931748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013087713A Active JP6379448B2 (ja) | 2013-04-18 | 2013-04-18 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379448B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6398143B2 (ja) * | 2015-02-27 | 2018-10-03 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6573157B2 (ja) * | 2015-06-26 | 2019-09-11 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP6911377B2 (ja) * | 2017-02-21 | 2021-07-28 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7182374B2 (ja) | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5201088B2 (ja) * | 2000-03-13 | 2013-06-05 | 大日本印刷株式会社 | 回路部材 |
JP4522049B2 (ja) * | 2003-02-14 | 2010-08-11 | 三洋電機株式会社 | 半導体装置 |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010263094A (ja) * | 2009-05-08 | 2010-11-18 | Hitachi Metals Ltd | リードフレーム |
JP2011142337A (ja) * | 2011-03-14 | 2011-07-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP6205816B2 (ja) * | 2013-04-18 | 2017-10-04 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
2013
- 2013-04-18 JP JP2013087713A patent/JP6379448B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014212210A (ja) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
US8184453B1 (en) | Increased capacity semiconductor package | |
US9870983B2 (en) | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP6379448B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6436202B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6607429B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2018093093A (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
WO2015111623A1 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7180735B2 (ja) | リードフレームおよび半導体装置 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2018137315A (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6967190B2 (ja) | リードフレーム | |
JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
JP2021158211A (ja) | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |