JP6398143B2 - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP6398143B2 JP6398143B2 JP2015038923A JP2015038923A JP6398143B2 JP 6398143 B2 JP6398143 B2 JP 6398143B2 JP 2015038923 A JP2015038923 A JP 2015038923A JP 2015038923 A JP2015038923 A JP 2015038923A JP 6398143 B2 JP6398143 B2 JP 6398143B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thin
- main body
- die pad
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 230000003287 optical effect Effects 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 description 43
- 239000011347 resin Substances 0.000 description 34
- 229920005989 resin Polymers 0.000 description 34
- 238000010586 diagram Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 19
- 230000001965 increasing effect Effects 0.000 description 14
- 238000007747 plating Methods 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000007664 blowing Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
表面側に素子を搭載するためのダイパッド部と、
該ダイパッド部の周辺に配置されたリード部と、を有し、
前記ダイパッド部及び前記リード部の少なくとも1つは、裏面側で外部機器と接続可能な電極部を含む本体部と、該本体部の所定箇所から該本体部よりも細長い形状を有して延伸した延伸部とを有し、
前記本体部は、前記裏面側からエッチングされた第1の薄肉部を、前記所定箇所以外の周縁部の少なくとも一部に有し、
前記延伸部は、前記裏面側からエッチングされた第2の薄肉部を有し、該第2の薄肉部は、少なくとも前記所定箇所を含む前記本体部との連結部が、前記第1の薄肉部よりも厚い肉厚を有し、
前記第2の薄肉部は、前記連結部から先端にかけて厚さがテーパー状になる形状を有する。
金属板の表面側に、前記本体部及び前記延伸部を形成する部分を覆う第1のレジスト層を形成する工程と、
前記金属板の裏面側に、前記電極部を形成する部分を第2のレジスト層で覆うとともに、前記本体部の所定箇所を含む前記延伸部を、前記第2のレジスト層にスリットパターン又はドットパターンが形成された第3のレジスト層で覆う工程と、
前記金属板を両面からエッチングし、前記表面側に前記本体部及び前記延伸部を形成するとともに、前記本体部及び前記延伸部の裏面側に、前記第2のレジスト層で覆われてエッチングされていない前記電極部と、前記第2及び第3のレジスト層のいずれにも覆われずにエッチングされ、第1の薄肉部を構成する前記電極部及び前記所定箇所以外の前記本体部と、前記第3のレジスト層で覆われて前記第1の薄肉部よりも浅くエッチングされた前記延伸部と、を形成する工程と、を有する。
本発明の第1の実施形態に係るリードフレーム及びその製造方法は、半導体装置及び光半導体装置用の双方のリードフレームに適用可能であるが、以下、半導体装置用のリードフレームに適用する例を挙げて説明する。
図3は、本発明の第2の実施形態に係るリードフレーム30aのリード部20aの一例を示した断面構成図である。第2の実施形態に係るリードフレーム30aのリード部20aの裏面側の平面図は、図2(a)と同様となるので、その記載を省略する。また、第2の実施形態に係るリードフレーム30aのリード部20aにおいて、第1の実施形態に係るリードフレーム30のリード部20と同様の構成要素には同一の参照符号を付し、その説明を省略する。
図4は、第3の実施形態に係るリードフレーム30bのリード部20bの一例を示した断面構成図である。第3の実施形態に係るリードフレーム30bのリード部20bの裏面側の平面図は、図2(a)と同様となるので、その記載を省略する。また、第3の実施形態に係るリードフレーム30bのリード部20bにおいて、第1の実施形態に係るリードフレーム30のリード部20と同様の構成要素には同一の参照符号を付し、その説明を省略する。
図5は、第4の実施形態に係るリードフレーム30cのリード部20cの一例を示した断面構成図である。第4の実施形態に係るリードフレーム30cのリード部20cの裏面側の平面図は、図2(a)と同様となるので、その記載を省略する。また、第4の実施形態に係るリードフレーム30cのリード部20cにおいて、第1の実施形態に係るリードフレーム30のリード部20と同様の構成要素には同一の参照符号を付し、その説明を省略する。
次に、図6を参照して、本発明の実施形態に係るリードフレームの製造方法について説明する。図6は、本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。
以上説明した製造方法により、半導体装置は作製されるが、次に、本発明に係るリードフレームの製造方法の実施例を説明する。
10 ダイパッド部
11 半導体素子搭載面
12、23 電極部
13、25 本体薄肉部
20 リード部
21 ワイヤーボンディング面
22 本体部
24、24a〜24d 延伸部
26、26a〜26d 連結部
27、27a〜27d 延伸薄肉部
28 突起部
29 窪み部
30、30a〜30d リードフレーム
40 半導体素子
50 ボンディングワイヤー
60 モールド樹脂
70 半導体装置
Claims (6)
- 半導体素子搭載用又は光半導体素子搭載用のリードフレームであって、
表面側に素子を搭載するためのダイパッド部と、
該ダイパッド部の周辺に配置されたリード部と、を有し、
前記ダイパッド部及び前記リード部の少なくとも1つは、裏面側で外部機器と接続可能な電極部を含む本体部と、該本体部の所定箇所から該本体部よりも細長い形状を有して延伸した延伸部とを有し、
前記本体部は、前記裏面側からエッチングされた第1の薄肉部を、前記所定箇所以外の周縁部の少なくとも一部に有し、
前記延伸部は、前記裏面側からエッチングされた第2の薄肉部を有し、該第2の薄肉部は、少なくとも前記所定箇所を含む前記本体部との連結部が、前記第1の薄肉部よりも厚い肉厚を有し、
前記第2の薄肉部は、前記連結部から先端にかけて厚さがテーパー状になる形状を有するリードフレーム。 - 半導体素子搭載用又は光半導体素子搭載用のリードフレームであって、
表面側に素子を搭載するためのダイパッド部と、
該ダイパッド部の周辺に配置されたリード部と、を有し、
前記ダイパッド部及び前記リード部の少なくとも1つは、裏面側で外部機器と接続可能な電極部を含む本体部と、該本体部の所定箇所から該本体部よりも細長い形状を有して延伸した延伸部とを有し、
前記本体部は、前記裏面側からエッチングされた第1の薄肉部を、前記所定箇所以外の周縁部の少なくとも一部に有し、
前記延伸部は、前記裏面側からエッチングされた第2の薄肉部を有し、該第2の薄肉部は、少なくとも前記所定箇所を含む前記本体部との連結部が、前記第1の薄肉部よりも厚い肉厚を有し、
前記第2の薄肉部は、延伸方向における中央部が、前記連結部よりも薄い肉厚を有するリードフレーム。 - 半導体素子搭載用又は光半導体素子搭載用のリードフレームであって、
表面側に素子を搭載するためのダイパッド部と、
該ダイパッド部の周辺に配置されたリード部と、を有し、
前記ダイパッド部及び前記リード部の少なくとも1つは、裏面側で外部機器と接続可能な電極部を含む本体部と、該本体部の所定箇所から該本体部よりも細長い形状を有して延伸した延伸部とを有し、
前記本体部は、前記裏面側からエッチングされた第1の薄肉部を、前記所定箇所以外の周縁部の少なくとも一部に有し、
前記延伸部は、前記裏面側からエッチングされた第2の薄肉部を有し、該第2の薄肉部は、少なくとも前記所定箇所を含む前記本体部との連結部が、前記第1の薄肉部よりも厚い肉厚を有し、
前記第2の薄肉部は、前記連結部から先端にかけて、他の箇所よりも肉厚が厚い突起部を2つ以上有するリードフレーム。 - 前記第1の薄肉部は、前記所定箇所以外の周縁部の全ての領域に形成された請求項1乃至3のいずれか一項に記載のリードフレーム。
- 前記素子は、光半導体素子である請求項1乃至4のいずれか一項に記載のリードフレーム。
- 表面側に半導体素子又は光半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周辺に配置されたリード部とを有し、該ダイパッド部及び該リード部の少なくとも1つは、外部機器と裏面側で接続可能な電極部を含む本体部と、該本体部の所定箇所から該本体部よりも細長い形状を有して延伸した延伸部とを有するリードフレームの製造方法であって、
金属板の表面側に、前記本体部及び前記延伸部を形成する部分を覆う第1のレジスト層を形成する工程と、
前記金属板の裏面側に、前記電極部を形成する部分を第2のレジスト層で覆うとともに、前記本体部の所定箇所を含む前記延伸部を、前記第2のレジスト層にスリットパターン又はドットパターンが形成された第3のレジスト層で覆う工程と、
前記金属板を両面からエッチングし、前記表面側に前記本体部及び前記延伸部を形成するとともに、前記本体部及び前記延伸部の裏面側に、前記第2のレジスト層で覆われてエッチングされていない前記電極部と、前記第2及び第3のレジスト層のいずれにも覆われずにエッチングされ、第1の薄肉部を構成する前記電極部及び前記所定箇所以外の前記本体部と、前記第3のレジスト層で覆われて前記第1の薄肉部よりも浅くエッチングされた前記延伸部と、を形成する工程と、を有するリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015038923A JP6398143B2 (ja) | 2015-02-27 | 2015-02-27 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015038923A JP6398143B2 (ja) | 2015-02-27 | 2015-02-27 | リードフレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162838A JP2016162838A (ja) | 2016-09-05 |
JP6398143B2 true JP6398143B2 (ja) | 2018-10-03 |
Family
ID=56845443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015038923A Active JP6398143B2 (ja) | 2015-02-27 | 2015-02-27 | リードフレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6398143B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7182374B2 (ja) * | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281568B1 (en) * | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
JP4091050B2 (ja) * | 2005-01-31 | 2008-05-28 | 株式会社三井ハイテック | 半導体装置の製造方法 |
JP4860939B2 (ja) * | 2005-04-08 | 2012-01-25 | ローム株式会社 | 半導体装置 |
JP5997964B2 (ja) * | 2012-08-03 | 2016-09-28 | 株式会社三井ハイテック | リードフレーム |
JP6379448B2 (ja) * | 2013-04-18 | 2018-08-29 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
2015
- 2015-02-27 JP JP2015038923A patent/JP6398143B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016162838A (ja) | 2016-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP2012060105A (ja) | 半導体装置、半導体装置の製造方法、金型、および封止装置 | |
JP2020205456A (ja) | リードフレームおよびその製造方法 | |
JP6270052B2 (ja) | リードフレーム及びその製造方法 | |
JP6398143B2 (ja) | リードフレーム及びその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6679125B2 (ja) | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 | |
JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6524533B2 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
JP6357684B2 (ja) | リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置 | |
US20160307831A1 (en) | Method of making a qfn package | |
JP6656961B2 (ja) | 光半導体素子搭載用のリードフレーム及びその製造方法 | |
JP2018093093A (ja) | リードフレームおよび半導体装置 | |
JP6856497B2 (ja) | リードフレーム | |
JP6536992B2 (ja) | リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 | |
JP2017017086A (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP7404763B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6481895B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP6476492B2 (ja) | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6398143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |