JP2020205456A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法 Download PDF

Info

Publication number
JP2020205456A
JP2020205456A JP2020167144A JP2020167144A JP2020205456A JP 2020205456 A JP2020205456 A JP 2020205456A JP 2020167144 A JP2020167144 A JP 2020167144A JP 2020167144 A JP2020167144 A JP 2020167144A JP 2020205456 A JP2020205456 A JP 2020205456A
Authority
JP
Japan
Prior art keywords
connecting bar
lead frame
lead
die pad
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020167144A
Other languages
English (en)
Other versions
JP7044142B2 (ja
Inventor
永田　昌博
Masahiro Nagata
昌博 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2020205456A publication Critical patent/JP2020205456A/ja
Application granted granted Critical
Publication of JP7044142B2 publication Critical patent/JP7044142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することが可能なリードフレームおよびその製造方法を提供する。【解決手段】リードフレーム１０は、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含む、複数のリードフレーム要素１４を備えている。隣接するリードフレーム要素１４間において、対応する一対のリード部１６がコネクティングバー１７を介して連結されている。コネクティングバー１７は、その長手方向に沿ってコネクティングバー１７の一方の面１７ａ側から薄肉化された薄肉部５１を有し、薄肉部５１に、コネクティングバー１７の長手方向に沿って延びる突起部５２が形成されている。【選択図】図１

Description

本発明は、半導体装置用のリードフレームおよびこのようなリードフレームの製造方法に関する。
従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものや、ＳＯＮ（Small Outline Non-leaded Package）タイプのもの等が知られている。
このうちＱＦＮタイプの半導体装置の製造方法としては、コストダウンの観点から、個別モールドタイプから一括モールドタイプ（ＭＡＰ型ＱＦＮタイプ）へと移行してきている。
ＭＡＰ型ＱＦＮタイプの半導体装置の製造工程において、フォトリソグラフィーによってパターニングされた金属基板に対して、エッチング加工を行うことでリードフレームを得ることが行われている。この際、各半導体パターンを区画している、コネクティングバー（グリッドリード、またはタイバーともいう）をより細くすることによって、リードフレーム内の各半導体パターンの面付け効率を上げることができるが、一方で、リードフレームの強度が維持できず、リードフレームがエッチング後、変形してしまうことが問題となっていた。また、パッケージを単体に切り離すソーイング加工を行うが、このときにメタルバリが発生することが問題となっている。メタルバリが発生した場合、切断後の半導体装置において、互いに隣接するリード部同士が短絡してしまうおそれがある。このため、ソーイング加工（ダイシング加工とも言う）時に生じるバリを少なくすることが求められており、例えば、コネクティングバー（グリッドリード、またはタイバーともいう）にハーフエッチング加工を施す技術が存在する（特許文献１参照）。
特開２００１−３２０００７号公報
ところで近年、ＱＦＮタイプの半導体装置の多ピン化が進んでおり、このため、従来のものよりも大型のパッケージが用いられてきている。しかしながら、上述した従来のＱＦＮタイプの半導体装置においては、コネクティングバーにハーフエッチング加工を施したことにより、コネクティングバーの強度が不足してしまう。このため、とりわけリード部周囲でコネクティングバーに変形が生じるおそれがある。
本発明はこのような点を考慮してなされたものであり、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することが可能なリードフレームおよびその製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレームにおいて、それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、隣接する前記リードフレーム要素間において、対応する一対の前記リード部がコネクティングバーを介して連結され、前記コネクティングバーは、前記コネクティングバーの長手方向に沿って前記コネクティングバーの一方の面側から薄肉化された薄肉部を有し、前記薄肉部に、前記コネクティングバーの長手方向に沿って延びる突起部が形成されていることを特徴とするリードフレームである。
本発明は、前記コネクティングバーの長手方向に沿って、複数の突起部が形成されていることを特徴とするリードフレームである。
本発明は、前記突起部の頂部は、前記コネクティングバーの前記一方の面よりも他方の面側に引っ込んでいることを特徴とするリードフレームである。
本発明は、前記頂部は、前記リードフレームの厚みの２．５％〜５０％だけ前記コネクティングバーの前記一方の面から引っ込んでいることを特徴とするリードフレームである。
本発明は、前記一方の面は、前記半導体素子を搭載する面側に位置することを特徴とするリードフレームである。
本発明は、前記突起部は、前記コネクティングバーの幅方向中央部以外に設けられていることを特徴とするリードフレームである。
本発明は、前記コネクティングバーは、交差部において当該コネクティングバーに直交する方向に延びる他のコネクティングバーに連結され、当該コネクティングバーの前記突起部のうち少なくとも１つは、前記交差部で前記他のコネクティングバーの突起部に連結されていることを特徴とするリードフレームである。
本発明は、前記コネクティングバーは、前記コネクティングバーの長手方向に終端する終端部を有し、前記終端部は、当該コネクティングバーに直交する方向に延びる他のコネクティングバーから離間していることを特徴とするリードフレームである。
本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板に、エッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板にエッチングを施すことにより、前記金属基板に、それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を形成する工程と、前記金属基板から、前記エッチング用レジスト層を除去する工程とを備え、前記複数のリードフレーム要素を形成する工程において、隣接する前記リードフレーム要素間に、対応する一対の前記リード部を連結するコネクティングバーが形成され、前記コネクティングバーに、前記コネクティングバーの長手方向に沿って前記コネクティングバーの一方の面側から薄肉化された薄肉部が形成され、前記薄肉部に、前記コネクティングバーの長手方向に沿って延びる複数の突起部が形成されることを特徴とするリードフレームの製造方法である。
本発明によれば、エッチング後のリードフレームの変形を防止することができる。また、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面（表面）図。 図２は、本発明の一実施の形態によるリードフレームを示す底面（裏面）図。 図３は、本発明の一実施の形態によるリードフレームを示す部分拡大底面図であって、図２のIII部拡大図。 図４は、本発明の一実施の形態によるコネクティングングバーのリード連結部における垂直断面図であって、図１のIV−IV線断面図。 図５は、本発明の一実施の形態によるコネクティングングバーのリード非連結部における垂直断面図であって、図１のＶ−Ｖ線断面図。 図６は、本発明の一実施の形態によるリードフレームを用いて作製された半導体装置を示す断面図。 図７（ａ）−（ｆ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面に対応する図。 図８（ａ）−（ｅ）は、半導体装置の製造方法を示す断面図。 図９は、リードフレームの変形例（変形例１）を示す部分拡大平面図。 図１０は、リードフレームの変形例（変形例２）を示す断面図。 図１１は、リードフレームの変形例（変形例３）を示す断面図。 図１２は、リードフレームの変形例（変形例４）を示す断面図。 図１３は、リードフレームの変形例（変形例５）を示す部分拡大平面図。 図１４（ａ）（ｂ）は、リードフレームの変形例（変形例５）を示す断面図であって、それぞれ図１３のXIVA−XIVA線断面図、XIVB−XIVB線断面図。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。また本明細書中、「表面」とは、半導体素子２１が搭載される側の面（すなわち図４の上方を向く面）のことをいい、「裏面」とは、半導体素子２１が搭載される側の面と反対側の面（すなわち図４の下方を向く面）のことをいう。
リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。
図１乃至図５に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、縦横にマトリックス状に配置された複数のリードフレーム要素１４を備えている。
各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。このリードフレーム要素１４は、半導体素子２１（後述）を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含んでいる。なお、図１および図２において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。
各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面正方形形状を有している。また、各リード部１６は、後述するようにボンディングワイヤ２２（後述）を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。図１および図３に示すように、各リード部１６は、矩形形状を有するとともにボンディングワイヤ２２に接続される先端部１６ａと、先端部１６ａより幅の狭い基端部１６ｂとを有している。
ボンディングワイヤ２２に接続される先端部１６ａには、ボンディングワイヤ２２との密着性を向上させるめっき部２５が設けられている。この場合、めっき部２５を構成するめっき種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、例えばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。
本実施の形態において、ダイパッド１５およびリード部１６にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。すなわちダイパッド１５の表面とリード部１６の表面とは互いに同一平面上に位置し、ダイパッド１５の裏面とリード部１６の裏面とは互いに同一平面上に位置している。ダイパッド１５およびリード部１６の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍ（０．０５ｍｍ以上０．５ｍｍ以下をいう。以下同様）とすることができる。しかしながら、これに限らず、ダイパッド１５および／またはリード部１６の一部が、ハーフエッチングにより薄肉化されていても良い。なお、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。
リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、その表面側の幅と裏面側の幅のうち広い方で測定し、例えば０．１０ｍｍ〜０．３０ｍｍとすることができる。なお、コネクティングバー１７の幅は、計測するための照明を奥側からコネクティングバー１７に当て、その幅を手前側から計測する、透過計測法を用いて測定することができる。
コネクティングバー１７は、ダイパッド１５とリード部１６とを支持するものであり、それぞれＸ方向、又はＸ方向に垂直なＹ方向に沿って延びている。各コネクティングバーは、それぞれ交差部４２において、当該コネクティングバー１７に直交する方向に延びる他のコネクティングバー１７に連結されている。すなわち交差部４２において、Ｘ方向に延びるコネクティングバー１７と、Ｙ方向に延びるコネクティングバー１７とが交わっている。
また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の角部から延びる４本の吊りリード４３と、各吊りリード４３に連結された連結部材４４とを介して、コネクティングバー１７に連結されている。
さらに、隣接するリードフレーム要素１４間において、対応する一対のリード部１６がコネクティングバー１７を介して連結されている。各コネクティングバー１７は、隣接するリードフレーム要素１４間において、当該コネクティングバー１７に連結されたリード部１６の長手方向に対して直交して延びている。
本実施の形態において、図１および図３に示すように、各コネクティングバー１７は、複数のリード連結部１８と、リード連結部１８間に位置する複数のリード非連結部１９とを有している。
このうち各リード連結部１８は、隣接するリードフレーム要素１４同士の間であって、対応する一対のリード部１６の間に位置している。例えば図３において、リード連結部１８は、上下に配置された一対のリード部１６間に配置されている。
また、各リード非連結部１９は、隣接するリード連結部１８同士の間に位置している。
図１および図３に示すように、これらリード連結部１８およびリード非連結部１９は、コネクティングバー１７の長手方向に沿って、交互に配置されている。
ところで、本実施の形態において、各コネクティングバー１７は、コネクティングバー１７の表面（一方の面）１７ａ側からコネクティングバー１７の長手方向に沿って薄肉化された薄肉部５１を有している。本実施の形態において、薄肉部５１は、コネクティングバー１７の幅方向および長手方向全域にわたって形成されているが、これに限らず、コネクティングバー１７の幅方向の一部および／または長手方向の一部のみに形成されていても良い。一方、コネクティングバー１７の裏面１７ｂは、ハーフエッチングにより薄肉化されることなく、平坦面となっている。
薄肉部５１の表面には、複数の突起部５２が形成されている。各突起部５２は、それぞれコネクティングバー１７の長手方向に沿って稜線状に延びている。突起部５２は、それぞれ薄肉部５１からコネクティングバー１７の表面１７ａ側に向けて突出している。本実施の形態では、各コネクティングバー１７にそれぞれ２本ずつ突起部５２が形成されている。
図４および図５に示すように、一対の突起部５２は、各コネクティングバー１７の幅方向中央部Ｃに対して略対称に配置されている。各突起部５２は、それぞれ断面が幅を持たない鋭角的な頂部５２ａを有している。この頂部５２ａは、コネクティングバー１７の表面１７ａよりも裏面１７ｂ側に引っ込んでいる。すなわち頂部５２ａは、コネクティングバー１７の表面１７ａと同一平面上には位置していない。
この場合、頂部５２ａは、リードフレーム１０の厚み（リードフレーム１０のうち薄肉化されていない部分（フルメタル部）の厚み）ｔの２．５％〜５０％だけコネクティングバー１７の表面１７ａから引っ込んでいることが好ましい。すなわち図４において、頂部５２ａが引っ込んでいる距離をｄとしたとき、０．０２５ｔ＜ｄ＜０．５０ｔとなっていることが好ましい。このように、頂部５２ａがコネクティングバー１７の表面１７ａよりも裏面１７ｂ側に引っ込んでいることにより、ソーイング加工時（図８（ｅ））にブレード３８に加わる負荷を低減し、切断性を向上させるとともに、ブレード３８の摩耗を抑えることができる。なお、頂部５２ａがリードフレーム１０の厚みｔの２．５％以上引っ込んでいる場合、頂部５２ａの高さがリードフレーム１０の表面の高さ位置と明確に異なるので、本願発明の効果が得られやすい。また、頂部５２ａがリードフレーム１０の厚みｔの５０％以下引っ込んでいる場合、コネクティングバー１７の厚みがリードフレーム１０の厚みの半分以上となるので、エッチング加工時の強度が維持され、リードフレーム１０の作成が困難になるおそれがない。
なお、リードフレーム１０の厚みｔ（図４および図５）は、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。
図４に示すように、リード連結部１８において、各コネクティングバー１７は、一対の突起部５２と、一対の突起部５２間に形成された中央溝５３と、各突起部５２とリード部１６との間に形成された側方溝５４とを有している。このうち中央溝５３および側方溝５４は、それぞれコネクティングバー１７の裏面１７ｂ方向に向けて湾曲するように凹んでいる。各突起部５２の高さｈは、中央溝５３の底面を基準とした場合に、５μｍ〜１５μｍとすることが好ましい。
また、コネクティングバー１７の幅方向中央部Ｃには中央溝５３が設けられており、突起部５２は、幅方向中央部Ｃには設けられていない。このため、ソーイング加工時（図８（ｅ））に、ブレード３８が最初に中央溝５３に当接する。これにより、ブレード３８が最初に突起部５２に当接する場合と比較して、ブレード３８の摩耗を抑えることができる。
図５に示すように、リード非連結部１９において、各コネクティングバー１７は、一対の突起部５２と、一対の突起部５２間に形成された中央溝５３と、各突起部５２の側方に形成された側方面５５とを有している。このうち中央溝５３は、コネクティングバー１７の裏面１７ｂ方向に湾曲するように凹んでいる。一方、各側方面５５は、各突起部５２からコネクティングバー１７の裏面１７ｂ側に向けてなだらかに傾斜している。このように、とりわけリード非連結部１９において、実質板厚の厚い部分が頂部５２ａの裾野の領域に形成されることにより、コネクティングバー１７の強度を向上させることができる。
再度図１を参照すると、コネクティングバー１７の突起部５２のうち少なくとも１つは、交差部４２において他のコネクティングバー１７の突起部５２に連結されている。例えば、Ｙ方向に延びるコネクティングバー１７の一対の突起部５２のうち一方の突起部５２は、交差部４２からＸ方向プラス側に延びる他のコネクティングバー１７の突起部５２に連結されている。また、当該一対の突起部５２のうち他方の突起部５２は、交差部４２からＸ方向マイナス側に延びる他のコネクティングバー１７の突起部５２に連結されている。これにより、交差部４２で直交するコネクティングバー１７同士の強度を高め、コネクティングバー１７同士が互いに対して変形する不具合を防止することができる。
このようなリードフレーム１０は、後述するように金属基板３１をエッチング加工することにより形成されたものである。リードフレーム１０（金属基板３１）の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。とりわけ、リードフレーム１０のうちコネクティングバー１７等の細い部分の変形を防止するため、リードフレーム１０（金属基板３１）の材料として、例えば引張強度が７５０ＭＰａ〜１１００ＭＰａの高強度材を用いることが好ましい。
半導体装置の構成
次に、図６により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図６は、半導体装置を示す断面図である。
図６に示す半導体装置２０は、ダイパッド１５およびリード部１６と、ダイパッド１５上に載置された半導体素子２１と、リード部１６と半導体素子２１の電極２１ａとを電気的に接続するボンディングワイヤ（導電部）２２とを備えている。
また、ダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２４によって封止されている。
ダイパッド１５およびリード部１６は、上述したリードフレーム１０（図１乃至図５）のリードフレーム要素１４内に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。
また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１６にそれぞれ接続されている。なお、リード部１６には、ボンディングワイヤ２２と密着性を向上させるめっき部２５が設けられている。
また、封止樹脂部２４としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂部２４全体の厚みは、３００μｍ〜２７００μｍ程度とすることができる。また、封止樹脂部２４の一辺（半導体装置２０の一辺）は、例えば８ｍｍ〜１６ｍｍすることができる。
リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図７（ａ）−（ｆ）を用いて説明する。図７（ａ）−（ｆ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面図に対応する図である。
まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。
具体的には、金属基板３１の表面側において、貫通エッチングを行う部分に対応する部分、およびハーフエッチング加工を行う部分に開口部３２ｂが形成される。他方、金属基板３１の裏面側において、貫通エッチングを行う部分に開口部３３ｂが形成される。また、コネクティングバー１７の突起部５２に対応する位置に、コネクティングバー１７の長手方向に沿って部分レジスト３２ｃを設けておく。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。
これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含む、複数のリードフレーム要素１４が形成される。
またこのとき、隣接するリードフレーム要素１４同士の間に、複数のリード連結部１８と複数のリード非連結部１９とを有するコネクティングバー１７が形成される。この際、コネクティングバー１７に、コネクティングバー１７の長手方向に沿って薄肉部５１が形成される。
さらに、上述したように、コネクティングバー１７の表面１７ａ側には、予め部分レジスト３２ｃが設けられている。これにより、金属基板３１に対して腐蝕液でエッチングを行った際、部分レジスト３２ｃの両側から腐蝕液が回り込んで、薄肉部５１に突起部５２が形成される（図７（ｄ））。なお、部分レジスト３２ｃは、金属基板３１が浸食されるのに伴って、エッチングの途中で除去される。このようにして、薄肉部５１の表面に、コネクティングバー１７の長手方向に沿って延びる複数の突起部５２が形成される。
次いで、エッチング用レジスト層３２、３３を剥離して除去する（図７（ｅ））。なお、本実施の形態においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。
次に、ボンディングワイヤ２２とリード部１６との密着性を向上させるため、リード部１６にメッキ処理を施し、めっき部２５を形成する（図７（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。また、めっき部２５は、リード部１６のうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム１０の全面に施してもよい。
このようにして、図１乃至図５に示すリードフレーム１０が得られる。
半導体装置の製造方法
次に、図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）により説明する。図８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、例えば上述した工程により（図７（ａ）−（ｆ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを備えたリードフレーム１０を作製する（図８（ａ））。
次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト又は半田等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。
次いで、半導体素子２１の電極２１ａと、リードフレーム１０の各リード部１６とを、それぞれボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。
その後、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部２４を形成する（図８（ｄ））。このようにして、封止樹脂部２４を用いてダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２を封止する。
次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図８（ｅ））。
このとき、まずリードフレーム１０をテープ３７上に載置して固定する。その後、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。本実施の形態において、コネクティングバー１７の幅方向中央部Ｃには中央溝５３が設けられており、突起部５２は、幅方向中央部Ｃには設けられていない。このため、コネクティングバー１７を切断する際、ブレード３８は、最初に突起部５２間に位置する中央溝５３に当接する。これにより、ブレード３８が最初に突起部５２に当接する場合と比較して、ブレード３８による力が一箇所に集中することなく、ブレード３８の摩耗を軽減することができる。
このようにして、図２に示す半導体装置２０を得ることができる（図８（ｆ））。
本実施の形態の作用効果
本実施の形態によれば、コネクティングバー１７の薄肉部５１に、コネクティングバー１７の長手方向に沿って延びる複数の突起部５２が形成されている。すなわち、コネクティングバー１７の一部の板厚を、加工前の金属基板３１に近い厚みまで残すことにより、コネクティングバー１７の強度を維持している。これにより、例えばエッチング工程（図７（ｄ））の後、あるいはめっき処理工程（図７（ｆ））の後に、コネクティングバー１７が変形してしまう不具合を防止することができる。とりわけ、本実施の形態において、各コネクティングバー１７にそれぞれ２本ずつ突起部５２が形成されていることにより、突起部５２をブレード３８が当接する位置から外すことができる。また、コネクティングバー１７の断面積を増やすことができる。特に、上述したように、突起部５２の頂部５２ａをリードフレーム１０の表面よりも低くした場合にも、その分の断面積の損失を補うことができる。
一方、比較例として、コネクティングバー１７の幅を広くすることも考えられる。しかしながら、この場合、ソーイングするためのブレード３８の幅を広くする必要が生じ、製造コストが上昇したり、ブレード３８の消耗につながったりするおそれがある。本実施の形態においては、コネクティングバー１７の薄肉部５１上に突起部５２を形成し、コネクティングバー１７の厚みが厚い部分を多く残すことにより、コネクティングバー１７の幅を広くしなくても、その変形を抑制することができる。
また本実施の形態によれば、各コネクティングバー１７に、それぞれコネクティングバー１７の長手方向に沿って薄肉化された薄肉部５１が形成されている。このことにより、コネクティングバー１７の全長に渡ってその垂直断面の面積を減少させ、ソーイング加工時にリード部１６の周囲に生じるバリの量を減少させることができる。
とりわけ、多ピン化により半導体装置２０のパッケージサイズを大型化した場合（例えば５ｍｍ□以上とした場合）、これに伴いコネクティングバー１７の長さも長くなるため、上述したコネクティングバー１７の変形防止という効果を顕著に得ることができる。このように、本実施の形態によれば、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することが可能となる。
さらに本実施の形態によれば、突起部５２がコネクティングバー１７の表面側に設けられている。このため、ダイシングによりコネクティングバー１７を切断する際、ブレード３８（図８（ｅ））は、まず突起部５２に当接し、その後徐々に広い面積で金属部分に接触するように厚み方向に進入する。これにより、ブレード３８による切断の負荷を最小限に抑えることができる。
本実施の形態においては、突起部５２は稜線状に形成されており、コネクティングバーの幅方向に沿って幅を有していない。そのため、ブレード３８（図８（ｅ））が初めに当接する際のブレード３８とコネクティングバーの接触面積を小さくすることができる。これにより、ブレード３８による切断の負荷を最小限に抑えることができる。
変形例
次に、図９乃至図１４により、本実施の形態によるリードフレームの変形例について説明する。図９および図１４において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
変形例１
図９は、本実施の形態の変形例（変形例１）を示す部分拡大平面図である。図９において、図１乃至図８に示す実施の形態と異なり、コネクティングバー１７は、その長手方向に終端する終端部１７ｃを有している。この場合、コネクティングバー１７の終端部１７ｃは、それぞれ連結部材４４に連結されている。また終端部１７ｃは、当該コネクティングバー１７に直交する方向に延びる他のコネクティングバー１７から離間して配置されている。すなわち連結部材４４によって囲まれた開口領域４５が形成されており、Ｘ方向およびＹ方向に延びる合計４本のコネクティングバー１７の終端部１７ｃが、開口領域４５周縁に配置されている。これにより、コネクティングバー１７の終端部１７ｃの周囲に存在する金属量を減らし、ソーイング時におけるブレード３８の消耗を抑えることができる。
変形例２
図１０は、本実施の形態の変形例（変形例２）を示す断面図（図４に対応する図）である。図１０において、図１乃至図８に示す実施の形態と異なり、薄肉部５１は、コネクティングバー１７の裏面１７ｂに形成されている。この場合、ソーイング時に発生するバリが、半導体装置２０の裏面側に突出することを抑えることができる。
変形例３
図１１は、本実施の形態の変形例（変形例３）を示す断面図（図４に対応する図）である。図１１において、図１乃至図８に示す実施の形態と異なり、コネクティングバー１７に４本の突起部５２が形成されている。なお、各コネクティングバー１７に形成される突起部５２の本数は、３本あるいは５本以上としても良い。
変形例４
図１２は、本実施の形態の変形例（変形例４）を示す断面図（図４に対応する図）である。図１２において、図１乃至図８に示す実施の形態と異なり、コネクティングバー１７に１本の突起部５２が形成されている。この場合、ソーイング加工時に、ブレード３８の面方向内側部分のみがリードフレーム１０と当接するため、ブレード３８の摩耗を低減することができる。
変形例５
図１３および図１４（ａ）（ｂ）は、本実施の形態の変形例（変形例５）を示す図である。本変形例において、各コネクティングバー１７には、１本の突起部５２が形成されている。図１３に示すように、コネクティングバー１７のうち、互いに隣接するリード部１６同士の間には端子間領域Ｒａが形成され、コネクティングバー１７のうち、交差部４２と、交差部４２に最も近いリード部１６との間には端子外領域Ｒｂが形成されている。
この場合、コネクティングバー１７は、長さ方向に沿って異なる幅を有している。具体的には、コネクティングバー１７の幅は、端子間領域Ｒａ（幅ｗａ）よりも、端子外領域Ｒｂ（幅ｗｂ）の方が広くなっている（ｗｂ＞ｗａ）。これにより、コネクティングバー１７のうち、リード部１６が連結されておらず、変形が生じやすい箇所である端子外領域Ｒｂを強化することができる。なお、コネクティングバー１７は、長さ方向中央部側から交差部４２に近づくにつれて、徐々に太くなるように形成されていても良い。また、上記に限らず、端子外領域Ｒｂの幅ｗｂは、端子間領域Ｒａの幅ｗａの８０％〜１２０％としてもよい（０．８０ｗａ≦ｗｂ≦１．２０ｗａ）。
また、突起部５２の頂部５２ａは、長さ方向に沿って異なる高さを有している。具体的には、図１４（ａ）（ｂ）に示すように、コネクティングバー１７の裏面１７ｂから測定した突起部５２の頂部５２ａの高さは、端子間領域Ｒａ（高さｈａ）よりも、端子外領域Ｒｂ（高さｈｂ）の方が高くなっている（ｈａ＜ｈｂ）。これにより、コネクティングバー１７のうち、変形が生じやすい箇所である端子外領域Ｒｂを強化することができ、コネクティングバー１７の変形を防止することができる。なお、突起部５２の頂部５２ａは、長さ方向中央部側から交差部４２に近づくにつれて、徐々に高さが高くなるように形成されていても良い。
また、本実施の形態において、突起部５２の頂部５２ａの高さは、リード連結部１８よりも、リード非連結部１９の方が高くなっていることが好ましい。これにより、リード部１６が連結されておらず、変形が生じやすい箇所であるリード連結部１８における強度を向上させることができ、コネクティングバー１７の変形を防止することができる。
なお、図１３および図１４（ａ）（ｂ）において、各コネクティングバー１７に形成される突起部５２は２本以上であっても良い。また、図１３および図１４（ａ）（ｂ）に示すコネクティングバー１７を、図１乃至図１２に示す各リードフレーム１０に適用しても良い。
図９乃至図１４に示す各変形例においても、図１乃至図８に示す実施の形態と同様、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することができる。
１０ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１６ リード部
１７ コネクティングバー
１８ リード連結部
１９ リード非連結部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２４ 封止樹脂部
５１ 薄肉部
５２ 突起部

Claims (1)

  1. 半導体装置用のリードフレームにおいて、
    それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、
    隣接する前記リードフレーム要素間において、対応する一対の前記リード部がコネクティングバーを介して連結され、
    前記コネクティングバーは、連結部材に接続され、
    前記コネクティングバーと前記連結部材との接続部分は、一方の面側から薄肉化された薄肉部を有し、
    前記接続部分の前記薄肉部に、突起部が形成され、
    前記突起部は稜線状に形成されており、前記突起部の頂部は前記コネクティングバーの幅方向に沿って幅を有していない、リードフレーム。
JP2020167144A 2014-10-09 2020-10-01 リードフレームおよびその製造方法 Active JP7044142B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014208220 2014-10-09
JP2014208220 2014-10-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019196423A Division JP6773197B2 (ja) 2014-10-09 2019-10-29 リードフレームおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2020205456A true JP2020205456A (ja) 2020-12-24
JP7044142B2 JP7044142B2 (ja) 2022-03-30

Family

ID=55959143

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015166777A Active JP6610087B2 (ja) 2014-10-09 2015-08-26 リードフレームおよびその製造方法
JP2019196423A Active JP6773197B2 (ja) 2014-10-09 2019-10-29 リードフレームおよびその製造方法
JP2020167144A Active JP7044142B2 (ja) 2014-10-09 2020-10-01 リードフレームおよびその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015166777A Active JP6610087B2 (ja) 2014-10-09 2015-08-26 リードフレームおよびその製造方法
JP2019196423A Active JP6773197B2 (ja) 2014-10-09 2019-10-29 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (3) JP6610087B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856497B2 (ja) * 2017-01-12 2021-04-07 株式会社三井ハイテック リードフレーム
JP7061278B2 (ja) * 2017-08-15 2022-04-28 大日本印刷株式会社 リードフレームおよび半導体装置
JP7193284B2 (ja) * 2018-09-21 2022-12-20 新光電気工業株式会社 リードフレーム及びリードフレームの製造方法
JP7311226B2 (ja) * 2019-10-02 2023-07-19 大口マテリアル株式会社 リードフレーム
JP7391694B2 (ja) 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN113903672A (zh) * 2021-11-16 2022-01-07 新恒汇电子股份有限公司 金属引线框架披锋状切割筋的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2014044980A (ja) * 2012-08-24 2014-03-13 Dainippon Printing Co Ltd 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2014135409A (ja) * 2013-01-11 2014-07-24 Mitsui High Tec Inc リードフレーム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231844B2 (ja) * 1986-08-18 1990-07-17 Toppan Printing Co Ltd Handotaisochoriidofureemunoseizohoho
JP5214911B2 (ja) * 2006-12-27 2013-06-19 株式会社デンソー モールドパッケージの製造方法
JP5997971B2 (ja) * 2012-08-09 2016-09-28 株式会社三井ハイテック リードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2014044980A (ja) * 2012-08-24 2014-03-13 Dainippon Printing Co Ltd 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2014135409A (ja) * 2013-01-11 2014-07-24 Mitsui High Tec Inc リードフレーム

Also Published As

Publication number Publication date
JP7044142B2 (ja) 2022-03-30
JP6773197B2 (ja) 2020-10-21
JP2016082222A (ja) 2016-05-16
JP6610087B2 (ja) 2019-11-27
JP2020014029A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
JP6773197B2 (ja) リードフレームおよびその製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5899614B2 (ja) リードフレームおよびリードフレームの製造方法
US20180240739A1 (en) Lead frame
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6936963B2 (ja) リードフレーム
JP6810906B2 (ja) リードフレームおよび半導体装置
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP6631669B2 (ja) リードフレームおよびリードフレームの製造方法
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
JP6967190B2 (ja) リードフレーム
JP2021068753A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP2019029542A (ja) リードフレームおよび半導体装置
JP2018037610A (ja) リードフレームおよび半導体装置
JP2016025120A (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7044142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150