JP6481895B2 - 半導体装置用リードフレーム及びその製造方法 - Google Patents
半導体装置用リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP6481895B2 JP6481895B2 JP2015245086A JP2015245086A JP6481895B2 JP 6481895 B2 JP6481895 B2 JP 6481895B2 JP 2015245086 A JP2015245086 A JP 2015245086A JP 2015245086 A JP2015245086 A JP 2015245086A JP 6481895 B2 JP6481895 B2 JP 6481895B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead
- metal plate
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 234
- 238000004519 manufacturing process Methods 0.000 title claims description 71
- 238000007747 plating Methods 0.000 claims description 427
- 229910052751 metal Inorganic materials 0.000 claims description 157
- 239000002184 metal Substances 0.000 claims description 157
- 230000001681 protective effect Effects 0.000 claims description 122
- 238000005530 etching Methods 0.000 claims description 114
- 238000000034 method Methods 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 337
- 230000008569 process Effects 0.000 description 51
- 238000010586 diagram Methods 0.000 description 28
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 238000007789 sealing Methods 0.000 description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910000510 noble metal Inorganic materials 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 10
- 229910052763 palladium Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
同様に、金属板からなるリードフレーム材の表面側に貴金属めっき層を形成し、裏面側に錫または錫を主体とする半田めっき層を形成し、裏面側に耐エッチング膜を形成した後、表面側では、貴金属めっき層をエッチングマスクとしてエッチングを行い、裏面側のレジストマスクを除去し、半導体素子を搭載してワイヤボンディング、樹脂封止を行う半導体装置の製造方法が知られている(例えば、特許文献2参照)。かかる半導体装置の製造方法においては、樹脂封止後、裏面側の錫及び錫を主体とする半田めっき層をマスクとし、アルカリ系のエッチング液を使用してエッチング加工を行い、外部端子部を突出及び独立させて半導体装置を製造する。
該金属板の表面側に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲に設けられ、前記金属板の前記非加工領域を前記表面側及び裏面側に有するリード部と、
該リード部の前記裏面側に設けられたリード裏面めっき層と、
前記リード部の前記裏面側にのみ設けられ、該リード裏面めっき層よりも大きい形状を有して該リード裏面めっき層を少なくとも覆い、前記金属板を構成する金属の少なくとも1つを含む金属材料からなる保護めっき層と、を有する。
金属板の裏面側の前記リード部を形成する領域にリード裏面めっき層を形成する工程と、
前記金属板を構成する金属の少なくとも1つを含む金属めっき材料を用いて、前記金属板の前記裏面側にのみ前記リード裏面めっき層よりも大きく形成して前記リード裏面めっき層を少なくとも覆う保護めっき層を形成する工程と、
前記金属板の前記リード部以外の所定箇所をエッチングし、所定の窪み領域を形成することにより、前記半導体素子搭載領域及び前記リード部を形成する工程と、を有する。
図1は、本発明の第1の実施形態に係る半導体装置用リードフレームの一例を示した図である。第1の実施形態に係る半導体装置用リードフレーム100は、金属板10を用いて構成される。金属板10は、元々は両面が平坦面を有し、一定の板厚を有する金属材料から構成されているが、部分的にエッチング加工され、未加工の平坦面を有し、加工前の元々の板厚を維持している非加工領域11と、エッチング加工されて薄くなった窪み領域12とを有する。
次に、本発明の第2の実施形態に係る半導体装置用リードフレーム及びその製造方法について説明する。なお、第2の実施形態に係る半導体装置用リードフレームにおいて、第1の実施形態に係る半導体装置用リードフレーム100と同様の構成要素については、同一の参照符号を付し、その説明を簡略化又は省略する。
図10は、本発明の第3の実施形態に係る半導体装置用リードフレームの一例を示す断面図である。なお、第3の実施形態においても、第1及び第2の実施形態と同様の構成要素については、同一の参照符号を付し、その説明を簡略化又は省略する。
図11は、本発明の第4の実施形態に係る半導体装置用リードフレームの一例を示す断面図である。図11に示すように、第4の実施形態に係る半導体装置用リートフレーム103は、第1の実施形態の半導体装置用リードフレーム100で、窪み領域12を表面側からのエッチング加工により形成しているのに対し、裏面側からエッチング加工を行った点で異なっている。よって、金属板10の表面側は総て非加工領域11から構成される。これに伴い、ダイパッド部21は、金属板10の窪み領域12ではなく、表面側の非加工領域11に設けられる。そして、ダイパッド部21の表面上(上面上)にダイパッド表面めっき層43が形成される。また、リード部32は、金属板10の窪み領域12からなる下面から、下側に延びる柱状となる。そして、リード部32の表面側にはリード表面めっき層40、裏面側にはリード裏面めっき層41が形成される。このような構成を有する半導体装置用リードフレーム103においても、リード裏面めっき層41の最表層に保護めっき層50を形成することが出来る。また、段差面ではあるが、裏面全面に保護めっき層51を形成することもできる。
次に、本発明の半導体装置用リードフレームと半導体装置用リードフレームの製造方法の一実施例を図3乃至図5に示すフローに従って説明する。なお、以下の説明において、理解の容易のため、実施形態で説明した構成要素と類似する構成要素については、必要に応じて、実施形態と同一の参照符号を付すこととする。
〔実施例2〕
実施例2は、実施例1において、保護めっき層50の範囲を、裏面めっき層41、42の大きさより片側0.05mm大きくした。その他の条件は、実施例1と同じである。
〔実施例3〕
実施例3は、実施例1において、保護めっき層51の範囲を、裏面全面とした。リード表面めっき層40と裏面めっき層41,42を同時に形成し、端子めっきマスク65、66を除去した後、保護めっき用レジスト60は被覆せず、表面側にプロテクトテープを貼付した。その後、保護めっきとして、裏面側全面にCuめっきを行った。めっき厚さは、10μmとした。保護めっき層51を形成後、プロテクトテープを除去した。その他は、実施例1と同じである。
〔実施例4〕
実施例4は、実施例1において、リード表面めっき層40とリード裏面めっき層41の位置をずらし、リード裏面めっき層41は半導体装置の外形部の周辺に2列に配置し、表面リードめっき層40を半導体素子搭載領域の周辺に1列に配置し、表面リードめっき層40と裏面リードめっき層41とは金属板10で連結するエッチング用レジストパターンを作製した。その他の条件は、実施例1と同じである。
〔実施例5〕
実施例5は、実施例1において、半導体素子搭載領域にダイパッド部20を形成し、ダイパッド表面は、リード表面めっき層40と同等のめっき構成で、ダイパッド表面めっき層43を作製した。窪み部の形成は、裏面側からエッチング加工で行った。深さ0.08mmとした。その他の条件は、実施例1と同じである。
〔比較例〕
比較例は、実施例1において、保護めっき層50を形成しないものとした。その他は、実施例1と同じである。
20 ダイパッド部
30〜32 リード部
40、41、42、43 端子めっき層
50、51 保護めっき層
60、80 レジスト
61、81 開口
65〜68 めっきマスク
85、86 エッチングマスク
90 プロテクトフィルム
100〜103 半導体装置用リードフレーム
110 半導体素子
120 ボンディングワイヤ
130 封止樹脂
140 ダイアタッチ材
150、151 半導体装置
Claims (20)
- 未加工の平坦面を有する非加工領域と加工済みの窪み領域とを有する金属板と、
該金属板の表面側に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲に設けられ、前記金属板の前記非加工領域を前記表面側及び裏面側に有するリード部と、
該リード部の前記裏面側に設けられたリード裏面めっき層と、
前記リード部の前記裏面側にのみ設けられ、該リード裏面めっき層よりも大きい形状を有して該リード裏面めっき層を少なくとも覆い、前記金属板を構成する金属の少なくとも1つを含む金属材料からなる保護めっき層と、を有する半導体装置用リードフレーム。 - 前記金属板は銅又は銅合金からなり、
前記保護めっき層は銅めっき層である請求項1に記載の半導体装置用リードフレーム。 - 前記保護めっき層の厚さは、0.5〜10μmである請求項1又は2に記載の半導体装置用リードフレーム。
- 前記半導体素子搭載領域は、前記金属板の前記窪み領域に設けられ、
前記金属板の前記裏面側は、総て前記非加工領域からなる請求項1乃至3のいずれか一項に記載の半導体装置用リードフレーム。 - 前記半導体素子搭載領域の前記裏面側には、前記リード裏面めっき層と同一材料からなる半導体素子裏面めっき層が設けられ、
該半導体素子裏面めっき層は、前記保護めっき層と同一の保護めっき層で覆われた請求項4に記載の半導体装置用リードフレーム。 - 未加工の平坦面を有する非加工領域と加工済みの窪み領域とを有する金属板と、
該金属板の表面側に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲に設けられ、前記金属板の前記非加工領域を前記表面側及び裏面側に有するリード部と、
該リード部の前記裏面側に設けられたリード裏面めっき層と、
該リード裏面めっき層を少なくとも覆い、前記金属板を構成する金属の少なくとも1つを含む金属材料からなる保護めっき層と、を有し、
前記保護めっき層は、前記金属板の前記裏面側の全面を覆う半導体装置用リードフレーム。 - 前記リード部は、前記表面側にリード表面めっき層を有し、
該リード表面めっき層は、前記リード裏面めっき層よりも前記半導体素子搭載領域に接近して設けられた請求項1乃至6のいずれか一項に記載の半導体装置用リードフレーム。 - 前記リード部は、前記リード表面めっき層及び前記リード裏面めっき層の双方を包含する大きさの前記非加工領域を有し、
前記リード表面めっき層と前記リード裏面めっき層とは、上面視で重ならない位置に設けられた請求項7に記載の半導体装置用リードフレーム。 - 前記金属板の前記表面側は、総て前記非加工領域からなり、
前記半導体素子搭載領域の前記表面側には、半導体素子表面めっき層が設けられ、
前記半導体素子搭載領域の前記裏面側は、前記窪み領域からなる請求項1乃至3のいずれか一項に記載の半導体装置用リードフレーム。 - 表面側に半導体素子搭載領域を有し、該半導体素子搭載領域の周囲にリード部を有する半導体装置用リードフレームの製造方法であって、
金属板の裏面側の前記リード部を形成する領域にリード裏面めっき層を形成する工程と、
前記金属板を構成する金属の少なくとも1つを含む金属めっき材料を用いて、前記金属板の前記裏面側にのみ前記リード裏面めっき層よりも大きく形成して前記リード裏面めっき層を少なくとも覆う保護めっき層を形成する工程と、
前記金属板の前記リード部以外の所定箇所をエッチングし、所定の窪み領域を形成することにより、前記半導体素子搭載領域及び前記リード部を形成する工程と、を有する半導体装置用リードフレームの製造方法。 - 表面側に半導体素子搭載領域を有し、該半導体素子搭載領域の周囲にリード部を有する半導体装置用リードフレームの製造方法であって、
金属板の裏面側の前記リード部を形成する領域にリード裏面めっき層を形成する工程と、
前記金属板を構成する金属の少なくとも1つを含む金属めっき材料を用いて、前記リード裏面めっき層を少なくとも覆う保護めっき層を形成する工程と、
前記金属板の前記リード部以外の所定箇所をエッチングし、所定の窪み領域を形成することにより、前記半導体素子搭載領域及び前記リード部を形成する工程と、を有し、
前記保護めっき層は、前記金属板の裏面全体を覆うように形成される半導体装置用リードフレームの製造方法。 - 前記所定の窪み領域は、前記金属板の前記表面側からエッチングを行うことにより形成される請求項10又は11に記載の半導体装置用リードフレームの製造方法。
- 前記金属板の前記表面側の前記リード部を形成する領域にリード表面めっき層を形成する工程を更に有する請求項10乃至12のいずれか一項に記載の半導体装置用リードフレームの製造方法。
- 前記金属板の前記裏面側の前記半導体素子搭載領域を形成する領域に半導体素子裏面めっき層を形成する工程を更に有する請求項13に記載の半導体装置用リードフレームの製造方法。
- 前記リード裏面めっき層、前記リード表面めっき層及び前記半導体素子裏面めっき層は同時に形成される請求項14に記載の半導体装置用リードフレームの製造方法。
- 前記リード表面めっき層は、前記リード裏面めっき層よりも前記半導体素子搭載領域に接近した位置に形成される請求項13乃至15のいずれか一項に記載の半導体装置用リードフレームの製造方法。
- 前記リード部を形成する領域は、前記リード表面めっき層及び前記リード裏面めっき層を包含する大きさに設定され、
前記リード表面めっき層と前記リード裏面めっき層とは上面視で重ならない位置に形成される請求項16に記載の半導体装置用リードフレームの製造方法。 - 前記所定の窪み領域は、前記金属板の前記裏面側からエッチングを行うことにより形成される請求項10又は11に記載の半導体装置用リードフレームの製造方法。
- 前記金属板の前記表面側の前記リード部を形成する領域にリード表面めっき層を形成する工程と、
前記金属板の前記表面側の前記半導体素子搭載領域に半導体素子表面めっき層を形成する工程と、を更に有する請求項18に記載の半導体装置用リードフレームの製造方法。 - 前記リード裏面めっき層、前記リード表面めっき層及び前記半導体素子表面めっき層は同時に形成される請求項19に記載の半導体装置用リードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015245086A JP6481895B2 (ja) | 2015-12-16 | 2015-12-16 | 半導体装置用リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015245086A JP6481895B2 (ja) | 2015-12-16 | 2015-12-16 | 半導体装置用リードフレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017112201A JP2017112201A (ja) | 2017-06-22 |
JP6481895B2 true JP6481895B2 (ja) | 2019-03-13 |
Family
ID=59081658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015245086A Active JP6481895B2 (ja) | 2015-12-16 | 2015-12-16 | 半導体装置用リードフレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6481895B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603144A (ja) * | 1983-06-21 | 1985-01-09 | Oki Electric Ind Co Ltd | 半導体パツケ−ジのリ−ド処理方法 |
US5328552A (en) * | 1993-03-30 | 1994-07-12 | At&T Bell Laboratories | Leadframe processing for molded package arrangements |
JP2011029335A (ja) * | 2009-07-23 | 2011-02-10 | Mitsui High Tec Inc | リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法 |
JP2011108818A (ja) * | 2009-11-17 | 2011-06-02 | Mitsui High Tec Inc | リードフレームの製造方法および半導体装置の製造方法 |
US8193037B1 (en) * | 2010-12-06 | 2012-06-05 | Stats Chippac Ltd. | Integrated circuit packaging system with pad connection and method of manufacture thereof |
JP5930843B2 (ja) * | 2012-05-24 | 2016-06-08 | Shマテリアル株式会社 | リードフレーム及びその製造方法 |
-
2015
- 2015-12-16 JP JP2015245086A patent/JP6481895B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017112201A (ja) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102265394B (zh) | 多行引线框架的结构及其半导体封装及制造方法 | |
JP5578704B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
US20110100687A1 (en) | Carrier tape for tab-package and manufacturing method thereof | |
JP6362111B2 (ja) | リードフレームの製造方法 | |
JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
JP2011029335A (ja) | リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法 | |
JP2018166182A (ja) | 半導体装置用リードフレームとその製造方法 | |
JP6481895B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
JP2016021515A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP6357684B2 (ja) | リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置 | |
JP2016066790A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6326647B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP5991712B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP7404763B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP6460390B2 (ja) | リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置 | |
KR20110018700A (ko) | 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6481895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |