JPS603144A - 半導体パツケ−ジのリ−ド処理方法 - Google Patents
半導体パツケ−ジのリ−ド処理方法Info
- Publication number
- JPS603144A JPS603144A JP58110214A JP11021483A JPS603144A JP S603144 A JPS603144 A JP S603144A JP 58110214 A JP58110214 A JP 58110214A JP 11021483 A JP11021483 A JP 11021483A JP S603144 A JPS603144 A JP S603144A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plated
- plating
- semiconductor package
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
この発明は、パッケージ、リード酸化皮膜の除去を容易
に行なう半導体パッケージのリード処理方法に関する。
に行なう半導体パッケージのリード処理方法に関する。
(従来技術)
第1図は従来の半導体パッケージのリードの断面図であ
る。この第1図における1はリード、4it、 Au
S 1ダイボンド部、5はキャップであシ、従来のリー
ド1はリード1にNiメッキ2を行い、その表面にAu
メッキ3を行った構成でリードメッキを行っていた。
る。この第1図における1はリード、4it、 Au
S 1ダイボンド部、5はキャップであシ、従来のリー
ド1はリード1にNiメッキ2を行い、その表面にAu
メッキ3を行った構成でリードメッキを行っていた。
原価低減などの目的でAuメッキ3の削除を行ない、N
iメッキ2の状態で半導体装置の組立を行うと、Au
−Siダイボンド4、キャップ5の溶接″!、たけ樹脂
シールなどの工程で高温で処理されるため、Niメッキ
2の表面に強固な酸化皮膜を生成するために半導体装置
組立後、Niメッキ2をたとえば塩酸、硫酸などによシ
ポイルデイツゾなどの酸処理によって酸化皮膜の除去を
行い、ハンダディップ(DiP) またはハンダメッキ
などのハンダ処理をしていたが、Niメッキの酸化皮膜
は酸処理によって除去しにくいという欠点があった。
iメッキ2の状態で半導体装置の組立を行うと、Au
−Siダイボンド4、キャップ5の溶接″!、たけ樹脂
シールなどの工程で高温で処理されるため、Niメッキ
2の表面に強固な酸化皮膜を生成するために半導体装置
組立後、Niメッキ2をたとえば塩酸、硫酸などによシ
ポイルデイツゾなどの酸処理によって酸化皮膜の除去を
行い、ハンダディップ(DiP) またはハンダメッキ
などのハンダ処理をしていたが、Niメッキの酸化皮膜
は酸処理によって除去しにくいという欠点があった。
(発明の目的)
この発明は、上記従来の欠点を除去するためになされた
もので、Auメッキを削除したリードのハンダディップ
、ハンダメッキ処理が容易に行える半導体パッケージの
リード処理方法を提供することを目的とする。
もので、Auメッキを削除したリードのハンダディップ
、ハンダメッキ処理が容易に行える半導体パッケージの
リード処理方法を提供することを目的とする。
(発明の構成)
この発明の半導体パンクー−ジのリード処理方法は、半
導体・ぐツケージのリードにNiメッキをしてその表面
に酸化しても酸処理によって酸化被膜が容易に除去でき
る金属をメッキし、熱処理工程後メッキ金属の表面の酸
化波Mfc除去してメッキ金属にノ・ンダ処理するよう
にしたものである。
導体・ぐツケージのリードにNiメッキをしてその表面
に酸化しても酸処理によって酸化被膜が容易に除去でき
る金属をメッキし、熱処理工程後メッキ金属の表面の酸
化波Mfc除去してメッキ金属にノ・ンダ処理するよう
にしたものである。
(実施例)
以下、この発明の半導体パッケージのリード処理方法の
実施例について図面に基づき説明する。
実施例について図面に基づき説明する。
第2図はその一実施例に適用される半導体・ぐツケージ
のリードの断面図であり、第2図において、第1図と同
一部分には同一符号を付してその説明を省略し、第1図
とは異なる部分を重点的に述べる。
のリードの断面図であり、第2図において、第1図と同
一部分には同一符号を付してその説明を省略し、第1図
とは異なる部分を重点的に述べる。
この第2図を第1図と比較しても明らかなように、第2
図では、符号11〜31で示す部分が第1図とは異なシ
、この発明の特徴をなす部分である。すなわち、11は
リード、21はNiメッキ、31は酸化しても容易に除
去できるメッキ金属、たとえば、銅、錫、鉛、半田など
が用られる。Niメッキ21の上に酸化しても酸化皮膜
の除去しやすいメッキ金属31のメッキでカバーして、
Niメッキ21の酸化を防止し、かつ酸化月日除去処理
を容易にしている。
図では、符号11〜31で示す部分が第1図とは異なシ
、この発明の特徴をなす部分である。すなわち、11は
リード、21はNiメッキ、31は酸化しても容易に除
去できるメッキ金属、たとえば、銅、錫、鉛、半田など
が用られる。Niメッキ21の上に酸化しても酸化皮膜
の除去しやすいメッキ金属31のメッキでカバーして、
Niメッキ21の酸化を防止し、かつ酸化月日除去処理
を容易にしている。
たと乏2はカバー用のメッキ金属31に銅メッキを使用
する。そしてシールなどの工程で高温処理されると、表
面に酸化膜ができる。この酸化膜はたとえば塩酸、酢酸
々どにディップすることによシ、容易に落ちる。そして
表面に清浄な銅メッキ(メッキ金属31)を露出して半
田ディツプなどを行うと、ハンダディップの剥離性が向
上する。
する。そしてシールなどの工程で高温処理されると、表
面に酸化膜ができる。この酸化膜はたとえば塩酸、酢酸
々どにディップすることによシ、容易に落ちる。そして
表面に清浄な銅メッキ(メッキ金属31)を露出して半
田ディツプなどを行うと、ハンダディップの剥離性が向
上する。
(発明の効果)
以上述べたごとく、この発明の半導体パッケージのり−
ド処胛方法によれは、半導体パッケージのリードの表面
にNiメ°ツキおよび酸化処理で酸化皮膜が容易に処理
できるメッキ金属でメッキし、熱処理工程後このメッキ
金属の表面の酸化膜FIG<全除去してメッキ金属の表
面を露出させてハンダ処理を行うようにしたので、Au
メッキを削除した半導体パッケージのリードのハンダデ
ィップ、ハンダメッキ処理が容易になシ、したがってA
uメッキを行なう必要がなくなシ、コストの低減が可能
となるものである。
ド処胛方法によれは、半導体パッケージのリードの表面
にNiメ°ツキおよび酸化処理で酸化皮膜が容易に処理
できるメッキ金属でメッキし、熱処理工程後このメッキ
金属の表面の酸化膜FIG<全除去してメッキ金属の表
面を露出させてハンダ処理を行うようにしたので、Au
メッキを削除した半導体パッケージのリードのハンダデ
ィップ、ハンダメッキ処理が容易になシ、したがってA
uメッキを行なう必要がなくなシ、コストの低減が可能
となるものである。
第1図は従来の半導体パッケージのリードの断面図、第
2図はこの発明の半導体パッケージのリード処理方法に
適用された半導体パッケージのリードの断面図である。 4・・・グイボンド部、5・・・キャップ、11・・・
リード、21・・・Niメッキ、31・・・酸化しても
容易に除去できるメッキ金属。 特許出願人 沖電気工業株式会社 手続補正書 昭和F81年す月i、1lEl 特許庁長官若 杉 和 失敗 1、事件の表示 昭11158年 % 訃 願第110214 号2、発
明の名称 半導体パッケージのリード処理方法 3、補正をする者 事件との関係 特 許 出願人 (029)沖電気工業株式会社 4、代理人 5、補正命令の日付 昭和 年 月 [1(自発)6、
補正の対象 明細層の発明の粕・卸[な説明の欄 7、補正の内容 別紙の通り 7 補正の内容 ])明細書2頁10行「ボイルディップ」全[ボイルま
たはティップ]と訂正する。
2図はこの発明の半導体パッケージのリード処理方法に
適用された半導体パッケージのリードの断面図である。 4・・・グイボンド部、5・・・キャップ、11・・・
リード、21・・・Niメッキ、31・・・酸化しても
容易に除去できるメッキ金属。 特許出願人 沖電気工業株式会社 手続補正書 昭和F81年す月i、1lEl 特許庁長官若 杉 和 失敗 1、事件の表示 昭11158年 % 訃 願第110214 号2、発
明の名称 半導体パッケージのリード処理方法 3、補正をする者 事件との関係 特 許 出願人 (029)沖電気工業株式会社 4、代理人 5、補正命令の日付 昭和 年 月 [1(自発)6、
補正の対象 明細層の発明の粕・卸[な説明の欄 7、補正の内容 別紙の通り 7 補正の内容 ])明細書2頁10行「ボイルディップ」全[ボイルま
たはティップ]と訂正する。
Claims (1)
- 半導体パッケージのリードにNiメッキを施した表面に
酸化しても酸処理によって酸化皮膜が容易に除去できる
金属によるメッキ金属でメッキしておき、熱処理工程後
上記メッキ金鵜の表面の酸化皮膜を除去して上記メッキ
金属にハンダ処理することを特徴とする半導体パッケー
ジのリード処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58110214A JPS603144A (ja) | 1983-06-21 | 1983-06-21 | 半導体パツケ−ジのリ−ド処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58110214A JPS603144A (ja) | 1983-06-21 | 1983-06-21 | 半導体パツケ−ジのリ−ド処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS603144A true JPS603144A (ja) | 1985-01-09 |
JPS6349383B2 JPS6349383B2 (ja) | 1988-10-04 |
Family
ID=14529954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58110214A Granted JPS603144A (ja) | 1983-06-21 | 1983-06-21 | 半導体パツケ−ジのリ−ド処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS603144A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5719540A (en) * | 1980-07-10 | 1982-02-01 | Toshiba Corp | Relative humidity detecting method for air conditioner |
JP2017112201A (ja) * | 2015-12-16 | 2017-06-22 | Shマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
WO2020003529A1 (ja) * | 2018-06-29 | 2020-01-02 | 日立ジョンソンコントロールズ空調株式会社 | 空調システム、空調方法、及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164552A (en) * | 1981-04-01 | 1982-10-09 | Hitachi Cable Ltd | Lead-frame for semiconductor device |
JPS5875861A (ja) * | 1981-10-30 | 1983-05-07 | Fuji Denka:Kk | 回路素子気密パツケ−ジ用リ−ド線及びその製造方法 |
JPS59161850A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
-
1983
- 1983-06-21 JP JP58110214A patent/JPS603144A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164552A (en) * | 1981-04-01 | 1982-10-09 | Hitachi Cable Ltd | Lead-frame for semiconductor device |
JPS5875861A (ja) * | 1981-10-30 | 1983-05-07 | Fuji Denka:Kk | 回路素子気密パツケ−ジ用リ−ド線及びその製造方法 |
JPS59161850A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5719540A (en) * | 1980-07-10 | 1982-02-01 | Toshiba Corp | Relative humidity detecting method for air conditioner |
JPH0146772B2 (ja) * | 1980-07-10 | 1989-10-11 | Tokyo Shibaura Electric Co | |
JP2017112201A (ja) * | 2015-12-16 | 2017-06-22 | Shマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
WO2020003529A1 (ja) * | 2018-06-29 | 2020-01-02 | 日立ジョンソンコントロールズ空調株式会社 | 空調システム、空調方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JPS6349383B2 (ja) | 1988-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2012042907A1 (ja) | 金属の接合方法 | |
JP2003197827A (ja) | 半導体装置およびその製造方法 | |
JPS603144A (ja) | 半導体パツケ−ジのリ−ド処理方法 | |
JP4055158B2 (ja) | リードフレーム及びリードフレームを備えた半導体装置 | |
JP3305233B2 (ja) | 超伝導線材の接続方法 | |
JPH01257356A (ja) | 半導体用リードフレーム | |
KR100541581B1 (ko) | 리드 프레임과 그 제조 방법 및 반도체 장치 | |
JPH0590465A (ja) | 半導体装置 | |
JP6356478B2 (ja) | 半導体装置の製造方法 | |
JPH06302756A (ja) | 半導体装置用リードフレーム | |
JP2000058730A (ja) | リードフレーム及びその製造方法 | |
JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
JPH04137552A (ja) | リードフレーム | |
JPS62204558A (ja) | リ−ドフレ−ム | |
JPS63202944A (ja) | リ−ドフレ−ム | |
JP2000349180A (ja) | はんだコートリッド | |
JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
JP2004158884A (ja) | 半導体装置およびその製造方法 | |
JP3215205B2 (ja) | 半導体素子の外装方法 | |
JP2007142054A (ja) | シールカバーおよびその製造方法 | |
JP2927196B2 (ja) | チップ型電子部品及びその製造方法 | |
JP2001015666A (ja) | 半導体装置及びその製造方法 | |
JPS59209500A (ja) | 銅−半田クラツド材 | |
JPS63244630A (ja) | 半導体装置の製造方法 |