JP6156745B2 - 半導体装置用リードフレーム及びその製造方法 - Google Patents
半導体装置用リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP6156745B2 JP6156745B2 JP2014056963A JP2014056963A JP6156745B2 JP 6156745 B2 JP6156745 B2 JP 6156745B2 JP 2014056963 A JP2014056963 A JP 2014056963A JP 2014056963 A JP2014056963 A JP 2014056963A JP 6156745 B2 JP6156745 B2 JP 6156745B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- noble metal
- plating layer
- metal plating
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000007747 plating Methods 0.000 claims description 144
- 238000005530 etching Methods 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 53
- 229910000510 noble metal Inorganic materials 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 239000010970 precious metal Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims 1
- 239000010953 base metal Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、半導体装置用リードフレーム、特に樹脂封止後に外部接続端子となるめっき層がモールド樹脂から露出しているＱＦＮやＳＯＮなどの半導体装置用リードフレーム、及びその製造方法に関する。
近年、リードフレームへの要求として、半導体装置の小型高密度化及び集積化による細密化、多列化および大判化は当然のことながら、多様な用途に合わせて半導体装置の基材となるリードフレームのダイパッドやリードその他のパーツの形状も多種多様に要求される。更に必要な期間に必要な量だけを生産するために、少量多品種及び短納期も要求される。これらの諸要求を満足させるために、フォトエッチングで製造されるリードフレームへの需要が大幅に増加してきた。
従来より、リードフレームの基材となる金属板からリードフレームを形成する方法として、金属板を液状やフィルム状のフォトレジストで被覆し、リソグラフィーを行って、部分的に必要なパターンにめっきを行うフォトフォーミングを利用し、リードフレームの表側に、半導体素子が搭載される部分や、半導体素子と外部端子を接続するためのワイヤーボンディングを行う内部接続端子や、その他の配線パターン部分をめっきしたり、加えて或いは同時に、リードフレームの裏側に実装のための外部接続端子となる部分に、貴金属などのめっきを行い、次に、フォトフォーミングで形成された貴金属などのめっき層を残したまま、再度液状やフィルム状のフォトレジストで基材を被覆し、同じくリソグラフィーを行って、めっき層以外の金属板の部分をエッチングし、リードフレームとしての必要な形状を得る方法が用いられている。フォトレジストを使用して必要なパターンにめっきを行う方法は、一般的にフォトフォーミングと呼ばれるが、これに対してエッチングを行う方法は、フォトエッチングと呼ばれている。図１（ａ）は係る従来の製造方法の工程フローを、図２は各工程の詳細を、それぞれ示す説明図である。
最初にフォトフォーミングを行い、その後フォトエッチングを組み合わせる製造方法は、下記の特許文献１に詳しく記載されている。
この製造形態によれば、リードフレームの側面にめっきが施されることはなく、リードフレームの表裏面において、その面の必要な部分にだけめっきすることで、高価な貴金属めっき部分の面積や量を減らし、安価なリードフレームを供給することが可能であるとされている。
特許文献１には、この種リードフレームの製造方法として次のように記載されている。即ち、最初にリードフレームの基材となる金属板にフォトレジストを被覆し、リードフレームに必要な所望のめっきパターンが形成されるように描画されたマスクを使用して露光する。その後、現像にて基材表面を露出させてめっきを積層し、その後レジストを剥離する。この際、めっきは基材の表面のみ、または裏面のみ、あるいは表裏同時に、意図して必要な部分のみにめっきを形成することができる。その後、めっきが形成された基材に、フォトレジストを再度被覆し、所望のリードフレーム形状を得るためのパターンが描画されたマスクを、先にリードフレームの所定の位置にめっきされたパターンに合わせ込み、露光を行ってから、現像にて基材表面を露出させてエッチングを行い、その後、レジストを剥離してリードフレームを得る。また、先にフォトフォーミングにてめっきパターンを形成し、その上にフォトレジストを被覆してエッチングを行うことにより、エッチング液からめっき面を保護する効果もあるようにしている。また、特許文献１には、別の実施例として、基材表面に先にフォトフォーミングにてめっきパターンを形成し、２回目のフォトレジストを使用せずに、そのままエッチング液を噴き付け、めっき被膜をマスクとして、エッチングを行ってリードフレームを得るようにすることも記載されている。
レジストを使用したフォトフォーミングでのめっき形状は、使用するレジストの厚みや解像度により形成可能な最小寸法と形状が決定される。一般的には、仮に厚さ２５μｍ程度のドライフィルムレジストを使用した場合、最小の幅寸法として、３０μｍ程度までは解像されるので、それ以上の寸法であれば、殆どの形状は露光後の現像パターンとして形成可能であり、半導体装置に要求される一般的なめっきの形状や寸法の殆どを網羅することが可能である。
ここで、先にフォトフォーミングされためっきパターンに、その後に行うフォトエッチングのパターンを合致させる芯合わせ、いわゆるアライメントが非常に重要となってくる。この位置合わせの方法は様々であるが、近年の半導体装置の細密化、多列化およびリードフレームの大判化に伴い、非常に高度なアライメント技術が要求されるようになってきた。
特に露光工程では、材料の位置決め方法も重要であるが、その他にも紫外線を使って露光を行うために、材料や露光マスクの熱膨張、リール材であれば材料の蛇行など、様々な影響を受ける。そのためリードフレームメーカーでは、このアライメント技術が一つの重要な工程能力を左右するファクターとなる。
特に露光工程では、材料の位置決め方法も重要であるが、その他にも紫外線を使って露光を行うために、材料や露光マスクの熱膨張、リール材であれば材料の蛇行など、様々な影響を受ける。そのためリードフレームメーカーでは、このアライメント技術が一つの重要な工程能力を左右するファクターとなる。
また、フォトエッチングの露光で使用されるエッチング用のマスクパターンは、最終的な出来上がりのフレーム形状いわゆる製品図面の形状とは大きく異なる。その理由は、エッチングが深さ方向に進行するにつれて、横方向にも進行するためである。また、その横方向への進行量は、レジストマスクの開口幅やその形状、エッチング深さおよびエッチング条件でも変わってくる。そのため、エッチングマスクのデザインは、それらの特性を考慮し補正されたデザインを使用しなければならず、経験やデータに基づいた高度なマスクのデザインルール技術が必要とされる。
また、フォトエッチングで作製可能な形状にも限界がある。例えば、図６に示すような四角の形状を残す場合あるいは四角な形状にエッチングを行う場合、エッチングの深さやデザインでその大きさは異なるものの、コーナーの部分は例外なく丸みを帯びる。これは先に記述したように、エッチングが縦方向と横方向に進行するためであり、薬液を使用したウェットエッチングでは不可避な現象で、これはエッチング可能な形状にも限界があることを示している。
つまり、最初に行うフォトフォーミングでのめっきの形状や寸法の自由度およびその寸法の工程能力は高いももの、次に行うフォトエッチングでは、高度なアライメント技術やマスクのデザインルール技術を必要とする。また、そのエッチング形状にも限界があるので、完全にめっきの形状に追従して、エッチングを完成させることは不可能である。
例えば、図７に示すように、めっきパターンの中心とエッチングパターンの中心がずれた場合、パターンの片側は基材表面が露出し、反対側はめっきの下側までエッチングが進行してめっきバリとなってしまう。また、エッチングの進行のバラツキにより、基材表面が露出してしまったり、めっきバリになることもある。
また、例えば、図８に示すように、一つのめっきパターンと隣り合うめっきパターンの間隔が狭く、その間をエッチングしたいとなった場合、エッチング用のレジストで解像すなわち現像で開口できない場合は、エッチングも不可能である。また、解像が可能であっても、エッチングの横方向への広がりにより、めっきバリになってしまう。
また、例えば、図９に示すように、めっきの形状が四角のパターンであり、その外周をエッチングする場合、エッチングでは四角のコーナーは丸みを帯びるので、めっきのコーナー部は、めっきの下までエッチングがなされ、その部分がめっきバリとなってしまう。そのため、めっきバリになることを防ぐために、あらかじめめっきの形状として、コーナーを丸くしたり、エッチングの形状や寸法が、めっきの形状や寸法より大きくなるように、作製することもある。
以上のことから、図９に示すようにリードフレームの製品図面の中には、エッチングの影響を考慮しためっきパターンに修正されたり、めっきパターンの外周における基材表面の露出寸法の規格やめっきバリの寸法の規格を前以て設定することが一般的に行われている。しかしながら、本発明が成そうとする技術分野においては、モールド樹脂から露出する外部接続用端子となる貴金属めっき被膜の外周に、基材の表面が露出した場合、貴金属と基材金属との間で異種金属のイオン化傾向差から発生する基材金属の腐食が懸念される。
また、特許文献１に記載された実施例で、基材表面に先にフォトフォーミングによりめっきパターンを形成し、２回目のフォトレジストを使用せずに、そのままエッチング液を噴き付け、めっき被膜をマスクとしてエッチングを行い、リードフレームを得ることが記述されているが、一般的なリードフレームの厚みは、０．１〜０．２５ｍｍであるので、これをめっき被膜をレジストマスクとして、エッチングで貫通させて形状を得ようとすれば、エッチングの横方向への進行により、めっき被膜が庇状のバリとなって、そのバリが欠損して所望の面積が得られなかったり、組立工程ではワイヤーボンディング不良やショート不良、更には実装での不良を起こすことが考えられる。
本発明は、かかる問題を解決するためになされたものであり、モールド樹脂から露出した外部接続用端子となるめっき被膜の外周には、基材表面の露出がなく、貴金属めっき層のめっきバリの大きさが極めて小さく、貴金属めっき層の欠損やこれによるショート不良やその他組立てでの不具合のない、より信頼性の高いリードフレームを提供することを目的とする。
本発明は、特許文献１に記載さているように、リードフレームの基材となる金属板に、最初にフォトフォーミングでめっきパターンを形成し、次にフォトエッチングによりリードフレームの形状を得る製造方法に対して、更に、新たな加工工程を追加することにより、上記目的を達成しようとするものである。即ち、本発明によるリードフレームの製造方法は、リードフレーム基材となる金属板の表面側に、半導体素子を搭載するためのダイパッド部と、該ダイパッド部に搭載された半導体素子の電極とワイヤーを介して接続される内部端子部と、該内部端子部に対応して前記金属板の裏面側に設けられた外部端子部とに貴金属めっき層を形成する第１工程と、前記第１工程で処理されたリードフレーム基材の表裏面に耐エッチングレジスト膜を形成し、前記第１工程で形成した貴金属めっき層を残すとともに、前記貴金属めっき層の周囲に前記リードフレーム基材の表面が所定量露出するように、リードフレーム基材としての機能上必要な形状、例えば、コネクティングバーやサイドレールやタイバー等を具備し、ハーフエッチング加工や貫通エッチングなどのパターンエッチング加工を前記リードフレーム基材の表裏面に対して行い、機能上必要な形状に形成されるリードフレーム基材の側面に、第１の湾曲面を形成する第２工程と、前記第１工程で形成された貴金属めっき層をレジストマスクとして、前記貴金属めっき層を腐食させずに該貴金属めっき層の周囲に露出する前記リードフレーム基材の表面全体をマイクロエッチングし、前記貴金属めっき層のバリの大きさを、０．０２０ｍｍ以下に抑えながら、前記リードフレーム基材の側面における前記貴金属めっき層の底面周縁と近接する領域に、前記第１の湾曲面とは面の向きが異なり、前記貴金属めっき層の底面周縁と近接する領域における前記リードフレーム基材の面積が前記第１の湾曲面が形成されている領域における前記リードフレーム基材の面積よりも小さく、且つ、前記貴金属めっき層の底面周縁との間で段差となる、第２の湾曲面を形成する第３工程と、前記ダイパッド部に半導体素子を搭載した後、該半導体素子の電極と対応する前記内部端子部とをボンディングワイヤーによって接続して電気的導通回路を形成し、前記半導体素子及びボンディングワイヤーを含む前記リードフレーム基材の表面側をモールド樹脂で封止する第４工程を含むことを特徴とする。
また、本発明は、前記貴金属めっき層が、Ag、Pd、Au、Ni／Ag、Ni／Au、Ni／Pd、Ni／Pd／Au、Ni／Pd／Ag、Pd／AuおよびPd／Agのめっきの中から選択される貴金属のめっき層で形成されていることを特徴とする。
また、本発明は、前記第１工程において、感光性樹脂をレジストマスクとして所定の部分にめっきを行うフォトフォーミング法が使用され、前記第２工程において、ハーフエッチング加工及び貫通エッチング加工も感光性樹脂をレジストマスクとして使用するフォトエッチング法が使用されることを特徴とする。
また、本発明は、前記第３工程において、リードフレーム基材の表面または裏面あるいは両面に形成された貴金属めっき層をエッチングマスクとして、リードフレーム基材の金属を選択的にエッチングするエッチング剤により、リードフレーム基材の両面または片面からマイクロエッチングして、前記貴金属めっき層の周囲の基材金属板表面を除去するようにしたことを特徴とする。
また、本発明は、前記第１工程で形成されためっきパターンが、前記第３工程において基材金属の表面を全て選択的にマイクロエッチングするため、めっき部とマイクロエッチング部では段差が形成され、樹脂封止された半導体装置の外部端子部側では、マイクロエッチングにより段差が形成され、前記第４工程で樹脂封止する際、その段差に樹脂が充填されて、樹脂パッケージから露出した外部端子部の貴金属めっき層の周囲に基材金属が露出しないようにしたことを特徴とする。
また、本発明は、前記第２工程で形成されるリードフレームの形状は、第３工程におけるマイクロエッチングにより、所望のリードフレーム形状および寸法を得ることができるように少し大きめに作製され、同時に第１工程で形成されためっきパターンの周囲には、第３工程でめっきとの段差が形成され得るように、基材金属表面が少なくとも、０．００５ｍｍ以上確保されていることを特徴とする。
また、本発明によれば、貴金属めっき層の周囲の基材表面をマイクロエッチングする量は、０．００５ｍｍから０．０３０ｍｍとすることを特徴とする。
また、本発明による半導体装置用リードフレームは、半導体素子を搭載するためのダイパッド部と内部端子部と外部端子部とに形成された貴金属めっき層を支持するリードフレーム基材の前記ダイパッド部及び前記内外部端子部の側面に第１の湾曲面と、前記貴金属めっき層の底面周縁と近接する領域に形成され、前記第１の湾曲面とは面の向きが異なり、前記貴金属めっき層の底面周縁と近接する領域における前記ダイパッド部及び前記内外部端子部の各面積が前記第１の湾曲面が形成されている領域における前記ダイパッド部及び前記内外部端子部の各面積よりも小さく、且つ、前記貴金属めっき層の底面周縁との間で段差となる、第２の湾曲面を有するとともに、前記リードフレーム基材の前記ダイパッド部及び前記内外部端子部の夫々における前記貴金属めっき層を支持する面と前記第２の湾曲面との境界位置から側方に突出する、前記貴金属めっき層のバリの大きさが、０．０２０ｍｍ以下であることを特徴とする。
本発明によれば、半導体装置用リードフレームにおいて、表側のダイパッド部，内部端子部および配線パターンや、裏側の外部接続端子部となるめっき被膜の外周に基材金属の露出表面がなく、特にダイパッド部や外部接続端子部の面には、貴金属めっき層のみが露出して、基材金属が全く露出せず、貴金属めっき層のめっきバリの大きさが極めて小さく、貴金属めっき層の欠損やこれによるショート不良やその他組立てでの不具合のない、信頼性の高い半導体装置を構成することが可能なリードフレームを得ることができる。
本発明によるリードフレームの製造方法は、最初にリードフレームの基材となる金属板にフォトレジストを被覆し、リードフレームに必要なめっきパターンが形成されるように描画されたマスクを使用して露光する。その後、現像により基材表面を露出させてめっきを積層し、その後フォトレジストを剥離する。この際、めっきは基材の表面のみ、または裏面のみ、あるいは表裏面同時に、意図して必要な部分のみにめっきを形成することができる。その後、めっきが形成された基材に、フォトレジストを再度被覆し、所望のリードフレーム形状を得るためのパターンが描画されたマスクを、最初にリードフレームの所定の位置にめっきされたパターンに合わせ込み、露光を行ってから、現像にて基材表面を露出させてエッチングを行い、その後、フォトレジストを剥離して所望するリードフレームの形状を得る。
この場合、上述のフォトエッチングにより得られるリードフレームの形状は、最初に形成されためっきパターンに対して、その周囲に敢えて基材金属表面が露出するように、あらかじめ大きく形成されるようにする。つまり、フォトエッチング用のマスクのデザインにて基材金属表面が露出するようにマスクの作成とエッチングを行う。
この場合、露出する基材金属表面の大きさは、０．００５〜０．０５０ｍｍが適当である。この基材金属表面の露出面の大きさは、上述したように、めっきパターンとエッチングパターンとのアライメント公差やエッチング寸法公差などを考慮して導いた大きさである。
次に、予めめっきパターンより大きく作製したフォトエッチング後のリードフレーム半製品を、最初にフォトフォーミングで形成された貴金属めっき被膜をレジストマスクとしてマイクロエッチングを行い、貴金属めっき被膜の外周に設置された基材金属表面をエッチングして、除去することを特徴としている。
マイクロエッチングを行うエッチング剤は、貴金属めっき被膜を腐食させず、基材金属を選択的にエッチングするエッチング剤を使用する。選択エッチング剤については、多様な金属間での選択性を持ったエッチング剤が、幾つかの薬品メーカーより販売されているので、容易に入手することが可能である。
また、貴金属めっき被膜をレジストマスクとして、マイクロエッチングを行うため形成されるめっきバリの大きさは、めっき被膜が欠損せず、後の半導体装置のアセンブリ工程で支障が出ない大きさとして、０．０２０ｍｍ以下に抑えることを特徴としている。
また、マイクロエッチングで形成された貴金属めっき被膜の外周に形成されためっき面からの段差の中には、半導体装置の封止工程にてモールド樹脂が充填されるので、実装側の面には、基材金属が全く露出しないことを特徴とした半導体装置が得られる。
以下、添付した図面を参照して、本発明を具体的に説明する。
本発明によるリードフレームの製造方法は、図１（b）に示したように、フォトフォーミングを行う第１工程と、フォトエッチングを行う第２工程と、マイクロエッチングを行う第３工程とで構成されている。
先ず、図２を参照して、上記第１工程と第２工程についての実施例を説明する。
図２（ａ）は、リードフレームの基材１となる金属板として、厚さ２ｍｍの銅合金である１９４アロイを使用し、フォトレジスト２として、例えば、旭化成イーマテリアルズ株式会社製のＤＦＲ（ドライフィルムレジスト）であるＡＱ−２５５８を、基材１の表裏面に専用のラミネート装置を使用して貼付し、ガラス乾板にリードフレームの表側と裏側のめっき用パターンを描画した露光マスク３及び４を、上記フォトレジスト２の貼付された基材１の上下面側にそれぞれ配置し、紫外光５を照射して露光を行っている状態を示している。
図２（ａ）は、リードフレームの基材１となる金属板として、厚さ２ｍｍの銅合金である１９４アロイを使用し、フォトレジスト２として、例えば、旭化成イーマテリアルズ株式会社製のＤＦＲ（ドライフィルムレジスト）であるＡＱ−２５５８を、基材１の表裏面に専用のラミネート装置を使用して貼付し、ガラス乾板にリードフレームの表側と裏側のめっき用パターンを描画した露光マスク３及び４を、上記フォトレジスト２の貼付された基材１の上下面側にそれぞれ配置し、紫外光５を照射して露光を行っている状態を示している。
次に、図２（ｂ）は、図２（ａ）でフォトレジスト２にめっき用パターンを露光した材料を、１重量％の炭酸ナトリウムで約６０秒間現像を行い、めっきパターンとなる部分のフォトレジスト２を取り除き、基材１の表裏面を露出させた状態、即ち、露光により感光したフォトレジスト部分６及び７が基材１上に形成されている状態を示している。
次に、図２（ｃ）は、図２（ｂ）で開口された基材部分に貴金属めっきを施した状態、即ち、基材１の表側にめっき層８を、基材１の裏側にめっき層９を積層した状態を示している。この場合、めっき層の金属としては、先ず厚さ１μｍのＮｉをめっきし、その上に厚さ０．０５μｍのＰｄめっきを行い、最後に厚さ０．０１μｍのＡｕめっきを行った。実施例では、表裏両面に同じめっき金属を積層したが、必要に応じて、表側と裏側のめっき金属を変えることも可能である。その場合は、片側にプロテクトテープを貼付して各々めっきすることも可能であるし、片側の面にめっきパターンを露光し、反対側の面はパターンを入れずに全面を露光して基材を隠し、それぞれ必要なめっき金属をめっきするように、フォトフォーミングを繰り返し行うことも可能である。
次に、図２（ｄ）は、図２（ｃ）で示した如くめっきした後に、基材上のレジスト６，７を、３重量％の水酸化ナトリウムで７０秒間処理して剥離を行い、基材１の表裏面にめっきパターン８，９を形成した状態を示している。
次に、第２工程であるフォトエッチングについて説明する。図２（ｅ）は、第１工程で作製されためっきパターン形成済みの基材１に、第１工程の場合と同様に、ドライフィルムレジストＡＱ−２５５８を両面に貼付し、エッチングパターンを描画した露光マスク１０，１１を、基材の上下面側に設置し、紫外光５を照射して露光を行っている状態を示している。
次に、図２（ｆ）は、図２（ｅ）においてエッチングパターンが露光された材料を、第１工程と同様に、１重量％の炭酸ナトリウムで６０秒間処理し、エッチングを行う部分のドライフィルムレジストを現像して取り除き、開口させて基材１の表面を露出させた状態を示している。これは、露光により感光したドライフィルムレジスト１２，１３が、リードフレームの形状をエッチングで形成するためのレジストパターンとして形成されている状態を示している。また、エッチングする部分は、第１工程で形成されためっきパターン以外の基材部分であり、またおのずと、ドライフィルムレジストは第１工程で形成されためっきパターンを保護することになる。
次に、図２（ｇ）は、図２（ｆ）でエッチング用レジストパターンが形成された材料に、エッチング液１４として塩化第II鉄液を噴射して、エッチングを行っている状態を示している。
図２（ｈ）は、図２（ｇ）のエッチング処理により、基材１を表裏側から溶解し、その後、３重量％の水酸化ナトリウムにて７０秒間処理してドライフィルムレジストを剥離し、最終的なリードフレームの形状となった状態を示している。リードフレームの構成としては、図の中央にダイパット部１５が、その両側に内外端子部接続部１８が配置された結果となる。そして、その各々の部分の表裏には、第１工程で形成されためっきパターンである１６，１７，１９，２０が形成されている。
図３は、本発明に必要な仕上がりの形状を示している。これは、第１工程で形成されたダイパッド部１５aおよび内外端子部接続部１８aのめっきパターン１６ａ，１７ａおよび１９ａ，２０ａの周囲に基材金属の露出部２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂ，２４ａ，２４ｂが確保されている状態を示している。
次に、図４（ａ）は、第３工程でのマイクロエッチング処理の状態を示している。ここでは、選択性を有するマイクロエッチング液２５を上下両側から噴射し、第１工程で形成されためっきパターン１６ａ，１７ａおよび１９ａ，２０ａをレジストマスクとしてエッチングを行っている。ここでは、エッチング剤として、メック株式会社のＣＺ−８１００を使用して、３０秒間処理を行った。選択性を有するマイクロエッチング液としては、この他に、塩化アンモニウム液と塩化銅を使用したアルカリエッチャントや有機酸を使用したエッチング液なども使用可能であり、ランニングコストや排水処理などを考慮し、エッチング液を選択することが可能である。
次に、図４（ｂ）は、マイクロエッチングする前の内外端子部接続部１８aの形状を示している。また、図４（ｃ）は、マイクロエッチングした後の内外端子部接続部１８bの形状を示している。前述したように第１工程で形成されためっきパターン１９ａ，２０ａをレジストマスクとしてエッチングすることにより、めっきパターンの周囲の基材金属の露出部２３ａ，２３ｂおよび２４ａ，２４ｂが除去され、段差２６，２７が形成されている。また、内外端子部接続部１８bの側面も同様にマイクロエッチングされている。
この時の段差２６および２７は、深さ０．０１５から０．０２０ｍｍであった。また、マイクロエッチングで形成されためっきバリ２８，２９の大きさ３０および３１は、０から０．００５ｍｍであった。
マイクロエッチングの深さについては、第１工程で形成されるめっきパターンと第２工程で形成されるエッチングパターンのアライメントの精度により、設定する基材金属の露出部２３ａ，２３ｂおよび２４ａ，２４ｂの大きさにより、マイクロエッチングの深さを小さくすることも可能であるし、この基材金属の露出部の大きさが大きい場合、逆にこのマイクロエッチングの深さを少し大きくすることにより、モールド樹脂の充填性を上げることも可能である。
以上説明したマイクロエッチング処理により、リードフレームの表側および裏側のめっきパターンの周囲には、基材金属表面の露出が全くなく、めっきバリの大きさが極めて小さく、めっき層の欠損やこれによるショート不良やその他組立てでの不具合のない信頼性の高いリードフレームを得ることができた。
１，３７ リードフレーム基材となる金属板
２，６，７ フォトレジスト
１０，１１ エッチングマスク
１２，１３ ドライフィルムレジスト
１５，１５a，３６ ダイパッド部
１９a 内部端子部
２０a 外部端子部
２６，２７ 段差
２９ 外部接続端子部
３０，３１ 段差
３２ 貴金属メッキ層
３３ 半導体素子
３４ ワイヤー
２，６，７ フォトレジスト
１０，１１ エッチングマスク
１２，１３ ドライフィルムレジスト
１５，１５a，３６ ダイパッド部
１９a 内部端子部
２０a 外部端子部
２６，２７ 段差
２９ 外部接続端子部
３０，３１ 段差
３２ 貴金属メッキ層
３３ 半導体素子
３４ ワイヤー
Claims (8)
- リードフレーム基材となる金属板の表面側に、半導体素子を搭載するためのダイパッド部と、該ダイパッド部に搭載された半導体素子の電極とワイヤーを介して接続される内部端子部と、該内部端子部に対応して前記金属板の裏面側に設けられた外部接続端子部とに貴金属めっき層を形成する第１工程と、
前記第１工程で処理されたリードフレーム基材の表裏面に耐エッチングレジスト膜を形成し、前記第１工程で形成した貴金属めっき層を残すとともに、前記貴金属めっき層の周囲に前記リードフレーム基材の表面が所定量露出するように、リードフレーム基材としての機能上必要な形状を形成するハーフエッチング加工や貫通エッチングなどのパターンエッチング加工を前記リードフレーム基材の表裏面に対して行い、機能上必要な形状に形成されるリードフレーム基材の側面に、第１の湾曲面を形成する第２工程と、
前記第１工程で形成された貴金属めっき層をレジストマスクとして、前記貴金属めっき層を腐食させずに該貴金属めっき層の周囲に露出する前記リードフレーム基材の表面全体をマイクロエッチングし、前記貴金属めっき層のバリの大きさを、０．０２０ｍｍ以下に抑えながら、前記リードフレーム基材の側面における前記貴金属めっき層の底面周縁と近接する領域に、前記第１の湾曲面とは面の向きが異なり、前記貴金属めっき層の底面周縁と近接する領域における前記リードフレーム基材の面積が前記第１の湾曲面が形成されている領域における前記リードフレーム基材の面積よりも小さく、且つ、前記貴金属めっき層の底面周縁との間で段差となる、第２の湾曲面を形成する第３工程と、
前記ダイパッド部に半導体素子を搭載した後、該半導体素子の電極と対応する前記内部端子部とをボンディングワイヤーによって接続して電気的導通回路を形成し、前記半導体素子及びボンディングワイヤーを含む前記リードフレーム基材の表面側をモールド樹脂で封止する第４工程とを含むことを特徴とする半導体装置用リードフレームの製造方法。 - 前記貴金属めっき層が、Ag、Pd、Au、Ni／Ag、Ni／Au、Ni／Pd、Ni／Pd／Au、Ni／Pd／Ag、Pd／AuおよびPd／Agのめっきの中から選択される貴金属のめっき層で形成されていることを特徴とする請求項１に記載の半導体装置用リードフレームの製造方法。
- 前記第１工程において、感光性樹脂をレジストマスクとして所定の部分にめっきを行うフォトフォーミング法が使用され、前記第２工程において、ハーフエッチング加工及び貫通エッチング加工も感光性樹脂をレジストマスクとして使用するフォトエッチング法が使用されることを特徴とする請求項１または２に記載の半導体装置用リードフレームの製造方法。
- 前記第３工程において、リードフレーム基材の表面または裏面あるいは両面に形成された貴金属めっき層をエッチングマスクとして、リードフレーム基材の金属を選択的にエッチングするエッチング剤により、リードフレーム基材の両面または片面からマイクロエッチングして、前記貴金属めっき層の周囲の基材表面を除去するようにしたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置用リードフレームの製造方法。
- 前記第１工程で形成されためっきパターンが、前記第３工程において基材の表面を全て選択的にマイクロエッチングするため、めっき部とマイクロエッチング部では段差が形成され、樹脂封止された半導体装置の外部接続端子側では、マイクロエッチングにより段差が形成され、前記第４工程で樹脂封止する際、その段差に樹脂が充填されて、樹脂パッケージから露出した外部接続端子部の貴金属めっき層の周囲に基材が露出しないようにしたことを特徴とする請求項１乃至４のいずれかに記載の半導体装置用リードフレームの製造方法。
- 前記第２工程で形成されるリードフレーム基材の形状は、第３工程におけるマイクロエッチングにより、所望のリードフレーム形状および寸法を得ることができるように少し大きめに作製され、同時に第１工程で形成されためっきパターンの周囲には、第３工程でめっきとの段差が形成され得るように、基材表面が少なくとも、０．００５ｍｍ以上確保されていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置用リードフレームの製造方法。
- 前記貴金属めっき層の周囲のリードフレーム基材表面をマイクロエッチングする量は、０．００５ｍｍから０．０３０ｍｍとすることを特徴とする請求項１乃至６のいずれかに記載の半導体装置用リードフレームの製造方法。
- 半導体素子を搭載するためのダイパッド部と内部端子部と外部端子部とに形成された貴金属めっき層を支持するリードフレーム基材の前記ダイパッド部及び前記内外部端子部の側面に第１の湾曲面と、前記貴金属めっき層の底面周縁と近接する領域に形成され、前記第１の湾曲面とは面の向きが異なり、前記貴金属めっき層の底面周縁と近接する領域における前記ダイパッド部及び前記内外部端子部の各面積が前記第１の湾曲面が形成されている領域における前記ダイパッド部及び前記内外部端子部の各面積よりも小さく、且つ、前記貴金属めっき層の底面周縁との間で段差となる、第２の湾曲面を有するとともに、
前記リードフレーム基材の前記ダイパッド部及び前記内外部端子部の夫々における前記貴金属めっき層を支持する面と前記第２の湾曲面との境界位置から側方に突出する、前記貴金属めっき層のバリの大きさが、０．０２０ｍｍ以下であることを特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014056963A JP6156745B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014056963A JP6156745B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用リードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015179758A JP2015179758A (ja) | 2015-10-08 |
| JP6156745B2 true JP6156745B2 (ja) | 2017-07-05 |
Family
ID=54263629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014056963A Active JP6156745B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6156745B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6777365B2 (ja) * | 2016-12-09 | 2020-10-28 | 大口マテリアル株式会社 | リードフレーム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51402A (ja) * | 1974-06-22 | 1976-01-06 | Kyodo Printing Co Ltd | Shokukokuho |
| JP4852802B2 (ja) * | 2001-06-19 | 2012-01-11 | 住友金属鉱山株式会社 | リードフレーム |
| US8659131B2 (en) * | 2008-09-25 | 2014-02-25 | Lg Innotek Co., Ltd. | Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut |
| JP5287899B2 (ja) * | 2011-02-23 | 2013-09-11 | 凸版印刷株式会社 | 半導体発光装置用リードフレーム及びその製造方法 |
| JP5948881B2 (ja) * | 2012-01-16 | 2016-07-06 | 大日本印刷株式会社 | 半導体装置用リードフレーム |
-
2014
- 2014-03-19 JP JP2014056963A patent/JP6156745B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015179758A (ja) | 2015-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169458B (zh) | 半导体元件安装用引线框架与半导体装置及其制造方法 | |
| JP6362111B2 (ja) | リードフレームの製造方法 | |
| JP2012514326A (ja) | 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法 | |
| JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
| WO2014148484A1 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| JP6366034B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP6099370B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2011029335A (ja) | リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法 | |
| JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP6214431B2 (ja) | Ｌｅｄ用リードフレーム | |
| JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
| JP6138496B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
| JP6777365B2 (ja) | リードフレーム | |
| JP5991712B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| JP6481895B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP2017168511A (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
| WO2014080745A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP6418601B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP6562494B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6156745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |