JP2012146782A - 半導体素子搭載用リードフレームの製造方法 - Google Patents
半導体素子搭載用リードフレームの製造方法 Download PDFInfo
- Publication number
- JP2012146782A JP2012146782A JP2011003280A JP2011003280A JP2012146782A JP 2012146782 A JP2012146782 A JP 2012146782A JP 2011003280 A JP2011003280 A JP 2011003280A JP 2011003280 A JP2011003280 A JP 2011003280A JP 2012146782 A JP2012146782 A JP 2012146782A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- copper plate
- surface side
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】端子部と封止樹脂との密着性を高めた半導体素子搭載用リードフレームの製造方法を提供すること。
【解決手段】厚さ100〜200μmの銅板1の表裏面に所望の貴金属めっき層2を形成し、前記銅板の表面側のめっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、前記銅板に表面側よりハーフエッチング加工を行い、表面側にめっき層を含む突出部5を形成し、前記レジストマスクを除去した後、プレス面3で圧縮加工し、前記突出部表面側の銅板表面を横方向に張り出し4のくびれが形成されるようにした。
【選択図】 図1
【解決手段】厚さ100〜200μmの銅板1の表裏面に所望の貴金属めっき層2を形成し、前記銅板の表面側のめっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、前記銅板に表面側よりハーフエッチング加工を行い、表面側にめっき層を含む突出部5を形成し、前記レジストマスクを除去した後、プレス面3で圧縮加工し、前記突出部表面側の銅板表面を横方向に張り出し4のくびれが形成されるようにした。
【選択図】 図1
Description
本発明は、半導体素子搭載用リードフレームの製造方法に関する。
半導体パッケージは、多ピン化、小型化、薄化の要求から、半田ボールを使用したBGA(Ball Grid Array)パッケージや半導体素子の下にアウターリードを配置したCSP(Chip Size Package)等さまざまなパッケージが出現している。
その中でも、比較的安価で、半導体素子の大きさに近いパッケージの面積で対応できる方法として金属材料であるリードフレームを利用したQFN(Quad Flat Non−leaded)タイプのパッケージがある。
これは、金属材料を用いて、中央に半導体素子を置きその周辺にエリアアレイ状に、表面側は半導体素子とワイヤで繋ぐワイヤボンディング部となり裏面側は外部接続端子部となる、導体端子部を配した半導体パッケージである。導体端子部の上下(表裏)面をワイヤボンディング部と外部接続端子部にそれぞれ使用することにより、比較的チップサイズに近いパッケージ面積を実現している。
そして特許文献1には、金属材料としてリードフレーム用の銅材に貴金属をめっきする第1工程と、裏面に耐エッチングレジスト膜を成形した後、表面のめっき層をレジスト層としてハーフエッチング加工する第2工程と、上記リードフレーム材に所望の半導体素子を搭載し、半導体素子と金属めっき層をワイヤボンディングする第3工程と、樹脂封止する第4工程と、リードフレーム材の裏面に形成した耐エッチングレジストを除去し、貴金属めっき層をレジスト膜として使用して裏面をエッチング加工して、リードを露出させる第5工程を有する製造方法が示されている。
特許文献1の製造方法は、前記第2工程でめっき層をエッチングマスクとして使用して、めっき層を含むワイヤボンディング部を突出させて形成しているので、この突出部の断面形状は図1(1)に示すように略台形形状になる。この場合、外部接続端子部が個々に独立した時(前記第5工程)、金属材料の突出部側面には封止樹脂との引っ掛かりがないため、裏面をエッチング加工後に樹脂から、上下(表裏)面がそれぞれワイヤボンディング部と外部接続端子部となる導体端子部を構成している突出部が抜け落ちる不具合が発生する。つまり封止樹脂と突出部の密着性が低く、信頼性が十分でないことになる。
そこで本発明は、突出部の表面側を横方向に張り出すようにしたことにより密着性を向上させた半導体素子搭載用リードフレームの製造方法を提供することを目的とする。
本発明の半導体素子搭載用リードフレームの製造方法は、銅板の表裏面に所望の貴金属めっき層が形成され、表面側はハーフエッチング加工により前記めっき層が形成された部分が突出部となるように形成されたリードフレーム素材を用いて、前記めっき層が形成された突出部を、前記表面側の前記めっき層表面からプレス加工により圧縮加工し、前記突出部表面側の銅板表面が横方向に張り出されるようにしたことを特徴としている。
また、本発明の半導体素子搭載用リードフレームの製造方法は、厚さ100〜200μmの銅板の表裏面に所望の貴金属めっき層を形成し、前記銅板の表面側のめっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、前記銅板に表面側よりハーフエッチング加工を行い、表面側にめっき層を含む突出部を形成し、前記レジストマスクを除去した後、プレス面で圧縮加工し、前記突出部を前記表面側の前記めっき層の表面から所望の距離圧縮加工することで、前記突出部表面側の銅板表面を横方向に張り出しくびれが形成されるようにしたことを特徴としている。
本発明により、突出部の表面側が横方向に張り出しくぼみが形成されることになるため封止樹脂との密着性が向上し、裏面側をエッチング加工後、封止樹脂から導体端子部などを構成している突出部が抜け落ちる不具合が生じることが無い。
次に、本発明の実施の形態について説明する。
リードフレーム素材となる銅板としては、一般的にリードフレームに採用されている銅材が使用可能であるが、通常のリードフレームで用いられている高強度のものが望ましい。厚みはハンドリングなどを鑑み、通常用いられている100〜200μmの範囲で選択することが可能である。また、本発明の特徴である圧縮加工のためにもこの程度の厚さが適している。
リードフレーム素材となる銅板としては、一般的にリードフレームに採用されている銅材が使用可能であるが、通常のリードフレームで用いられている高強度のものが望ましい。厚みはハンドリングなどを鑑み、通常用いられている100〜200μmの範囲で選択することが可能である。また、本発明の特徴である圧縮加工のためにもこの程度の厚さが適している。
まず、選択した銅材の両面にドライフィルムレジストをラミネートする。ドライフィルムレジストの種類、厚みは特に限定されないが、通常は感光部が硬化するネガタイプのものを用いる。ただし、この他にポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布することでも良い。レジストの厚みは形成するパターンの線幅・線間距離で決定されるが、従来と同様に15〜50μmの範囲とすればよい。
次に、ドライフィルムレジストの所定位置に所望形状のめっきを形成するためのパターンを露光する。これは、一般的な方法と同じで、ドライフィルムレジストにパターンを形成したフォトマスクを密着させ、紫外線を照射することでフォトマスクのパターンをドライフィルムレジストに露光する。照射量は20〜100mJ/cm2程度である。このとき、半導体素子が搭載される面側となる表面側と、反対側の外部接続端子部となる裏面側が区別される。
そして次に現像する。これはアルカリ現像型のフォトレジストを用いる場合は通常1%程度の濃度の炭酸ナトリウムを用いる。
このようにして銅材の両面に所望形状の開口部が形成されためっき用のレジストマスクを形成する。
このようにして銅材の両面に所望形状の開口部が形成されためっき用のレジストマスクを形成する。
次に、レジストの開口部にめっきを行なう。めっきの金属は耐熱性、半導体素子との接続のためのワイヤボンディング性、およびプリント基板実装時の半田ぬれ性などで適宜選択される。本発明においても通常と同様に電気めっきで、Ni、Pd、Au、Agなどをめっきする。なお、本発明において、めっきの種類やめっき方法はこれらに限定されるものではない。
その後、レジストマスクを剥離する。剥離には、アルカリ現像型のフォトレジストを用いている場合は通常1%程度の濃度の水酸化ナトリウムを用いる。
次に、表面側は形成しためっき層より例えば10〜70μm大きなレジストマスクを形成する。反対面の裏面側は、全面を覆うレジストマスクを形成する。この方法は前述のラミネート、露光、現像と同様である。なお、前記の表面側めっき層より大きなレジストマスクは、後工程であるハーフエッチング処理の後に、めっき層の下の銅材がエッチングされてめっきのバリが出来ないように、エッチング量や露光の位置ズレを考慮した上でめっき層より大きいレジストマスクを形成する。
次に、表面側のレジストマスク開口部から銅材にハーフエッチングを行なう。
このハーフエッチングの深さは、後のエッチング加工量が少なくなる点で深い方が良いが、深すぎるとリードフレーム強度が弱くなることや部分的に貫通穴ができてしまうなどの不具合が起こることから、少なくとも30μm程度は銅材が残るようにハーフエッチングを行なうことが望ましい。また、後工程の圧縮加工のためにも銅材の残りの厚さは少なくとも30μm程度が望ましいが、厚過ぎると導体端子部などを構成する突出部の突出量が小さ過ぎて圧縮加工が困難となるので、圧縮加工のために適当な突出量が確保されるような範囲でハーフエッチングを行う。
このハーフエッチングの深さは、後のエッチング加工量が少なくなる点で深い方が良いが、深すぎるとリードフレーム強度が弱くなることや部分的に貫通穴ができてしまうなどの不具合が起こることから、少なくとも30μm程度は銅材が残るようにハーフエッチングを行なうことが望ましい。また、後工程の圧縮加工のためにも銅材の残りの厚さは少なくとも30μm程度が望ましいが、厚過ぎると導体端子部などを構成する突出部の突出量が小さ過ぎて圧縮加工が困難となるので、圧縮加工のために適当な突出量が確保されるような範囲でハーフエッチングを行う。
そして、レジストマスクを剥離する。すると図1(1)に示すように、リードフレーム素材となる銅板1はハーフエッチングされ、導体端子部などを構成する突出部5の表面側や裏面側にはめっき層2が形成され、突出部5は略台形形状となる。これにより、銅板の表裏面に所望の貴金属めっき層が形成され、表面側はハーフエッチング加工により前記めっき層が形成された部分が突出部となるように形成されたリードフレーム素材となる。
なお、この工程までは公知の各種工程により行うことが可能であり、本発明は前記の工程に限られるものではなく、導体端子部などを構成するめっき層が形成された突出部5が図1(1)に示すように略台形形状に形成されていればよい。
なお、この工程までは公知の各種工程により行うことが可能であり、本発明は前記の工程に限られるものではなく、導体端子部などを構成するめっき層が形成された突出部5が図1(1)に示すように略台形形状に形成されていればよい。
この後、プレス機を用いて、めっき層2が形成された導体端子部などを構成する突出部5の上部(表面側)を、プレス機のプレス面3で矢印の方向に圧縮加工し、図1(2)に示すように導体端子部などを構成する突出部5の表面側を横方向に張り出させることで張り出し4を形成し、結果として導体端子部などを構成する突出部5の表面側にくびれが形成されるようにする。なお、図1(2)に示す張り出し4は説明のために若干誇張して図示してある。
また、この圧縮加工の深さ(プレス面の移動距離)は、導体端子部などの形状にもよるが、突出部5の形状がφ0.3mm程度の大きさの場合は、0.02mm前後とする。そしてこの程度の圧縮加工の深さで張り出し4の長さ(くびれ量)は、0.003mm〜0.01mmになる。突出部5の形状が、φ0.3より大きい場合は、圧縮加工の深さは深くし、反対に小さい場合は、浅く設定し、適切な張り出し4が発生するようにその深さをプレス機あるいはプレス機に取り付けた圧縮加工をする金型で調整する。
このような製造方法により、突出部5の表面側が横方向に張り出すようにしたことになるため封止樹脂との密着性が向上し、裏面側をエッチング加工後、封止樹脂から導体端子部などを構成する突出部5が抜け落ちる不具合が生じることが無い半導体素子搭載用リードフレームが得られる。
銅板として、厚さ0.125mmの銅材(古河電工製EFTEC64−T)を使用する。この銅材の両面にドライフィルムレジスト(旭化成製2558)をラミネートした。
次に、所望のパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスクを成形する。
次に、形成したレジストマスクの開口部から露出している銅板にNiを1μmm、Pdを0.07μm、Auを0.003μmの厚さで順次めっきを施し、めっき層を形成した。
次に、両面のレジストマスクを剥離し、めっき層が形成された銅板の両面に、前記と同じドライフィルムレジストをラミネートし、半導体素子が搭載される表面側は、形成しためっき層より50μm大きいパターンで露光し現像を行い、めっき層より大きいレジストマスクを形成した。そして、反対側の裏面側は、全面を覆うレジストマスクを形成した。
次に、液温40℃のエッチング液(メック製メックブライト)を用いて、4分間エッチングを行い、表面側から約0.09mmの深さまで銅板をハーフエッチング加工した後、両面のレジストマスクを剥離した。銅板は一番薄い部分で厚さ0.035mmとなった。
その後、プレス機(加圧能力8トン)を使用し、回転数80SPMでめっき層が形成された導体端子部表面側を、金型を用いて平面で圧縮加工した。今回の導体端子部の大きさは、φ0.27mmであったため、圧縮量は20μmとした。この圧縮加工により、突出部である導体端子部の表面側部分(銅板表面)を横方向に3〜5μm張り出すようにすることができた。
また、同じ形状のものを、圧縮量を5、10、30μmで行った結果、5μmと10μmでは導体端子部に形状の変化がなく張り出すようにすることができなかった。30μmでは、導体端子部が一方向に傾いて歪んでしまった。よって、φ0.27mm前後の形状の場合、圧縮量は20μm前後が好ましい結果となった。
簡易的に密着性を判断するため、導体端子部の表面側部分が横方向に3〜5μm張出した半導体素子搭載用リードフレームを10シート(1シート当たり導体端子部100個)と圧縮加工を行っていない半導体素子搭載用リードフレームを10シート(1シート当たり導体端子部100個)用いて、半導体素子の搭載とワイヤボンディングを省略して、半導体素子搭載用リードフレームの表面側をエポキシ樹脂により封止した後、裏面側のめっき層をエッチングマスクとして銅板を塩化第二鉄液で導体端子が独立して形成するようにエッチング処理を行い評価サンプルを作製した。
市販されているガムテープに試験サンプルの樹脂側が上になるようにして導体端子部の外部接続端子面を貼り付け、ガムテープを剥がすことで導体端子部が樹脂から抜ける数を比較した結果、圧縮加工を行っていない半導体素子搭載用リードフレームは、4シートに導体端子部の抜けが確認され、本発明の製造方法による半導体素子搭載用リードフレームでは、1シートにのみ端子部の抜けが確認された。
また、圧縮加工後に導体端子部のめっき層の状態を確認したところ、圧縮加工による影響は受けておらず、良好なめっき層が保持されていることが確認された。
1 銅板
2 めっき層
3 プレス面
4 張り出し
5 突出部
2 めっき層
3 プレス面
4 張り出し
5 突出部
Claims (2)
- 銅板の表裏面に所望の貴金属めっき層が形成され、表面側はハーフエッチング加工により前記めっき層が形成された部分が突出部となるように形成されたリードフレーム素材を用いて、
前記めっき層が形成された突出部を、前記表面側の前記めっき層表面からプレス加工により圧縮加工し、前記突出部表面側の銅板表面が横方向に張り出されるようにしたことを特徴とする半導体素子搭載用リードフレームの製造方法。 - 厚さ100〜200μmの銅板の表裏面に所望の貴金属めっき層を形成し、前記銅板の表面側のめっき層を覆うレジストマスクを形成し、裏面側は銅板の全面を覆うレジストマスクを形成し、前記銅板に表面側よりハーフエッチング加工を行い、表面側にめっき層を含む突出部を形成し、前記レジストマスクを除去した後、プレス面で圧縮加工し、前記突出部を前記表面側の前記めっき層の表面から所望の距離圧縮加工することで、前記突出部表面側の銅板表面を横方向に張り出しくびれが形成されるようにしたことを特徴とする半導体素子搭載用リードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003280A JP2012146782A (ja) | 2011-01-11 | 2011-01-11 | 半導体素子搭載用リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003280A JP2012146782A (ja) | 2011-01-11 | 2011-01-11 | 半導体素子搭載用リードフレームの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146782A true JP2012146782A (ja) | 2012-08-02 |
Family
ID=46790074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003280A Pending JP2012146782A (ja) | 2011-01-11 | 2011-01-11 | 半導体素子搭載用リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146782A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175578A (ja) * | 2013-03-12 | 2014-09-22 | Sh Materials Co Ltd | 半導体素子搭載用リードフレーム |
US10622286B2 (en) | 2017-01-17 | 2020-04-14 | Ohkuchi Materials Co., Ltd. | Lead frame and method for manufacturing the same |
TWI831948B (zh) | 2019-03-25 | 2024-02-11 | 長華科技股份有限公司 | 半導體元件搭載用基板 |
-
2011
- 2011-01-11 JP JP2011003280A patent/JP2012146782A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175578A (ja) * | 2013-03-12 | 2014-09-22 | Sh Materials Co Ltd | 半導体素子搭載用リードフレーム |
US10622286B2 (en) | 2017-01-17 | 2020-04-14 | Ohkuchi Materials Co., Ltd. | Lead frame and method for manufacturing the same |
TWI831948B (zh) | 2019-03-25 | 2024-02-11 | 長華科技股份有限公司 | 半導體元件搭載用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100811338B1 (ko) | 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법 | |
CN106169458B (zh) | 半导体元件安装用引线框架与半导体装置及其制造方法 | |
US20090102063A1 (en) | Semiconductor package and method for fabricating the same | |
US9824960B2 (en) | Lead frame and method for manufacturing same | |
CN109285823B (zh) | 半导体元件搭载用基板以及其制造方法 | |
JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
JP2007103450A (ja) | 配線基板およびその製造方法 | |
JP3879410B2 (ja) | リードフレームの製造方法 | |
JP2018200994A (ja) | リードフレーム及びその製造方法 | |
JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
JP2016021515A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP6138496B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
JP2014090206A (ja) | 樹脂封止型半導体装置 | |
CN108155170B (zh) | 引线框 | |
JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
JP4457532B2 (ja) | リードフレームの製造方法 | |
JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP4357728B2 (ja) | 樹脂封止型半導体装置 | |
JP6083740B2 (ja) | 半導体素子搭載用リードフレームの製造方法 | |
JP2014049718A (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
JP2018117020A (ja) | リードフレームおよびその製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2017168511A (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP4427933B2 (ja) | リードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |